JP3157186B2 - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JP3157186B2 JP3157186B2 JP12332891A JP12332891A JP3157186B2 JP 3157186 B2 JP3157186 B2 JP 3157186B2 JP 12332891 A JP12332891 A JP 12332891A JP 12332891 A JP12332891 A JP 12332891A JP 3157186 B2 JP3157186 B2 JP 3157186B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- pixel electrode
- display device
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、薄膜トランジス
タ（以下、ＴＦＴと称する）を用いて液晶を駆動してな
るアクティブマトリクス型液晶表示装置に関する。
タ（以下、ＴＦＴと称する）を用いて液晶を駆動してな
るアクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】近年、液晶を用いた表示装置において
は、テレビ表示やグラフィック表示などを指向して、大
容量で高密度のアクティブマトリクス型液晶表示装置の
開発及び実用化が盛んである。この様な表示装置では、
クロストークを低減させて高コントラストの表示が可能
なように、各画素に対応してスイッチ素子を配設し、画
素の駆動が行われる。
は、テレビ表示やグラフィック表示などを指向して、大
容量で高密度のアクティブマトリクス型液晶表示装置の
開発及び実用化が盛んである。この様な表示装置では、
クロストークを低減させて高コントラストの表示が可能
なように、各画素に対応してスイッチ素子を配設し、画
素の駆動が行われる。
【０００３】このスイッチ素子には、非線型抵抗素子や
半導体スイッチが用いられるが、種々のスイッチの中で
も透過型表示が可能であり、大面積化も容易であるなど
の理由から、透明な絶縁性基板上に形成されたＴＦＴが
用いられている。
半導体スイッチが用いられるが、種々のスイッチの中で
も透過型表示が可能であり、大面積化も容易であるなど
の理由から、透明な絶縁性基板上に形成されたＴＦＴが
用いられている。
【０００４】従来のＴＦＴを用いた液晶表示装置は、図
７に示すように、アレイ基板上の複数の走査線１０１及
び信号線１０２の交点にＴＦＴ１０３が配設されてい
る。このＴＦＴ１０３のゲート電極１１１は走査線１０
１に接続され、ソース電極１１６は表示画素電極１０４
に接続されている。また、図示しないが、この表示画素
電極１０４に対し、液晶層１３１を介して対向電極１２
６が配設され、液晶表示装置が構成される。
７に示すように、アレイ基板上の複数の走査線１０１及
び信号線１０２の交点にＴＦＴ１０３が配設されてい
る。このＴＦＴ１０３のゲート電極１１１は走査線１０
１に接続され、ソース電極１１６は表示画素電極１０４
に接続されている。また、図示しないが、この表示画素
電極１０４に対し、液晶層１３１を介して対向電極１２
６が配設され、液晶表示装置が構成される。
【０００５】次に、この液晶表示装置の駆動方法につい
て説明する。ゲート電極１１１に走査線選択電圧（以
下、Ｖg,onと称する）が印加されている期間（以下、書
き込み期間と称する）に、表示画素電極１０３の電位が
信号線電位と同電位に設定され、ゲート電極１１１に走
査線非選択電圧（以下、Ｖg,off と称する）が印加され
ている期間（以下、保持期間と称する）は、表示画素電
極１０４はこの電位に保持される。
て説明する。ゲート電極１１１に走査線選択電圧（以
下、Ｖg,onと称する）が印加されている期間（以下、書
き込み期間と称する）に、表示画素電極１０３の電位が
信号線電位と同電位に設定され、ゲート電極１１１に走
査線非選択電圧（以下、Ｖg,off と称する）が印加され
ている期間（以下、保持期間と称する）は、表示画素電
極１０４はこの電位に保持される。
【０００６】一方、対向電極１２６は、所定の電位に設
定されている。従って、液晶層１３１にはこの表示画素
電極１０４と対向電極１２６との電位差に相当する電圧
が印加される。この電圧を制御して、液晶層の光透過率
を制御することにより、画像表示が行われる。
定されている。従って、液晶層１３１にはこの表示画素
電極１０４と対向電極１２６との電位差に相当する電圧
が印加される。この電圧を制御して、液晶層の光透過率
を制御することにより、画像表示が行われる。
【０００７】また、液晶が直流駆動されると、液晶分子
は電気分解により劣化し、寿命が短くなるため、一般に
液晶は交流駆動される。例えば、対向電極電位を定電位
に設定し、この対向電極電位に対する信号線電位の極性
をフレーム毎に正負反転することによって交流駆動を行
うことができる。
は電気分解により劣化し、寿命が短くなるため、一般に
液晶は交流駆動される。例えば、対向電極電位を定電位
に設定し、この対向電極電位に対する信号線電位の極性
をフレーム毎に正負反転することによって交流駆動を行
うことができる。
【０００８】
【発明が解決しようとする課題】ところで、表示画素電
極１０４と、隣接する信号線１０２との間には寄生容量
Ｃpsが存在する。
極１０４と、隣接する信号線１０２との間には寄生容量
Ｃpsが存在する。
【０００９】このＣpsの存在から、保持期間における表
示画素電極電位は、信号線電位の変化にともなって変動
する。この表示画素電極電位の変動（以下、ΔＶpsと称
する）は、 ΔＶps〜ΔＶs ＊Ｃps／（Ｃlc＋Ｃps＋Ｃgs） ΔＶs ：信号線電位の変化 Ｃlc：表示画素電極と対向電極との間の液晶層の静電容
量 で表される。このΔＶpsだけ液晶層１３１に印加される
電圧が変動し、本来の信号線電位に対応する光透過率を
得ることができなくなる。このΔＶpsの表示画面に対す
る影響は画面上部と下部とでは等しくないことが知られ
ている。このため、画面上部と下部とでは印加される電
圧に対する透過率特性が異なる、いわゆる輝度傾斜の問
題を生じる。
示画素電極電位は、信号線電位の変化にともなって変動
する。この表示画素電極電位の変動（以下、ΔＶpsと称
する）は、 ΔＶps〜ΔＶs ＊Ｃps／（Ｃlc＋Ｃps＋Ｃgs） ΔＶs ：信号線電位の変化 Ｃlc：表示画素電極と対向電極との間の液晶層の静電容
量 で表される。このΔＶpsだけ液晶層１３１に印加される
電圧が変動し、本来の信号線電位に対応する光透過率を
得ることができなくなる。このΔＶpsの表示画面に対す
る影響は画面上部と下部とでは等しくないことが知られ
ている。このため、画面上部と下部とでは印加される電
圧に対する透過率特性が異なる、いわゆる輝度傾斜の問
題を生じる。
【００１０】図７に従来の液晶表示装置の電圧−透過率
特性を示す。この図を見ると明らかなように、画面上部
と下部とでは透過率に大きな差が生じており、従って所
望の画像表示を得ることができない。
特性を示す。この図を見ると明らかなように、画面上部
と下部とでは透過率に大きな差が生じており、従って所
望の画像表示を得ることができない。
【００１１】一方、走査信号電圧がＶg,onからＶg,off
に切り替わる際、Ｃgsの存在から、表示画素電極電位は
ある量だけ負側にシフトする。このシフト量（以下、Ｖ
pgと称する）は、 ΔＶpg〜ΔＶg ＊Ｃgs／（Ｃlc＋Ｃps＋Ｃgs） （ΔＶg ＝Ｖg,on−Ｖg,off ） で表される。液晶層は交流駆動されているために、印加
電圧は正負で非対称となり、フレーム毎にフリッカが生
じる原因となる。
に切り替わる際、Ｃgsの存在から、表示画素電極電位は
ある量だけ負側にシフトする。このシフト量（以下、Ｖ
pgと称する）は、 ΔＶpg〜ΔＶg ＊Ｃgs／（Ｃlc＋Ｃps＋Ｃgs） （ΔＶg ＝Ｖg,on−Ｖg,off ） で表される。液晶層は交流駆動されているために、印加
電圧は正負で非対称となり、フレーム毎にフリッカが生
じる原因となる。
【００１２】上記の問題を解決するために、従来の液晶
表示装置では表示画素電極下の一部にゲート絶縁膜を介
してストレージキャパシタを設けていたが、ΔＶpsを十
分に低減させることはできず、このために生じる輝度傾
斜は、高精細な画像表示実現に対する大きな障害となっ
た。また、ゲート絶縁膜のピンホール欠陥による表示画
素電極とストレージキャパシタとのショートが発生する
という問題や、さらには表示画素電極のストレージキャ
パシタ上の部分とその他の部分とで段差が生じ、均一な
表示画面を得られないという問題が生じた。
表示装置では表示画素電極下の一部にゲート絶縁膜を介
してストレージキャパシタを設けていたが、ΔＶpsを十
分に低減させることはできず、このために生じる輝度傾
斜は、高精細な画像表示実現に対する大きな障害となっ
た。また、ゲート絶縁膜のピンホール欠陥による表示画
素電極とストレージキャパシタとのショートが発生する
という問題や、さらには表示画素電極のストレージキャ
パシタ上の部分とその他の部分とで段差が生じ、均一な
表示画面を得られないという問題が生じた。
【００１３】本発明は上記の技術的背景を考慮し、信号
線電位の変動によって生じる表示画面への影響を低減
し、液晶表示装置の表示特性を向上させることを目的と
する。
線電位の変動によって生じる表示画面への影響を低減
し、液晶表示装置の表示特性を向上させることを目的と
する。
【００１４】
【課題を解決するための手段】請求項１の発明は、アレ
イ基板上にマトリクス状に配設された走査線と信号線と
の交点に形成された薄膜トランジスタと、この薄膜トラ
ンジスタに接続された表示画素電極とを備えたアクティ
ブマトリクス型液晶表示装置において、前記信号線の形
成された層の直下の層で、かつ、前記信号線に沿ってシ
ールド電極が配設されていることを特徴とするアクティ
ブマトリクス型液晶表示装置である。
イ基板上にマトリクス状に配設された走査線と信号線と
の交点に形成された薄膜トランジスタと、この薄膜トラ
ンジスタに接続された表示画素電極とを備えたアクティ
ブマトリクス型液晶表示装置において、前記信号線の形
成された層の直下の層で、かつ、前記信号線に沿ってシ
ールド電極が配設されていることを特徴とするアクティ
ブマトリクス型液晶表示装置である。
【００１５】請求項２の発明は、アレイ基板上にマトリ
クス状に配設された走査線と信号線との交点に形成され
た薄膜トランジスタと、この薄膜トランジスタに接続さ
れた表示画素電極とを備えたアクティブマトリクス型液
晶表示装置において、前記表示画素電極に接続された薄
膜トランジスタの属する走査線に対し前記表示画素電極
を挟んで対向する側に配置された共通配線から延在する
シールド電極が前記信号線の形成された層の直下の層
で、かつ、前記信号線に沿って配設されていることを特
徴とするアクティブマトリクス型液晶表示装置である。
クス状に配設された走査線と信号線との交点に形成され
た薄膜トランジスタと、この薄膜トランジスタに接続さ
れた表示画素電極とを備えたアクティブマトリクス型液
晶表示装置において、前記表示画素電極に接続された薄
膜トランジスタの属する走査線に対し前記表示画素電極
を挟んで対向する側に配置された共通配線から延在する
シールド電極が前記信号線の形成された層の直下の層
で、かつ、前記信号線に沿って配設されていることを特
徴とするアクティブマトリクス型液晶表示装置である。
【００１６】発明者らは上記の課題に対して鋭意検討し
た結果、表示画素電極−信号線間にシールド電極を埋め
込むことにより、Ｃpsを大幅に低減させることができる
ことを見出した。以下に、その理由を図面を参照して説
明する。
た結果、表示画素電極−信号線間にシールド電極を埋め
込むことにより、Ｃpsを大幅に低減させることができる
ことを見出した。以下に、その理由を図面を参照して説
明する。
【００１７】図８は、液晶表示装置内に分布する電気力
線を模式的に示す。
線を模式的に示す。
【００１８】表示画素電極１０４−信号線１０２間に生
じる電気力線は、信号線電圧の変動によって変化する。
この表示画素電極１０４−信号線１０２間の電気力線
は、図に示すように対向電極１３０側においては、ある
程度対向電極１３０によって遮蔽される。一方、アレイ
基板１２０側の電気力線については、従来の液晶表示装
置は、これを遮蔽する手段を有しないために、主にこの
アレイ基板１２０側の電気力線の作用から、表示画面に
悪影響が生じることが分かった。
じる電気力線は、信号線電圧の変動によって変化する。
この表示画素電極１０４−信号線１０２間の電気力線
は、図に示すように対向電極１３０側においては、ある
程度対向電極１３０によって遮蔽される。一方、アレイ
基板１２０側の電気力線については、従来の液晶表示装
置は、これを遮蔽する手段を有しないために、主にこの
アレイ基板１２０側の電気力線の作用から、表示画面に
悪影響が生じることが分かった。
【００１９】本発明のアクティブマトリクス型液晶表示
装置においては、対向電極側の電気力線のみならず上述
したアレイ基板側の電気力線をも遮蔽できるため、Ｃps
を大幅に低減させることができる。
装置においては、対向電極側の電気力線のみならず上述
したアレイ基板側の電気力線をも遮蔽できるため、Ｃps
を大幅に低減させることができる。
【００２０】また、シールド電極と表示画素電極は重な
らないために、シールド電極と表示画素電極とのショー
トが起こることを防ぐことができ、さらに、表示画素電
極に生じる段差を解消できる。
らないために、シールド電極と表示画素電極とのショー
トが起こることを防ぐことができ、さらに、表示画素電
極に生じる段差を解消できる。
【００２１】
【発明の実施の形態】（参考例）本参考例 においては、表示画素電極−信号線間のゲート
絶縁膜中にシールド電極を埋め込むことにより、Ｃpsを
大幅に低減させることができた。以下、図面を参照して
本参考例を詳細に説明する。
絶縁膜中にシールド電極を埋め込むことにより、Ｃpsを
大幅に低減させることができた。以下、図面を参照して
本参考例を詳細に説明する。
【００２２】図１は本参考例の液晶表示装置のアレイ基
板上の一画素の部分平面図を示す。図２は図１の線ＡＡ
‘に沿った断面図を示す。
板上の一画素の部分平面図を示す。図２は図１の線ＡＡ
‘に沿った断面図を示す。
【００２３】図１に示すように、複数の走査線１及び信
号線２は、それぞれ行方向と列方向に配設されている。
ＴＦＴ３は、これらの交点にマトリクス状に形成され、
走査線１と一体のゲート電極１１、信号線２と一体のド
レインＤ電極１４、表示画素電極４に接続されたソース
電極１６、及び半導体層１７から構成されている。
号線２は、それぞれ行方向と列方向に配設されている。
ＴＦＴ３は、これらの交点にマトリクス状に形成され、
走査線１と一体のゲート電極１１、信号線２と一体のド
レインＤ電極１４、表示画素電極４に接続されたソース
電極１６、及び半導体層１７から構成されている。
【００２４】さらに本参考例に係る電極（以下、シール
ド電極５０とよぶ）が、表示画素電極４と信号線２との
間隙のゲート絶縁膜中に埋め込まれている。このシール
ド電極５０はシールド電極配線５１に接続され、図示し
ない外部端子より電位規定が行える構成となっている。
このため、シールド電極に印加される電位を独立に保持
することができる。
ド電極５０とよぶ）が、表示画素電極４と信号線２との
間隙のゲート絶縁膜中に埋め込まれている。このシール
ド電極５０はシールド電極配線５１に接続され、図示し
ない外部端子より電位規定が行える構成となっている。
このため、シールド電極に印加される電位を独立に保持
することができる。
【００２５】次に図２を用いて、本参考例の液晶表示装
置の製造方法の一例を示す。
置の製造方法の一例を示す。
【００２６】ガラスなどからなる絶縁性基板２０の一主
面には、例えば遮光性材料であるＣｒ膜をスパッタ法で
積層した後、所定の形状にフォトエッチングすることに
よりゲート電極２１、シールド電極５０、及び図示しな
い走査線を形成する。そしてこれらを覆うように例えば
酸化シリコン（ＳｉＯx ）からなるゲート絶縁膜２１を
プラズマＣＶＤ法を用いて形成する。
面には、例えば遮光性材料であるＣｒ膜をスパッタ法で
積層した後、所定の形状にフォトエッチングすることに
よりゲート電極２１、シールド電極５０、及び図示しな
い走査線を形成する。そしてこれらを覆うように例えば
酸化シリコン（ＳｉＯx ）からなるゲート絶縁膜２１を
プラズマＣＶＤ法を用いて形成する。
【００２７】さらにゲート電極１１に対向して、ゲート
絶縁膜２１上には、例えばｉ型の水素化アモルファスシ
リコン（以下ａ−Ｓｉ：Ｈと称する）からなる半導体層
１７を、プラズマＣＶＤ法により形成する。さらにこの
半導体層１７上に低抵抗半導体層２２として、例えばｎ
型ａ−Ｓｉ：Ｈを同じくプラズマＣＶＤ法を用いて形成
し、フォトエッチングを用いて所定の形状に加工する。
その後ＩＴＯをスパッタ法を用いて積層し、フォトエッ
チングを用いて所定の形状に加工し、表示画素電極４を
形成する。そして、例えばＭｏ及びＡｌをスパッタ法に
より積層し、フォトエッチングを用いて信号線と一体の
ドレイン電極１４及びソース電極１６を形成する。この
後、ソース−ドレイン間の低抵抗半導体層２２を除去
し、必要に応じて無機保護膜などを形成し、アレイ基板
２４が得られる。
絶縁膜２１上には、例えばｉ型の水素化アモルファスシ
リコン（以下ａ−Ｓｉ：Ｈと称する）からなる半導体層
１７を、プラズマＣＶＤ法により形成する。さらにこの
半導体層１７上に低抵抗半導体層２２として、例えばｎ
型ａ−Ｓｉ：Ｈを同じくプラズマＣＶＤ法を用いて形成
し、フォトエッチングを用いて所定の形状に加工する。
その後ＩＴＯをスパッタ法を用いて積層し、フォトエッ
チングを用いて所定の形状に加工し、表示画素電極４を
形成する。そして、例えばＭｏ及びＡｌをスパッタ法に
より積層し、フォトエッチングを用いて信号線と一体の
ドレイン電極１４及びソース電極１６を形成する。この
後、ソース−ドレイン間の低抵抗半導体層２２を除去
し、必要に応じて無機保護膜などを形成し、アレイ基板
２４が得られる。
【００２８】一方、例えばガラスからなる別の絶縁性基
板２５上には、例えばＡｌからなる遮光層２７及び例え
ばＩＴＯからなる対向電極２６を順次形成することによ
り、対向基板２８を形成する。
板２５上には、例えばＡｌからなる遮光層２７及び例え
ばＩＴＯからなる対向電極２６を順次形成することによ
り、対向基板２８を形成する。
【００２９】そして、アレイ基板上２４上には、全面に
例えば低温キュア型のポリイミドからなる配向膜２９を
形成する。対向基板２８上にも同様に配向膜３０を形成
し、これらの配向膜にラビング処理を施し、所定の方向
に配向処理を施す。さらにアレイ基板２４と対向基板２
８は、所定の間隔をもって上記の工程が施された一主面
側が対向し、かつ互いの配向軸が概略９０度を成すよう
に組み合わされ、この間隙に液晶を封入する。これらの
基板の外側には、それぞれ偏光板３３を形成し、本参考
例の液晶表示装置が得られる。
例えば低温キュア型のポリイミドからなる配向膜２９を
形成する。対向基板２８上にも同様に配向膜３０を形成
し、これらの配向膜にラビング処理を施し、所定の方向
に配向処理を施す。さらにアレイ基板２４と対向基板２
８は、所定の間隔をもって上記の工程が施された一主面
側が対向し、かつ互いの配向軸が概略９０度を成すよう
に組み合わされ、この間隙に液晶を封入する。これらの
基板の外側には、それぞれ偏光板３３を形成し、本参考
例の液晶表示装置が得られる。
【００３０】図３は、本参考例の液晶表示装置の特性図
を示す。
を示す。
【００３１】本参考例の液晶表示装置においては、画面
上部と画面下部の光透過率はほぼ一致しており、画面上
下方向の輝度傾斜はほとんど認められなかった。この理
由は、アレイ基板２４側の電気力線が遮蔽されるため
に、Ｃpsが従来のアクティブマトリクス型液晶表示装置
に比較して１／１０程度に低減されることから、ΔＶps
による表示画素電極電位への影響を、表示画面全域にわ
たって抑えることができるためであると考えられる。
上部と画面下部の光透過率はほぼ一致しており、画面上
下方向の輝度傾斜はほとんど認められなかった。この理
由は、アレイ基板２４側の電気力線が遮蔽されるため
に、Ｃpsが従来のアクティブマトリクス型液晶表示装置
に比較して１／１０程度に低減されることから、ΔＶps
による表示画素電極電位への影響を、表示画面全域にわ
たって抑えることができるためであると考えられる。
【００３２】また、シールド電極と表示画素電極とは重
ならないために、これらの電極間のショートを防ぐこと
ができ、さらに表示画素電極の段差を解消することがで
きることから、画面全体にわたって均一な画像表示が可
能である。
ならないために、これらの電極間のショートを防ぐこと
ができ、さらに表示画素電極の段差を解消することがで
きることから、画面全体にわたって均一な画像表示が可
能である。
【００３３】（実施例） 以下に、本発明の実施例を説明する。図４は、本実施例
のアクティブマトリクス型液晶表示装置の部分平面図を
示す。また、図５は図４の線ＢＢに沿った断面図を示
す。
のアクティブマトリクス型液晶表示装置の部分平面図を
示す。また、図５は図４の線ＢＢに沿った断面図を示
す。
【００３４】図４に示すように、複数の走査線１及び信
号線２が、それぞれ行方向と列方向に配設され、その交
点にＴＦＴ３が配設される。各々のＴＦＴ３には表示画
素電極４が接続され、各画素が構成される。さらに図５
に示すように、シールド電極５０をゲート絶縁膜２１を
介して信号線２下に形成する。
号線２が、それぞれ行方向と列方向に配設され、その交
点にＴＦＴ３が配設される。各々のＴＦＴ３には表示画
素電極４が接続され、各画素が構成される。さらに図５
に示すように、シールド電極５０をゲート絶縁膜２１を
介して信号線２下に形成する。
【００３５】上記の構成においては、参考例と同様の効
果が得られ、さらにシールド電極５０を信号線２下に形
成することによって、有効画素面積を拡張することがで
き、開口率を向上させることができる。また、信号線２
とシールド電極５０との絶縁性向上のために信号線２と
シールド電極５０との間に図６に示すような層間絶縁膜
３３を形成しても良い。この層間絶縁膜３３を形成する
方法としては、ＴＦＴ３形成と同時に半導体層をシール
ド電極５０上に形成する方法やシールド電極５０の上部
を陽極酸化する方法などが製造工程の簡略化の点から有
利である。また、一方でこの部分は有効画素領域外にあ
るため、層間絶縁膜３３として、絶縁性の良好な物質を
その透過率にかかわらず任意に選択することもできる。
上述したような層間絶縁膜３３を用いることによって、
信号線２とシールド電極５０との間の短絡を解消するこ
とができる。
果が得られ、さらにシールド電極５０を信号線２下に形
成することによって、有効画素面積を拡張することがで
き、開口率を向上させることができる。また、信号線２
とシールド電極５０との絶縁性向上のために信号線２と
シールド電極５０との間に図６に示すような層間絶縁膜
３３を形成しても良い。この層間絶縁膜３３を形成する
方法としては、ＴＦＴ３形成と同時に半導体層をシール
ド電極５０上に形成する方法やシールド電極５０の上部
を陽極酸化する方法などが製造工程の簡略化の点から有
利である。また、一方でこの部分は有効画素領域外にあ
るため、層間絶縁膜３３として、絶縁性の良好な物質を
その透過率にかかわらず任意に選択することもできる。
上述したような層間絶縁膜３３を用いることによって、
信号線２とシールド電極５０との間の短絡を解消するこ
とができる。
【００３６】なお、本発明においては、シールド電極を
ゲート絶縁膜中に埋め込んだが、例えばシールド電極を
アレイ基板中に埋め込むことにより同様の効果が得られ
る。
ゲート絶縁膜中に埋め込んだが、例えばシールド電極を
アレイ基板中に埋め込むことにより同様の効果が得られ
る。
【００３７】
【発明の効果】この発明のアクティブマトリクス型液晶
表示装置では、シールド電極を用いることによって、Ｃ
psを従来の蓄積容量を備えたアクティブマトリクス型液
晶表示装置と比較して１／１０程度に低減できる。従っ
て、保持時間に信号線電位の変化によって生じる表示画
素電極電位の変動を解消することができる。このことか
ら表示画面の縦方向クロストークや上下方向の輝度傾斜
を低減し、表示品位を向上させることができる。
表示装置では、シールド電極を用いることによって、Ｃ
psを従来の蓄積容量を備えたアクティブマトリクス型液
晶表示装置と比較して１／１０程度に低減できる。従っ
て、保持時間に信号線電位の変化によって生じる表示画
素電極電位の変動を解消することができる。このことか
ら表示画面の縦方向クロストークや上下方向の輝度傾斜
を低減し、表示品位を向上させることができる。
【００３８】さらに、シールド電極と表示画素電極は重
ならないために、シールド電極と表示画素電極との短絡
を防ぎ、かつ表示画素電極を平坦化できることから、画
面全体に均一な表示特性を得ることができる。
ならないために、シールド電極と表示画素電極との短絡
を防ぎ、かつ表示画素電極を平坦化できることから、画
面全体に均一な表示特性を得ることができる。
【図１】本発明のアクティブマトリクス型液晶表示装置
の参考例を示す平面図である。
の参考例を示す平面図である。
【図２】図１の線ＡＡに沿った断面図である。
【図３】本発明の参考例のアクティブマトリクス型液晶
表示装置の特性図である。
表示装置の特性図である。
【図４】本発明のアクティブマトリクス型液晶表示装置
の実施例を示す平面図である。
の実施例を示す平面図である。
【図５】図５の線ＢＢに沿った断面図である。
【図６】従来の液晶表示装置を示す平面図である。
【図７】従来の液晶表示装置の特性図である。
【図８】従来の液晶表示装置を模式的に表す断面図であ
る。
る。
１・・・ 走査線 ２・・・ 信号線 ３・・・ ＴＦＴ ４・・・ 表示画素電極 ３３・・・ 層間絶縁膜 ５０・・・ シールド電極 ５１・・・ シールド電極配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１２Ｃ (56)参考文献 特開 平３−10225（ＪＰ，Ａ) 特開 平３−7914（ＪＰ，Ａ) 特開 昭63−97919（ＪＰ，Ａ) 特開 昭64−24232（ＪＰ，Ａ) 実開 平４−120935（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】アレイ基板上にマトリクス状に配設された
走査線と信号線との交点に形成された薄膜トランジスタ
と、この薄膜トランジスタに接続された表示画素電極と
を備えたアクティブマトリクス型液晶表示装置におい
て、 前記信号線の形成された層の直下の層で、かつ、前記信
号線に沿ってシールド電極が配設されていることを特徴
とするアクティブマトリクス型液晶表示装置。 - 【請求項２】アレイ基板上にマトリクス状に配設された
走査線と信号線との交点に形成された薄膜トランジスタ
と、この薄膜トランジスタに接続された表示画素電極と
を備えたアクティブマトリクス型液晶表示装置におい
て、 前記表示画素電極に接続された薄膜トランジスタの属す
る走査線に対し前記表示画素電極を挟んで対向する側に
配置された共通配線から延在するシールド電極が前記信
号線の形成された層の直下の層で、かつ、前記信号線に
沿って配設されていることを特徴とするアクティブマト
リクス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12332891A JP3157186B2 (ja) | 1991-05-28 | 1991-05-28 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12332891A JP3157186B2 (ja) | 1991-05-28 | 1991-05-28 | アクティブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04349430A JPH04349430A (ja) | 1992-12-03 |
| JP3157186B2 true JP3157186B2 (ja) | 2001-04-16 |
Family
ID=14857840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12332891A Expired - Lifetime JP3157186B2 (ja) | 1991-05-28 | 1991-05-28 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157186B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2786968B2 (ja) * | 1992-03-18 | 1998-08-13 | 三洋電機株式会社 | 液晶表示装置 |
| JPH10325961A (ja) * | 1994-03-17 | 1998-12-08 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| JPH10293286A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 液晶表示装置の駆動方法 |
| JP2001183666A (ja) | 1999-12-24 | 2001-07-06 | Nec Corp | 液晶表示装置 |
| JP2003075869A (ja) * | 2001-09-05 | 2003-03-12 | Toshiba Corp | 平面表示素子 |
| JP2005010202A (ja) | 2003-06-16 | 2005-01-13 | Nec Corp | 液晶パネル、該液晶パネルを用いた液晶表示装置および該液晶表示装置を搭載した電子機器 |
| US7864281B2 (en) | 2004-08-24 | 2011-01-04 | Sharp Kabushiki Kaisha | Active matrix substrate and display unit provided with it |
-
1991
- 1991-05-28 JP JP12332891A patent/JP3157186B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04349430A (ja) | 1992-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459595A (en) | Active matrix liquid crystal display | |
| JP2701698B2 (ja) | 液晶表示装置 | |
| US5608556A (en) | Liquid crystal display having orientation control electrodes for controlling liquid crystal orientation | |
| JP3256730B2 (ja) | 液晶表示装置、およびその駆動方法 | |
| EP0661581A1 (en) | Active matrix type liquid crystal display apparatus | |
| JP3127894B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH07159807A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH08254712A (ja) | 液晶表示素子 | |
| JP2693513B2 (ja) | アクティブマトリクス型液晶表示素子 | |
| JP3127640B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0713196A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH09281497A (ja) | 液晶表示装置 | |
| JP4051237B2 (ja) | 液晶表示装置 | |
| JPH0772509A (ja) | アクティブマトリックス液晶表示素子 | |
| JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
| JP2523587B2 (ja) | アクテイブマトリツクス型液晶表示素子 | |
| JP2845487B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JPS62296123A (ja) | アクテイブマトリツクス型液晶表示装置 | |
| JPH03177817A (ja) | アクティブマトリクス型液晶表示素子 | |
| JP3221628B2 (ja) | 液晶表示装置 | |
| JPH032731A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH0480723A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH02285327A (ja) | アクティブマトリクス型液晶表示素子 | |
| JP2856789B2 (ja) | アクティブマトリクス型液晶表示素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |