JPH09293085A - 設計支援装置 - Google Patents
設計支援装置Info
- Publication number
- JPH09293085A JPH09293085A JP8105243A JP10524396A JPH09293085A JP H09293085 A JPH09293085 A JP H09293085A JP 8105243 A JP8105243 A JP 8105243A JP 10524396 A JP10524396 A JP 10524396A JP H09293085 A JPH09293085 A JP H09293085A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input data
- description
- simulation
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】大規模回路のシミュレーション時に、入力デー
タに対応する部分編集処理を可能とすることにより、当
該シミュレーションによる修正ミス/誤修正を排除す
る。 【解決手段】所定の入力データを記憶する入力データ・
ファイル3と、入力データ・ファイル3内の入力データ
を読み込み、その構造と記述内容を解析して構造化され
た入力データを出力する入力データ読み込み手段1と、
入力データ読み込み手段1より出力される構造化された
入力データを記憶する入力データ構造化記憶手段4と、
当該入力データ構造化記憶手段4に記憶されている構造
化された入力データに基づいて、入力データの編集およ
び表示を行う編集/表示手段2と、編集/表示手段2に
よる処理過程において生成されるデータおよびデータ編
集内容を記憶する中間ファイル5とを備えて構成され
る。
タに対応する部分編集処理を可能とすることにより、当
該シミュレーションによる修正ミス/誤修正を排除す
る。 【解決手段】所定の入力データを記憶する入力データ・
ファイル3と、入力データ・ファイル3内の入力データ
を読み込み、その構造と記述内容を解析して構造化され
た入力データを出力する入力データ読み込み手段1と、
入力データ読み込み手段1より出力される構造化された
入力データを記憶する入力データ構造化記憶手段4と、
当該入力データ構造化記憶手段4に記憶されている構造
化された入力データに基づいて、入力データの編集およ
び表示を行う編集/表示手段2と、編集/表示手段2に
よる処理過程において生成されるデータおよびデータ編
集内容を記憶する中間ファイル5とを備えて構成され
る。
Description
【0001】
【発明の属する技術分野】本発明は設計支援装置に関
し、特に回路シミュレーションにより回路設計データを
自動的にに求める設計支援装置に関する。
し、特に回路シミュレーションにより回路設計データを
自動的にに求める設計支援装置に関する。
【0002】
【従来の技術】従来、回路シミュレータを用いて回路シ
ミュレーションを行う設計支援装置においては、入力デ
ータの入力、シミュレーションの実行および当該シミュ
レーション実行により得られた結果が設計仕様を満たし
ているか否かの判定等を含む作業を繰返して行うことに
より、目的とする回路設計データが得られている。図9
は、従来の回路シミュレーションの実行手順を示すフロ
ーチャートを示す図である。図9において、先ず、ステ
ップ91において所定の入力データ・ファイルよりシミ
ュレーション用のデータの読み込みが行われて、ステッ
プ92においては、シミュレーションが実行される。ス
テップ92におけるシミュレーションの結果はステップ
93において可否が判定され、当該シミュレーション結
果が回路仕様を満たしている場合には回路シミュレーシ
ョンの処理は全て終了し、回路仕様を満たしていない場
合には、ステップ94に移行して前記入力データの編集
修正が行われて、ステップ92に戻り再度シミュレーシ
ョンが実行される。そして、ステップ93の結果判断処
理において、シミュレーション結果が回路仕様を満たし
ているものと判定されるまで、当該回路シミュレーショ
ンを繰返して実行することにより、目的とする回路デー
タが得られている。
ミュレーションを行う設計支援装置においては、入力デ
ータの入力、シミュレーションの実行および当該シミュ
レーション実行により得られた結果が設計仕様を満たし
ているか否かの判定等を含む作業を繰返して行うことに
より、目的とする回路設計データが得られている。図9
は、従来の回路シミュレーションの実行手順を示すフロ
ーチャートを示す図である。図9において、先ず、ステ
ップ91において所定の入力データ・ファイルよりシミ
ュレーション用のデータの読み込みが行われて、ステッ
プ92においては、シミュレーションが実行される。ス
テップ92におけるシミュレーションの結果はステップ
93において可否が判定され、当該シミュレーション結
果が回路仕様を満たしている場合には回路シミュレーシ
ョンの処理は全て終了し、回路仕様を満たしていない場
合には、ステップ94に移行して前記入力データの編集
修正が行われて、ステップ92に戻り再度シミュレーシ
ョンが実行される。そして、ステップ93の結果判断処
理において、シミュレーション結果が回路仕様を満たし
ているものと判定されるまで、当該回路シミュレーショ
ンを繰返して実行することにより、目的とする回路デー
タが得られている。
【0003】上記の一連の回路シミュレーション作業を
自動化することにより、回路設計効率の向上を意図する
従来例としては、例えば、特開平5ー40799号公報
においてデータ処理装置が開示されている。図10は、
当該データ処理装置の構成を示すブロック図であり、前
記公報の図2に対応して示されるブロック図である。図
10において、入力データ編集手段102により、シミ
ュレーション用入力データ101のパラメータ値を編集
して入力データとし、シミュレーション実行制御手段1
04により、編集された入力データに基づいてパラメー
タのバラツキに応じた回数のシミュレーションを実行す
るための制御データが作成される。この制御データを基
にして、シミュレーション実行手段105においては、
指定される回数のシミュレーションが実行される。シミ
ュレーション実行手段105により結果データ(1)1
07、…………、結果データ(n)108が得られると
ともに、結果データ抽出手段110により所要の結果デ
ータが抽出される。判定手段111においては、当該結
果データが所定の条件を満たしているか否かの判定が行
われて、その判定結果に基づいて、特性図作成表示手段
113により回路の特性図が作成されて、ディスプレイ
114に表示されるとともに、特性図出力手段116に
より特性図117が出力される。また結果データ抽出手
段110により抽出される結果データも、結果表示手段
115により上記のディスプレイ114上に表示され
る。
自動化することにより、回路設計効率の向上を意図する
従来例としては、例えば、特開平5ー40799号公報
においてデータ処理装置が開示されている。図10は、
当該データ処理装置の構成を示すブロック図であり、前
記公報の図2に対応して示されるブロック図である。図
10において、入力データ編集手段102により、シミ
ュレーション用入力データ101のパラメータ値を編集
して入力データとし、シミュレーション実行制御手段1
04により、編集された入力データに基づいてパラメー
タのバラツキに応じた回数のシミュレーションを実行す
るための制御データが作成される。この制御データを基
にして、シミュレーション実行手段105においては、
指定される回数のシミュレーションが実行される。シミ
ュレーション実行手段105により結果データ(1)1
07、…………、結果データ(n)108が得られると
ともに、結果データ抽出手段110により所要の結果デ
ータが抽出される。判定手段111においては、当該結
果データが所定の条件を満たしているか否かの判定が行
われて、その判定結果に基づいて、特性図作成表示手段
113により回路の特性図が作成されて、ディスプレイ
114に表示されるとともに、特性図出力手段116に
より特性図117が出力される。また結果データ抽出手
段110により抽出される結果データも、結果表示手段
115により上記のディスプレイ114上に表示され
る。
【0004】また上記のように、一連のシミュレーショ
ン作業を自動化させるのではなく、ユーザーの意図的な
判断により、シミュレーションの実行および入力データ
の編集等を行う手法としては、回路シミュレータのイン
タプリタ化が考えられる。図11は、インタプリタ化さ
れた従来の回路シミュレータの構成を示すブロック図で
ある。図11において、入力データ・ファイル1102
に格納されている入力データは、入力装置1101によ
り入力される入力データ読み込みコマンドにより、イン
タプリタ1107の内部データ1108として取り込ま
れ、インタプリタ1107を介して、シミュレーション
実行手段1103、結果表示手段1104および編集/
表示手段1105においては、当該内部データ1108
を用いて、それぞれシミュレーションの実行、シミュレ
ーション結果の表示および入力データの編集等の処理
が、入力装置1101よりインタプリタ1107に入力
されるコマンドにより実行される。回路構成の対象とな
る半導体集積回路の大規模化に伴ない、特開平5ー40
799号公報に開示されているデータ処理装置のよう
に、入力データ編集機能付きのシミュレータにおいて
は、編集を効率的に行う上で、データの管理は極めて重
要視されている。
ン作業を自動化させるのではなく、ユーザーの意図的な
判断により、シミュレーションの実行および入力データ
の編集等を行う手法としては、回路シミュレータのイン
タプリタ化が考えられる。図11は、インタプリタ化さ
れた従来の回路シミュレータの構成を示すブロック図で
ある。図11において、入力データ・ファイル1102
に格納されている入力データは、入力装置1101によ
り入力される入力データ読み込みコマンドにより、イン
タプリタ1107の内部データ1108として取り込ま
れ、インタプリタ1107を介して、シミュレーション
実行手段1103、結果表示手段1104および編集/
表示手段1105においては、当該内部データ1108
を用いて、それぞれシミュレーションの実行、シミュレ
ーション結果の表示および入力データの編集等の処理
が、入力装置1101よりインタプリタ1107に入力
されるコマンドにより実行される。回路構成の対象とな
る半導体集積回路の大規模化に伴ない、特開平5ー40
799号公報に開示されているデータ処理装置のよう
に、入力データ編集機能付きのシミュレータにおいて
は、編集を効率的に行う上で、データの管理は極めて重
要視されている。
【0005】このデータ管理を階層構造化している従来
例が、特開平3ー20872号公報および特開平4ー1
07682号公報等において開示されている。この内の
特開平4ー107682号公報に示される論理シミュレ
ータにおいては、接続先を対象として階層化管理シミュ
レーションを行うことにより、モデル生成および修正時
等における処理時間を短縮することが可能であり、これ
により、大容量のモデル・シミュレーションを行うこと
が可能であるものとしている。図12は、この特開平4
ー107682号公報における1実施形態を構成および
動作の流れを示すブロック図であり、当該公報における
図2に対応する図である。図12に示されるように、本
従来例は、モデルの論理回路を生成するモデル生成手段
1201と、モデル生成手段1201により生成された
モデルを割り付けてシミュレーションを実行するシミュ
レーション実行手段1205とを備えて構成されてお
り、このモデル生成手段1201には、モデル構造を調
べて階層化されたモデルに変換するモデル階層化手段1
202と、階層化されたデータ圧縮するモデル圧縮手段
1203と、モデル圧縮手段1203により圧縮された
データに対して接続変換規則を定義する接続変換登録手
段1204とが含まれている。図13(a)、(b)お
よび(c)は、モデル生成手段1201におけるデータ
構造を示す図である。モデル階層化手段1202によ
り、図13(a)に示されるように、モデル構造が調べ
られて当該モデルのデータの階層化が行われる。階層化
されたデータは、モデル圧縮手段1203において、図
13(b)に示されるように、階層化された機能単位に
等価なモデルを1つにまとめることにより圧縮処理が行
われる。そして、接続変換登録手段1204により、図
13(c)に示されるように、圧縮されたデータに対す
る変換規則が定義されて接続管理情報登録が行われ、接
続関係が保持されている。そして、シミュレーション実
行手段1205により、モデル生成手段1201により
生成されたモデルを割り付け、シミュレーションが実行
される。
例が、特開平3ー20872号公報および特開平4ー1
07682号公報等において開示されている。この内の
特開平4ー107682号公報に示される論理シミュレ
ータにおいては、接続先を対象として階層化管理シミュ
レーションを行うことにより、モデル生成および修正時
等における処理時間を短縮することが可能であり、これ
により、大容量のモデル・シミュレーションを行うこと
が可能であるものとしている。図12は、この特開平4
ー107682号公報における1実施形態を構成および
動作の流れを示すブロック図であり、当該公報における
図2に対応する図である。図12に示されるように、本
従来例は、モデルの論理回路を生成するモデル生成手段
1201と、モデル生成手段1201により生成された
モデルを割り付けてシミュレーションを実行するシミュ
レーション実行手段1205とを備えて構成されてお
り、このモデル生成手段1201には、モデル構造を調
べて階層化されたモデルに変換するモデル階層化手段1
202と、階層化されたデータ圧縮するモデル圧縮手段
1203と、モデル圧縮手段1203により圧縮された
データに対して接続変換規則を定義する接続変換登録手
段1204とが含まれている。図13(a)、(b)お
よび(c)は、モデル生成手段1201におけるデータ
構造を示す図である。モデル階層化手段1202によ
り、図13(a)に示されるように、モデル構造が調べ
られて当該モデルのデータの階層化が行われる。階層化
されたデータは、モデル圧縮手段1203において、図
13(b)に示されるように、階層化された機能単位に
等価なモデルを1つにまとめることにより圧縮処理が行
われる。そして、接続変換登録手段1204により、図
13(c)に示されるように、圧縮されたデータに対す
る変換規則が定義されて接続管理情報登録が行われ、接
続関係が保持されている。そして、シミュレーション実
行手段1205により、モデル生成手段1201により
生成されたモデルを割り付け、シミュレーションが実行
される。
【0006】また、特開平3ー20872号公報に開示
されている素子対応管理方式は、第1ポイントにより示
されたツリー構造位置と、第2ポイントにより示された
実回路素子情報とに基づいて、実現回路中の実回路素子
が機能図の何れの機能ブロックに対応しているかを管理
することにより、所要とするメモリ容量を削減するもの
である。図14は、当該素子対応管理方式における素子
対応管理方式の原理ブロック図であり、当該公報におけ
る図1に対応する図である。図14において、各素子が
第1のポインタと第2のポインタとを有し、機能図にお
ける階層構造をツリー構造として記憶する階層構造記憶
手段1401と、実回路素子の情報を機能ブロック単位
に含まれている素子および階層ブロックのページ、位置
および機能ブロック名等を記憶する実回路素子情報記憶
手段1402とを備えて構成されている。
されている素子対応管理方式は、第1ポイントにより示
されたツリー構造位置と、第2ポイントにより示された
実回路素子情報とに基づいて、実現回路中の実回路素子
が機能図の何れの機能ブロックに対応しているかを管理
することにより、所要とするメモリ容量を削減するもの
である。図14は、当該素子対応管理方式における素子
対応管理方式の原理ブロック図であり、当該公報におけ
る図1に対応する図である。図14において、各素子が
第1のポインタと第2のポインタとを有し、機能図にお
ける階層構造をツリー構造として記憶する階層構造記憶
手段1401と、実回路素子の情報を機能ブロック単位
に含まれている素子および階層ブロックのページ、位置
および機能ブロック名等を記憶する実回路素子情報記憶
手段1402とを備えて構成されている。
【0007】これらの上記開示例においては、例えば、
SPICEのような回路シミュレータに置換えて考えた
場合には、ブロック間の上層と下層とのつながりを示す
ことや、階層の展開を行った際に回路素子が何れのブロ
ックから生成されたものであるかを知る上では有効では
あるが、同一階層内の回路素子間のつながりを知る上に
おいては、回路素子レベルからブロック・レベルに階層
を上がり、再度回路素子レベルに下がるということによ
ってしか知る方法がない。しかし、このような方法で
は、同一階層内の回路素子を頻繁に扱う回路シミュレー
タ、例えば上記のSPICEのような回路シミュレータ
においては、部分的な編集を行うことが不可能であり、
また、編集処理に時間を要し、必らずしも良策とは云え
ないという問題がある。
SPICEのような回路シミュレータに置換えて考えた
場合には、ブロック間の上層と下層とのつながりを示す
ことや、階層の展開を行った際に回路素子が何れのブロ
ックから生成されたものであるかを知る上では有効では
あるが、同一階層内の回路素子間のつながりを知る上に
おいては、回路素子レベルからブロック・レベルに階層
を上がり、再度回路素子レベルに下がるということによ
ってしか知る方法がない。しかし、このような方法で
は、同一階層内の回路素子を頻繁に扱う回路シミュレー
タ、例えば上記のSPICEのような回路シミュレータ
においては、部分的な編集を行うことが不可能であり、
また、編集処理に時間を要し、必らずしも良策とは云え
ないという問題がある。
【0008】
【発明が解決しようとする課題】上述した従来の回路シ
ミュレータとして機能する設計支援装置は、同一階層内
の回路素子を知る上においては必らずしも有効な手法で
はない。そのために、手動により入力データを編集する
際に、回路規模が大型化して、一般の編集手段により扱
える範囲を越えるような場合には編集が不可能になると
いう欠点があり、且つ、たとえ編集を実行することがで
きたとしても、大規模の編集データを扱うことになるた
めに、修正ミスまたは誤修正等が生じる可能性が高くな
るという欠点がある。
ミュレータとして機能する設計支援装置は、同一階層内
の回路素子を知る上においては必らずしも有効な手法で
はない。そのために、手動により入力データを編集する
際に、回路規模が大型化して、一般の編集手段により扱
える範囲を越えるような場合には編集が不可能になると
いう欠点があり、且つ、たとえ編集を実行することがで
きたとしても、大規模の編集データを扱うことになるた
めに、修正ミスまたは誤修正等が生じる可能性が高くな
るという欠点がある。
【0009】また、前述の特開平5ー40799号公報
の場合には、変動するパラメータ値を自動編集して、当
該パラメータを変動させてシミュレーションを行ってい
るが、このために、予め指定されているパラメータの変
動条件に対応する入力は可能ではあるが、部分的なパラ
メータの編集については、その編集は不可能であるとい
う欠点がある。また、変動するパラメータを変数化し、
当該変数部分のみを変動させる手法も考えられるが、回
路規模が大型化すると、それに応じて変数数も増大し、
変動変数の把握自体が困難になるという欠点があり、更
に、シミュレータをインタプリタ化した場合には、一般
的には、テキスト入力であるインタプリタにおいては、
内部データを文字列データにて管理しているために、当
該内部データを文字列データとして記憶することは、デ
ータの入出力作用の効率がよくなるものの、シミュレー
ション用入力データのように、特異なデータに対して
は、その回路ブロックの分類および記述データの分類が
困難であり、部分的な編集を行うことが困難になるとい
う欠点がある。
の場合には、変動するパラメータ値を自動編集して、当
該パラメータを変動させてシミュレーションを行ってい
るが、このために、予め指定されているパラメータの変
動条件に対応する入力は可能ではあるが、部分的なパラ
メータの編集については、その編集は不可能であるとい
う欠点がある。また、変動するパラメータを変数化し、
当該変数部分のみを変動させる手法も考えられるが、回
路規模が大型化すると、それに応じて変数数も増大し、
変動変数の把握自体が困難になるという欠点があり、更
に、シミュレータをインタプリタ化した場合には、一般
的には、テキスト入力であるインタプリタにおいては、
内部データを文字列データにて管理しているために、当
該内部データを文字列データとして記憶することは、デ
ータの入出力作用の効率がよくなるものの、シミュレー
ション用入力データのように、特異なデータに対して
は、その回路ブロックの分類および記述データの分類が
困難であり、部分的な編集を行うことが困難になるとい
う欠点がある。
【0010】本発明の目的は、大規模回路に対応するシ
ミュレーション用入力データを、予めデータ読み込み時
において構造化して記憶しておくことにより、その後の
処理において、当該読み込まれた入力データの部分的な
抽出を可能とし、これにより、入力データ編集時におい
て、部分的に抽出されたデータを修正して対応する部分
編集を行うことができるようにして、論理シミュレーシ
ョン実行時における設計支援装置による修正ミスおよび
誤修正等を低減することにある。
ミュレーション用入力データを、予めデータ読み込み時
において構造化して記憶しておくことにより、その後の
処理において、当該読み込まれた入力データの部分的な
抽出を可能とし、これにより、入力データ編集時におい
て、部分的に抽出されたデータを修正して対応する部分
編集を行うことができるようにして、論理シミュレーシ
ョン実行時における設計支援装置による修正ミスおよび
誤修正等を低減することにある。
【0011】
【課題を解決するための手段】第1の発明の設計支援装
置は、回路シミュレーションにより回路構成データを生
成する設計支援装置において、所定のシミュレーション
用入力データを読み込み、当該入力データを構造化して
出力する入力データ読み込み手段と、前記入力データ読
み込み手段より出力される構造化されたシミュレーショ
ン用データを格納する入力データ構造化記憶手段と、前
記入力データ構造化記憶手段に格納されている構造化さ
れたシミュレーション用データより、編集対象とするデ
ータを抽出して編集し、当該編集内容を前記入力データ
構造化記憶手段のデータ内容に反映させる編集/表示手
段と、を少なくとも備えて構成されることを特徴として
いる。
置は、回路シミュレーションにより回路構成データを生
成する設計支援装置において、所定のシミュレーション
用入力データを読み込み、当該入力データを構造化して
出力する入力データ読み込み手段と、前記入力データ読
み込み手段より出力される構造化されたシミュレーショ
ン用データを格納する入力データ構造化記憶手段と、前
記入力データ構造化記憶手段に格納されている構造化さ
れたシミュレーション用データより、編集対象とするデ
ータを抽出して編集し、当該編集内容を前記入力データ
構造化記憶手段のデータ内容に反映させる編集/表示手
段と、を少なくとも備えて構成されることを特徴として
いる。
【0012】また、第2の発明の設計支援装置は、回路
シミュレーションにより回路構成データを生成する設計
支援装置において、所定のシミュレーション用入力デー
タを読み込み、当該入力データを構造化して出力する入
力データ読み込み手段と、前記入力データ読み込み手段
より出力される構造化されたシミュレーション用データ
を格納する入力データ構造化記憶手段と、前記入力デー
タ構造化記憶手段に格納されている構造化されたシミュ
レーション用データより、編集対象とするデータを抽出
して編集し、当該編集内容を前記入力データ構造化記憶
手段のデータ内容に反映させる編集/表示手段と、所定
の入力手段を介して入力されるコマンドにより制御され
て、回路シミュレーションを実行するシミュレーション
実行手段と、前記シミュレーション実行手段による結果
を外部に表示出力する結果表示手段とを少なくとも備え
て構成され、前記入力データ読み込み手段、編集/表示
手段、シミュレーション実行手段および結果表示手段を
インタプリタ化して機能ささせることを特徴としてい
る。
シミュレーションにより回路構成データを生成する設計
支援装置において、所定のシミュレーション用入力デー
タを読み込み、当該入力データを構造化して出力する入
力データ読み込み手段と、前記入力データ読み込み手段
より出力される構造化されたシミュレーション用データ
を格納する入力データ構造化記憶手段と、前記入力デー
タ構造化記憶手段に格納されている構造化されたシミュ
レーション用データより、編集対象とするデータを抽出
して編集し、当該編集内容を前記入力データ構造化記憶
手段のデータ内容に反映させる編集/表示手段と、所定
の入力手段を介して入力されるコマンドにより制御され
て、回路シミュレーションを実行するシミュレーション
実行手段と、前記シミュレーション実行手段による結果
を外部に表示出力する結果表示手段とを少なくとも備え
て構成され、前記入力データ読み込み手段、編集/表示
手段、シミュレーション実行手段および結果表示手段を
インタプリタ化して機能ささせることを特徴としてい
る。
【0013】なお、前記第1または第2の発明におい
て、前記入力データ読み込み手段は、前記シミュレーシ
ョン用入力データを読み込み、当該入力データの字句/
構文を解析して前記入力データ構造化記憶手段に出力す
る字句/構文解析手段と、前記入力データ構造化記憶手
段に格納されているデータの階層構造を解析して構築
し、前記入力データ構造化記憶手段に階層構造を示す階
層関係リンク・ポインタをリンクさせる階層リンク手段
とを備えて構成し、前記編集/表示手段は、編集対象と
する回路ブロックまたは当該回路ブロック内の記述デー
タを検索し抽出して出力する回路ブロック/記述検索手
段と、前記回路ブロック/記述検索手段より検索出力さ
れる部分的なデータの入力を受けて、所定の中間ファイ
ルに出力して格納する中間ファイル出力手段と、前記中
間ファイルに格納されているデータを基にして、編集用
のエディターを起動して編集対象のデータを編集し、当
該編集結果を前記中間ファイルに格納する編集実行手段
と、前記編集実行手段により編集されたデータを基にし
て、当該編集内容を前記入力データ構造化記憶手段のデ
ータ内容に反映させる編集内容マージ手段とを備えて構
成してもよい。
て、前記入力データ読み込み手段は、前記シミュレーシ
ョン用入力データを読み込み、当該入力データの字句/
構文を解析して前記入力データ構造化記憶手段に出力す
る字句/構文解析手段と、前記入力データ構造化記憶手
段に格納されているデータの階層構造を解析して構築
し、前記入力データ構造化記憶手段に階層構造を示す階
層関係リンク・ポインタをリンクさせる階層リンク手段
とを備えて構成し、前記編集/表示手段は、編集対象と
する回路ブロックまたは当該回路ブロック内の記述デー
タを検索し抽出して出力する回路ブロック/記述検索手
段と、前記回路ブロック/記述検索手段より検索出力さ
れる部分的なデータの入力を受けて、所定の中間ファイ
ルに出力して格納する中間ファイル出力手段と、前記中
間ファイルに格納されているデータを基にして、編集用
のエディターを起動して編集対象のデータを編集し、当
該編集結果を前記中間ファイルに格納する編集実行手段
と、前記編集実行手段により編集されたデータを基にし
て、当該編集内容を前記入力データ構造化記憶手段のデ
ータ内容に反映させる編集内容マージ手段とを備えて構
成してもよい。
【0014】更に、前記第1または第2の発明におい
て、前記入力データ構造化記憶手段は、前記シミュレー
ション用入力データ中の各回路ブロックを表わす回路ブ
ロック・テーブルと、当該回路ブロック内に存在する記
述データが種類ごとに分類して形成される記述データ・
テーブルと、前記記述データ・テーブルの先頭アドレス
を指示するポインタを格納管理する記述先頭ポインタ管
理テーブルとを備えて構成してもよく、また、前記回路
ブロック・テーブルは、各回路ブロック・テーブル間を
リンクする回路ブロック・リスト・リンク・ポインタ
と、前記記述先頭ポインタ管理テーブルの先頭アドレス
を指示する記述先頭ポインタ管理テーブル先頭ポインタ
とを備えて構成してもよく、前記記述データ・テーブル
は、回路記述内容を示す記述内容と、次の記述データ・
テーブルの先頭アドレスを指示する記述データ・テーブ
ル・リンク・ポインタ、または下層の回路ブロックの回
路ブロック・テーブルを指示する階層関係リンク・ポイ
ンタとを備えて構成してもよい。
て、前記入力データ構造化記憶手段は、前記シミュレー
ション用入力データ中の各回路ブロックを表わす回路ブ
ロック・テーブルと、当該回路ブロック内に存在する記
述データが種類ごとに分類して形成される記述データ・
テーブルと、前記記述データ・テーブルの先頭アドレス
を指示するポインタを格納管理する記述先頭ポインタ管
理テーブルとを備えて構成してもよく、また、前記回路
ブロック・テーブルは、各回路ブロック・テーブル間を
リンクする回路ブロック・リスト・リンク・ポインタ
と、前記記述先頭ポインタ管理テーブルの先頭アドレス
を指示する記述先頭ポインタ管理テーブル先頭ポインタ
とを備えて構成してもよく、前記記述データ・テーブル
は、回路記述内容を示す記述内容と、次の記述データ・
テーブルの先頭アドレスを指示する記述データ・テーブ
ル・リンク・ポインタ、または下層の回路ブロックの回
路ブロック・テーブルを指示する階層関係リンク・ポイ
ンタとを備えて構成してもよい。
【0015】なお、前記回路ブロック・テーブルに含ま
れる記述先頭ポインタ管理テーブル先頭ポインタは、所
定のハッシュ・テーブルにより管理するようにしてもよ
い。
れる記述先頭ポインタ管理テーブル先頭ポインタは、所
定のハッシュ・テーブルにより管理するようにしてもよ
い。
【0016】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【0017】図1は本発明の1実施形態を示すブロック
図である。図1に示されるように、本実施形態は、所定
の入力データを記憶する入力データ・ファイル3と、当
該入力データ・ファイル3に記憶されている入力データ
を読み込み、その構造と記述内容を解析して構造化され
た入力データを出力する入力データ読み込み手段1と、
入力データ読み込み手段1より出力される前記構造化さ
れた入力データを入力して記憶する入力データ構造化記
憶手段4と、当該入力データ構造化記憶手段4に記憶さ
れている構造化された入力データに基づいて、当該入力
データの編集および表示を行う編集/表示手段2と、編
集/表示手段2による処理過程において生成されるデー
タおよびデータ編集内容を記憶する中間ファイル5とを
備えて構成される。
図である。図1に示されるように、本実施形態は、所定
の入力データを記憶する入力データ・ファイル3と、当
該入力データ・ファイル3に記憶されている入力データ
を読み込み、その構造と記述内容を解析して構造化され
た入力データを出力する入力データ読み込み手段1と、
入力データ読み込み手段1より出力される前記構造化さ
れた入力データを入力して記憶する入力データ構造化記
憶手段4と、当該入力データ構造化記憶手段4に記憶さ
れている構造化された入力データに基づいて、当該入力
データの編集および表示を行う編集/表示手段2と、編
集/表示手段2による処理過程において生成されるデー
タおよびデータ編集内容を記憶する中間ファイル5とを
備えて構成される。
【0018】なお、入力データ読み込み手段1には、前
記入力データの構造と記述内容を解析して構造化された
入力データを抽出し、前記入力データ構造化記憶手段4
に出力する字句/構文解析手段6と、字句/構文解析手
段6より前記構造化された入力データを読み出して、対
応する回路の階層構造を示すポインタをリンクする階層
リンク手段7とが含まれており、また編集/表示手段2
には、編集の対象となる回路ブロックおよび記述等を検
索する回路ブロック/記述検索手段8と、回路ブロック
/記述検索手段8により検索されたデータを中間ファイ
ル5に対して出力する中間ファイル出力手段9と、編集
対象として中間ファイル5より出力されるデータを基に
して所定の編集を実行し、当該編集内容を中間ファイル
5に対して出力する編集実行手段10と、中間ファイル
5に記憶されている前記編集内容を基にして、当該編集
内容を、入力データ構造化記憶手段4の記憶内容に反映
させるように機能する編集内容マージ手段11とが含ま
れている。
記入力データの構造と記述内容を解析して構造化された
入力データを抽出し、前記入力データ構造化記憶手段4
に出力する字句/構文解析手段6と、字句/構文解析手
段6より前記構造化された入力データを読み出して、対
応する回路の階層構造を示すポインタをリンクする階層
リンク手段7とが含まれており、また編集/表示手段2
には、編集の対象となる回路ブロックおよび記述等を検
索する回路ブロック/記述検索手段8と、回路ブロック
/記述検索手段8により検索されたデータを中間ファイ
ル5に対して出力する中間ファイル出力手段9と、編集
対象として中間ファイル5より出力されるデータを基に
して所定の編集を実行し、当該編集内容を中間ファイル
5に対して出力する編集実行手段10と、中間ファイル
5に記憶されている前記編集内容を基にして、当該編集
内容を、入力データ構造化記憶手段4の記憶内容に反映
させるように機能する編集内容マージ手段11とが含ま
れている。
【0019】また、図2は、本実施形態における入力デ
ータ構造化記憶手段4の内部記憶領域の構成を示す図で
あり、回路ブロック・テーブル(1)21ー1、回路ブ
ロック・テーブル(2)21ー2、…………、回路ブロ
ック・テーブル(n)21ーn(n:正整数)と、それ
ぞれに記述(1)、記述(2)、…………、記述(n)
を含み、回路ブロック・テーブル(1)21ー1および
回路ブロック・テーブル(2)21ー2に対応する記述
先頭ポインタ管理テーブル24および25と、記述先頭
ポインタ管理テーブル24に含まれる各記述に対応する
記述(1)データ・テーブル26ー1および記述(1)
データテーブルリンク・ポインタ27ー1、記述(2)
データ・テーブル26ー2および記述(2)データテー
ブルリンク・ポインタ27ー2、…………、記述(n)
データ・テーブル26ーnおよび記述(n)データテー
ブルリンク・ポインタ27ーnとにより構成されてい
る。
ータ構造化記憶手段4の内部記憶領域の構成を示す図で
あり、回路ブロック・テーブル(1)21ー1、回路ブ
ロック・テーブル(2)21ー2、…………、回路ブロ
ック・テーブル(n)21ーn(n:正整数)と、それ
ぞれに記述(1)、記述(2)、…………、記述(n)
を含み、回路ブロック・テーブル(1)21ー1および
回路ブロック・テーブル(2)21ー2に対応する記述
先頭ポインタ管理テーブル24および25と、記述先頭
ポインタ管理テーブル24に含まれる各記述に対応する
記述(1)データ・テーブル26ー1および記述(1)
データテーブルリンク・ポインタ27ー1、記述(2)
データ・テーブル26ー2および記述(2)データテー
ブルリンク・ポインタ27ー2、…………、記述(n)
データ・テーブル26ーnおよび記述(n)データテー
ブルリンク・ポインタ27ーnとにより構成されてい
る。
【0020】図3は、本実施形態における入力データ構
造化記憶手段4の検索時に、2分検索を使用する際の当
該内部記憶領域の構成を示す図であり、回路ブロック・
テーブル(1)32ー1および記述先頭ポインタ管理テ
ーブル先頭ポインタ33ー1、回路ブロック・テーブル
(2)32ー2および記述先頭ポインタ管理テーブル先
頭ポインタ33ー2、…………、回路ブロック・テーブ
ル(n)32ーnおよび記述先頭ポインタ管理テーブル
先頭ポインタ33ーn数)を含む回路ブロック・テーブ
ル配列31と、それぞれに記述(1)、記述(2)、…
………、記述(n)を含み、回路ブロック・テーブル
(1)32ー1の記述先頭ポインタ管理テーブル先頭ポ
インタ33ー1に対応する記述先頭ポインタ管理テーブ
ル34と、回路ブロック・テーブル(n)32ーnの記
述先頭ポインタ管理テーブル先頭ポインタ33ーnに対
応する記述先頭ポインタ管理テーブル35と、記述
(1)データ・テーブル37ー1、37ー2、……を含
み、記述先頭ポインタ管理テーブル34の記述(1)に
対応する記述データ・テーブル配列36ー1と、記述
(2)データ・テーブル38ー1、……を含み、記述先
頭ポインタ管理テーブル34の記述(2)に対応する記
述データ・テーブル配列36ー2と、……、記述(n)
データ・テーブル39ー1および階層関係リンク・ポイ
ンタ40、……を含み、記述先頭ポインタ管理テーブル
34の記述(n)に対応する記述データ・テーブル配列
36ーnとにより構成される。
造化記憶手段4の検索時に、2分検索を使用する際の当
該内部記憶領域の構成を示す図であり、回路ブロック・
テーブル(1)32ー1および記述先頭ポインタ管理テ
ーブル先頭ポインタ33ー1、回路ブロック・テーブル
(2)32ー2および記述先頭ポインタ管理テーブル先
頭ポインタ33ー2、…………、回路ブロック・テーブ
ル(n)32ーnおよび記述先頭ポインタ管理テーブル
先頭ポインタ33ーn数)を含む回路ブロック・テーブ
ル配列31と、それぞれに記述(1)、記述(2)、…
………、記述(n)を含み、回路ブロック・テーブル
(1)32ー1の記述先頭ポインタ管理テーブル先頭ポ
インタ33ー1に対応する記述先頭ポインタ管理テーブ
ル34と、回路ブロック・テーブル(n)32ーnの記
述先頭ポインタ管理テーブル先頭ポインタ33ーnに対
応する記述先頭ポインタ管理テーブル35と、記述
(1)データ・テーブル37ー1、37ー2、……を含
み、記述先頭ポインタ管理テーブル34の記述(1)に
対応する記述データ・テーブル配列36ー1と、記述
(2)データ・テーブル38ー1、……を含み、記述先
頭ポインタ管理テーブル34の記述(2)に対応する記
述データ・テーブル配列36ー2と、……、記述(n)
データ・テーブル39ー1および階層関係リンク・ポイ
ンタ40、……を含み、記述先頭ポインタ管理テーブル
34の記述(n)に対応する記述データ・テーブル配列
36ーnとにより構成される。
【0021】更に、図4は、本実施形態における入力デ
ータ構造化記憶手段4の検索時において、ハッシュ検索
を使用する際の当該内部記憶領域の構成を示す図であ
り、回路ブロック・ハッシュ・テーブル41と、回路ブ
ロック・テーブル(1)42ー1および記述先頭ポイン
タ管理テーブル先頭ポインタ43ー1と、回路ブロック
・テーブル(2)42ー2および記述先頭ポインタ管理
テーブル先頭ポインタ43ー2と、……回路ブロック・
テーブル(n)42ーnおよび記述先頭ポインタ管理テ
ーブル先頭ポインタ43ーnと、記述(1)、記述
(2)、……、記述(n)を含み、回路ブロック・テー
ブル(1)42ー1の記述先頭ポインタ管理テーブル先
頭ポインタ43ー1に対応する記述先頭ポインタ管理テ
ーブル44と、記述先頭ポインタ管理テーブル44の各
記述に対応する記述ハッシュ・テーブル45ー1、45
ー2、……、45ーnと、これらの各記述ハッシュ・テ
ーブルに対応する記述(1)データ・テーブル46ー1
および記述データ・テーブルリンク・ポインタ47ー
1、記述(2)データ・テーブル46ー2および記述デ
ータ・テーブルリンク・ポインタ47ー2、……、記述
(n)データ・テーブル46ーn、記述データ・テーブ
ルリンク・ポインタ47ーnおよび階層リンク・ポイン
タ48とにより構成される。
ータ構造化記憶手段4の検索時において、ハッシュ検索
を使用する際の当該内部記憶領域の構成を示す図であ
り、回路ブロック・ハッシュ・テーブル41と、回路ブ
ロック・テーブル(1)42ー1および記述先頭ポイン
タ管理テーブル先頭ポインタ43ー1と、回路ブロック
・テーブル(2)42ー2および記述先頭ポインタ管理
テーブル先頭ポインタ43ー2と、……回路ブロック・
テーブル(n)42ーnおよび記述先頭ポインタ管理テ
ーブル先頭ポインタ43ーnと、記述(1)、記述
(2)、……、記述(n)を含み、回路ブロック・テー
ブル(1)42ー1の記述先頭ポインタ管理テーブル先
頭ポインタ43ー1に対応する記述先頭ポインタ管理テ
ーブル44と、記述先頭ポインタ管理テーブル44の各
記述に対応する記述ハッシュ・テーブル45ー1、45
ー2、……、45ーnと、これらの各記述ハッシュ・テ
ーブルに対応する記述(1)データ・テーブル46ー1
および記述データ・テーブルリンク・ポインタ47ー
1、記述(2)データ・テーブル46ー2および記述デ
ータ・テーブルリンク・ポインタ47ー2、……、記述
(n)データ・テーブル46ーn、記述データ・テーブ
ルリンク・ポインタ47ーnおよび階層リンク・ポイン
タ48とにより構成される。
【0022】図1の入力データ・ファイル3に記憶され
ているシミュレーション用の入力データは、字句/構文
解析手段6により入力データ読み込み手段1内に読み込
まれ、当該入力データの構造および記述内容が解析され
て構造化された入力データが生成され、回路ブロック・
テーブル、記述先頭ポインタ管理テーブルおよび記述デ
ータ・テーブル等を含む入力データ構造化記憶手段4に
入力されて格納される。その後、階層リンク手段7によ
り、入力データ構造化記憶手段4のデータの階層関係リ
ンク・ポインタ28がリンクされて、図2に示されるよ
うに階層構造が構築される。次いで回路ブロック/記述
検索手段8により、編集対象となる回路ブロックまたは
回路ブロック内の記述データが検索選択されて、当該選
択された記述データは検索出力された部分的なデータと
して、中間ファイル出力手段9により中間ファイル5の
出力されて格納される。編集実行手段10においては、
中間ファイル5に格納されているデータを基にして、編
集のためのエディタ−が起動され編集処理が実行され、
当該編集内容は中間ファイル5に出力されて格納され
る。中間ファイル5内の編集内容は、編集マージ手段1
1により入力データ構想化記憶手段4の内容に反映され
る。このようにして、入力データが構造化され、当該入
力データの部分的なデータが抽出されて、当該抽出され
たデータの編集が実行される。
ているシミュレーション用の入力データは、字句/構文
解析手段6により入力データ読み込み手段1内に読み込
まれ、当該入力データの構造および記述内容が解析され
て構造化された入力データが生成され、回路ブロック・
テーブル、記述先頭ポインタ管理テーブルおよび記述デ
ータ・テーブル等を含む入力データ構造化記憶手段4に
入力されて格納される。その後、階層リンク手段7によ
り、入力データ構造化記憶手段4のデータの階層関係リ
ンク・ポインタ28がリンクされて、図2に示されるよ
うに階層構造が構築される。次いで回路ブロック/記述
検索手段8により、編集対象となる回路ブロックまたは
回路ブロック内の記述データが検索選択されて、当該選
択された記述データは検索出力された部分的なデータと
して、中間ファイル出力手段9により中間ファイル5の
出力されて格納される。編集実行手段10においては、
中間ファイル5に格納されているデータを基にして、編
集のためのエディタ−が起動され編集処理が実行され、
当該編集内容は中間ファイル5に出力されて格納され
る。中間ファイル5内の編集内容は、編集マージ手段1
1により入力データ構想化記憶手段4の内容に反映され
る。このようにして、入力データが構造化され、当該入
力データの部分的なデータが抽出されて、当該抽出され
たデータの編集が実行される。
【0023】次に、入力データ構造化記憶手段4につい
て更に説明する。図2は、前述のように、当該入力デー
タ構造化記憶手段4のデータ構造の第1の構造例を示す
図であり、回路ブロック・テーブル(1)21−1、回
路ブロック・テーブル(2)21−2、…………、回路
ブロック・テーブル(n)21−nと、それぞれ回路ブ
ロック・テーブル(1)21−1および回路ブロック・
テーブル(2)21−2に対応する記述先頭ポインタ管
理テーブル24および25と、記述先頭ポインタ管理テ
ーブル25に含まれる記述(1)、記述(2)、……
…、(n)のそれぞれに対応する記述(1)データ・テ
ーブル26−1、記述(2)データ・テーブル26−
2、…………、記述(2)データ・テーブル26−nと
を備えて構成される。図2に示されるように、それぞれ
の回路ブロック・テーブル(21−1、21−2、…
…、21−n)内には、当該回路ブロック内に存在する
素子の種類数と回路数分の複数種の記述データ・テーブ
ル(26−1、26−2、……、26−n)と、当該記
述データ・テーブルの種類数分存在する記述データ・テ
ーブルを示すポインタを管理する記述先頭ポインタ管理
テーブル(24および25)と、各回路ブロック・テー
ブルをリスト構造により表わす回路ブロック・リスト・
ポインタ(23−1、23−2、……、23−n)と、
各回路ブロック・テーブル内の記述先頭管理テーブルを
示すポインタ(22−1、22−2、……、22−n)
が含まれており、また各記述データ・テーブル(26−
1、26−2、……、26−n)には、データ記述領域
と次の記述データ・テーブルを示す記述データ・テーブ
ル・リンク・ポインタ(27−1、27−2、……、2
7−n)または下階層の回路ブロックを示すポインタで
ある階層関係リンク・ポインタ(28)が含まれてお
り、階層関係リンク・ポインタ28は、回路ブロック・
テーブル(n)21−nにリンクされている。
て更に説明する。図2は、前述のように、当該入力デー
タ構造化記憶手段4のデータ構造の第1の構造例を示す
図であり、回路ブロック・テーブル(1)21−1、回
路ブロック・テーブル(2)21−2、…………、回路
ブロック・テーブル(n)21−nと、それぞれ回路ブ
ロック・テーブル(1)21−1および回路ブロック・
テーブル(2)21−2に対応する記述先頭ポインタ管
理テーブル24および25と、記述先頭ポインタ管理テ
ーブル25に含まれる記述(1)、記述(2)、……
…、(n)のそれぞれに対応する記述(1)データ・テ
ーブル26−1、記述(2)データ・テーブル26−
2、…………、記述(2)データ・テーブル26−nと
を備えて構成される。図2に示されるように、それぞれ
の回路ブロック・テーブル(21−1、21−2、…
…、21−n)内には、当該回路ブロック内に存在する
素子の種類数と回路数分の複数種の記述データ・テーブ
ル(26−1、26−2、……、26−n)と、当該記
述データ・テーブルの種類数分存在する記述データ・テ
ーブルを示すポインタを管理する記述先頭ポインタ管理
テーブル(24および25)と、各回路ブロック・テー
ブルをリスト構造により表わす回路ブロック・リスト・
ポインタ(23−1、23−2、……、23−n)と、
各回路ブロック・テーブル内の記述先頭管理テーブルを
示すポインタ(22−1、22−2、……、22−n)
が含まれており、また各記述データ・テーブル(26−
1、26−2、……、26−n)には、データ記述領域
と次の記述データ・テーブルを示す記述データ・テーブ
ル・リンク・ポインタ(27−1、27−2、……、2
7−n)または下階層の回路ブロックを示すポインタで
ある階層関係リンク・ポインタ(28)が含まれてお
り、階層関係リンク・ポインタ28は、回路ブロック・
テーブル(n)21−nにリンクされている。
【0024】一方において、部分的な編集処理を更に高
速にするために、2分探索方法およびハッシュ探索方法
等を利用することも可能である。図3は、2分探索方法
を用いる場合における、入力データ構造化記憶手段4の
第2のデータ構造例を示す図であり、回路ブロック・テ
ーブル(1)32−1、回路ブロック・テーブル(2)
32−2、…………、回路ブロック・テーブル(n)3
2−nを含む回路ブロック・テーブル配列31と、それ
ぞれ回路ブロック・テーブル(1)32−1および回路
ブロック・テーブル(n)32−nに対応する記述先頭
ポインタ管理テーブル34および35と、記述先頭ポイ
ンタ管理テーブル34に含まれる記述(1)、記述
(2)、……、記述(n)のそれぞれ対応する記述
(1)データ・テーブル配列36−1、36−2、…
…、36−nとを備えて構成されており、記述(n)デ
ータ・テーブル39−1内の階層関係リンク・ポインタ
40は、回路ブロック・テーブル(n)32−nにリン
クされている。
速にするために、2分探索方法およびハッシュ探索方法
等を利用することも可能である。図3は、2分探索方法
を用いる場合における、入力データ構造化記憶手段4の
第2のデータ構造例を示す図であり、回路ブロック・テ
ーブル(1)32−1、回路ブロック・テーブル(2)
32−2、…………、回路ブロック・テーブル(n)3
2−nを含む回路ブロック・テーブル配列31と、それ
ぞれ回路ブロック・テーブル(1)32−1および回路
ブロック・テーブル(n)32−nに対応する記述先頭
ポインタ管理テーブル34および35と、記述先頭ポイ
ンタ管理テーブル34に含まれる記述(1)、記述
(2)、……、記述(n)のそれぞれ対応する記述
(1)データ・テーブル配列36−1、36−2、…
…、36−nとを備えて構成されており、記述(n)デ
ータ・テーブル39−1内の階層関係リンク・ポインタ
40は、回路ブロック・テーブル(n)32−nにリン
クされている。
【0025】また、図4は、ハッシュ探索方法を用いる
場合における、入力データ構造化記憶手段4の第3のデ
ータ構造例を示す図であり、回路ブロック・ハッシュ・
テーブル41と、当該回路ブロック・ハッシュ・テーブ
ル41に対応する回路ブロック・テーブル(1)42−
1、回路ブロック・テーブル(2)42−2、………
…、回路ブロック・テーブル(n)42−nと、回路ブ
ロック・テーブル(1)32−1に対応する記述先頭ポ
インタ管理テーブル44と、記述先頭ポインタ管理テー
ブル44に含まれる記述(1)、記述(2)、……、記
述(n)のそれぞれ対応して配置される記述ハッシュ・
テーブル45−1、45−2、………、45−nと、記
述ハッシュ・テーブル45−1、45−2、………、4
5−nのそれぞれに対応する記述(1)データ・テーブ
ル46−1、記述(2)データ・テーブル46−2、…
…、記述(n)46−nとを備えて構成されており、記
述(n)データ・テーブル46−n内の階層関係リンク
・ポインタ48は、回路ブロック・テーブル(n)42
−nにリンクされている。
場合における、入力データ構造化記憶手段4の第3のデ
ータ構造例を示す図であり、回路ブロック・ハッシュ・
テーブル41と、当該回路ブロック・ハッシュ・テーブ
ル41に対応する回路ブロック・テーブル(1)42−
1、回路ブロック・テーブル(2)42−2、………
…、回路ブロック・テーブル(n)42−nと、回路ブ
ロック・テーブル(1)32−1に対応する記述先頭ポ
インタ管理テーブル44と、記述先頭ポインタ管理テー
ブル44に含まれる記述(1)、記述(2)、……、記
述(n)のそれぞれ対応して配置される記述ハッシュ・
テーブル45−1、45−2、………、45−nと、記
述ハッシュ・テーブル45−1、45−2、………、4
5−nのそれぞれに対応する記述(1)データ・テーブ
ル46−1、記述(2)データ・テーブル46−2、…
…、記述(n)46−nとを備えて構成されており、記
述(n)データ・テーブル46−n内の階層関係リンク
・ポインタ48は、回路ブロック・テーブル(n)42
−nにリンクされている。
【0026】次に、実際のSPICEの入力データを例
として、回路データの読み込みから編集までの例につい
て説明する。図5は、入力データの基になる回路図であ
り、また、この回路図を回路記述(SPICEネットリ
スト)としたものが図6に示されている。この図6の回
路記述は、シミュレーション用の入力データとして用い
られる。図1における入力データ・ファイル3のデータ
は、字句/構文解析手段6により読み込まれて、当該入
力データ内の字句/構文の解析が行われる。この解析結
果によるデータは入力データ構造化記憶手段4に格納さ
れるが、この読み込みにより入力データ構造化記憶手段
4に格納されるデータ構造が図7に示されている。即
ち、入力データ読み込み手段1においては、入力データ
・ファイル3に格納されている回路ブロック定義記
述“.SUBCKT SAMPLE”が読み込まれる
と、これに対応する回路ブロック・テーブルとして、図
7に示されるように回路ブロック・テーブル71(SA
MPLE)が作成され、更に当該回路ブロック内の記述
先頭ポインタ管理テーブル74が作成される。次に、素
子記述が読み込まれると、これらの各素子の記述に対応
する記述データ・テーブル〔図7参照:“抵抗記述デー
タ・テーブル(R1 )”、“容量記述データ・テーブル
(C1 )”および“マクロ記述データ・テーブル(X1
(INV1 ))〕が作成され、記述先頭ポインタ管理テ
ーブル74にリンクされる。更に同一種の記述が読み込
まれる場合には、これに対応して新たに記述データ・テ
ーブル〔図7参照:“抵抗記述データ・テーブル
(R2 )”、“容量記述データ・テーブル(C2 )”お
よび“マクロ記述データ・テーブル(X2 (IN
V2 ))〕が作成されて、記述先頭ポインタ管理テーブ
ル74により示される同一種の記述のデータ・テーブル
の最後にリンクされる。なお、上記の抵抗R1 、R2 、
容量C1 、C2およびインバータINV1 、INV
2 は、図5の入力データ“SAMPLE”51において
示される素子である。
として、回路データの読み込みから編集までの例につい
て説明する。図5は、入力データの基になる回路図であ
り、また、この回路図を回路記述(SPICEネットリ
スト)としたものが図6に示されている。この図6の回
路記述は、シミュレーション用の入力データとして用い
られる。図1における入力データ・ファイル3のデータ
は、字句/構文解析手段6により読み込まれて、当該入
力データ内の字句/構文の解析が行われる。この解析結
果によるデータは入力データ構造化記憶手段4に格納さ
れるが、この読み込みにより入力データ構造化記憶手段
4に格納されるデータ構造が図7に示されている。即
ち、入力データ読み込み手段1においては、入力データ
・ファイル3に格納されている回路ブロック定義記
述“.SUBCKT SAMPLE”が読み込まれる
と、これに対応する回路ブロック・テーブルとして、図
7に示されるように回路ブロック・テーブル71(SA
MPLE)が作成され、更に当該回路ブロック内の記述
先頭ポインタ管理テーブル74が作成される。次に、素
子記述が読み込まれると、これらの各素子の記述に対応
する記述データ・テーブル〔図7参照:“抵抗記述デー
タ・テーブル(R1 )”、“容量記述データ・テーブル
(C1 )”および“マクロ記述データ・テーブル(X1
(INV1 ))〕が作成され、記述先頭ポインタ管理テ
ーブル74にリンクされる。更に同一種の記述が読み込
まれる場合には、これに対応して新たに記述データ・テ
ーブル〔図7参照:“抵抗記述データ・テーブル
(R2 )”、“容量記述データ・テーブル(C2 )”お
よび“マクロ記述データ・テーブル(X2 (IN
V2 ))〕が作成されて、記述先頭ポインタ管理テーブ
ル74により示される同一種の記述のデータ・テーブル
の最後にリンクされる。なお、上記の抵抗R1 、R2 、
容量C1 、C2およびインバータINV1 、INV
2 は、図5の入力データ“SAMPLE”51において
示される素子である。
【0027】また、別の回路ブロック定義記述“.SU
BCKT INV1 ”がが読み込まれると、図7に示さ
れるように、新たに回路ブロック・テーブル72(IN
V1)が作成され、当該回路ブロックに内の素子データ
・テーブルの先頭ポインタ管理テーブル75が作成され
る。そして、回路ブロック・テーブル72内の記述が読
み込まれる度に、当該記述に対応する記述データ・テー
ブルが作成され、記述先頭ポインタ管理テーブルにリン
クされてゆく。このことは、他の回路ブロック定義記述
“.SUBCKT INV2 ”が読み込まれる場合にお
いても同様であり、回路ブロック・テーブル73内の記
述が読み込まれる度に、当該記述に対応する記述データ
・テーブルが作成され、記述先頭ポインタ管理テーブル
にリンクされてゆく。このようにして、全てのデータの
読み込みが終了すると、階層リンク手段7により階層関
係を示す階層関係リンク・ポインタがリンクされて階層
構造が表わされる。これにより、入力データは、全て回
路ブロック単位ならびに記述単位にて分類されて構造化
される。
BCKT INV1 ”がが読み込まれると、図7に示さ
れるように、新たに回路ブロック・テーブル72(IN
V1)が作成され、当該回路ブロックに内の素子データ
・テーブルの先頭ポインタ管理テーブル75が作成され
る。そして、回路ブロック・テーブル72内の記述が読
み込まれる度に、当該記述に対応する記述データ・テー
ブルが作成され、記述先頭ポインタ管理テーブルにリン
クされてゆく。このことは、他の回路ブロック定義記述
“.SUBCKT INV2 ”が読み込まれる場合にお
いても同様であり、回路ブロック・テーブル73内の記
述が読み込まれる度に、当該記述に対応する記述データ
・テーブルが作成され、記述先頭ポインタ管理テーブル
にリンクされてゆく。このようにして、全てのデータの
読み込みが終了すると、階層リンク手段7により階層関
係を示す階層関係リンク・ポインタがリンクされて階層
構造が表わされる。これにより、入力データは、全て回
路ブロック単位ならびに記述単位にて分類されて構造化
される。
【0028】次に、入力データ構造化記憶手段4内の、
上記のように構造化されたデータ内容の編集が行われ
る。当該編集の際に、回路ブロック・テーブル72
(“INV1 ”)と、抵抗記述全部の指定が為された場
合には、編集/表示手段2により、入力データ構造化記
憶手段4内の構造化されたデータを参照して、指定され
た回路ブロック・テーブル72(“INV1 ”)に対す
る検索が行われる。更に、記述先頭ポインタ管理テーブ
ル75により、記述先頭ポインタ管理テーブル75の抵
抗記述の先頭ポインタが検索される。この検索による先
頭ポインタから次のデータを示すポインタを辿り、抵抗
(図5におけるINV52のR1 、R2 )全てのデータ
の抽出が行われる。そして、記述先頭ポインタ管理テー
ブル75のMOS記述の先頭ポインタが検索されて、同
様に、MOSトランジスタ(図5におけるINV52の
MP1 、MN1 )全てのデータの抽出が行われる。これ
らの抽出されたデータを基に編集が行うことにより部分
的な編集が可能となり、処理時間が短縮される。
上記のように構造化されたデータ内容の編集が行われ
る。当該編集の際に、回路ブロック・テーブル72
(“INV1 ”)と、抵抗記述全部の指定が為された場
合には、編集/表示手段2により、入力データ構造化記
憶手段4内の構造化されたデータを参照して、指定され
た回路ブロック・テーブル72(“INV1 ”)に対す
る検索が行われる。更に、記述先頭ポインタ管理テーブ
ル75により、記述先頭ポインタ管理テーブル75の抵
抗記述の先頭ポインタが検索される。この検索による先
頭ポインタから次のデータを示すポインタを辿り、抵抗
(図5におけるINV52のR1 、R2 )全てのデータ
の抽出が行われる。そして、記述先頭ポインタ管理テー
ブル75のMOS記述の先頭ポインタが検索されて、同
様に、MOSトランジスタ(図5におけるINV52の
MP1 、MN1 )全てのデータの抽出が行われる。これ
らの抽出されたデータを基に編集が行うことにより部分
的な編集が可能となり、処理時間が短縮される。
【0029】更に、この処理の流れを、インタプリタ化
された回路シミュレータに適用した例について説明す
る。図8は、インタプリタ化された回路シミュレータの
構成とデータの流れとを示すブロック図であり、上述し
た入力デーダの読み込みから編集までの流れと入力デー
タ構造化記憶手段4とを、インタプリタにより包含した
内容が示されている。この回路シミュレータは、図1お
よび図2に示される各構成手段(入力データ読み込み手
段1、編集/表示手段2、入力データ・ファイル3、入
力データ構造化記憶手段4および中間ファイル5)に加
えて、入力データ構造化記憶手段4のデータを参照して
シミュレーションを実行するシミュレーション実行手段
84と、シミュレーション結果を表示する結果表示手段
85と、回路シミュレータのコマンドを解析して実行す
るインタプリタ83と、編集対象として出力される中間
ファイル5のデータを基に、編集を実行するエディター
86と、インタプリタ83に対するコマンドを入力する
入力装置81とを備えて構成される。
された回路シミュレータに適用した例について説明す
る。図8は、インタプリタ化された回路シミュレータの
構成とデータの流れとを示すブロック図であり、上述し
た入力デーダの読み込みから編集までの流れと入力デー
タ構造化記憶手段4とを、インタプリタにより包含した
内容が示されている。この回路シミュレータは、図1お
よび図2に示される各構成手段(入力データ読み込み手
段1、編集/表示手段2、入力データ・ファイル3、入
力データ構造化記憶手段4および中間ファイル5)に加
えて、入力データ構造化記憶手段4のデータを参照して
シミュレーションを実行するシミュレーション実行手段
84と、シミュレーション結果を表示する結果表示手段
85と、回路シミュレータのコマンドを解析して実行す
るインタプリタ83と、編集対象として出力される中間
ファイル5のデータを基に、編集を実行するエディター
86と、インタプリタ83に対するコマンドを入力する
入力装置81とを備えて構成される。
【0030】図8において、入力装置81からはシミュ
レーション用入力データの読み込みコマンドが入力さ
れ、インタプリタ83により当該コマンドが解析され
て、入力データ読み込み手段1により、入力データ・フ
ァイル3に格納されているシミュレーション用入力デー
タの読み込みが行われて、入力データ構造化記憶手段4
に対する構造化されたデータが作成される。次に、入力
装置81によりシミュレーションの実行コマンドが入力
されると、インタプリタ83において当該コマンドが解
析されて、シミュレーション実行手段84によりシミュ
レーションが実行される。更に、入力装置81よりシミ
ュレーション結果の表示コマンドが入力されると、イン
タプリタ83により当該コマンドが解析され、結果表示
手段85によりシミュレーション結果が解析結果表面8
8として出力される。この表示結果を参照することによ
り、当該シミュレーション結果による回路が、目的とす
る回路であるか否かが判断される。判断の結果、修正を
必要とする場合には、入力装置81により、入力データ
の編集コマンドが入力され、この編集コマンドがインタ
プリタ83において解析されて、対応する編集/表示手
段2においては、入力データ構造化記憶手段4に格納さ
れているデータの内より、当該コマンドにより指定され
る回路ブロック/記述の抽出が行われて、そのデータが
中間ファイル5に出力されて格納されるとともに、エデ
ィター86が起動されて、エディター86による部分的
な編集を実行することが可能となる。これらの編集処理
の終了後においては、当該中間ファイル5の内容が入力
データ構造化記憶手段4にマージされて、そのデータ内
容に反映される。そして、これらの動作を繰返して行う
ことにより、目的とする回路データが得られる。
レーション用入力データの読み込みコマンドが入力さ
れ、インタプリタ83により当該コマンドが解析され
て、入力データ読み込み手段1により、入力データ・フ
ァイル3に格納されているシミュレーション用入力デー
タの読み込みが行われて、入力データ構造化記憶手段4
に対する構造化されたデータが作成される。次に、入力
装置81によりシミュレーションの実行コマンドが入力
されると、インタプリタ83において当該コマンドが解
析されて、シミュレーション実行手段84によりシミュ
レーションが実行される。更に、入力装置81よりシミ
ュレーション結果の表示コマンドが入力されると、イン
タプリタ83により当該コマンドが解析され、結果表示
手段85によりシミュレーション結果が解析結果表面8
8として出力される。この表示結果を参照することによ
り、当該シミュレーション結果による回路が、目的とす
る回路であるか否かが判断される。判断の結果、修正を
必要とする場合には、入力装置81により、入力データ
の編集コマンドが入力され、この編集コマンドがインタ
プリタ83において解析されて、対応する編集/表示手
段2においては、入力データ構造化記憶手段4に格納さ
れているデータの内より、当該コマンドにより指定され
る回路ブロック/記述の抽出が行われて、そのデータが
中間ファイル5に出力されて格納されるとともに、エデ
ィター86が起動されて、エディター86による部分的
な編集を実行することが可能となる。これらの編集処理
の終了後においては、当該中間ファイル5の内容が入力
データ構造化記憶手段4にマージされて、そのデータ内
容に反映される。そして、これらの動作を繰返して行う
ことにより、目的とする回路データが得られる。
【0031】
【発明の効果】以上説明したように、本発明は、シミュ
レーション用の入力データを、回路ブロック、当該回路
ブロック内の記述単位にデータを構造化することによ
り、編集時において、部分的な回路ブロックおよび記述
データ等の抽出を容易に行うことが可能となり、これに
より、回路シミュレーションにおける部分的な編集処理
の実行が容易になるために、編集内容の修正ミスおよび
誤修正等を低減することができるとともに、エディター
による編集可能の限界を越える大規模化された回路のデ
ータに対応する場合においても、編集処理を容易に行う
ことができるという効果がある。
レーション用の入力データを、回路ブロック、当該回路
ブロック内の記述単位にデータを構造化することによ
り、編集時において、部分的な回路ブロックおよび記述
データ等の抽出を容易に行うことが可能となり、これに
より、回路シミュレーションにおける部分的な編集処理
の実行が容易になるために、編集内容の修正ミスおよび
誤修正等を低減することができるとともに、エディター
による編集可能の限界を越える大規模化された回路のデ
ータに対応する場合においても、編集処理を容易に行う
ことができるという効果がある。
【図1】本発明の1実施形態を示すブロック図である。
【図2】本実施形態における入力データ構造化記憶手段
の内部記憶領域の構成を示す図である。
の内部記憶領域の構成を示す図である。
【図3】本実施形態における入力データ構造化記憶手段
の検索に2分検索を使用する際の内部記憶領域の構成を
示す図である。
の検索に2分検索を使用する際の内部記憶領域の構成を
示す図である。
【図4】本実施形態における入力データ構造化記憶手段
の検索にハッシュ検索を使用する際の内部記憶領域の構
成を示す図である。
の検索にハッシュ検索を使用する際の内部記憶領域の構
成を示す図である。
【図5】本実施形態において入力データ例として用いる
回路図である。
回路図である。
【図6】本実施形態における入力データ・ファイル例を
示す図である。
示す図である。
【図7】本実施形態において、前記入力データ例が読み
込まれた入力データ構造化記憶手段の内部記憶領域の構
成を示す図である。
込まれた入力データ構造化記憶手段の内部記憶領域の構
成を示す図である。
【図8】本実施形態における、インタプリタ化された回
路シミュレータとしての適応例を示すブロック図であ
る。
路シミュレータとしての適応例を示すブロック図であ
る。
【図9】従来例におけるシミュレーション実行フローチ
ャートを示す図である。
ャートを示す図である。
【図10】従来例(特開平5ー40799号公報)の構
成を示すブロック図である。
成を示すブロック図である。
【図11】従来例における、インタプリタ化された回路
シミュレータとしての適応例を示すブロック図である。
シミュレータとしての適応例を示すブロック図である。
【図12】従来例(特開平4ー10768号公報)の構
成を示すブロック図である。
成を示すブロック図である。
【図13】従来例(特開平4ー10768号公報)にお
ける階層化モデル・データ生成を示す図である。
ける階層化モデル・データ生成を示す図である。
【図14】従来例(特開平3ー20872号公報)の概
念説明図である。
念説明図である。
1 入力データ読み込み手段 2、1105 編集/表示手段 3、1102 入力データ・ファイル 4 入力データ構造化記憶手段 5、1106 中間ファイル 6 字句/構文解析手段 7 階層リンク手段 8 回路ブロック/記述検索手段 9 中間ファイル 10 編集実行手段 11 編集内容マージ手段 21ー1、32ー1、42ー1 回路ブロック・テー
ブル(1) 21ー2、32ー2、42ー2 回路ブロック・テー
ブル(2) 21ーn、32ーn、42ーn 回路ブロック・テー
ブル(n) 22ー1、33ー1、43ー1 記述先頭ポインタ管
理テーブル先頭ポインタ(1) 22ー2、33ー2、43ー2 記述先頭ポインタ管
理テーブル先頭ポインタ(2) 22ーn、33ーn、43ーn 記述先頭ポインタ管
理テーブル先頭ポインタ(n) 23ー1 回路ブロックリスト・リンク・ポインタ
(1) 23ー2 回路ブロックリスト・リンク・ポインタ
(2) 23ーn 回路ブロックリスト・リンク・ポインタ
(n) 24、25、34、35、44、74〜76 記述先
頭ポインタ管理テーブル 26ー1、37ー1、37ー2、46ー1 記述
(1)データ・テーブル 26ー2、38ー1、46ー2 記述(2)データ・
テーブル 26ーn、39ー1、46ーn 記述(n)データ・
テーブル 27ー1、47ー1 記述(1)データ・テーブル・
リンク・ポインタ 27ー2、47ー2 記述(2)データ・テーブル・
リンク・ポインタ 27ーn、47ーn 記述(n)データ・テーブル・
リンク・ポインタ 28、40 階層関係リンク・ポインタ 31 回路ブロック・テーブル配列 36ー1 記述(1)データ・テーブル配列 36ー2 記述(2)データ・テーブル配列 36ーn 記述(n)データ・テーブル配列 41 回路ブロック・ハッシュ・テーブル 45ー1〜45ーn 記述ハッシュ・テーブル 51 入力データ(SAMPLE) 52 入力データ(INV1 ) 53 入力データ(INV2 ) 71 回路ブロック・テーブル(SAMPLE) 72 回路ブロック・テーブル(INV1 ) 73 回路ブロック・テーブル(INV2 ) 81、103、1101 入力装置 82 入力データ記述内容 83、1107 インタプリタ 84、105、1103、1205 シミュレーショ
ン実行手段 85、115、1104 結果表示手段 86 エディター 87 中間ファイル記述内容 88 解析結果表示面 91 ステップ(入力データ読み込み) 92 ステップ(シミュレーション実行) 93 ステップ(結果判断) 94 ステップ(編集修正) 101 シミュレーション用入力データ 102 入力データ編集手段 104 シミュレーション実行制御手段 106 実行ログデータ 107 結果データ(1) 108 結果データ(n) 109 実行状態モニタリング手段 110 結果データ抽出手段 111 判定手段 112 制御条件データ 113 特性図作成表示手段 114 ディスプレイ 116 特性図出力手段 117 特性図 1201 モデル生成手段 1202 モデル階層化手段 1203 モデル圧縮手段 1204 接続変換登録手段 1206 接続変換実行手段 1207 演算実行手段 1208 演算単位終了判定手段 1401 階層構造記憶手段 1402 実回路素子情報記憶手段 1403 ツリーへのポインタ 1404 対応素子へのポインタ
ブル(1) 21ー2、32ー2、42ー2 回路ブロック・テー
ブル(2) 21ーn、32ーn、42ーn 回路ブロック・テー
ブル(n) 22ー1、33ー1、43ー1 記述先頭ポインタ管
理テーブル先頭ポインタ(1) 22ー2、33ー2、43ー2 記述先頭ポインタ管
理テーブル先頭ポインタ(2) 22ーn、33ーn、43ーn 記述先頭ポインタ管
理テーブル先頭ポインタ(n) 23ー1 回路ブロックリスト・リンク・ポインタ
(1) 23ー2 回路ブロックリスト・リンク・ポインタ
(2) 23ーn 回路ブロックリスト・リンク・ポインタ
(n) 24、25、34、35、44、74〜76 記述先
頭ポインタ管理テーブル 26ー1、37ー1、37ー2、46ー1 記述
(1)データ・テーブル 26ー2、38ー1、46ー2 記述(2)データ・
テーブル 26ーn、39ー1、46ーn 記述(n)データ・
テーブル 27ー1、47ー1 記述(1)データ・テーブル・
リンク・ポインタ 27ー2、47ー2 記述(2)データ・テーブル・
リンク・ポインタ 27ーn、47ーn 記述(n)データ・テーブル・
リンク・ポインタ 28、40 階層関係リンク・ポインタ 31 回路ブロック・テーブル配列 36ー1 記述(1)データ・テーブル配列 36ー2 記述(2)データ・テーブル配列 36ーn 記述(n)データ・テーブル配列 41 回路ブロック・ハッシュ・テーブル 45ー1〜45ーn 記述ハッシュ・テーブル 51 入力データ(SAMPLE) 52 入力データ(INV1 ) 53 入力データ(INV2 ) 71 回路ブロック・テーブル(SAMPLE) 72 回路ブロック・テーブル(INV1 ) 73 回路ブロック・テーブル(INV2 ) 81、103、1101 入力装置 82 入力データ記述内容 83、1107 インタプリタ 84、105、1103、1205 シミュレーショ
ン実行手段 85、115、1104 結果表示手段 86 エディター 87 中間ファイル記述内容 88 解析結果表示面 91 ステップ(入力データ読み込み) 92 ステップ(シミュレーション実行) 93 ステップ(結果判断) 94 ステップ(編集修正) 101 シミュレーション用入力データ 102 入力データ編集手段 104 シミュレーション実行制御手段 106 実行ログデータ 107 結果データ(1) 108 結果データ(n) 109 実行状態モニタリング手段 110 結果データ抽出手段 111 判定手段 112 制御条件データ 113 特性図作成表示手段 114 ディスプレイ 116 特性図出力手段 117 特性図 1201 モデル生成手段 1202 モデル階層化手段 1203 モデル圧縮手段 1204 接続変換登録手段 1206 接続変換実行手段 1207 演算実行手段 1208 演算単位終了判定手段 1401 階層構造記憶手段 1402 実回路素子情報記憶手段 1403 ツリーへのポインタ 1404 対応素子へのポインタ
Claims (7)
- 【請求項1】 回路シミュレーションにより回路構成デ
ータを生成する設計支援装置において、 所定のシミュレーション用入力データを読み込み、当該
入力データを構造化して出力する入力データ読み込み手
段と、 前記入力データ読み込み手段より出力される構造化され
たシミュレーション用データを格納する入力データ構造
化記憶手段と、 前記入力データ構造化記憶手段に格納されている構造化
されたシミュレーション用データより、編集対象とする
データを抽出して編集し、当該編集内容を前記入力デー
タ構造化記憶手段のデータ内容に反映させる編集/表示
手段と、 を少なくとも備えて構成されることを特徴とする設計支
援装置。 - 【請求項2】 回路シミュレーションにより回路構成デ
ータを生成する設計支援装置において、 所定のシミュレーション用入力データを読み込み、当該
入力データを構造化して出力する入力データ読み込み手
段と、 前記入力データ読み込み手段より出力される構造化され
たシミュレーション用データを格納する入力データ構造
化記憶手段と、 前記入力データ構造化記憶手段に格納されている構造化
されたシミュレーション用データより、編集対象とする
データを抽出して編集し、当該編集内容を前記入力デー
タ構造化記憶手段のデータ内容に反映させる編集/表示
手段と、 所定の入力手段を介して入力されるコマンドにより制御
されて、回路シミュレーションを実行するシミュレーシ
ョン実行手段と、 前記シミュレーション実行手段による結果を外部に表示
出力する結果表示手段と、 を少なくとも備えて構成され、前記入力データ読み込み
手段、編集/表示手段、シミュレーション実行手段およ
び結果表示手段をインタプリタ化して機能ささせること
を特徴とする設計支援装置。 - 【請求項3】 前記入力データ読み込み手段が、前記シ
ミュレーション用入力データを読み込み、当該入力デー
タの字句/構文を解析して前記入力データ構造化記憶手
段に出力する字句/構文解析手段と、 前記入力データ構造化記憶手段に格納されているデータ
の階層構造を解析して構築し、前記入力データ構造化記
憶手段に階層構造を示す階層関係リンク・ポインタをリ
ンクさせる階層リンク手段と、を備えて構成され、 前記編集/表示手段が、編集対象とする回路ブロックま
たは当該回路ブロック内の記述データを検索し抽出して
出力する回路ブロック/記述検索手段と、 前記回路ブロック/記述検索手段より検索出力される部
分的なデータの入力を受けて、所定の中間ファイルに出
力して格納する中間ファイル出力手段と、 前記中間ファイルに格納されているデータを基にして、
編集用のエディターを起動して編集対象のデータを編集
し、当該編集結果を前記中間ファイルに格納する編集実
行手段と、 前記編集実行手段により編集されたデータを基にして、
当該編集内容を前記入力データ構造化記憶手段のデータ
内容に反映させる編集内容マージ手段と、を備えて構成
される請求項1または請求項2記載の設計支援装置。 - 【請求項4】 前記入力データ構造化記憶手段が、前記
シミュレーション用入力データ中の各回路ブロックを表
わす回路ブロック・テーブルと、 当該回路ブロック内に存在する記述データが種類ごとに
分類して形成される記述データ・テーブルと、 前記記述データ・テーブルの先頭アドレスを指示するポ
インタを格納管理する記述先頭ポインタ管理テーブル
と、 を備えることを特徴とする請求項1または請求項2記載
の設計支援装置。 - 【請求項5】 前記回路ブロック・テーブルが、各回路
ブロック・テーブル間をリンクする回路ブロック・リス
ト・リンク・ポインタと、 前記記述先頭ポインタ管理テーブルの先頭アドレスを指
示する記述先頭ポインタ管理テーブル先頭ポインタと、 を備えることを特徴とする請求項4記載の設計支援装
置。 - 【請求項6】 前記記述データ・テーブルが、回路記述
内容を示す記述内容と、次の記述データ・テーブルの先
頭アドレスを指示する記述データ・テーブル・リンク・
ポインタ、または下層の回路ブロックの回路ブロック・
テーブルを指示する階層関係リンク・ポインタと、 を備えることを特徴とする請求項4記載の設計支援装
置。 - 【請求項7】 前記回路ブロック・テーブルに含まれる
記述先頭ポインタ管理テーブル先頭ポインタが、所定の
ハッシュ・テーブルにより管理される請求項5記載の設
計支援装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8105243A JP3056071B2 (ja) | 1996-04-25 | 1996-04-25 | 設計支援装置 |
US08/846,033 US6068663A (en) | 1996-04-25 | 1997-04-25 | Design support system with circuit designing data editing function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8105243A JP3056071B2 (ja) | 1996-04-25 | 1996-04-25 | 設計支援装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09293085A true JPH09293085A (ja) | 1997-11-11 |
JP3056071B2 JP3056071B2 (ja) | 2000-06-26 |
Family
ID=14402218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8105243A Expired - Lifetime JP3056071B2 (ja) | 1996-04-25 | 1996-04-25 | 設計支援装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6068663A (ja) |
JP (1) | JP3056071B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015122065A (ja) * | 2013-12-06 | 2015-07-02 | シノプシス,インコーポレイティド | システム検証のための障害挿入 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6381563B1 (en) * | 1999-01-22 | 2002-04-30 | Cadence Design Systems, Inc. | System and method for simulating circuits using inline subcircuits |
WO2007127258A2 (en) * | 2006-04-27 | 2007-11-08 | Wms Gaming Inc. | Wagering game with multi-point gesture sensing device |
US9235577B2 (en) * | 2008-09-04 | 2016-01-12 | Vmware, Inc. | File transfer using standard blocks and standard-block identifiers |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4635208A (en) * | 1985-01-18 | 1987-01-06 | Hewlett-Packard Company | Computer-aided design of systems |
US4831524A (en) * | 1986-06-24 | 1989-05-16 | Westinghouse Electric Corp. | Logic diagram compiler/executor |
JPS63132347A (ja) * | 1986-11-21 | 1988-06-04 | Fujitsu Ltd | 論理回路のコンパイル方式 |
US4868770A (en) * | 1987-12-02 | 1989-09-19 | Analogy, Inc. | Simulation results enhancement method and system |
US5301318A (en) * | 1988-05-13 | 1994-04-05 | Silicon Systems, Inc. | Hierarchical netlist extraction tool |
US5111413A (en) * | 1989-03-24 | 1992-05-05 | Vantage Analysis Systems, Inc. | Computer-aided engineering |
JPH02278345A (ja) * | 1989-04-19 | 1990-11-14 | Nec Corp | 論理シミュレーション用回路データ作成方式 |
JPH0320872A (ja) * | 1989-06-19 | 1991-01-29 | Fujitsu Ltd | 回路合成システムにおける素子対応管理方式 |
JPH03250261A (ja) * | 1990-02-28 | 1991-11-08 | Hitachi Ltd | 論理シミュレーションモデル作成方法 |
US5867399A (en) * | 1990-04-06 | 1999-02-02 | Lsi Logic Corporation | System and method for creating and validating structural description of electronic system from higher-level and behavior-oriented description |
US5220512A (en) * | 1990-04-19 | 1993-06-15 | Lsi Logic Corporation | System for simultaneous, interactive presentation of electronic circuit diagrams and simulation data |
JPH04107682A (ja) * | 1990-08-28 | 1992-04-09 | Nec Corp | 論理シミュレータ |
JPH04309178A (ja) * | 1991-04-08 | 1992-10-30 | Fujitsu Ltd | 論理シミュレーション方法 |
JPH0540799A (ja) * | 1991-08-02 | 1993-02-19 | Mitsubishi Electric Corp | データ処理装置 |
JPH05290113A (ja) * | 1992-04-14 | 1993-11-05 | Ricoh Co Ltd | スケマティックエディタ及び回路図の階層設計方法 |
US5528508A (en) * | 1993-02-19 | 1996-06-18 | International Business Machines Corporation | System and method for verifying a hierarchical circuit design |
JP3165765B2 (ja) * | 1993-09-20 | 2001-05-14 | 富士通株式会社 | Cad設計支援装置 |
JPH07225786A (ja) * | 1994-02-15 | 1995-08-22 | Hitachi Ltd | 構造化モデリング技法とこれを用いた計算機支援設計方法 |
JP3192906B2 (ja) * | 1994-03-11 | 2001-07-30 | 富士通株式会社 | 論理シミュレーションシステム及び論理変更方法 |
JPH08212246A (ja) * | 1995-02-08 | 1996-08-20 | Hitachi Ltd | 論理生成方法 |
-
1996
- 1996-04-25 JP JP8105243A patent/JP3056071B2/ja not_active Expired - Lifetime
-
1997
- 1997-04-25 US US08/846,033 patent/US6068663A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015122065A (ja) * | 2013-12-06 | 2015-07-02 | シノプシス,インコーポレイティド | システム検証のための障害挿入 |
Also Published As
Publication number | Publication date |
---|---|
JP3056071B2 (ja) | 2000-06-26 |
US6068663A (en) | 2000-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bazan et al. | A new version of rough set exploration system | |
JP4899476B2 (ja) | 分割プログラム、連結プログラム、情報処理方法 | |
JP4097263B2 (ja) | ウェブアプリケーションモデル生成装置、ウェブアプリケーション生成支援方法及びプログラム | |
AU2007348312B2 (en) | System and method for knowledge extraction and abstraction | |
US8823738B1 (en) | Merging electronic diagrams | |
EP1626359A2 (en) | Methods and systems for electronic device modelling | |
Drath et al. | Computer-aided design and implementation of interlock control code | |
CN112307303A (zh) | 基于云计算的网络页面高效精准去重*** | |
JP3828379B2 (ja) | テスト仕様生成支援装置、方法、プログラム及び記録媒体 | |
JP3205406B2 (ja) | 参照対象変数決定処理方法および翻訳処理システム | |
JPH09212353A (ja) | 再利用設計支援方法および設計支援装置 | |
US5649180A (en) | Method for generating hierarchical specification information from software | |
JP2019211805A (ja) | データベースマイグレーション支援システム及びプログラム | |
JP3056071B2 (ja) | 設計支援装置 | |
JP7022472B1 (ja) | データ管理システム、データ管理方法及びデータ管理プログラム | |
JP3195031B2 (ja) | テスト仕様生成方法及び半導体装置検査装置及び半導体装置検査方法 | |
JP4134824B2 (ja) | 情報処理装置及びプログラム | |
US5553278A (en) | Method and system for manipulation of database and issuing report thereof | |
JP6511793B2 (ja) | テストケース生成プログラム、テストケース生成方法及びテストケース生成装置 | |
KR100349657B1 (ko) | 분산 협력으로 개발된 프로그램 분석을 위한 순차다이어그램 생성 방법 | |
JP5514682B2 (ja) | バッチ処理プログラム分析方法および装置 | |
JPS6284337A (ja) | 仕様書情報解析方式 | |
JP2814982B2 (ja) | テストデータ生成装置 | |
JPH11161666A (ja) | ドキュメントデータ検索方法および装置、並びにドキュメント編集装置 | |
JP2002056041A (ja) | ハードウェア記述言語階層情報反映方法 |