JPH02278345A - 論理シミュレーション用回路データ作成方式 - Google Patents
論理シミュレーション用回路データ作成方式Info
- Publication number
- JPH02278345A JPH02278345A JP1100467A JP10046789A JPH02278345A JP H02278345 A JPH02278345 A JP H02278345A JP 1100467 A JP1100467 A JP 1100467A JP 10046789 A JP10046789 A JP 10046789A JP H02278345 A JPH02278345 A JP H02278345A
- Authority
- JP
- Japan
- Prior art keywords
- circuit data
- circuit
- partial
- data
- partial circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 41
- 238000010586 diagram Methods 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims description 14
- 230000004075 alteration Effects 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- XXQCMVYBAALAJK-UHFFFAOYSA-N ethyl n-[4-[benzyl(2-phenylethyl)amino]-2-(2-phenylethyl)-1h-imidazo[4,5-c]pyridin-6-yl]carbamate Chemical compound N=1C=2C(N(CCC=3C=CC=CC=3)CC=3C=CC=CC=3)=NC(NC(=O)OCC)=CC=2NC=1CCC1=CC=CC=C1 XXQCMVYBAALAJK-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理シミュレーション用回路データｆｔ成方式
に関する。
に関する。
近年のＶＬＳ Ｉ技術の進歩による集積回路の大規模化
・高密度化に伴い開発期間及びコストの面から実際の装
置を製造する前の論理の検証作業が必要不可欠なものと
なりつつある。
・高密度化に伴い開発期間及びコストの面から実際の装
置を製造する前の論理の検証作業が必要不可欠なものと
なりつつある。
初期の論理の検証作業では被検証回路の素子情報及び接
続情報等を回路図より抽出し、計算機へ入力していたが
、高性能マイクロプロセッサ等の開発により、ミニコン
並みの演算能力、高解像度グラフィック・デイスプレィ
を持つエンジニアリングワークステーションが開発され
、グラフィック・デイスプレィ上で対話的に回路図を編
集する回路図編集ツールが普及しつつある。
続情報等を回路図より抽出し、計算機へ入力していたが
、高性能マイクロプロセッサ等の開発により、ミニコン
並みの演算能力、高解像度グラフィック・デイスプレィ
を持つエンジニアリングワークステーションが開発され
、グラフィック・デイスプレィ上で対話的に回路図を編
集する回路図編集ツールが普及しつつある。
−最に、回路図編集ツールにより回路図を編集し、論理
シミュレーションを実行する場合、回路図の頁間及び階
層間の参照関係を解決し、論理シミュレーション用回路
データを作成する必要がある。
シミュレーションを実行する場合、回路図の頁間及び階
層間の参照関係を解決し、論理シミュレーション用回路
データを作成する必要がある。
従来の回路データ作成方式では、回路図編集ツールによ
り回路図の編集終了後、回路図のすべての頁間、着層間
の参照関係を解決し、論理シミュレーション用回路デー
タを作成している。
り回路図の編集終了後、回路図のすべての頁間、着層間
の参照関係を解決し、論理シミュレーション用回路デー
タを作成している。
上述した従来の論理シミュレーション用回路データ作成
方式は、回路図編集ツールにより回路図の編集終了後、
回路図のすべての頁間、階層間の参照関係を解決してか
ら、論理シミュレーション用回路データを作成している
ので、回路図の一部の変更に対しても、再度、すべての
頁間及び階層間の参照関係を解決し直さなければならず
、また、頁ごとに作成日付を管理していないので、上記
と同様に回路図の一部の変更に対して、再度、すべての
頁間及び階層間の参照関係を解決し直さなければならず
、処理に多大な時間を必要とするという問題点があった
。
方式は、回路図編集ツールにより回路図の編集終了後、
回路図のすべての頁間、階層間の参照関係を解決してか
ら、論理シミュレーション用回路データを作成している
ので、回路図の一部の変更に対しても、再度、すべての
頁間及び階層間の参照関係を解決し直さなければならず
、また、頁ごとに作成日付を管理していないので、上記
と同様に回路図の一部の変更に対して、再度、すべての
頁間及び階層間の参照関係を解決し直さなければならず
、処理に多大な時間を必要とするという問題点があった
。
本発明の第１の発明の論理シミュレーション用回路デー
タ作成方式は、回路図の頁ごとに頁間及び着層間の参照
関係を未解決のまま、論理シミュレーション用の部分回
路データを作成する部分回路データ作成手段と、すべて
の頁の前記部分回路データの作成終了後、作成された前
記部分回路データ間の参照関係を解決し、前記論理シミ
ュレーション用の回路データを作成する部分回路間リン
ク手段とを備えて構成されている。
タ作成方式は、回路図の頁ごとに頁間及び着層間の参照
関係を未解決のまま、論理シミュレーション用の部分回
路データを作成する部分回路データ作成手段と、すべて
の頁の前記部分回路データの作成終了後、作成された前
記部分回路データ間の参照関係を解決し、前記論理シミ
ュレーション用の回路データを作成する部分回路間リン
ク手段とを備えて構成されている。
また、本発明の第２の発明の論理シミュレーション用回
路データ作成方式は、第１の発明の論理シミュレーショ
ン用回路データ作成方式において、回路図ごとにＣｔ成
日付を管理する回路図作成日付管理手段と、部分回路デ
ータごとに作成日付を管理する部分回路データ作成日付
管理手段と、論理シミュレーション用の回路データ作成
時に、前記回路図の作成日付と対応する前記部分回路デ
ータの作成日付とを比較し、前記部分回路データが存在
しないか、前記回路図の作成日付の方が新しい頁につい
てのみ部分回路データ（’ＦＥ成手成分段％動させる回
路データ選択手段とを備えて構成さ〕Ｌでいる。
路データ作成方式は、第１の発明の論理シミュレーショ
ン用回路データ作成方式において、回路図ごとにＣｔ成
日付を管理する回路図作成日付管理手段と、部分回路デ
ータごとに作成日付を管理する部分回路データ作成日付
管理手段と、論理シミュレーション用の回路データ作成
時に、前記回路図の作成日付と対応する前記部分回路デ
ータの作成日付とを比較し、前記部分回路データが存在
しないか、前記回路図の作成日付の方が新しい頁につい
てのみ部分回路データ（’ＦＥ成手成分段％動させる回
路データ選択手段とを備えて構成さ〕Ｌでいる。
次に、本発明の実施例について図面を参照して説明する
。
。
第５図は本発明の一実施例の論理シミュレーンヨン用回
路データ作成方式を用いｆＳ論理シミュレーション処理
の手順を示す流れ図である。
路データ作成方式を用いｆＳ論理シミュレーション処理
の手順を示す流れ図である。
まず、ディジタル論理回路シミュレーションシステム上
で、グラフインク・デイスプレィ、マウス、及びキーボ
ード等の回路図編集ツールを用いて回路図を編集し作成
する（ステップ３１）。
で、グラフインク・デイスプレィ、マウス、及びキーボ
ード等の回路図編集ツールを用いて回路図を編集し作成
する（ステップ３１）。
次に、回路図編集ツールにより作成した回路図を本発明
の一実施例の論理シミュレーション用回路データ作成方
式に入力し、論理シミュレーション用回路データを作成
・出力する（ステップ３２）。さらに、出力された論理
シミュレーション用回路データを論理シミュレーション
装置に入力し、論理シミュレーションを行う（ステップ
３３）。論理シミュレーションでは、入力バタンから出
力バタンを演算し出力されるが、出力バタンかあらかじ
め用意していた期待値と一致するか否かが判断される（
ステップ３４）。出力バタンかあらかじめ用意していた
期待値と一致した場合は、論理シミュレーションは終了
し、出力バタンかあらかじめ用意していた期待値と一致
しない場合は、一致するまで回路図編集ツールによる回
路図作成（ステップ３１）、論理シミュレーション用回
路データの作成（ステップ３２）、及び論理シミュレー
ション（ステップ３３）を繰返す。
の一実施例の論理シミュレーション用回路データ作成方
式に入力し、論理シミュレーション用回路データを作成
・出力する（ステップ３２）。さらに、出力された論理
シミュレーション用回路データを論理シミュレーション
装置に入力し、論理シミュレーションを行う（ステップ
３３）。論理シミュレーションでは、入力バタンから出
力バタンを演算し出力されるが、出力バタンかあらかじ
め用意していた期待値と一致するか否かが判断される（
ステップ３４）。出力バタンかあらかじめ用意していた
期待値と一致した場合は、論理シミュレーションは終了
し、出力バタンかあらかじめ用意していた期待値と一致
しない場合は、一致するまで回路図編集ツールによる回
路図作成（ステップ３１）、論理シミュレーション用回
路データの作成（ステップ３２）、及び論理シミュレー
ション（ステップ３３）を繰返す。
第１図は本発明の一実施例のブロック図である。
第１図において、１は回路図作成日付管理手段、２は回
路データ選択手段、３は部分回路データ作成手段、４は
部分回路データ作成日付管理手段、５は部分回路間リン
ク手段である。
路データ選択手段、３は部分回路データ作成手段、４は
部分回路データ作成日付管理手段、５は部分回路間リン
ク手段である。
次に、動作を説明する。
回路図作成日付管理手段１は、回路図編集ツールにより
作成された回路図２１を入力し、頁ごとに作成日付情報
を付加し、作成日付情報付回路図２２を出力する。出力
された作成日付情報付回路図２２を受信した回路データ
選択手段２は、部分回路データ作成日付管理手段４から
は作成日付情報付部分回路データ２５を読出し、作成日
付情報付回路図２２の作成日付情報と生成日付情報付部
分回路データ２５の作成日付情報とを比較し、部分回路
データか存在しない場合、または、部分回路データが存
在しても、作成日付情報付部分回路データ２５の作成日
付より作成日付情報付回路図２２のｆｊ成日付の方が新
しい場合に、その頁を選択して選択情報２３を出力する
。
作成された回路図２１を入力し、頁ごとに作成日付情報
を付加し、作成日付情報付回路図２２を出力する。出力
された作成日付情報付回路図２２を受信した回路データ
選択手段２は、部分回路データ作成日付管理手段４から
は作成日付情報付部分回路データ２５を読出し、作成日
付情報付回路図２２の作成日付情報と生成日付情報付部
分回路データ２５の作成日付情報とを比較し、部分回路
データか存在しない場合、または、部分回路データが存
在しても、作成日付情報付部分回路データ２５の作成日
付より作成日付情報付回路図２２のｆｊ成日付の方が新
しい場合に、その頁を選択して選択情報２３を出力する
。
部分回路データ作成手段３は、；に択情報２３を受信し
、作成日付情報付回路図２２の方が新しい頁のみ部分回
路データ２４を作成し出力する。部分回路データ作成日
付管理手段４は部分回路データ２４を入力し、頁ごとに
作成日付情報を付加して作成日付情報付部分回路データ
２５として出力する。部分回路間リンク手段５は、作成
日付情報付部分回路データ２５を受信し、各部分回路間
の参照関係を解決し、論理シミュレーション用回路デー
タ２６を出力する。
、作成日付情報付回路図２２の方が新しい頁のみ部分回
路データ２４を作成し出力する。部分回路データ作成日
付管理手段４は部分回路データ２４を入力し、頁ごとに
作成日付情報を付加して作成日付情報付部分回路データ
２５として出力する。部分回路間リンク手段５は、作成
日付情報付部分回路データ２５を受信し、各部分回路間
の参照関係を解決し、論理シミュレーション用回路デー
タ２６を出力する。
第２図は第１図の回路図作成日付管理手段１の詳細を示
すブロック図である。
すブロック図である。
第２図において、１１は第１の計算機内時刻管理手段、
１２は第１゜の時刻付加手段である。第１の計算機内時
刻管理手段１１は、計算機内部の時刻を管理しており、
時刻情報２７を出力する。第１の時刻付加手段１２は、
回路図２１と時刻情報２７とを入力し、回路図に作成日
付情報を付加し、作成日成端付情報付回路図２２力゛す
る。
１２は第１゜の時刻付加手段である。第１の計算機内時
刻管理手段１１は、計算機内部の時刻を管理しており、
時刻情報２７を出力する。第１の時刻付加手段１２は、
回路図２１と時刻情報２７とを入力し、回路図に作成日
付情報を付加し、作成日成端付情報付回路図２２力゛す
る。
第３図は第１図の部分回路データ作成手段３の詳細を示
すブロック図である。
すブロック図である。
第３図において、１３はシミュレーションライブラリ、
１４はデータ変換手段である。シミュレーションライブ
ラリ１３はシミュレーション用ゲート及びメモリ等の基
本的なデータを保存し、部分回路データ作成時にライブ
ラリ情報２８を出力する。データ変換手段１４は、選択
情報２３とライブラリ情報２８とを受信し、部分回路デ
ータ２４を作成し出力する。
１４はデータ変換手段である。シミュレーションライブ
ラリ１３はシミュレーション用ゲート及びメモリ等の基
本的なデータを保存し、部分回路データ作成時にライブ
ラリ情報２８を出力する。データ変換手段１４は、選択
情報２３とライブラリ情報２８とを受信し、部分回路デ
ータ２４を作成し出力する。
第４図は第１図の部分回路データ作成日付管理手段４の
詳細を示すブロック図である。
詳細を示すブロック図である。
第４図において、１５は第２の計算機内時刻管理手段、
１６は第２の時刻付加手段である。第２の計算機内時刻
管理手段１５は計算機内部の時刻を管理しており、時刻
情報２つを出力する。第２の時刻付加手段１６は、副分
回路データ２４と時刻情報２つとを入力し、部分回路デ
ータに作成日付情報を付加し、作成日付情報付部分回路
データ２５を出力する。
１６は第２の時刻付加手段である。第２の計算機内時刻
管理手段１５は計算機内部の時刻を管理しており、時刻
情報２つを出力する。第２の時刻付加手段１６は、副分
回路データ２４と時刻情報２つとを入力し、部分回路デ
ータに作成日付情報を付加し、作成日付情報付部分回路
データ２５を出力する。
このように、回路図の頁ごとに、また、部分回路データ
ごとに作成日付を管理することにより、回路図の一部の
頁の回路を変更した場合、変更した頁の部分回路データ
を作成し、部分回路間リフ手段を作動させて変更した頁
だけの参照関係を解決し、論理シミュレーション用回路
データを作成すれはよく、再度、すべての頁間及び階層
間の参照関係を解決し直す必要がない。
ごとに作成日付を管理することにより、回路図の一部の
頁の回路を変更した場合、変更した頁の部分回路データ
を作成し、部分回路間リフ手段を作動させて変更した頁
だけの参照関係を解決し、論理シミュレーション用回路
データを作成すれはよく、再度、すべての頁間及び階層
間の参照関係を解決し直す必要がない。
以上説明したように、本発明は、回路図の頁ごとに、ま
た、部分回路データごとに作成日付を管理しているため
、回路図の一部の頁の回路を変更した場合、変更した頁
のみ部分回路データをイヤ成し、部分回路間リフ手段を
作動させて変更した頁のみの参照関係を解決し、論理シ
ミュレーション用回路データを作成すればよく、処理時
間を短縮することができるという効果を有する。
た、部分回路データごとに作成日付を管理しているため
、回路図の一部の頁の回路を変更した場合、変更した頁
のみ部分回路データをイヤ成し、部分回路間リフ手段を
作動させて変更した頁のみの参照関係を解決し、論理シ
ミュレーション用回路データを作成すればよく、処理時
間を短縮することができるという効果を有する。
第１図は本発明の一実施例のブロック図、第２図は第１
図の回路図作成日付管理手段の詳細を示すブロック図、
第３図は第１図の部分回路データ作成手段の詳細を示す
ブロック図、第４図は第１図の部分回路データ作成日付
管理手段の詳細を示すブロック図、第５図は本発明の一
実施例の論理シミュレーション用回路データ作成方式を
用いた論理シミュレーション処理の手順を示す流れ図で
ある。 １・・・回路図作成日付管理手段、２・・・回路データ
選択手段、３・・・部分回路データ作成手段、４・・・
部分回路データ作成日付管理手段、５・・・部分回路間
リンク手段、１１・・・第１の計算機内時刻管理手段、
１２・・第１の時刻付加手段、１３・・・シミュレーシ
ョンライブラリ、１４・・・データ変換手段、１５・・
・第２の計算機内時刻管理手段、１６・・・第２の時刻
付加手段。 代理人 弁理士 内 原 音 璃 凹
図の回路図作成日付管理手段の詳細を示すブロック図、
第３図は第１図の部分回路データ作成手段の詳細を示す
ブロック図、第４図は第１図の部分回路データ作成日付
管理手段の詳細を示すブロック図、第５図は本発明の一
実施例の論理シミュレーション用回路データ作成方式を
用いた論理シミュレーション処理の手順を示す流れ図で
ある。 １・・・回路図作成日付管理手段、２・・・回路データ
選択手段、３・・・部分回路データ作成手段、４・・・
部分回路データ作成日付管理手段、５・・・部分回路間
リンク手段、１１・・・第１の計算機内時刻管理手段、
１２・・第１の時刻付加手段、１３・・・シミュレーシ
ョンライブラリ、１４・・・データ変換手段、１５・・
・第２の計算機内時刻管理手段、１６・・・第２の時刻
付加手段。 代理人 弁理士 内 原 音 璃 凹
Claims (2)
- （１）回路図の頁ごとに頁間及び階層間の参照関係を未
解決のまま、論理シミュレーション用の部分回路データ
を作成する部分回路データ作成手段と、 すべての頁の前記部分回路データの作成終了後、作成さ
れた前記部分回路データ間の参照関係を解決し、前記論
理シミュレーション用の回路データを作成する部分回路
間リンク手段とを備えたことを特徴とする論理シミュレ
ーション用回路データ作成方式。 - （２）回路図ごとに作成日付を管理する回路図作成日付
管理手段と、 部分回路データごとに作成日付を管理する部分回路デー
タ作成日付管理手段と、 論理シミュレーション用の回路データ作成時に、前記回
路図の作成日付と対応する前記部分回路データの作成日
付とを比較し、前記部分回路データが存在しないか、前
記回路図の作成日付の方が新しい頁についてのみ部分回
路データ作成手段を作動させる回路データ選択手段とを
備えた請求項（１）記載の論理シミュレーション用回路
データ作成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100467A JPH02278345A (ja) | 1989-04-19 | 1989-04-19 | 論理シミュレーション用回路データ作成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100467A JPH02278345A (ja) | 1989-04-19 | 1989-04-19 | 論理シミュレーション用回路データ作成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278345A true JPH02278345A (ja) | 1990-11-14 |
Family
ID=14274714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1100467A Pending JPH02278345A (ja) | 1989-04-19 | 1989-04-19 | 論理シミュレーション用回路データ作成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278345A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6068663A (en) * | 1996-04-25 | 2000-05-30 | Nec Corporation | Design support system with circuit designing data editing function |
-
1989
- 1989-04-19 JP JP1100467A patent/JPH02278345A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6068663A (en) * | 1996-04-25 | 2000-05-30 | Nec Corporation | Design support system with circuit designing data editing function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2862886B2 (ja) | Ａｓｉｃ用計算機支援設計システム | |
| US6298319B1 (en) | Incremental compilation of electronic design for work group | |
| EP0433066A2 (en) | Common symbol library architecture | |
| US6697880B1 (en) | Methodology and graphical user interface for building logic synthesis command scripts using micro-templates | |
| JP3186117B2 (ja) | データ中心型ソフトウエア部品によるプログラム自動生成システム | |
| JPH02278345A (ja) | 論理シミュレーション用回路データ作成方式 | |
| US6704916B1 (en) | Method and apparatus for optimizing placement and routing and recording medium for recording program for optimizing placement and routing | |
| JPH0612468A (ja) | 自動回路合成方法 | |
| JP3234124B2 (ja) | エンジニアリングチェンジ用論理合成方法及び装置 | |
| JPS63132347A (ja) | 論理回路のコンパイル方式 | |
| Hill et al. | Overview of the IDA system: A toolset for VLSI layout synthesis | |
| JP2666915B2 (ja) | 自動配置配線処理装置 | |
| US20080141197A1 (en) | Semiconductor device design method, semiconductor device design system, and computer program | |
| JP2522096B2 (ja) | 半導体集積回路のレイアウト設計の検証方法 | |
| JP2581806B2 (ja) | パストレースファイルの修正方法 | |
| JPH05283529A (ja) | Ｌｓｉ設計用データベースの作成装置 | |
| JPH032977A (ja) | 論理合成装置 | |
| Meyer | CAD tool interchangeability through net list translation | |
| JPH03157777A (ja) | 論理シミュレーション用回路データ作成方式 | |
| KR20030049921A (ko) | 네트워크망을 이용한 형상 설계시스템 및 그 방법 | |
| JP3247455B2 (ja) | 集積回路マスクパターンの検証装置 | |
| JPH04320575A (ja) | 論理合成方法およびその装置 | |
| JPH06332972A (ja) | 期待値データ入力装置、及びワークステーション | |
| JPH0421070A (ja) | 回路シミュレーション方式 | |
| JPS6375973A (ja) | テストデ−タ編集機能付ｃａｄ装置 |