JPH09270326A - 電子部品及び多層基板 - Google Patents

電子部品及び多層基板

Info

Publication number
JPH09270326A
JPH09270326A JP10370196A JP10370196A JPH09270326A JP H09270326 A JPH09270326 A JP H09270326A JP 10370196 A JP10370196 A JP 10370196A JP 10370196 A JP10370196 A JP 10370196A JP H09270326 A JPH09270326 A JP H09270326A
Authority
JP
Japan
Prior art keywords
substrate
insulating
electronic component
layer
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10370196A
Other languages
English (en)
Inventor
Kazuya Kimura
一弥 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokin Corp filed Critical Tokin Corp
Priority to JP10370196A priority Critical patent/JPH09270326A/ja
Publication of JPH09270326A publication Critical patent/JPH09270326A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【課題】 製造が容易で、高キャパシタンスを有すると
共に、小型化でき安定した特性を備えた信頼性の高い電
子部品及び多層基板を提供すること。 【解決手段】 電子部品は、絶縁基板11と、前記絶縁
基板11上に複数の絶縁層12a〜dと複数の導体パタ
ーン13a〜dとを交互に積層した積層体と、前記導体
パターンに接続されるように、前記絶縁基板と前記積層
体の側面に渡って形成された外部電極端子とを備えた電
子部品において、前記複数の絶縁層12a〜dの内の少
なくとも1層は、無機絶縁膜1からなり、高キャパシタ
ンスを提供する。また、多層基板は、前記絶縁基板上に
複数の絶縁層と複数の導体パターンとを交互に積層して
形成した積層体とを備え、前記複数の導体パターン間に
容量結合又は磁気結合を含む配線部を備えた多層基板で
あって、前記複数の導体パターン間の絶縁層の少なくと
も1層は無機絶縁膜からなり、高キャパシタンスを提供
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品に関し、
詳しくは、インダクタ(L)、キャパシタ(C)、電気
抵抗素子(R)等を備えた多層基板及びインダクタ
(L)、キャパシタ(C)、電気抵抗素子(R)、薄膜
EMIフィルタ、コモンモードチョークコイル、カレン
トセンサ、信号用トランス、及びこれらを一つの部品に
構成した複合電子部品等の表面実装部品もしくはリード
部品である電子部品に関する。
【0002】
【従来の技術】従来、図13に示される電子部品が知ら
れている(特開平3−201417号公報参照)。この
電子部品は、図13の部分断面図に示すように、絶縁基
板101上に、ポリイミド樹脂からなる絶縁樹脂層10
2およびスパッタ法によって形成されたTi、Ti−A
g、Agからなる内部導体パターン103、104を交
互に積層させ、絶縁樹脂層102の端部を取り除くこと
によって最上部の導体パターン104の端部を、露出さ
せて電子部品100を形成している。
【0003】尚、導体パターン104の端部に接続する
ように端子下地部を電子部品100の側面に形成し、こ
の端子下地を覆うように、電子部品本体の上面端部か
ら、側面を介して下面端部に至る外部電極端子部を形成
して用いられている。
【0004】
【発明が解決しようとする課題】しかしながら、上記電
子部品において、導体パターン間の絶縁層として、ポリ
イミド樹脂を用いていたが、積層の際に導体パターン上
で波打つように変形して、安定した特性が得られないと
いう欠点を有した。
【0005】一方、上記電子部品に電気容量を設けるた
めに、導体間に絶縁樹脂層として平坦性の良いベンゾシ
クロブテン樹脂を用いる場合があるが、誘電率εが低い
ために、導体間のキャパシタンスCが小さく、フィルタ
を構成した場合、減衰域は高周波側であり、絶縁耐圧に
も不安があった。
【0006】そこで、本発明の技術的課題は、製造が容
易であるとともに、小型化でき安定した特性を備えた信
頼性の高い電子部品及び多層基板を提供することにあ
る。
【0007】
【課題を解決するための手段】本発明によれば、絶縁基
板と、前記絶縁基板上に複数の絶縁層と複数の導体パタ
ーンの層とを交互に積層した積層体と、前記導体パター
ンに接続されるように、前記絶縁基板と前記積層体の側
面に渡って形成された外部電極端子とを備えた電子部品
において、前記複数の絶縁層の内の少なくとも1層は、
無機絶縁膜からなることを特徴とする電子部品が得られ
る。
【0008】また、本発明によれば、前記電子部品にお
いて、前記無機絶縁膜以外の絶縁層は、ベンゾシクロブ
テン樹脂からなることを特徴とする電子部品が得られ
る。
【0009】また、本発明によれば、前記いずれかの電
子部品において、前記無機絶縁膜は、SiO2 、Si3
4 、Ta2 3 、Al2 3 の内の少なくとも一種か
らなることを特徴とする電子部品が得られる。
【0010】また、本発明によれば、絶縁基板と、前記
絶縁基板上に複数の絶縁層と複数の導体パターンの層と
を交互に積層して形成した積層体とを備え、前記複数の
導体パターン間に容量結合又は磁気結合を含む配線部を
備えた多層基板であって、前記複数の導体パターンの層
の間の絶縁層の少なくとも1層は無機絶縁膜からなるこ
とを特徴とする多層基板が得られる。
【0011】また、本発明によれば、前記多層基板にお
いて、前記無機質絶縁膜以外の絶縁層は、ベンゾシクロ
ブテン樹脂からなることを特徴とする多層基板が得られ
る。なお、絶縁樹脂層として、BCBを用いることによ
って、絶縁樹脂層の平坦性が良好に確保されるので、表
面が凹凸なく平坦な積層体を得ることができる。
【0012】また、本発明によれば、前記いずれかの多
層基板において、前記無機絶縁膜はSiO2 、Si3
4 、Ta2 3 、Al2 3 の内の少なくとも一種から
なることを特徴とする多層基板が得られる。
【0013】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【0014】図1は本発明の実施の形態による電子部品
本体の断面図である。また、図2は、図1の電子部品本
体の絶縁樹脂層と導体パターン層の積層体の各層を模式
的に分離して示した斜視図である。
【0015】図1及び図2を参照して、電子部品本体1
0は、絶縁基板11と、この上に形成された絶縁樹脂層
12aと、絶縁樹脂層12a上に形成された導体パター
ン13aと、この絶縁樹脂層12aと導体パターン13
aとを覆うように形成された無機絶縁膜1と、この上
に、更に、絶縁樹脂層12b、12c、12d及び導体
パターン13b、13c、13dを交互に積層すること
によって形成されている。
【0016】セラミックス基板11は、快削性を有する
セラミックスであるマセライト(三井鉱山マテリアル社
製の商品名)を用いている。
【0017】また、絶縁樹脂層12a、12b、12
c、12dは、平坦化が容易であり、且つ紫外線感光性
のベンゾシクロブテン樹脂(BCB)を用いている。
【0018】さらに、無機絶縁膜1は、スパッタ法によ
って成膜された、SiO2 シリコン薄膜からなるが、同
様に成膜されたSi3 4 、Ta2 3 、Al2 3
も良い。いずれも高誘電率を示す。また、成膜方法とし
て、イオンプレーティング法も用いることができる。
【0019】図3乃至図5は、図2の各絶縁樹脂層及び
各導体パターン層を形成する工程を順に示す図である。
【0020】図3を参照して、セラミックス基板をアセ
トン、メタノール等で洗浄した後、必要なら、図3
(a)に示すように、逆スパッタにより表面洗浄した
後、スパッタ法によって、Ti膜及びその上に形成した
Cu膜からなる下地層3をスパッタ形成した。
【0021】図3(b)は下地層3を一面に形成した絶
縁樹脂層12aを示している。図3(b)において、T
i膜は、厚さ0.05μm、Cu膜は、厚さ0.25〜
0.3μmである。
【0022】次に図3(c)に示すように、下地層3の
上にレジスト4を塗布した後、図3(d)に示すよう
に、ホトリソグラフィを用いて、マスク5を介して、露
光し、現像して、図4(a)に示すレジストのパターン
4´を得た。
【0023】次に、図4(a)に示すものをH2 SO4
で表面処理した後、図4(b)に示すように、電解Cu
めっきによって、電解Cuめっき層6を得た。次に、レ
ジストのパターン4´を剥離して、図4(c)に示す形
状の中間導体パターン7を得た。
【0024】次に、図4(c)に示す中間導体パターン
7に対してウエットエッチング(ドライエッチングでも
可)を行い、下地層3の電解Cuめっき層6の間に露出
している部分を除去し、をHClで洗浄して図4(d)
に示すように、絶縁樹脂層12a上に形成された孤立し
た導体パターン13を得た。
【0025】得られた導体パターン13aは、下地パタ
ーン層3のパターンと、電解Cuめっき層6のパターン
とからなり、厚さ約3〜5μm、幅約30μmで、洗
浄、フォトリソグラフィ、エッチング、洗浄工程等にお
いて、製作プロセス中に不具合は発生しなかった。
【0026】尚、導体パターン12b、12c、12d
に関しても、上述したものと同様なプロセスで得られ
る。
【0027】図5は、図2に示す絶縁層を形成する工程
を示す図である。図5を参照して、図4(d)に示す絶
縁樹脂層12a上に形成された導体パターン13aを覆
うように、図5(a)に示すようにSiO2 膜1をスパ
ッタ法により形成する。次に、スピンコーティングによ
って、紫外線感光性BCB樹脂を塗布して、絶縁樹脂層
8を得た。次に、図5(c)に示すように、フォトリソ
グラフィを用い、マスク9を介して露光して、図5
(d)に示すように、絶縁樹脂層8に貫通孔14を形成
した。尚、貫通孔14は、絶縁樹脂層8の上部に形成さ
れる導体と下層の導体パターン12aとの間に無機絶縁
膜1を介して容量結合を得るためのものである。
【0028】次に、窒素雰囲気中で210℃、30分ハ
ーフキュアすることで、図5(e)に示す無機絶縁膜1
で覆った導体パターン13aを埋設した絶縁樹脂層12
bを得た。
【0029】また、無機絶縁膜1で覆われていない導体
パターン12b、12c、12dを覆う絶縁樹脂層12
b、12c、12dに関しては、図6(a)、(b)、
(c)、(d)に示す工程で製造される。
【0030】図6(a)を参照して、図4(d)に示す
絶縁樹脂層12上に形成された導体パターン13を覆う
ように、スピンコーティングによって、紫外線感光性B
CB樹脂を塗布して、絶縁樹脂層8を得た。次に、図6
(b)に示すように、フォトリソグラフィを用い、マス
ク9を介して露光して、図5(d)に示すように、絶縁
樹脂層8に貫通孔14を形成した。尚、貫通孔14は、
絶縁樹脂層8の上部に形成される導体との電気的コンタ
クト得るためのものであり、必ずしも全ての導体パター
ン13上に設ける必要のないことはいうまでもない。
【0031】大寸法のセラミックす基板の上の異なる場
所において、以上の工程を繰り返すことによって、図1
に示す電子部品本体の複数個がセラミックス基板上に縦
横に連接されて形成される。
【0032】次に、電子部品本体10に外部電極端子部
を形成するために、電極取り出し部16を導電性の金
属、例えば、Cuで封じて電極取り出しパターン17を
形成する。更に、電極取り出しパターン17に覆われて
いない表面層に保護層を設ける。
【0033】その後、前記大寸法のセラミックス基板か
ら、ダイシングソーによって、電子部品本体10を個々
に分割する。
【0034】次に、電子部品本体1を5%HClで処理
した後、Ni粉を含むエポキシ樹脂等からなるNi導電
ペーストを、電極取り出しパターン17の端部から側面
を通って電子部品本体1の下面に至るように塗布して熱
硬化させる。次に、めっき前処理として、KOH、H2
SO4 の夫々の水溶液で超音波洗浄した後、電解バレル
めっき法にてNiめっき膜を下地層として形成した。こ
こで、Niは、電解マイグレーションに優れており、半
田、等内部への拡散を防止する。次に、この下地層上
に、電解バレルめっきによって、外部接続膜として半田
めっき膜を形成し、電子部品本体10の両端及び中央部
に外部電極端子2を備えた電子部品20を得た。図7
は、電子部品の中でもローパスフィルタを示している。
【0035】本発明の第1の実施の形態による電子部品
をローパスフィルタに適用すれば、無機絶縁膜によって
導体パターン間の電気容量を大きくすることができるの
で、対策周波数を低周波数領域まで拡張することができ
る。
【0036】また、第1の実施の形態による電子部品を
コモンモードチョークコイルに適用すれば、ノーマルノ
イズも除去することができる。
【0037】さらに、第1の実施の形態による電子部品
をLC素子、RC素子に適用すれば、C成分の増加によ
って、さらに素子を小型化することができる。
【0038】尚、リード部品については、図7に示す外
部端子電極2にリード線を半田付けするだけで作製でき
るので、詳しい説明は省略する。
【0039】図8は本発明の第2の実施の形態による多
層基板を示す断面図である。
【0040】図8を参照して、多層基板は、絶縁基板1
1上に形成された導体パターン13eと、それを覆う無
機絶縁膜1と、無機絶縁膜1の導体パターン13e上の
部分を除いた部分を覆う絶縁樹脂膜12eと、その上に
形成された導体パターン13fとそれを覆う絶縁樹脂膜
12fと、その上に形成された導体パターン13gとを
備えている。
【0041】導体パターン13fの部分31上の絶縁樹
脂層12fには貫通穴であるビアホール14が設けられ
ており、導体32によって、電気コンタクトが成されて
いる。
【0042】絶縁基板11、無機絶縁膜1、導体パター
ン13f、13g、及び絶縁樹脂膜12e、12fは、
第1の実施の形態と同様な材料を用いている。
【0043】この多層基板30を製造する工程は、図3
〜図6で説明した工程と同様である。即ち、図3(a)
に示す絶縁樹脂層12aの代わりに絶縁基板11を用い
て、図3(b)、(c)、(d)、図4(a)、
(b)、(c)に示す工程によって、図4(d)に示す
絶縁樹脂層12aの代わりに絶縁基板11上に、導体パ
ターン13aの代わりに、導体パターン13eを形成し
た後、図5(a)、(b)、(c)、(d)に示す工程
によって、図5(e)に示す中間積層体を得、これに更
に、図3、4に示すプロセスと、図6に示すプロセスと
によって、図示された導体パターン13、13aの代わ
りに、導体パターン13f、13g及び図示された絶縁
樹脂層12a、12bの代わりに、絶縁樹脂層12e、
12fを形成するものである。
【0044】このような多層基板によれば、電気容量に
よる配線の電気結合をより大きくし、電気結合を安定し
て形成することができるので、LCネットワーク、RC
ネットワークのキャパシティ(C)の増加による小形化
を図ることができる。
【0045】図9は本発明の第3の実施の形態による多
層基板を示す部分断面図である。
【0046】図9における多層基板35と、図8の多層
基板との相違点は、無機絶縁膜が導体パターン13eの
上部にのみ形成されている他は、図8の多層基板と同様
な構成を有する。
【0047】図9の多層基板の製造方法について、図1
0、図11、および図12を用いて説明する。
【0048】図3及び図4に示したものと同様な工程に
よって、図5(a)に示したものと同様なものを得る。
次に図10(a)に示すように、レジスト又は絶縁樹脂
を塗布したものを、マスク36を介して露出し、現像し
て図10(b)に示すものを得る。次に、SiO2 のエ
ッチングによって、図10(c)で示すものを得る。次
に、レジスト37を剥離して、図10(d)に示す導体
パターン13e上にSiO2 膜が形成された形状のもの
を得る。次に、図11(a)に示すように、スピンコー
ティングによって、紫外線感光性BCB樹脂を塗布し
て、絶縁樹脂層38を得た。次に、図5(d)、
(c)、(e)に示す工程と同様にして、図11(b)
に示す絶縁樹脂層12eを得る。
【0049】尚、導体パターン13f、13g、絶縁樹
脂層12fを形成する工程は図8に示す多層基板の製造
工程と同様であるので説明は省略する。
【0050】なお、図9の多層基板の別の製造方法につ
いて、図12を参照して説明する。
【0051】図6の工程によって同様な方法によって製
造された絶縁基板11、絶縁樹脂層12e、導体パター
ン13eの構造体上に、図12(a)に示すように、S
iO2 膜をスパッタ法によって形成する。次に、図12
(b)に示すように、マスク39を介して、レジスト4
1を露光、現像して、図12(c)で示す積層構造を得
る。次に、SiO2 のエッチング及びレジスト除去によ
って、図12(d)に示す導電パターン13e上のみに
無機絶縁膜1が形成された形状ものを得る。
【0052】次に、図11(a)、(b)の工程と同様
にして、図12(e)に示す絶縁樹脂層12e´を得
る。
【0053】第3の実施の形態による多層基板も第2の
実施の形態による多層基板と同様に、電気容量による配
線の電気結合をより大きくし、電気結合を安定して形成
することができるので、LCネットワーク、RCネット
ワークのCの増加による小形化を図ることができる。
【0054】
【発明の効果】以上、説明したように、本発明によれ
ば、製造が容易であるとともに、小型化でき安定した特
性を備えた信頼性の高い電子部品及び多層基板を提供す
ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による電子部品本体
の部分断面図である。
【図2】図1の電子部品本体の絶縁樹脂層と導体パター
ン層の積層体の各層を模式的に分離して示した斜視図で
ある。
【図3】絶縁層の上に導体パターンを形成する工程を順
に示す断面図である。
【図4】図3に引き続く導体パターンを形成する工程を
順に示す断面図である。
【図5】導体パターンを形成した上に無機絶縁膜を形成
する工程を順に示す断面図である。
【図6】絶縁層を形成する工程を順に示す断面図であ
る。
【図7】図1の電子部品本体から形成された電子部品を
示す斜視図である。
【図8】本発明の第2の実施の形態による多層基板を示
す部分断面図である。
【図9】本発明の第3の実施の形態による多層基板を示
す部分断面図である。
【図10】図9の多層基板の絶縁層及び導体パターンを
形成する工程を順に示す部分断面図である。
【図11】図9の多層基板の絶縁層及び導体パターンを
形成する工程を順に示す部分断面図である。
【図12】図9の多層基板の絶縁層及び導体パターンを
形成する工程を順に示す断面図である。
【図13】従来の電子部品を示す部分断面図である。
【符号の説明】
1 無機絶縁膜 2 外部電極端子部 3 下地層 4 レジスト 4´ レジストのパターン 5 マスク 6 電解Cuめっき層 7 中間導体パターン 8 絶縁樹脂層 9 マスク 10 電子部品本体 11 絶縁基板 12、12a、12b、12c、12d、12e、12
f 絶縁樹脂層 13、13a、13b、13c、13d、13e、13
f、13d 導体パターン 14 貫通孔 16 電極取り出し部 17 電極取り出しパターン 20 電子部品 32 導体 36、39 マスク 41 レジスト 100 電子部品 101 絶縁基板 102 絶縁樹脂層 103、104 内部導体パターン

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板と、前記絶縁基板上に複数の絶
    縁層と複数の導体パターンの層とを交互に積層した積層
    体と、前記導体パターンに接続されるように、前記絶縁
    基板と前記積層体の側面に渡って形成された外部電極端
    子とを備えた電子部品において、前記複数の絶縁層の内
    の少なくとも1層は、無機絶縁膜からなることを特徴と
    する電子部品。
  2. 【請求項2】 請求項1記載の電子部品において、前記
    無機絶縁膜以外の絶縁層は、ベンゾシクロブテン樹脂か
    らなることを特徴とする電子部品。
  3. 【請求項3】 請求項1又は2記載の電子部品におい
    て、前記無機絶縁膜は、SiO2 、Si3 4 、Ta2
    3 、Al2 3 の内の少なくとも一種からなることを
    特徴とする電子部品。
  4. 【請求項4】 絶縁基板と、前記絶縁基板上に複数の絶
    縁層と複数の導体パターンの層とを交互に積層して形成
    した積層体とを備え、前記複数の導体パターン間に容量
    結合又は磁気結合を含む配線部を備えた多層基板であっ
    て、 前記複数の導体パターンの層間の絶縁層の少なくとも1
    層は無機絶縁膜からなることを特徴とする多層基板。
  5. 【請求項5】 請求項4記載の多層基板において、前記
    無機質絶縁膜以外の絶縁層は、ベンゾシクロブテン樹脂
    からなることを特徴とする多層基板。
  6. 【請求項6】 請求項4又は5記載の多層基板におい
    て、前記無機絶縁膜はSiO2 、Si3 4 、Ta2
    3 、Al2 3 の内の少なくとも一種からなることを特
    徴とする多層基板。
JP10370196A 1996-03-29 1996-03-29 電子部品及び多層基板 Pending JPH09270326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10370196A JPH09270326A (ja) 1996-03-29 1996-03-29 電子部品及び多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10370196A JPH09270326A (ja) 1996-03-29 1996-03-29 電子部品及び多層基板

Publications (1)

Publication Number Publication Date
JPH09270326A true JPH09270326A (ja) 1997-10-14

Family

ID=14361070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10370196A Pending JPH09270326A (ja) 1996-03-29 1996-03-29 電子部品及び多層基板

Country Status (1)

Country Link
JP (1) JPH09270326A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686825B2 (en) 2000-05-09 2004-02-03 Murata Manufacturing Co., Ltd. Chip inductor and manufacturing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686825B2 (en) 2000-05-09 2004-02-03 Murata Manufacturing Co., Ltd. Chip inductor and manufacturing method therefor

Similar Documents

Publication Publication Date Title
KR100282010B1 (ko) 전자부품
US8050045B2 (en) Electronic component and method of manufacturing the same
KR100737188B1 (ko) 전자 부품 및 그 제조 방법
WO2007046173A1 (ja) 薄膜キャパシタ
CN100538926C (zh) 薄膜共模滤波器和薄膜共模滤波器阵列
JP2007300002A (ja) 電子部品
KR100766213B1 (ko) 전자 부품
JP5299158B2 (ja) 誘電体薄膜素子
JP3000579B2 (ja) チップコイルの製造方法
US7473981B2 (en) Electronic component
JP2008027982A (ja) Lc複合部品
JP2000173824A (ja) 電子部品
JPH03201417A (ja) 高周波コイルの製造方法
JPH1197243A (ja) 電子部品及びその製造方法
WO2008133369A9 (en) The manufacturing method of the thin film ceramic multi layer substrate
JP3467615B2 (ja) 電子部品及びその製造方法
US11800635B2 (en) Integrated passive component
JPH09270326A (ja) 電子部品及び多層基板
JPH09270330A (ja) 電子部品
JP2007281278A (ja) 薄膜コンデンサ
JPH02123706A (ja) 高周波コイルの製造方法
WO1991019303A1 (en) High frequency coil and method of manufacturing the same
JP2001291637A (ja) 球状キャパシタと該キャパシタの製造方法と球状キャパシタの実装構造と配線基板と該配線基板の製造方法
JP2000049013A (ja) 電子部品
JPH10256041A (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040902

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20040908

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20050112

Free format text: JAPANESE INTERMEDIATE CODE: A02