JP3467615B2 - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法Info
- Publication number
- JP3467615B2 JP3467615B2 JP23818197A JP23818197A JP3467615B2 JP 3467615 B2 JP3467615 B2 JP 3467615B2 JP 23818197 A JP23818197 A JP 23818197A JP 23818197 A JP23818197 A JP 23818197A JP 3467615 B2 JP3467615 B2 JP 3467615B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- conductor
- layer
- conductor layer
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Magnetic Films (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品に関し、
更に詳しくは、インダクタ（Ｌ）、キャパシタ（Ｃ）、
電気抵抗（Ｒ）素子、薄膜ＥＭＩフィルタ、コモンモー
ドチョークコイル、カレントセンサ、信号用トランス、
及びこれらを一つの部品に構成した複合電子部品等の表
面実装部品、若しくはリード部品である電子部品に関す
る。
更に詳しくは、インダクタ（Ｌ）、キャパシタ（Ｃ）、
電気抵抗（Ｒ）素子、薄膜ＥＭＩフィルタ、コモンモー
ドチョークコイル、カレントセンサ、信号用トランス、
及びこれらを一つの部品に構成した複合電子部品等の表
面実装部品、若しくはリード部品である電子部品に関す
る。
【０００２】
【従来の技術】従来、ＬＣＲ素子、薄膜ＥＭＩフィル
タ、コモンモードチョークコイル、カレントセンサ、信
号用トランス等の表面実装部品が知られている。特に、
チップ型電子部品は、図７に示すように、セラミック基
板４１上に、ポリイミド樹脂からなる絶縁樹脂層４２
ａ，４２ｂ，４２ｃ，４２ｄと、スパッタ法によって形
成されたＴｉ、Ｔｉ−Ａｇ、Ａｇからなる１次導体層４
３ａ−１，４３ａ−２，４３ａ−３，４３ａ−４と、２
次導体層４３ｂ−１，４３ｂ−２，４３ｂ−３とを交互
に積層させて積層体４４を形成し、最上部の導体層４３
ａ−４の端部を、露出させて電子部品本体４８を形成し
ている。
タ、コモンモードチョークコイル、カレントセンサ、信
号用トランス等の表面実装部品が知られている。特に、
チップ型電子部品は、図７に示すように、セラミック基
板４１上に、ポリイミド樹脂からなる絶縁樹脂層４２
ａ，４２ｂ，４２ｃ，４２ｄと、スパッタ法によって形
成されたＴｉ、Ｔｉ−Ａｇ、Ａｇからなる１次導体層４
３ａ−１，４３ａ−２，４３ａ−３，４３ａ−４と、２
次導体層４３ｂ−１，４３ｂ−２，４３ｂ−３とを交互
に積層させて積層体４４を形成し、最上部の導体層４３
ａ−４の端部を、露出させて電子部品本体４８を形成し
ている。
【０００３】更に、導体パターン４３ａ−４の端部に接
続するように電子部品本体４８の上面側縁部から、側面
を介して下面側縁部に至る外部電極端子部４５を形成
し、以上により電子部品を構成している。
続するように電子部品本体４８の上面側縁部から、側面
を介して下面側縁部に至る外部電極端子部４５を形成
し、以上により電子部品を構成している。
【０００４】
【発明が解決しようとする課題】しかしながら、特に小
型化が著しいチップ型電子部品は、セラミック基板上に
絶縁樹脂層と導体層とを交互に積層して構成する場合、
面積にかなりの制約があるために、各導体層の導体パタ
ーンは、狭ピッチで形成せざるを得なくなってしまい、
同一層内に形成される電気的に同極な導体パターン間の
距離４６のみならず、電気的に異極な導体パターン４３
ａ−２′と導体パターン４３ｂ−２′間の絶縁距離４７
も同様に狭ピッチ化せざるを得なかった。
型化が著しいチップ型電子部品は、セラミック基板上に
絶縁樹脂層と導体層とを交互に積層して構成する場合、
面積にかなりの制約があるために、各導体層の導体パタ
ーンは、狭ピッチで形成せざるを得なくなってしまい、
同一層内に形成される電気的に同極な導体パターン間の
距離４６のみならず、電気的に異極な導体パターン４３
ａ−２′と導体パターン４３ｂ−２′間の絶縁距離４７
も同様に狭ピッチ化せざるを得なかった。
【０００５】その結果、積層界面から水分や湿気が浸入
した場合、異極導体間の絶縁抵抗が劣化し、特性を変化
させたり、著しい場合その劣化は、異極導体間ショート
を引き起こした。
した場合、異極導体間の絶縁抵抗が劣化し、特性を変化
させたり、著しい場合その劣化は、異極導体間ショート
を引き起こした。
【０００６】そこで、本発明の技術課題は、製造が容易
であると共に、安定で、しかも高精度な導体形成技術を
用いることにより、同極導体間の距離を更に狭小化する
事で、異極導体間の絶縁距離が拡大でき、所望する特性
を備えた信頼性の高い電子部品を提供することにある。
であると共に、安定で、しかも高精度な導体形成技術を
用いることにより、同極導体間の距離を更に狭小化する
事で、異極導体間の絶縁距離が拡大でき、所望する特性
を備えた信頼性の高い電子部品を提供することにある。
【０００７】
【課題を解決するための手段】本発明によれば、絶縁基
板と、該絶縁基板上に複数の絶縁樹脂と複数の導体層と
を交互に積層して成る積層体と、前記積層体の側面から
前記絶縁基板の側面に亙って形成され、前記導体層に接
続された外部電極端子部とを含む電子部品において、前
記導体層の同一層内に形成される電気的に異極な導体パ
ターン間の距離が、電気的に同極な導体パターン間の距
離よりも、少なくとも２倍以上あることを特徴とする電
子部品が得られる。
板と、該絶縁基板上に複数の絶縁樹脂と複数の導体層と
を交互に積層して成る積層体と、前記積層体の側面から
前記絶縁基板の側面に亙って形成され、前記導体層に接
続された外部電極端子部とを含む電子部品において、前
記導体層の同一層内に形成される電気的に異極な導体パ
ターン間の距離が、電気的に同極な導体パターン間の距
離よりも、少なくとも２倍以上あることを特徴とする電
子部品が得られる。
【０００８】また、本発明によれば、前記絶縁樹脂層の
内少なくとも一層は、実質的にベンゾシクロブテンから
成ることを特徴とする電子部品が得られる。
内少なくとも一層は、実質的にベンゾシクロブテンから
成ることを特徴とする電子部品が得られる。
【０００９】また、本発明によれば、前記導体層は、導
電金属膜からなる下地層と該下地層上に電解めっきによ
って形成されたＣｕメッキ層とで構成されていることを
特徴とす電子部品が得られる。
電金属膜からなる下地層と該下地層上に電解めっきによ
って形成されたＣｕメッキ層とで構成されていることを
特徴とす電子部品が得られる。
【００１０】また、本発明によれば、前記下地層は、ス
パッタにより形成されたＴｉ又はＣｒ膜からなることを
特徴とする電子部品が得られる。
パッタにより形成されたＴｉ又はＣｒ膜からなることを
特徴とする電子部品が得られる。
【００１１】また、本発明によれば、前記電子部品を製
造する方法であって、前記導体層を形成するためのレジ
ストパターンを形成するレジストパターン形成工程と、
該レジストパターン形成工程終了後、前記レジストパタ
ーン間に前記導体層を形成する導体層形成工程と、該導
体層形成工程終了後、前記レジストパターンを剥離して
導体パターンを露出させるレジストパターン剥離工程と
を含むことを特徴とする電子部品の製造方法が得られ
る。
造する方法であって、前記導体層を形成するためのレジ
ストパターンを形成するレジストパターン形成工程と、
該レジストパターン形成工程終了後、前記レジストパタ
ーン間に前記導体層を形成する導体層形成工程と、該導
体層形成工程終了後、前記レジストパターンを剥離して
導体パターンを露出させるレジストパターン剥離工程と
を含むことを特徴とする電子部品の製造方法が得られ
る。
【００１２】更に、本発明によれば、前記レジストパタ
ーン形成工程において、前記レジストパターンが導電金
属膜からなる下地層の上に形成され、前記レジストパタ
ーン剥離工程終了後、前記導体パターンをマスクとして
前記下地層をエッチングする下地層エッチング工程を有
することを特徴とする電子部品の製造方法が得られる。
ーン形成工程において、前記レジストパターンが導電金
属膜からなる下地層の上に形成され、前記レジストパタ
ーン剥離工程終了後、前記導体パターンをマスクとして
前記下地層をエッチングする下地層エッチング工程を有
することを特徴とする電子部品の製造方法が得られる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１４】図１は本発明の第１の実施形態による電子
部品を示す斜視図、図２は図１に示す電子部品の積層体
を構成する絶縁樹脂層及び導体層の各層を模式的に分離
して示した斜視図である。図３は図１に示すａ面での断
面図である。本実施形態の電子部品２１は、ローパスフ
ィルタとして具現化したものである。
部品を示す斜視図、図２は図１に示す電子部品の積層体
を構成する絶縁樹脂層及び導体層の各層を模式的に分離
して示した斜視図である。図３は図１に示すａ面での断
面図である。本実施形態の電子部品２１は、ローパスフ
ィルタとして具現化したものである。
【００１５】図１を参照して、電子部品１０は、電子部
品本体２１と、この電子部品本体２１の両端面及び側面
の一部を覆うように形成された外部電極端子部２２とを
有している。
品本体２１と、この電子部品本体２１の両端面及び側面
の一部を覆うように形成された外部電極端子部２２とを
有している。
【００１６】図２を参照して、電子部品本体２１は、セ
ラミック基板１と、セラミック基板上に形成された積層
体３とから成る。積層体３は、以下のようにして形成さ
れる。先ず、セラミック基板１上に、第１の絶縁層であ
る絶縁樹脂層１２ａを形成する。次に、この絶縁樹脂層
１２ａ上に第１の導体層である第１次導体層１３ａ−１
と第２次導体層１３ｂ−１を形成する。次に、これらの
導体層１３ａ−１，１３ｂ−１を覆うように第２の絶縁
層である絶縁樹脂層１２ｂを形成する。次に、第１の導
体層と同様に、絶縁樹脂層１２ｂ上に第２の導体層であ
る第１次導体層１３ａ−２と第２次導体層１３ｂ−２を
形成する。以下、同様に絶縁樹脂層１２ｃ，１２ｄと第
１次及び第２次導体層１３ａ−３，１３ｂ−３，１３ａ
−４，１３ｂ−４とを交互に積層する事によって積層体
３が形成されている。ここで、図３から明らかなよう
に、電気的に異極な１次導体層１３ａ−２の導体パター
ン１３ａ−２′と２次導体層１３ｂ−２の導体パターン
１３ｂ−２′との間隔２５は、電気的に同極な導体パタ
ーン間隔２３と比較して２倍以上としてある。尚、図２
に示すように、第２次導体層１３ｂ−３の代わりに導体
層１３ｂ′−３を用いることができる。
ラミック基板１と、セラミック基板上に形成された積層
体３とから成る。積層体３は、以下のようにして形成さ
れる。先ず、セラミック基板１上に、第１の絶縁層であ
る絶縁樹脂層１２ａを形成する。次に、この絶縁樹脂層
１２ａ上に第１の導体層である第１次導体層１３ａ−１
と第２次導体層１３ｂ−１を形成する。次に、これらの
導体層１３ａ−１，１３ｂ−１を覆うように第２の絶縁
層である絶縁樹脂層１２ｂを形成する。次に、第１の導
体層と同様に、絶縁樹脂層１２ｂ上に第２の導体層であ
る第１次導体層１３ａ−２と第２次導体層１３ｂ−２を
形成する。以下、同様に絶縁樹脂層１２ｃ，１２ｄと第
１次及び第２次導体層１３ａ−３，１３ｂ−３，１３ａ
−４，１３ｂ−４とを交互に積層する事によって積層体
３が形成されている。ここで、図３から明らかなよう
に、電気的に異極な１次導体層１３ａ−２の導体パター
ン１３ａ−２′と２次導体層１３ｂ−２の導体パターン
１３ｂ−２′との間隔２５は、電気的に同極な導体パタ
ーン間隔２３と比較して２倍以上としてある。尚、図２
に示すように、第２次導体層１３ｂ−３の代わりに導体
層１３ｂ′−３を用いることができる。
【００１７】外部電極端子部２２を形成する工程につい
ては、先ず、図３に示すように、電子部品本体２１の上
面側縁部には、第４の導体層である１次導体層（特にこ
の部分を「引出電極部」という）１３ａ−４が露出した
形となっているが、この引出電極部１３ａ−４に接続す
るようにセラミック基板１と積層体３の側面にＮｉ粉を
含むエポキシ樹脂等からなるＮｉ導電ペーストを塗布し
て熱硬化させてＮｉ導体ペースト熱硬化膜２６を形成し
た。次に、電解バレルめっき法にてＮｉメッキ膜を下地
層２２ａとしてＮｉ導電ペースト熱硬化膜２６上に形成
した。ここで、Ｎｉは、耐電解マイグレーションに優れ
ており、半田等が引き出しへ拡散することを防止する。
最後に、この下地層２２ａ上に、半田浴からそれぞれ電
解パレルめっきによって、外部接続膜として半田メッキ
膜２２ｂを形成した。
ては、先ず、図３に示すように、電子部品本体２１の上
面側縁部には、第４の導体層である１次導体層（特にこ
の部分を「引出電極部」という）１３ａ−４が露出した
形となっているが、この引出電極部１３ａ−４に接続す
るようにセラミック基板１と積層体３の側面にＮｉ粉を
含むエポキシ樹脂等からなるＮｉ導電ペーストを塗布し
て熱硬化させてＮｉ導体ペースト熱硬化膜２６を形成し
た。次に、電解バレルめっき法にてＮｉメッキ膜を下地
層２２ａとしてＮｉ導電ペースト熱硬化膜２６上に形成
した。ここで、Ｎｉは、耐電解マイグレーションに優れ
ており、半田等が引き出しへ拡散することを防止する。
最後に、この下地層２２ａ上に、半田浴からそれぞれ電
解パレルめっきによって、外部接続膜として半田メッキ
膜２２ｂを形成した。
【００１８】図４乃至図６は図１に示す各絶縁樹脂層及
び各導体層を形成する方法を模式的に示した図である。
び各導体層を形成する方法を模式的に示した図である。
【００１９】図４を参照して、セラミック基板（図示せ
ず）をアセトン、メタノール等で洗浄した後、必要な
ら、逆スパッタを行って洗浄し、このセラミック基板上
に絶縁樹脂層１２ａを形成し、その上に、スパッタ法に
よって、Ｔｉ膜及びその上に形成したＣｕ膜からなる下
地層３１をスパッタ形成する。図４（ｂ）は下地層３１
を一面に形成した絶縁樹脂層１２ａを示している。図４
（ｂ）において、Ｔｉ膜は、厚さ０．０５μｍ、Ｃｕ膜
は、厚さ０．２５〜０．３μｍである。
ず）をアセトン、メタノール等で洗浄した後、必要な
ら、逆スパッタを行って洗浄し、このセラミック基板上
に絶縁樹脂層１２ａを形成し、その上に、スパッタ法に
よって、Ｔｉ膜及びその上に形成したＣｕ膜からなる下
地層３１をスパッタ形成する。図４（ｂ）は下地層３１
を一面に形成した絶縁樹脂層１２ａを示している。図４
（ｂ）において、Ｔｉ膜は、厚さ０．０５μｍ、Ｃｕ膜
は、厚さ０．２５〜０．３μｍである。
【００２０】次に図４（ｃ）に示すように、レジスト３
２を塗布した後、図４（ｄ）に示すように、フォトリソ
グラフィを用いて、レジスト用マスク３３を介して、露
光し、現像して、図５（ａ）に示すレジストパターン３
２′を得る。
２を塗布した後、図４（ｄ）に示すように、フォトリソ
グラフィを用いて、レジスト用マスク３３を介して、露
光し、現像して、図５（ａ）に示すレジストパターン３
２′を得る。
【００２１】次に、図５（ａ）に示すものをＨ2 ＳＯ4
で表面処理した後、図５（ｂ）に示すように、電解Ｃｕ
めっきによって、電解Ｃｕメッキ層３４を得る。
で表面処理した後、図５（ｂ）に示すように、電解Ｃｕ
めっきによって、電解Ｃｕメッキ層３４を得る。
【００２２】次に、レジストパターン３２′を剥離し
て、図５（ｃ）に示す形状の中間導体パターン３５を得
る。
て、図５（ｃ）に示す形状の中間導体パターン３５を得
る。
【００２３】次に、図５（ｃ）に示す中間導体パターン
３５に対してウェットエッチング（ドライエッチングで
も可）を行い、電解Ｃｕメッキ層３４の間に露出してい
る下地層３１の部分を除去し、ＨＣｌで洗浄して図５
（ｄ）に示すように、絶縁樹脂層１２ａ上に形成された
導体パターン１３ａ−１′を得る。尚、エッチングによ
って、電解Ｃｕメッキ層３４の上面も若干エッチングさ
れるが、下地層３１よりも厚いので、導体パターンが失
われることはない。
３５に対してウェットエッチング（ドライエッチングで
も可）を行い、電解Ｃｕメッキ層３４の間に露出してい
る下地層３１の部分を除去し、ＨＣｌで洗浄して図５
（ｄ）に示すように、絶縁樹脂層１２ａ上に形成された
導体パターン１３ａ−１′を得る。尚、エッチングによ
って、電解Ｃｕメッキ層３４の上面も若干エッチングさ
れるが、下地層３１よりも厚いので、導体パターンが失
われることはない。
【００２４】得られた導体層１３ａ−１は、下地層３
１′のパターンと、電解Ｃｕメッキ層３４のパターンと
からなり、厚さ約３〜５μｍ、パターン幅約３０μｍ
で、洗浄、フォトリソグラフィ、エッチング、洗浄工程
等において、製作プロセス中に不具合は発生しなかっ
た。
１′のパターンと、電解Ｃｕメッキ層３４のパターンと
からなり、厚さ約３〜５μｍ、パターン幅約３０μｍ
で、洗浄、フォトリソグラフィ、エッチング、洗浄工程
等において、製作プロセス中に不具合は発生しなかっ
た。
【００２５】図６は樹脂絶縁層を形成する方法を模式的
に示す図である。図６を参照して、図５（ｄ）に示す絶
縁樹脂層１２ａ上に形成された導体層１３ａ−１を覆う
ように、図６（ａ）に示すように、スピンコーティング
によって、紫外線感光性のベンゾシクロブテン（ＢＣ
Ｂ）樹脂を塗布して、絶縁樹脂層３６を形成する。次
に、図６（ｂ）に示すように、フォトリソグラフィを用
い、絶縁樹脂用マスク３７を介して露光して、図６
（ｃ）に示すように、絶縁樹脂層３６に貫通孔３８を形
成する。尚、貫通孔３８は、絶縁樹脂層３６の上面に形
成される導体と電気的コンタクトを得るためのものであ
るから、全ての導体パターン１３ａ−１′上に設ける必
要のないことは言うまでもない。
に示す図である。図６を参照して、図５（ｄ）に示す絶
縁樹脂層１２ａ上に形成された導体層１３ａ−１を覆う
ように、図６（ａ）に示すように、スピンコーティング
によって、紫外線感光性のベンゾシクロブテン（ＢＣ
Ｂ）樹脂を塗布して、絶縁樹脂層３６を形成する。次
に、図６（ｂ）に示すように、フォトリソグラフィを用
い、絶縁樹脂用マスク３７を介して露光して、図６
（ｃ）に示すように、絶縁樹脂層３６に貫通孔３８を形
成する。尚、貫通孔３８は、絶縁樹脂層３６の上面に形
成される導体と電気的コンタクトを得るためのものであ
るから、全ての導体パターン１３ａ−１′上に設ける必
要のないことは言うまでもない。
【００２６】次に、窒素雰囲気中で１９０℃、６０分ハ
ーフキュアすることで、図６（ｄ）に示す絶縁樹脂層１
２ｂを得る。
ーフキュアすることで、図６（ｄ）に示す絶縁樹脂層１
２ｂを得る。
【００２７】以上の工程を繰り返すことによって、図１
に示す電子部品本体２１が得られる。
に示す電子部品本体２１が得られる。
【００２８】また、図２及び図３における他の導体層１
３ａ−２，１３ａ−３，１３ａ−４，１３ｂ−１，１３
ｂ−２，１３ｂ−３，１３ｂ−４も、図４及び図５に示
した工程と同様にして得られる。また、絶縁樹脂層１２
ｂ，１２ｃ，１２ｄも、図６に示した工程と同様にして
得られる。
３ａ−２，１３ａ−３，１３ａ−４，１３ｂ−１，１３
ｂ−２，１３ｂ−３，１３ｂ−４も、図４及び図５に示
した工程と同様にして得られる。また、絶縁樹脂層１２
ｂ，１２ｃ，１２ｄも、図６に示した工程と同様にして
得られる。
【００２９】尚、本実施形態においては、電子部品とし
てローパスフィルタを例示したが、本発明は、コモンモ
ードチョークコイル、トランス、カレントセンサ、ＬＣ
Ｒ回路素子等にも適用できることは明白である。
てローパスフィルタを例示したが、本発明は、コモンモ
ードチョークコイル、トランス、カレントセンサ、ＬＣ
Ｒ回路素子等にも適用できることは明白である。
【００３０】
【実施例】上述の実施形態において、セラミック基板１
として、快削性を有するセラミックであるマセライト
（三井鉱山マテリアル社登録商標）を用いている。
として、快削性を有するセラミックであるマセライト
（三井鉱山マテリアル社登録商標）を用いている。
【００３１】また、絶縁樹脂層１２ａ，１２ｂ，１２
ｃ，１２ｄは、平坦化が容易であり、且つ紫外線感光性
のベンゾシクロブテン樹脂（ＢＣＢ）を用いている。
尚、絶縁樹脂層として、ＢＣＢを用いることによって、
絶縁樹脂層の平坦性が良好に確保されるので、表面が凹
凸なく平坦な積層体を得ることができ、電気的特性が良
好となる。
ｃ，１２ｄは、平坦化が容易であり、且つ紫外線感光性
のベンゾシクロブテン樹脂（ＢＣＢ）を用いている。
尚、絶縁樹脂層として、ＢＣＢを用いることによって、
絶縁樹脂層の平坦性が良好に確保されるので、表面が凹
凸なく平坦な積層体を得ることができ、電気的特性が良
好となる。
【００３２】また、導体層１３ａ−１，１３ａ−２，１
３ａ−３，１３ａ−４，１３ｂ−１，１３ｂ−２，１３
ｂ−３，１３ｂ−４として、Ｔｉ膜又はＴｉ膜上にＣｕ
膜をスパッタ形成し、更に、電解Ｃｕめっきによって形
成した電解Ｃｕめっき膜を使用している。
３ａ−３，１３ａ−４，１３ｂ−１，１３ｂ−２，１３
ｂ−３，１３ｂ−４として、Ｔｉ膜又はＴｉ膜上にＣｕ
膜をスパッタ形成し、更に、電解Ｃｕめっきによって形
成した電解Ｃｕめっき膜を使用している。
【００３３】
【発明の効果】以上、説明したように、本発明の電子部
品は、導体層の同一層内に形成される電気的に異極な導
体パターン間の距離を、電気的に同極な導体パターン間
の距離よりも、少なくとも２倍以上としたので、特性の
変化や、異極導体間でのショートを確実に防止すること
ができる。
品は、導体層の同一層内に形成される電気的に異極な導
体パターン間の距離を、電気的に同極な導体パターン間
の距離よりも、少なくとも２倍以上としたので、特性の
変化や、異極導体間でのショートを確実に防止すること
ができる。
【００３４】また、本発明の電子部品の製造方法では、
先ず、レジストパターンを形成し、このレジストパター
ン間に導体層を形成し、その後、レジストパターンを剥
離させて導体パターンを形成するように成っているの
で、製造が容易であると共に、安定で、しかも高精度な
導体層を形成することができ、この高精度な導体形成技
術により、同極導体間の距離を更に狭小化し、これに伴
って異極導体間の絶縁距離を拡大することができ、この
結果、所望する特性を備えた信頼性の高い電子部品を提
供することができる。
先ず、レジストパターンを形成し、このレジストパター
ン間に導体層を形成し、その後、レジストパターンを剥
離させて導体パターンを形成するように成っているの
で、製造が容易であると共に、安定で、しかも高精度な
導体層を形成することができ、この高精度な導体形成技
術により、同極導体間の距離を更に狭小化し、これに伴
って異極導体間の絶縁距離を拡大することができ、この
結果、所望する特性を備えた信頼性の高い電子部品を提
供することができる。
【図１】本発明の実施の形態による電子部品を示す斜視
図である。
図である。
【図２】図１に示す電子部品の積層体を構成する絶縁樹
脂層及び導体層の各層を模式的に分離して示した斜視図
である。
脂層及び導体層の各層を模式的に分離して示した斜視図
である。
【図３】図１に示すａ面での断面図である。
【図４】図１に示す電子部品の導体層を形成する工程を
模式的に示す断面図である。
模式的に示す断面図である。
【図５】図４に引き続き導体層を形成する工程を模式的
に示す断面図である。
に示す断面図である。
【図６】図１に示す電子部品の導体層の上に絶縁樹脂層
を形成する工程を模式的に示す断面図である。
を形成する工程を模式的に示す断面図である。
【図７】従来の電子部品の一例の要部の断面図である。
１ セラミック基板
３ 積層体
１０ 電子部品
１２ａ 絶縁樹脂層
１２ｂ 絶縁樹脂層
１２ｃ 絶縁樹脂層
１２ｄ 絶縁樹脂層
１３ａ−１ １次導体層
１３ａ−２ １次導体層
１３ａ−３ １次導体層
１３ａ−４ １次導体層
１３ｂ−１ ２次導体層
１３ｂ−２ ２次導体層
１３ｂ−３ ２次導体層
１３ｂ−４ ２次導体層
２１ 電子部品本体
２２ 外部電極端子部
２２ａ 下地層
２２ｂ 半田メッキ膜
２３ 同極導体パターン間距離
２５ 異極導体パターン間絶縁距離
２６ Ｎｉ導電ペースト熱硬化膜
３１ 下地層
３２ レジスト
３３ レジスト用マスク
３４ 電解Ｃｕメッキ層
３５ 中間導体パターン
３６ 絶縁樹脂層
３７ 絶縁樹脂用マスク
３８ 貫通孔
Claims (6)
- 【請求項１】 絶縁基板と、該絶縁基板上に複数の絶縁
樹脂と複数の導体層とを交互に積層して成る積層体と、
前記積層体の側面から前記絶縁基板の側面に亙って形成
され、前記導体層に接続された外部電極端子部とを含む
電子部品において、 前記導体層の同一層内に形成される電気的に異極な導体
パターン間の距離が、電気的に同極な導体パターン間の
距離よりも、少なくとも２倍以上あることを特徴とする
電子部品。 - 【請求項２】 前記絶縁樹脂層の内少なくとも一層は、
実質的にベンゾシクロブテンから成ることを特徴とする
請求項１記載の電子部品。 - 【請求項３】 前記導体層は、導電金属膜からなる下地
層と該下地層上に電解めっきによって形成されたＣｕメ
ッキ層とで構成されていることを特徴とする請求項１又
は２記載の電子部品。 - 【請求項４】 前記下地層は、スパッタにより形成され
たＴｉ又はＣｒ膜からなることを特徴とする請求項１乃
至３のいずれか一つの請求項に記載の電子部品。 - 【請求項５】 請求項１記載の電子部品を製造する方法
であって、前記導体層を形成するためのレジストパター
ンを形成するレジストパターン形成工程と、該レジスト
パターン形成工程終了後、前記レジストパターン間に前
記導体層を形成する導体層形成工程と、該導体層形成工
程終了後、前記レジストパターンを剥離して導体パター
ンを露出させるレジストパターン剥離工程とを含むこと
を特徴とする電子部品の製造方法。 - 【請求項６】 前記レジストパターン形成工程におい
て、前記レジストパターンが導電金属膜からなる下地層
の上に形成され、前記レジストパターン剥離工程終了
後、前記導体パターンをマスクとして前記下地層をエッ
チングする下地層エッチング工程を有することを特徴と
する請求項５記載の電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23818197A JP3467615B2 (ja) | 1997-09-03 | 1997-09-03 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23818197A JP3467615B2 (ja) | 1997-09-03 | 1997-09-03 | 電子部品及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187139A JPH1187139A (ja) | 1999-03-30 |
| JP3467615B2 true JP3467615B2 (ja) | 2003-11-17 |
Family
ID=17026382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23818197A Expired - Fee Related JP3467615B2 (ja) | 1997-09-03 | 1997-09-03 | 電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3467615B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280219A (ja) * | 2001-03-16 | 2002-09-27 | Sony Corp | インダクタ及び又はその近傍の回路配線及びその製造方法 |
| KR102004788B1 (ko) * | 2014-04-22 | 2019-07-29 | 삼성전기주식회사 | 공통 모드 필터 및 그 제조방법 |
| JP6020645B2 (ja) * | 2015-04-22 | 2016-11-02 | Tdk株式会社 | 電子部品 |
| KR101832559B1 (ko) * | 2015-05-29 | 2018-02-26 | 삼성전기주식회사 | 코일 전자부품 |
| JP7378227B2 (ja) * | 2019-05-27 | 2023-11-13 | 株式会社村田製作所 | インダクタ部品 |
-
1997
- 1997-09-03 JP JP23818197A patent/JP3467615B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1187139A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100282010B1 (ko) | 전자부품 | |
| US7408435B2 (en) | Coil component | |
| JP5831498B2 (ja) | コイル部品およびその製造方法 | |
| US7696849B2 (en) | Electronic component | |
| KR100690106B1 (ko) | 코일기판과 그 제조방법 | |
| JP4432207B2 (ja) | コンデンサ | |
| JPH11126976A (ja) | プリント回路基板の積層構造体 | |
| JP3000579B2 (ja) | チップコイルの製造方法 | |
| JP2982193B2 (ja) | 高周波コイルの製造方法 | |
| JPH1197243A (ja) | 電子部品及びその製造方法 | |
| JP4687205B2 (ja) | 電子部品 | |
| JP3467615B2 (ja) | 電子部品及びその製造方法 | |
| JP2000173824A (ja) | 電子部品 | |
| JPH11340041A (ja) | 電子部品とその製造方法 | |
| JPH09270332A (ja) | 電子部品 | |
| JPH09270330A (ja) | 電子部品 | |
| JP2000232018A (ja) | チップ型電子部品及びその製造方法 | |
| WO1991019303A1 (en) | High frequency coil and method of manufacturing the same | |
| JP2000049013A (ja) | 電子部品 | |
| JPH10256041A (ja) | 電子部品及びその製造方法 | |
| JPH09270329A (ja) | 電子部品及びその製造方法 | |
| JPH11144965A (ja) | 電子部品の製造方法 | |
| JPH09270355A (ja) | 電子部品及びその製造方法 | |
| JPH09270338A (ja) | 電子部品 | |
| JPH09270331A (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030806 |
|
| LAPS | Cancellation because of no payment of annual fees |