JPH09260560A - Lead frame and its manufacturing method - Google Patents
Lead frame and its manufacturing methodInfo
- Publication number
- JPH09260560A JPH09260560A JP6435896A JP6435896A JPH09260560A JP H09260560 A JPH09260560 A JP H09260560A JP 6435896 A JP6435896 A JP 6435896A JP 6435896 A JP6435896 A JP 6435896A JP H09260560 A JPH09260560 A JP H09260560A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating layer
- lead
- lead frame
- conductor plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はＬＳＩ、ＶＬＳＩ等
に代表される半導体集積回路の実装に用いられる、いわ
ゆるリードフレームとその製造方法に係わり、さらに詳
しくはリードフレームの要求形状を実現させるリードフ
レームおよびその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a so-called lead frame used for mounting a semiconductor integrated circuit represented by LSI, VLSI and the like and a manufacturing method thereof, and more particularly to a lead frame for realizing a required shape of the lead frame. And a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来のリードフレームは、図１０に示す
ように、絶縁層２２は矩形状をしており、また、その製
造方法は、導体板２１上にビアホール形成孔を有する絶
縁層２２を形成し、該絶縁層２２上に導体層を形成し、
ビアホール及び配線パターンを形成する。これら工程を
所定の回数繰り返して多層配線回路を形成した後、前記
導体板の前記多層配線回路形成側を耐酸性のある樹脂で
全面被覆し、他方の面にフォトレジストを塗布し、所定
パターンで露光、現像を行い、レジストパターンを形成
し、片面よりエッチングを行いリードフレームを形成し
ていた。2. Description of the Related Art In a conventional lead frame, as shown in FIG. 10, an insulating layer 22 has a rectangular shape, and its manufacturing method is such that an insulating layer 22 having via hole forming holes is formed on a conductor plate 21. And forming a conductor layer on the insulating layer 22,
A via hole and a wiring pattern are formed. After forming the multi-layer wiring circuit by repeating these steps a predetermined number of times, the whole surface of the conductor plate on which the multi-layer wiring circuit is formed is covered with an acid-resistant resin, and the other surface is coated with a photoresist to form a predetermined pattern. Exposure and development were performed to form a resist pattern, and etching was performed from one side to form a lead frame.
【０００３】上記したようなリードフレームの製造方法
では、絶縁層下部（図１０では点線で示した）のリード
の加工は片面からのエッチング加工となり、リードフレ
ームのリード断面が図１１（ａ）に示すような極端な台
形形状になり、狭ピッチ化、多ピン化対応がが難しいと
いった問題があった。また、リードフレームのリード断
面の極端な台形形状は、リード曲げ加工時にリードがひ
ねりを起こし、外部回路への実装が不可能になるといっ
た問題があった。さらに、同様な理由により、リードフ
レーム外枠の位置合わせ用ガイドホールの精度が悪く、
後加工の位置精度不良が発生するといった問題があっ
た。さらにまた、リード間では、３０〜６０μｍ厚で幅
広の絶縁層のみの層が存在するため、製造中や後工程に
おいて、絶縁層にクラックやカケが発生するたいった問
題があった。In the method of manufacturing the lead frame as described above, the processing of the lead under the insulating layer (shown by the dotted line in FIG. 10) is an etching processing from one side, and the lead cross section of the lead frame is shown in FIG. 11 (a). There was a problem that it became an extremely trapezoidal shape as shown, and it was difficult to cope with narrow pitches and multiple pins. Further, the extreme trapezoidal shape of the lead cross section of the lead frame causes a problem that the lead is twisted during the lead bending process, which makes it impossible to mount it on an external circuit. Furthermore, for the same reason, the accuracy of the guide hole for positioning the lead frame outer frame is poor,
There was a problem that a post-processing positional accuracy defect occurred. Furthermore, between the leads, there is a layer of only a wide insulating layer having a thickness of 30 to 60 μm, so that there is a serious problem that cracks or chips are generated in the insulating layer during manufacturing or in the subsequent steps.
【０００４】[0004]
【発明が解決しようとする課題】本発明は、前記問題点
に鑑みなされたものであり、その目的とするところは、
リードフレームの要求形状を実現させるリードフレーム
およびその製造方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object the following:
It is an object of the present invention to provide a lead frame that realizes the required shape of the lead frame and a manufacturing method thereof.
【０００５】[0005]
【問題を解決するための手段】本発明に於いて上記課題
を達成するために、まず請求項１においては、導体板上
にビアホール形成孔を有する絶縁層を設け、前記絶縁層
上に配線パターン及びビアホールを形成して配線回路を
作製する工程で、これら工程を所定の回数繰り返して多
層配線回路を形成した後に、前記導体板を加工して外部
接続端子を形成するリードフレームにおいて、前記絶縁
層を形成する前に、前記導体板上にあらかじめハーフエ
ッチング溝を設けたことを特徴とするリードフレームと
したものである。In order to achieve the above object in the present invention, first, in claim 1, an insulating layer having a via hole forming hole is provided on a conductor plate, and a wiring pattern is formed on the insulating layer. And a step of forming a via hole to produce a wiring circuit, the steps are repeated a predetermined number of times to form a multilayer wiring circuit, and then the conductor plate is processed to form an external connection terminal. A lead frame is characterized in that a half etching groove is provided in advance on the conductor plate before forming.
【０００６】また、請求項２においては、前記絶縁層の
周辺をリードの形状に合わせて櫛形形状にしたものであ
る。According to a second aspect of the present invention, the periphery of the insulating layer is formed into a comb shape according to the shape of the lead.
【０００７】さらにまた、請求項３においては、導体板
上にビアホール形成孔を有する絶縁層を設け、前記絶縁
層上に配線パターン及びビアホールを形成して配線回路
を作製する工程で、これら工程を所定の回数繰り返して
多層配線回路を形成した後に、前記導体板を加工して外
部接続端子を形成するリードフレームにおいて、（ａ）
前記導体板上に前記ハーフエッチング溝を形成する工
程、（ｂ）前記導体板上に前記ビアホール形成孔及び周
辺が櫛形形状を有する絶縁層を形成する工程、（ｃ）前
記絶縁層上に導体層を形成し、ビアホール及び配線パタ
ーンを形成する工程、（ｄ）上記（ｂ）、（ｃ）の工程
を多層配線回路に応じて必要回数繰り返す工程、（ｅ）
前記多層配線回路が形成された前記導体板の表裏に所定
のレジストパターンを形成し、前記導体板を両面からエ
ッチングしてリードフレームを形成する工程、を有する
ことを特徴とするリードフレームの製造方法としたもの
である。Further, in the third aspect of the present invention, the steps of forming an insulating layer having a via hole forming hole on the conductor plate and forming a wiring pattern and a via hole on the insulating layer to produce a wiring circuit include these steps. A lead frame in which a multilayer wiring circuit is formed a predetermined number of times and then the conductor plate is processed to form an external connection terminal.
A step of forming the half etching groove on the conductor plate; (b) a step of forming an insulating layer having a comb shape in the via hole forming hole and the periphery on the conductor plate; (c) a conductor layer on the insulating layer Forming a via hole and a wiring pattern, (d) repeating the above steps (b) and (c) a required number of times according to the multilayer wiring circuit, (e)
A step of forming a predetermined resist pattern on the front and back of the conductor plate on which the multilayer wiring circuit is formed, and etching the conductor plate from both sides to form a lead frame. It is what
【０００８】[0008]
【発明の実施の形態】以下本発明の実施の形態につき説
明する。まず、金属基板１の片側に、フォトリソグラフ
ィ法およびウエットエッチングを用いて、アライメント
マーク、ガイドホール２及びアイランドとリードを分離
するためのハーフエッチング溝３をハーフエッチングに
て形成する（図２（ａ）及び図３参照）。このハーフエ
ッチング溝３及びガイドホール２は、後工程でリードフ
レームを両面エッチングする際に貫通される。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below. First, on one side of the metal substrate 1, a half-etching groove 3 for separating the alignment mark, the guide hole 2 and the island and the lead is formed by half-etching by using a photolithography method and wet etching (FIG. ) And FIG. 3). The half etching groove 3 and the guide hole 2 are penetrated when the lead frame is etched on both sides in a later process.
【０００９】次に、ハーフエッチング溝３を形成した金
属基板側に、乾燥後の厚みが例えば約３０μｍとなるよ
うな感光層をスクリーン印刷にて形成する。Next, a photosensitive layer having a thickness after drying of, for example, about 30 μm is formed by screen printing on the metal substrate side where the half etching groove 3 is formed.
【００１０】次いで、所定のパターンを有するガラスマ
スクをアライメントマークにて位置合わせして、上記感
光層に重ね、紫外線露光後、現像処理することにより、
ビアホール形成孔５及び周辺が櫛形形状の第１絶縁層４
が形成される（図２（ｂ）及び図４参照）。Then, a glass mask having a predetermined pattern is aligned with an alignment mark, superposed on the photosensitive layer, exposed to ultraviolet rays, and developed to obtain
Via-hole forming hole 5 and first insulating layer 4 having a comb-shaped periphery
Are formed (see FIGS. 2B and 4).
【００１１】次に、金属基板１及び絶縁層表面に無電解
銅めっきを行い、例えば約０. ５μｍの銅薄膜を形成す
る。次に、フォトパターニングプロセスにて、第１絶縁
層４上に導体層を形成するためのめっきレジストマスク
６を形成する（図２（ｃ）及び図５参照）。Next, electroless copper plating is performed on the surfaces of the metal substrate 1 and the insulating layer to form a copper thin film of, for example, about 0.5 μm. Next, a plating resist mask 6 for forming a conductor layer is formed on the first insulating layer 4 by a photo patterning process (see FIGS. 2C and 5).
【００１２】次いで、この基板を硫酸銅めっき液に浸せ
きし、例えば電流密度５Ａ／ｄｍ2で例えば２５分間電
気めっきを行う。これにより、第１絶縁層４上に約１０
μｍ厚さの第１導体層７及びビアホール８が形成される
（図２（ｃ）参照）。Next, this substrate is dipped in a copper sulfate plating solution and electroplated at a current density of 5 A / dm 2 for 25 minutes, for example. As a result, about 10 layers are formed on the first insulating layer 4.
The first conductor layer 7 and the via hole 8 having a thickness of μm are formed (see FIG. 2C).
【００１３】次いで、この第１導体層７の上に、感光性
レジストを均一に塗布して、感光層を形成し、所定のパ
ターンが形成されたガラスマスクをアライメントマーク
にて位置合わせして、紫外線露光後、現像することによ
ってレジストパターンを形成する。次に塩化第二鉄液で
第１導体層７をエッチングした後、レジストパターンを
剥離し、第１配線パターン７ａを形成する（図２（ｄ）
参照）。Then, a photosensitive resist is uniformly applied on the first conductor layer 7 to form a photosensitive layer, and a glass mask having a predetermined pattern is aligned with an alignment mark. After exposure to ultraviolet rays, development is performed to form a resist pattern. Next, after etching the first conductor layer 7 with a ferric chloride solution, the resist pattern is peeled off to form a first wiring pattern 7a (FIG. 2 (d)).
reference).
【００１４】次に、第１配線パターン７ａが形成された
第１絶縁層４の上にスクリーン印刷で例えば３０μｍの
厚さの感光層を形成する。Next, a photosensitive layer having a thickness of, for example, 30 μm is formed by screen printing on the first insulating layer 4 on which the first wiring pattern 7a is formed.
【００１５】次いで、所定のパターンが形成されたガラ
スマスクをアライメントマークにて位置合わせして、上
記感光層に重ね、紫外線露光後、現像処理することによ
り、ビアホール形成孔１０及び周辺が櫛形形状の第２絶
縁層９が形成される（図２（ｅ）及び図６参照）。Then, a glass mask on which a predetermined pattern is formed is aligned with an alignment mark, overlapped on the photosensitive layer, exposed to ultraviolet rays, and developed to form a via hole forming hole 10 and its periphery in a comb shape. The second insulating layer 9 is formed (see FIGS. 2E and 6).
【００１６】次いで、金属基板１及び第２絶縁層９表面
に無電解銅めっきを行い、例えば約０. ５μｍの銅薄膜
を形成する。次に、フォトパターニングプロセスにて、
第２絶縁層９上に導体層を形成するためのめっきレジス
トマスク１１を形成する（図２（ｆ）及び図５参照）。Next, electroless copper plating is performed on the surfaces of the metal substrate 1 and the second insulating layer 9 to form a copper thin film of, for example, about 0.5 μm. Next, in the photo patterning process,
A plating resist mask 11 for forming a conductor layer is formed on the second insulating layer 9 (see FIG. 2 (f) and FIG. 5).
【００１７】次に、この基板を硫酸銅めっき液に浸せき
し、例えば電流密度５Ａ／ｄｍ2 で例えば２５分間電気
めっきを行う。これにより、第２絶縁層９上に約１０μ
ｍの厚さの第２導体層１２及びビアホール１３が形成さ
れる（図２（ｆ）参照）。Next, this substrate is dipped in a copper sulfate plating solution and electroplated at a current density of 5 A / dm 2 for 25 minutes, for example. As a result, about 10 μ is formed on the second insulating layer 9.
The second conductor layer 12 and the via hole 13 having a thickness of m are formed (see FIG. 2F).
【００１８】次いで、この第２導体層１２上に、感光性
レジストを均一に塗布して感光層を設け、所定のパター
ンが形成されたガラスマスクをアライメントマークにて
位置合わせして、上記感光層に重ね、紫外線露光後、現
像することによって図７に示すようなレジストパターン
を形成する。次に塩化第二鉄液で第２導体層１２をエッ
チングした後、レジストパターンを剥離し、第２配線パ
ターン１２ａが形成される（図２（ｇ）及び図７参
照）。Then, a photosensitive resist is uniformly applied on the second conductor layer 12 to form a photosensitive layer, and a glass mask having a predetermined pattern is aligned with an alignment mark to form the photosensitive layer. On the substrate, exposed to ultraviolet rays, and developed to form a resist pattern as shown in FIG. Next, after etching the second conductor layer 12 with a ferric chloride solution, the resist pattern is peeled off to form a second wiring pattern 12a (see FIGS. 2 (g) and 7).
【００１９】以上の一連の工程により、金属基板１上に
ビアホールで電気的に接続された２層の配線回路が形成
される。ここでは２層の配線回路形成について述べた
が、これ以上の多層配線回路が必要な場合は上記工程を
必要回数繰り返せばよい。Through the series of steps described above, a two-layer wiring circuit electrically connected by the via holes is formed on the metal substrate 1. Here, the formation of a two-layer wiring circuit has been described, but when a multilayer wiring circuit of more layers is required, the above steps may be repeated as many times as necessary.
【００２０】次に、基板両面に感光性レジストを均一に
塗布して感光層を設け、表裏面の感光層を所定のパター
ンが形成されたガラスマスクをアライメントマークにて
位置合わせして、上記感光層に重ね、紫外線露光後、現
像することによって、表面に図８に示すようなレジスト
パターン１４を、裏面に図９に示すようなレジストパタ
ーン１５を形成する（図２（ｈ）参照）。次に基板両面
を塩化第二鉄液でエッチングすることによって、リード
１８とアイランド１９及びガイドホール１６が形成さ
れ、同時に前工程で形成されたハーフエッチング溝３が
貫通しアイランド１９とリード１８が分離され、レジス
トパターンを剥離することで、両面エッチング方式のリ
ードフレームが作製される（図２（ｉ）及び図１参
照）。Next, a photosensitive resist is uniformly applied to both surfaces of the substrate to form a photosensitive layer, and the photosensitive layers on the front and back surfaces are aligned with a glass mask having a predetermined pattern by an alignment mark to expose the photosensitive layer. The layers are overlapped with each other, exposed to ultraviolet rays, and developed to form a resist pattern 14 as shown in FIG. 8 on the front surface and a resist pattern 15 as shown in FIG. 9 on the back surface (see FIG. 2 (h)). Next, by etching both surfaces of the substrate with ferric chloride solution, the leads 18, the islands 19 and the guide holes 16 are formed, and at the same time, the half etching groove 3 formed in the previous step penetrates to separate the islands 19 and the leads 18. Then, by removing the resist pattern, a double-sided etching type lead frame is manufactured (see FIG. 2 (i) and FIG. 1).
【００２１】最後に、吹き上げ式めっき装置を用い、マ
スクを用いて、リードの必要な部分にニッケルめっきを
例えば約５μｍ、金めっきを例えば０. ５μｍつけるこ
とで、本発明のリードフレームが出来上がる。Finally, a lead frame of the present invention can be completed by using a blow-up type plating apparatus and applying a nickel plating, for example, about 5 μm and a gold plating, for example, 0.5 μm to a necessary portion of the lead using a mask.
【００２２】本発明に係わるリードフレーム及びその製
造方法によると、リードフレームの作製工程で両面エッ
チング方式を採用できるので、リードフレームの狭ピッ
チ化、多ピン化に対応でき、また、リードフレームのリ
ード断面形状は図１１（ｂ）に示すようにほぼ長方形に
近い理想的な形状になり、リード曲げ加工時にリードが
ひねりを起こし、外部回路への実装が不可能になるとい
った問題がなくなる。さらに、リードフレーム外枠の位
置合わせ用ガイドホール１６の精度が向上する。According to the lead frame and the manufacturing method thereof according to the present invention, since the double-sided etching method can be adopted in the manufacturing process of the lead frame, it is possible to cope with the narrow pitch of the lead frame and the increase in the number of pins. As shown in FIG. 11B, the cross-sectional shape is an ideal shape close to a rectangle, and there is no problem that the lead is twisted during the lead bending process, which makes it impossible to mount it on an external circuit. Further, the accuracy of the guide hole 16 for positioning the lead frame outer frame is improved.
【００２３】その理由を詳しく説明すると、図１０に示
すような従来のリードフレームの製造方法では、精度を
向上させようとして両面エッチングを採用しようとする
と、周辺の絶縁層の下部のリード部（図１０で点線で示
した部分）は実質片面のみのエッチングとなるので貫通
されず、両面エッチング方式ではリードの形成が不可能
となる。それに対して、本発明の場合、予め金属基板に
ハーフエッチング溝を形成し、絶縁層の周辺形状をリー
ドの形状に合わせて櫛形形状にするので、両面エッチン
グ方式でリードの形成が可能となる。また、両面エッチ
ングと片面エッチングとでは、ある一定のリード平坦幅
とスペースを持たせた場合、図１１（ｂ）に示すよう
に、明らかに本発明の方法で作製したリードが狭ピッチ
になり、形状も両面対称で後加工に対して安定型とな
る。また、本発明では絶縁層のみの部分が極端に少なく
なり、絶縁層のみとなる部分は十分に厚くできるので、
製造工程や後工程において、絶縁層にクラックやカケが
発生するといった問題がなくなる。The reason for this will be described in detail. In the conventional lead frame manufacturing method as shown in FIG. 10, when double-sided etching is adopted in order to improve the accuracy, the lead portion under the peripheral insulating layer (see FIG. The portion (indicated by a dotted line in FIG. 10) does not penetrate since substantially only one side is etched, and leads cannot be formed by the double-sided etching method. On the other hand, in the case of the present invention, the half etching groove is formed in advance on the metal substrate and the peripheral shape of the insulating layer is made into a comb shape in accordance with the shape of the lead, so that the lead can be formed by the double-sided etching method. Further, in the double-sided etching and the single-sided etching, when a certain flat lead width and space are provided, as shown in FIG. 11 (b), the leads produced by the method of the present invention obviously have a narrow pitch, The shape is also bilaterally symmetric and stable for post-processing. Further, in the present invention, the portion having only the insulating layer is extremely reduced, and the portion having only the insulating layer can be made sufficiently thick,
The problem of cracks and chips in the insulating layer is eliminated in the manufacturing process and subsequent processes.
【００２４】[0024]
【実施例】以下実施例に従い、本発明を詳細に説明す
る。The present invention will be described in detail with reference to the following examples.
【００２５】厚さ０．１５０ｍｍのＣｕ合金の金属基板
１に、フォトパターニングプロセスを用いて、アライメ
ントマーク（図面では省略）を両面に、図３に示すハー
フエッチング溝３及びガイドホール２を片面に、ハーフ
エッチングにて形成した。Using a photo-patterning process, a 0.150 mm-thick Cu alloy metal substrate 1 is provided with alignment marks (not shown in the drawing) on both sides, and the half etching groove 3 and the guide hole 2 shown in FIG. 3 are provided on one side. It was formed by half etching.
【００２６】次に、ハーフエッチング溝３を形成した金
属基板側に、感光性樹脂（プロビコート５０００（商品
名）；日本ペイント株式会社製）を使ってスクリーン印
刷を行い、８０℃で３０分乾燥して、３０μｍ厚の感光
層を形成した。尚、スクリーン印刷をする前に、前記ハ
ーフエッチング溝をあらかじめ他の樹脂で埋めておいて
も良い。Next, a photosensitive resin (Provicoat 5000 (trade name); manufactured by Nippon Paint Co., Ltd.) is screen-printed on the side of the metal substrate having the half-etched groove 3 and dried at 80 ° C. for 30 minutes. To form a photosensitive layer having a thickness of 30 μm. The half etching groove may be filled with another resin in advance before screen printing.
【００２７】次いで、所望のパターンが形成されたガラ
スマスクをアライメントマークにて位置合わせして、上
記感光層に重ね、３０００ｍｊ／ｃｍ2 の露光量で紫外
線露光後、現像処理を行い、水洗をし、１４０℃で３０
分間加熱し、金属基板１の上に図４に示すビアホール形
成孔５及び周辺が櫛形形状の第１絶縁層４を形成した
（図２（ｂ）及び図４参照）。Then, a glass mask on which a desired pattern is formed is aligned with an alignment mark, superposed on the photosensitive layer, exposed to ultraviolet rays at an exposure dose of 3000 mj / cm 2 , and then developed and washed with water. 30 at 140 ° C
After heating for a minute, the via hole forming hole 5 and the first insulating layer 4 having a comb-shaped periphery were formed on the metal substrate 1 (see FIGS. 2B and 4).
【００２８】次に、金属基板１及び第１絶縁層４表面に
無電解銅めっきを行い、約０．５μｍの銅薄膜を形成し
た。さらに、フォトパターニングプロセスにて、第１絶
縁層４上に導体層７を形成するためのめっきマスクレジ
スト６を形成した（図２（ｃ）及び図５参照）。Next, electroless copper plating was performed on the surfaces of the metal substrate 1 and the first insulating layer 4 to form a copper thin film of about 0.5 μm. Further, a plating mask resist 6 for forming the conductor layer 7 was formed on the first insulating layer 4 by a photo patterning process (see FIGS. 2C and 5).
【００２９】次いで、この基板を硫酸銅めっき液に浸せ
きし、電流密度５Ａ／ｄｍ2 で約２５分間電気めっきを
行い、第１絶縁層４上に約１０μｍ厚さの第１導体層７
及びビアホール８を形成した（図２（ｃ）参照）。Next, this substrate is dipped in a copper sulfate plating solution and electroplated at a current density of 5 A / dm 2 for about 25 minutes to form a first conductor layer 7 having a thickness of about 10 μm on the first insulating layer 4.
And via holes 8 were formed (see FIG. 2C).
【００３０】次に、第１導体層７の上に、液状レジスト
（ＰＭＥＲ（商品名）；東京応化工業株式会社製）を均
一に塗布、乾燥して感光層を形成した。所定のパターン
が形成されたガラスマスクをアライメントマークにて位
置合わせして、前記感光層に重ね、紫外線露光後、現像
することによってレジストパターンを形成した。次に塩
化第二鉄液で第１導体層７をエッチングした後、レジス
トパターンを剥離して、第１絶縁層４上に第１配線パタ
ーン７ａを形成した。Next, a liquid resist (PMER (trade name); manufactured by Tokyo Ohka Kogyo Co., Ltd.) was uniformly applied onto the first conductor layer 7 and dried to form a photosensitive layer. A glass mask on which a predetermined pattern was formed was aligned with an alignment mark, overlaid on the photosensitive layer, exposed to ultraviolet light, and developed to form a resist pattern. Next, after etching the first conductor layer 7 with a ferric chloride solution, the resist pattern was peeled off to form a first wiring pattern 7a on the first insulating layer 4.
【００３１】同様に、第１配線パターン７ａが形成され
た第１絶縁層４上に、感光性樹脂（プロビコート５００
０（商品名）；日本ペイント株式会社製）をスクリーン
印刷し、８０℃で３０分乾燥後、厚さ３０μｍの感光層
を形成した。Similarly, a photosensitive resin (Probicoat 500) is formed on the first insulating layer 4 on which the first wiring pattern 7a is formed.
0 (trade name); manufactured by Nippon Paint Co., Ltd.) was screen-printed and dried at 80 ° C. for 30 minutes to form a photosensitive layer having a thickness of 30 μm.
【００３２】次いで、所定のパターンが形成されたガラ
スマスクをアライメントマークにて位置合わせして、上
記感光層に重ね、３０００ｍｊ／ｃｍ2 の露光量で紫外
線露光後、現像処理を行い、水洗をし、１４０℃で３０
分間加熱して、第１絶縁層４上に図６に示すビアホール
形成孔１０及び周辺が櫛形形状の第２絶縁層９を形成し
た（図２（ｅ）及び図４参照）。Then, a glass mask on which a predetermined pattern is formed is aligned with an alignment mark, superposed on the above-mentioned photosensitive layer, exposed to ultraviolet rays at an exposure amount of 3000 mj / cm 2 , developed, and washed with water. 30 at 140 ° C
By heating for 1 minute, the via hole forming hole 10 shown in FIG. 6 and the second insulating layer 9 having a comb-shaped periphery were formed on the first insulating layer 4 (see FIGS. 2E and 4).
【００３３】次に、金属基板１及び第２絶縁層９表面に
無電解銅めっきを行い、約０．５μｍの銅薄膜を形成し
た。次に、フォトパターニングプロセスにて、第２絶縁
層９上に第２導体層１２を形成するためのめっきマスク
レジスト１１を形成した（図２（ｆ）及び図５参照）。Next, electroless copper plating was performed on the surfaces of the metal substrate 1 and the second insulating layer 9 to form a copper thin film of about 0.5 μm. Next, a plating mask resist 11 for forming the second conductor layer 12 was formed on the second insulating layer 9 by a photo patterning process (see FIG. 2 (f) and FIG. 5).
【００３４】次いで、この基板を硫酸銅めっき液に浸せ
きし、電流密度５Ａ／ｄｍ2 で約２５分間電気めっきを
行った。これにより、第２絶縁層９上に約１０μｍ厚さ
の第２導体層１２及びビアホール１３が形成された（図
２（ｆ）参照）。Next, this substrate was immersed in a copper sulfate plating solution and electroplated at a current density of 5 A / dm 2 for about 25 minutes. As a result, the second conductor layer 12 and the via hole 13 having a thickness of about 10 μm were formed on the second insulating layer 9 (see FIG. 2F).
【００３５】次に、第２導体層１２の上に、液状レジス
ト（ＰＭＥＲ（商品名）；東京応化工業株式会社製）を
均一に塗布、乾燥して感光層を形成した。図７に示すパ
ターンが形成されたガラスマスクをアライメントマーク
にて位置合わせして、上記感光層に重ね、紫外線露光
後、現像することによってレジストパターンを形成し
た。次に第２導体層１２を塩化第二鉄液でエッチングし
た後、レジストパターンを剥離し、第２絶縁層９上に第
２配線パターン１２ａを形成した。以上の一連の工程に
より、金属基板１上にビアホールで電気的に接続された
２層の配線回路が形成された（図２（ｇ）及び図７参
照）。Next, a liquid resist (PMER (trade name); manufactured by Tokyo Ohka Kogyo Co., Ltd.) was uniformly applied onto the second conductor layer 12 and dried to form a photosensitive layer. A glass mask on which the pattern shown in FIG. 7 was formed was aligned with an alignment mark, overlapped with the photosensitive layer, exposed to ultraviolet rays, and developed to form a resist pattern. Next, after etching the second conductor layer 12 with a ferric chloride solution, the resist pattern was peeled off to form a second wiring pattern 12a on the second insulating layer 9. Through the series of steps described above, a two-layer wiring circuit electrically connected by via holes was formed on the metal substrate 1 (see FIGS. 2G and 7).
【００３６】次に、配線回路が形成された金属基板両面
に液状レジスト（ＰＭＥＲ（商品名）；東京応化工業株
式会社製）を均一に塗布し、感光層を形成した。所定の
パターンが形成されたガラスマスクをアライメントマー
クにて位置合わせして、上記感光層に重ね、紫外線露光
後、現像することによって、図８及び図９に示すような
レジストパターン１４及び１５を形成した（図２
（ｈ）、図８及び図９参照）。次に基板両面を塩化第二
鉄液でエッチングすることによって、リード１８、アイ
ランド１９及びガイドホール１６が形成され、同時に最
初の工程で形成されたハーフエッチング溝３が貫通しア
イランド１９とリード１８が分離され、レジストパター
ンを剥離することで、両面エッチング方式のリードフレ
ームを作製した（図２（ｉ）及び図１参照）。Next, a liquid resist (PMER (trade name); manufactured by Tokyo Ohka Kogyo Co., Ltd.) was uniformly applied to both surfaces of the metal substrate on which the wiring circuit was formed to form a photosensitive layer. A resist pattern 14 and 15 as shown in FIGS. 8 and 9 is formed by aligning a glass mask on which a predetermined pattern is formed with an alignment mark, overlaying it on the photosensitive layer, exposing it to ultraviolet rays, and developing it. (Fig. 2
(H), see FIGS. 8 and 9). Next, by etching both surfaces of the substrate with ferric chloride solution, the leads 18, the islands 19 and the guide holes 16 are formed, and at the same time, the half etching groove 3 formed in the first step penetrates and the islands 19 and the leads 18 are formed. By separating and separating the resist pattern, a double-sided etching type lead frame was manufactured (see FIG. 2 (i) and FIG. 1).
【００３７】最後に、吹き上げ式めっき装置を用い、マ
スクを用いて、リードの所定の部分にニッケルめっきを
約５μｍ、金めっきを０. ５μｍつけることで、本発明
のリードフレームを作製した。Finally, a lead frame of the present invention was produced by applying a nickel plating of about 5 μm and a gold plating of 0.5 μm to a predetermined portion of the lead using a mask using a blow-up type plating apparatus.
【００３８】[0038]
【発明の効果】上記したように、本発明に係わるリード
フレームおよびその製造方法によると、リードフレーム
の作製工程で両面エッチング方式を採用できるので、リ
ードフレームの狭ピッチ化、多ピン化に対応でき、ま
た、リードフレームのリード断面形状は図１１（ｂ）に
示すようにほぼ長方形に近い理想的な形状になり、リー
ド曲げ加工時にリードがひねりを起こし、外部回路への
実装が不可能になるといった問題がなくなる。さらに、
リードフレーム外枠の位置合わせ用ガイドホールの精度
が向上し、後加工での位置合わせ精度が向上する。As described above, according to the lead frame and the manufacturing method thereof according to the present invention, since the double-sided etching method can be adopted in the manufacturing process of the lead frame, it is possible to cope with the narrowing of the pitch of the lead frame and the increase in the number of pins. Also, the lead cross section of the lead frame has an ideal shape close to a rectangle as shown in FIG. 11B, and the lead is twisted during the lead bending process, which makes it impossible to mount it on an external circuit. Such a problem disappears. further,
The accuracy of the guide hole for alignment of the outer frame of the lead frame is improved, and the alignment accuracy in post processing is improved.
【図１】本発明に係わるリードフレームの正面図を示
す。FIG. 1 shows a front view of a lead frame according to the present invention.
【図２】本発明に係わるリードフレームの製造工程を示
す断面図である。FIG. 2 is a cross-sectional view showing a manufacturing process of a lead frame according to the present invention.
【図３】本発明に係わるリードフレームの製造工程の一
つであるハーフエッチング溝及びガイドホールを示す説
明図である。FIG. 3 is an explanatory view showing a half etching groove and a guide hole which are one of the manufacturing steps of the lead frame according to the present invention.
【図４】本発明に係わるリードフレームの製造工程の一
つである第１絶縁層及びビアホール形成孔を示す説明図
である。FIG. 4 is an explanatory view showing a first insulating layer and a via hole forming hole which is one of the manufacturing steps of the lead frame according to the present invention.
【図５】本発明に係わるリードフレームの製造工程の一
つである導体層形成に使用されるめっきマスクレジスト
パターンを示す説明図である。FIG. 5 is an explanatory view showing a plating mask resist pattern used for forming a conductor layer which is one of the manufacturing steps of the lead frame according to the present invention.
【図６】本発明に係わるリードフレームの製造工程の一
つである第２絶縁層及びビアホール形成孔を示す説明図
である。FIG. 6 is an explanatory view showing a second insulating layer and a via hole forming hole which is one of the manufacturing steps of the lead frame according to the present invention.
【図７】本発明に係わるリードフレームの製造工程の一
つである第２配線パターンを示す説明図である。FIG. 7 is an explanatory diagram showing a second wiring pattern which is one of the manufacturing steps of the lead frame according to the present invention.
【図８】本発明に係わるリードフレームの製造工程の一
つであるリードフレームを形成するための表リードレジ
ストパターンを示す説明図である。FIG. 8 is an explanatory view showing a front lead resist pattern for forming a lead frame which is one of the manufacturing steps of the lead frame according to the present invention.
【図９】本発明に係わるリードフレームの製造工程の一
つであるリードフレームを形成するための裏リードレジ
ストパターンを示す説明図である。FIG. 9 is an explanatory diagram showing a back lead resist pattern for forming a lead frame which is one of the manufacturing steps of the lead frame according to the present invention.
【図１０】従来のリードフレームを示す正面図である。FIG. 10 is a front view showing a conventional lead frame.
【図１１】（ａ）片面エッチング方式で作製したリード
フレームのリード断面形状を示す説明図である。 （ｂ） 両面エッチング方式で作製したリードフレーム
のリード断面形状を示す説明図である。FIG. 11A is an explanatory diagram showing a lead cross-sectional shape of a lead frame manufactured by a single-sided etching method. (B) It is explanatory drawing which shows the lead cross-sectional shape of the lead frame produced by the double-sided etching method.
１………金属基板 ２………ガイドホール ３………ハーフエッチング溝 ４………第１絶縁層 ５、１０………ビアホール形成孔 ６、１１………めっきマスクレジスト ７………第１導体層 ７ａ……第１配線パターン ８、１３………ビアホール ９………第２絶縁層 １２………第２導体層 １２ａ……第２配線パターン １４………表エッチング用レジストパターン １５………裏エッチング用レジストパターン １６………ガイドホール １７………リードとアイランドを分離するための溝 １８………リード １９………アイランド ２１………金属基板 ２２………絶縁層 ２３………リード 1 ... Metal substrate 2 ... Guide hole 3 ... Half etching groove 4 ... First insulating layer 5, 10 ... Via hole forming hole 6, 11 ... Plating mask resist 7 ... 1 conductor layer 7a ... 1st wiring pattern 8, 13 ... via hole 9 ... 2nd insulating layer 12 ... 2nd conductor layer 12a ... 2nd wiring pattern 14 ... table etching resist pattern 15 Backside etching resist pattern 16 Guide hole 17 Groove for separating lead and island 18 Lead 19 Island 21 Metal substrate 22 Insulating layer 23 … Lead
Claims (3)
層を設け、前記絶縁層上に配線パターン及びビアホール
を形成して配線回路を作製する工程で、これら工程を所
定の回数繰り返して多層配線回路を形成した後に、前記
導体板を加工して外部接続端子を形成するリードフレー
ムにおいて、前記絶縁層を形成する前に、前記導体板上
にあらかじめハーフエッチング溝を設けたことを特徴と
するリードフレーム。1. A step of forming an insulating layer having a via hole forming hole on a conductor plate and forming a wiring pattern and a via hole on the insulating layer to produce a wiring circuit, wherein these steps are repeated a predetermined number of times to form a multilayer wiring. In a lead frame in which the conductor plate is processed to form external connection terminals after forming a circuit, a half etching groove is provided in advance on the conductor plate before forming the insulating layer. flame.
て櫛形形状にしたことを特徴とする請求項１記載のリー
ドフレーム。2. The lead frame according to claim 1, wherein the periphery of the insulating layer is formed into a comb shape to match the shape of the lead.
層を設け、前記絶縁層上に配線パターン及びビアホール
を形成して配線回路を作製する工程で、これら工程を所
定の回数繰り返して多層配線回路を形成した後に、前記
導体板を加工して外部接続端子を形成するリードフレー
ムにおいて、（ａ）前記導体板上に前記ハーフエッチン
グ溝を形成する工程、（ｂ）前記導体板上に前記ビアホ
ール形成孔及び周辺が櫛形形状を有する絶縁層を形成す
る工程、（ｃ）前記絶縁層上に導体層を形成し、ビアホ
ール及び配線パターンを形成する工程、（ｄ）上記
（ｂ）、（ｃ）の工程を多層配線回路に応じて必要回数
繰り返す工程、（ｅ）前記多層配線回路が形成された前
記導体板の表裏に所定のレジストパターンを形成し、前
記導体板を両面からエッチングしてリードフレームを形
成する工程、を有することを特徴とする請求項１または
２記載のリードフレームの製造方法。3. A step of forming an insulating layer having a via hole forming hole on a conductor plate and forming a wiring pattern and a via hole on the insulating layer to produce a wiring circuit. These steps are repeated a predetermined number of times to form a multilayer wiring. In a lead frame in which the conductor plate is processed to form an external connection terminal after forming a circuit, (a) a step of forming the half etching groove on the conductor plate, (b) the via hole on the conductor plate A step of forming an insulating layer having a comb-shaped formation hole and its periphery, (c) a step of forming a conductor layer on the insulating layer to form a via hole and a wiring pattern, (d) the above (b), (c) Repeating the step of necessary number of times according to the multi-layer wiring circuit, (e) forming a predetermined resist pattern on the front and back of the conductor plate on which the multi-layer wiring circuit is formed, and applying the conductor plate from both sides. Method for fabricating a lead frame according to claim 1, wherein further comprising the step, of forming a lead frame by quenching.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6435896A JPH09260560A (en) | 1996-03-21 | 1996-03-21 | Lead frame and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6435896A JPH09260560A (en) | 1996-03-21 | 1996-03-21 | Lead frame and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09260560A true JPH09260560A (en) | 1997-10-03 |
Family
ID=13255961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6435896A Pending JPH09260560A (en) | 1996-03-21 | 1996-03-21 | Lead frame and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09260560A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031729A (en) * | 2001-07-17 | 2003-01-31 | Sanyo Electric Co Ltd | Method for manufacturing circuit device |
| JP2003037212A (en) * | 2001-07-25 | 2003-02-07 | Sanyo Electric Co Ltd | Circuit device and method for manufacturing the same |
| JP2003037214A (en) * | 2001-07-25 | 2003-02-07 | Sanyo Electric Co Ltd | Circuit device and method for manufacturing the same |
| WO2004082019A1 (en) | 2003-03-11 | 2004-09-23 | The Furukawa Electric Co. Ltd. | Printed wiring board, method for manufacturing same, lead frame package and optical module |
-
1996
- 1996-03-21 JP JP6435896A patent/JPH09260560A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031729A (en) * | 2001-07-17 | 2003-01-31 | Sanyo Electric Co Ltd | Method for manufacturing circuit device |
| JP2003037212A (en) * | 2001-07-25 | 2003-02-07 | Sanyo Electric Co Ltd | Circuit device and method for manufacturing the same |
| JP2003037214A (en) * | 2001-07-25 | 2003-02-07 | Sanyo Electric Co Ltd | Circuit device and method for manufacturing the same |
| JP4698080B2 (en) * | 2001-07-25 | 2011-06-08 | 三洋電機株式会社 | Circuit device manufacturing method |
| WO2004082019A1 (en) | 2003-03-11 | 2004-09-23 | The Furukawa Electric Co. Ltd. | Printed wiring board, method for manufacturing same, lead frame package and optical module |
| EP1603158A1 (en) * | 2003-03-11 | 2005-12-07 | The Furukawa Electric Co., Ltd. | Printed wiring board, method for manufacturing same, lead frame package and optical module |
| EP1603158A4 (en) * | 2003-03-11 | 2009-07-15 | Furukawa Electric Co Ltd | Printed wiring board, method for manufacturing same, lead frame package and optical module |
| US7832092B2 (en) | 2003-03-11 | 2010-11-16 | The Furukawa Electric Co., Ltd. | Method of manufacturing a printed wiring board lead frame package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897338A (en) | Method for the manufacture of multilayer printed circuit boards | |
| US5985521A (en) | Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes | |
| US6555913B1 (en) | Electronic component having a coil conductor with photosensitive conductive paste | |
| US11570904B2 (en) | Method for contacting and rewiring an electronic component embedded into a printed circuit board | |
| US5200300A (en) | Methods for forming high density multi-chip carriers | |
| US3700443A (en) | Flatpack lead positioning device | |
| JPH09283925A (en) | Semiconductor device and manufacture thereof | |
| JPH09312471A (en) | Multilayer wiring board and its manufacturing method | |
| JP3164068B2 (en) | Electronic component and method of manufacturing the same | |
| JPH09260560A (en) | Lead frame and its manufacturing method | |
| JP2806370B2 (en) | Pattern formation method | |
| JPH06268355A (en) | Printed wiring board and manufacture thereof | |
| JP2002185138A (en) | Method of manufacturing multilayer wiring board | |
| JPH08186373A (en) | Manufacture of printed wiring board | |
| KR20010065115A (en) | method for fabricating PCB | |
| US6670102B2 (en) | Method for manufacturing circuit board having conductive via | |
| JPH05259615A (en) | Formation of circuit conductor | |
| JPH06252529A (en) | Manufacture of printed wiring board | |
| JP2500659B2 (en) | Method for manufacturing printed wiring board | |
| JP2002344120A (en) | Flexible circuit board and its manufacturing method | |
| JPH03225894A (en) | Manufacture of printed wiring board | |
| JPH08107279A (en) | Manufacture of wiring board | |
| JP4421706B2 (en) | Method for manufacturing metal part having plating pattern on surface | |
| JPH08293659A (en) | Manufacture of printed circuit board | |
| JP2833315B2 (en) | TAB tape carrier |