JPH09257963A - クロック切替回路 - Google Patents

クロック切替回路

Info

Publication number
JPH09257963A
JPH09257963A JP8066391A JP6639196A JPH09257963A JP H09257963 A JPH09257963 A JP H09257963A JP 8066391 A JP8066391 A JP 8066391A JP 6639196 A JP6639196 A JP 6639196A JP H09257963 A JPH09257963 A JP H09257963A
Authority
JP
Japan
Prior art keywords
clock
circuit
output
signal
reception processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8066391A
Other languages
English (en)
Other versions
JP2874632B2 (ja
Inventor
Yoshiaki Ono
義明 大野
Hirotada Tanaka
宏直 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8066391A priority Critical patent/JP2874632B2/ja
Publication of JPH09257963A publication Critical patent/JPH09257963A/ja
Application granted granted Critical
Publication of JP2874632B2 publication Critical patent/JP2874632B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 2系統のクロックを必要に応じて確実に切り
替えることができるクロック切替回路を提供する。 【解決手段】 第1のクロックを2倍の周波数にする第
1の受信処理手段と、第2のクロックを2倍の周波数に
する第2の受信処理手段と、第1の受信処理手段の出力
信号及び第2の受信処理手段の出力信号の論理和をとる
論理和回路と、論理和回路の出力信号の否定信号を出力
する否定回路と、第1のクロックが切断されているか否
かを示すクロック監視信号を出力するクロック監視回路
と、クロック監視信号を否定回路の出力信号でサンプリ
ングして保持するフリップフロップ回路と、フリップフ
ロップ回路の出力信号にしたがって、第1のクロックが
切断されていないときには第1のクロックを選択して出
力し、第1のクロックが切断されている間は第2のクロ
ックを選択して出力する選択回路とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、入力される2系統
のクロックのうち、使用していた一方のクロックから、
予備である他方のクロックに切り替えるクロック切替回
路に関するものである。
【0002】
【従来の技術】クロック切替回路は、例えば入力される
2系統のクロックのうち、現在使用している一方のクロ
ックが何等かの異常で切断された場合に予備である他方
のクロックに切り替えるときなどに使用される。
【0003】2系統のクロックが位相同期されて入力さ
れる場合、ケーブル等の伝送路環境の差異からクロック
間には微少な位相差が生じる。この位相差によりクロッ
クを切り替えるタイミングによっては出力クロックに幅
の短い余分なパルスが発生する(いわゆる「クロックの
割れ」)。クロック切替回路ではこの出力クロックの割
れを防止することが重要であり、例えば、図6に示すよ
うな回路(特開平4−51716号公報参照)が開示さ
れている。
【0004】図6は従来のクロック切替回路の構成を示
すブロック図である。
【0005】図6において、通常使用される現用クロッ
クは第1の入力端子から入力され、入力されたクロック
の所定比倍の周波数のクロックに変換する現用PLO回
路21に入力される。また、予備で使用される予備用ク
ロックは第2の入力端子より入力され、現用クロックと
同様に入力されたクロックの所定比倍の周波数のクロッ
クに変換する予備PLO回路22に入力される。
【0006】現用PLO回路21の出力及び予備PLO
回路22の出力はそれぞれ2つのクロックを選択する選
択回路29に入力される。また、現用PLO回路21及
び予備PLO回路22からはクロック入力の異常等を知
らせるアラーム信号が出力され、クロック切り替えの制
御信号を出力する切替制御部23にそれぞれ入力され
る。
【0007】切替制御部23には上記2つのアラーム信
号の他に、クロックの切り替えを指示する切替信号が切
替制御入力端子を介して入力され、外部からの切り替え
指令である切替信号、あるいはアラーム信号によりクロ
ックが切り替わる。
【0008】現用PLO回路21及び予備PLO回路2
2の出力は、現用PLO回路21及び予備PLO回路2
2から出力されるクロックのうち遅い方の立ち上り位相
をとらえるためのAND回路24と、現用PLO回路2
1及び予備PLO回路22から出力されるクロックのう
ち遅い方の立ち下がり位相をとらえるためのNOR回路
25とに入力される。
【0009】AND回路24の出力は、2分周用の第1
のフリップフロップ回路26に入力され、第1のフリッ
プフロップ回路26とNOR回路25の出力は、それぞ
れの論理和をとるためのOR回路27に入力される。こ
こで、第1のフリップフロップ回路26は現用PLO回
路21及び予備PLO回路22から出力されるクロック
の位相が完全にそろった(定常位相差=0)場合に、O
R回路27の出力が無くならないようにするために挿入
されている。
【0010】また、切替制御部23及びOR回路27の
出力はそれぞれ第2のフリップフロップ回路28に入力
され、OR回路27の出力で切替制御部23の出力がリ
タイミングされる。第2のフリップフロップ回路28の
出力は、現用PLO回路21及び予備PLO回路22か
ら出力されるクロックの一方を選択する選択回路29に
入力され、選択回路29から選択されたクロックがクロ
ック出力端子から出力される。
【0011】このような回路構成にすることにより、現
用PLO回路21及び予備PLO回路22の出力のう
ち、位相が遅い方のクロックの立ち上りまたは位相が遅
い方のクロックの立ち下がりにクロックの切り替えタイ
ミングが同期し、2つのクロック間に定常的な位相差が
あっても、クロック切り替え時に発生する出力クロック
の割れを防止している。
【0012】また、従来のクロック切替回路の他の例と
して、特開平2−128208号公報で開示された回路
がある。
【0013】特開平2−128208号公報で開示され
たクロック切替回路では、一方のクロック信号と他方の
クロック信号とが同時にローレベルとなる期間を検出す
る同期化クロック発生手段と、同期化クロック発生手段
の出力に同期してクロックの切り替え信号を発生する切
替同期手段とを設け、2つのクロック信号が共にローレ
ベルの期間にクロックの切り替え動作を同期させ、出力
クロックの割れを防止する構成が示されている。
【0014】
【発明が解決しようとする課題】しかしながら上記した
ような従来のクロック切替回路のうち、特開平4−51
716号公報で開示されたクロック切替回路では、現用
PLO回路の出力クロックと予備PLO回路の出力クロ
ックとの位相が完全にそろってしまった場合に論理和回
路の出力が無くならないようにするため、第1のフリッ
プフロップ回路でAND回路の出力パルスを2分周して
いる。
【0015】このとき、クロックを切り替えるための信
号が現用クロックまたは予備用クロックの位相に同期す
る周期はクロックの2倍の周期になるために、例えば現
用クロックが切断されてハイレベルまたはローレベルで
固定された場合に、切り替えるタイミングによっては出
力クロックのパルス数が入力クロックより少なくなって
しまう問題が発生していた。
【0016】一方、特開平2−128208号公報で開
示されたクロック切替回路では、一方のクロックが切断
されてハイレベルで固定されている場合に、一方のクロ
ックと他方のクロックとが同時にローレベルになる期間
が存在しなくなるため、クロックを切り替えるための期
間が検出されず、クロックの切り替えが行われないた
め、クロック切替回路の出力に接続されたシステムにク
ロックが供給されないことがあった。
【0017】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、2系統
のクロック間で生じる微少な位相差の影響を受けること
がなく、使用しているクロックが切断されてハイレベル
またはローレベルで固定された場合でも、クロックの切
替を確実に行うことができるクロック切替回路を提供す
ることを目的とする。
【0018】
【課題を解決するための手段】上記目的を達成するため
本発明のクロック切替回路は、使用している第1のクロ
ックから必要に応じて予備である第2のクロックに切り
替えて出力するクロック切替回路において、前記第1の
クロック及び前記第1のクロックの位相を90度遅延さ
せた信号の排他的論理和をとり前記第1のクロックを2
倍の周波数にする第1の受信処理手段と、前記第2のク
ロック及び前記第2のクロックの位相を90度遅延させ
た信号の排他的論理和をとり前記第2のクロックを2倍
の周波数にする第2の受信処理手段と、前記第1の受信
処理手段の出力信号及び前記第2の受信処理手段の出力
信号の論理和をとる論理和回路と、前記論理和回路の出
力信号の否定信号を出力する否定回路と、前記第1のク
ロック、前記第1の受信処理手段の出力信号、および前
記否定回路の出力信号が入力され、前記第1のクロック
が切断されているか否かを示すクロック監視信号を出力
するクロック監視回路と、前記クロック監視信号を前記
否定回路の出力信号でサンプリングして保持するフリッ
プフロップ回路と、前記第1のクロックおよび前記第2
のクロックが入力され、前記フリップフロップ回路の出
力信号にしたがって、前記第1のクロックが切断されて
いないときには前記第1のクロックを選択して出力し、
前記第1のクロックが切断されている間は前記第2のク
ロックを選択して出力する選択回路とを有することを特
徴とする。
【0019】このとき、前記クロック監視回路は、前記
第1のクロック及び前記第1のクロックの位相を180
度遅延させた信号の排他的論理和をとる第3の受信処理
手段と、前記第1の受信処理手段の出力信号及び前記否
定回路の出力信号がそれぞれ入力され、所定の時間、前
記第1の受信処理手段の出力パルスがあるか否かを検出
する監視手段と、前記第3の受信処理手段の出力信号お
よび前記監視手段の出力信号の論理積をとり、前記第1
のクロックが切断されているか否かのクロック監視信号
を出力する論理積回路とを有していてもよい。
【0020】また、クロック切替回路の他の構成とし
て、使用している第1のクロックから必要に応じて予備
である第2のクロックに切り替えて出力するクロック切
替回路において、前記第1のクロック及び前記第1のク
ロックの位相を90度遅延させた信号の排他的論理和を
とり前記第1のクロックを2倍の周波数にする第1の受
信処理手段と、前記第2のクロック及び前記第2のクロ
ックの位相を90度遅延させた信号の排他的論理和をと
り前記第2のクロックを2倍の周波数にする第2の受信
処理手段と、前記第1の受信処理手段の出力信号及び前
記第2の受信処理手段の出力信号の論理和をとる論理和
回路と、前記論理和回路の出力信号の否定信号を出力す
る否定回路と、前記第1のクロックの切断を検出し、前
記第1のクロックから前記第2のクロックに切り替える
ためのクロック監視信号を出力する制御手段と、前記の
クロック監視信号を前記否定回路の出力信号でサンプリ
ングし、結果を保持するフリップフロップ回路と、前記
第1のクロックおよび前記第2のクロックが入力され、
前記フリップフロップ回路の出力信号にしたがって、前
記第1のクロックが切断されていないときには前記第1
のクロックを選択して出力し、前記第1のクロックが切
断されている間は前記第2のクロックを選択して出力す
る選択回路とを有することを特徴とする。
【0021】上記のように構成されたクロック切替回路
は、論理和回路によって第1の受信処理手段の出力信号
及び第2の受信処理手段の出力信号の論理和がとられる
ため、第1のクロックが切断されても、クロックを選択
する選択回路を動作させるためのクロック監視回路及び
フリップフロップ回路に供給される信号が途切れること
がない。
【0022】また、第1の受信処理手段及び第2の受信
処理手段によって、第1のクロック及び第2のクロック
がそれぞれ2分の1の周期のクロックに変換され、位相
が遅れた方のクロックの立ち上り及び立ち下がりから位
相が90度遅延したところでフリップフロップ回路が動
作するため、選択回路は第1のクロックと第2のクロッ
クの間に微少な位相差があっても影響を受けることなく
動作する。
【0023】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
【0024】図1は本発明のクロック切替回路の構成を
示すブロック図であり、図2は図1に示したクロック切
替回路の動作の様子を示すタイムチャートである。
【0025】なお、以下の( )内の符号は図2のタイ
ムチャートで示した各信号を表している。
【0026】図1において、1は第1のクロック(A)
の位相を90°遅延させる第1の遅延回路、2は第1の
クロック(A)と第1の遅延回路1の出力信号(C)と
の排他的論理和をとる第1の排他的論理和回路、3は第
2のクロック(B)の位相を90°遅延させる第2の遅
延回路、4は第2のクロック(B)と第2の遅延回路3
の出力信号(D)との排他的論理和をとる第2の排他的
論理和回路、5は第1の排他的論理和回路2の出力
(E)と第2の排他的論理和回路4の出力(F)との論
理和をとる論理和回路、6は論理和回路5の出力(G)
を否定出力する否定回路、7は第1のクロック(A)と
第1の排他的論理和回路2の出力(E)と否定回路6の
出力(K)を入力して第1のクロック(A)の障害を監
視するクロック監視回路、8はクロック監視回路7の出
力(M)を否定回路6の出力(K)でサンプリングし、
結果を保持するフリップフロップ回路、9は第1のクロ
ック(A)と第2のクロック(B)とをフリップフロッ
プ回路8の出力(N)によって第1のクロック(A)に
障害が検出されている間、第2のクロック(B)を選択
する選択回路である。
【0027】このような構成において、次に図1に示し
たクロック切替回路の動作について図2を参照して説明
する。
【0028】なお、図2のタイムチャートは、第2のク
ロック(B)よりも第1のクロック(A)の位相が進ん
だ状態から、第1のクロック(A)が切断されてハイレ
ベルに固定されるときの様子を示している。
【0029】図2において、第1のクロック(A)と第
1の遅延回路1の出力信号(C)との排他的論理和をと
った第1の排他的論理和回路2の出力信号(E)は、第
1のクロック(A)の2分の1の周期の信号となる。同
様に、第2のクロック(B)と第2の遅延回路3の出力
信号(D)との排他的論理和をとった第2の排他的論理
和回路4の出力信号(F)は第2のクロック(B)の2
分の1の周期の信号となる。
【0030】これら信号(E)と信号(F)との論理和
をとった信号(G)を否定出力した否定回路6の出力信
号(K)の立ち上がりは、位相が遅れた方のクロック、
すなわち第2のクロック(B)の、立ち上り及び立ち下
がりから位相を90°遅延させたところに一致する。
【0031】また、フリップフロップ回路8は第1のク
ロック(A)の障害の監視結果を示すクロック監視信号
(M)を信号(K)のタイミングでサンプリングしてい
るため、クロック選択信号(N)の立上りは第2のクロ
ック(B)の立ち上り及び立ち下がりから位相が90°
遅延したところに一致する。
【0032】なお、クロック監視回路7の障害監視動作
については後述する。
【0033】ここで、図2に示すように信号(E)及び
信号(F)の論理和を論理和回路5でとっているため
に、第1のクロック(A)が切断されても、信号(K)
がハイレベルまたはローレベルに固定されることがない
ため、クロックの切り替え処理が確実に行われる。
【0034】また、第2のクロック(B)の立ち上り及
び立ち下がりから、位相を90°遅延させたところにク
ロックを切り替えるためのクロック選択信号(N)を同
期させるため、クロック間の微少な位相差による影響
(クロック割れ等)を受けることがない。
【0035】次に、図3及び図4を参照してクロック監
視回路7について説明する。
【0036】図3は図1に示したクロック監視回路の構
成を示すブロック図である。また、図4は図3に示した
クロック監視回路の動作の様子を示すタイムチャートで
ある。
【0037】図3において、71は第1のクロック
(A)の位相を180°遅延させる180°遅延回路、
72は第1のクロック(A)と180°遅延回路71の
出力(W)との排他的論理和をとるEXOR回路であ
る。
【0038】また、74は否定回路6の出力信号(K)
を入力し、所定時間後に信号(S)を出力するカウンタ
回路、75は第1の排他的論理和回路2の出力信号
(E)をダウンカウント用クロックとし、否定回路6の
出力信号(K)をアップカウント用クロックとするUP
/DOWNカウンタ回路、76はUP/DOWNカウン
タ回路75で行った所定のカウント数を知らせるダウン
用カウンタの出力BO及びアップ用カウンタの出力CA
の論理和をとるOR回路、77はカウンタ回路74の出
力信号(S)を所定の時間だけ遅延する遅延回路、78
はOR回路76の出力信号(R)でセットされ、遅延回
路77の出力信号(T)でリセットされる第1のF/F
(フリップフロップ)回路、79は第1のF/F回路7
8の出力信号(U)をカウンタ回路74の出力信号
(S)でサンプリングして出力する第2のF/F(フリ
ップフロップ)回路、73はEXOR回路72の出力信
号(X)と第2のF/F回路79の出力信号(V)の論
理積をとりクロック監視信号(M)を出力するAND回
路である。なお、図3中の’m’はUP/DOWNカウ
ンタ回路75のカウント数を設定するものであり、所定
の値に設定される。
【0039】このような構成において、次に、図4を参
照してクロック監視回路7の動作について説明する。
【0040】なお、図4(a)は、第1のクロック
(A)の位相が第2のクロック(B)の位相よりも進ん
でいる状態から、第1のクロック(A)が切断されロー
レベルに固定される場合を示している。また、図4
(b)は、第1のクロック(A)が切断状態から復旧
し、その位相が第2のクロック(B)よりも遅れて立ち
上がった場合を示している。
【0041】まず、第1のクロック(A)が正常の時
は、アップカウント用クロック(信号(K))及びダウ
ンカウント用クロック(信号(E))がそれぞれ入力さ
れるためUP/DOWNカウンタ回路75が動作せず、
OR回路76の出力信号(R)はローレベル”L”に固
定され、第2のF/F回路79の出力(V)はハイレベ
ル”H”に固定される。
【0042】ここで、第1のクロック(A)が切断され
ると、EXOR回路72の出力(X)がローレベル”
L”になり、クロック監視信号Mがローレベル”L”と
なって1クロック以内にクロックの切替処理が行われる
(図4(a)参照)。
【0043】この時、第1の排他的論理和回路2の出力
信号(E)はローレベル”L”に固定され、UP/DO
WNカウンタ回路75がカウントアップを始めて、所定
時間後にアップカウントの所定のカウント数を知らせる
信号CAが出力される。そして、OR回路76の出力
(R)がハイレベル”H”になり、第1のF/F回路7
8の出力(U)がハイレベル”H”となる。第2のF/
F回路15は、この信号(U)をカウンタ回路74の出
力信号(S)のタイミングでサンプリングし、反転出力
(V)はローレベル”L”となる。
【0044】一方、第1のクロック(A)が切断状態か
ら復旧した場合、1クロック以内に信号(X)がハイレ
ベル”H”となる。
【0045】このとき、遅延回路77の出力信号(T)
によって第1のF/F回路78のリセットが行われる。
しかしながら、出力信号(S)のタイミングによって第
2のF/F回路79でサンプリングが行われるまで第2
のF/F回路79の出力(V)はローレベル”L”に固
定され、クロック監視信号(M)もローレベル”L”で
保持される(図4(b)参照)。
【0046】すなわち、クロック監視信号Mがハイレベ
ル”H”となるためには、第1のクロック(A)が復旧
してから所定時間後になるため、クロックの切替処理は
受信したクロックが安定してから行われる。
【0047】このような構成にすることにより、第1の
クロック(A)が切断された場合は1クロック以内にク
ロックの切替処理が行われようにクロック監視信号
(M)が出力され、第1のクロックが復旧した場合はク
ロックが安定してから切替処理が行われるようにクロッ
ク監視信号(M)が出力される。
【0048】なお、図5に示すようにクロック監視回路
を構成に含めず、代りに不図示の制御手段によって第1
のクロックの切断を監視し、第2のクロックに切り替え
るためのクロック監視信号(M)をフリップフロップ回
路(F/F回路)に入力する構成にしてもよい。この場
合、クロック監視信号(M)を内部で作成するか外部か
ら入力するかが違うだけで他の構成は同様に動作する。
【0049】
【発明の効果】本発明は以上説明したように構成されて
いるため、以下に記載する効果を奏する。
【0050】論理和回路によって第1の受信処理手段の
出力信号及び第2の受信処理手段の出力信号の論理和が
とられるため、第1のクロックが切断されても、クロッ
クを選択する選択回路を動作させるためのクロック監視
回路及びフリップフロップ回路に供給される信号が途切
れることがなく、クロックの切り替え動作が確実に行わ
れる。
【0051】また、位相が遅れた方のクロックの立ち上
り及び立ち下がりから位相が90度遅延したところで、
クロックを選択する選択回路を動作させるためのクロッ
ク監視回路及びフリップフロップ回路が動作するため、
選択回路は第1のクロックと第2のクロックの間に微少
な位相差があっても影響を受けることなくクロックを切
り替えることができる。
【図面の簡単な説明】
【図1】本発明のクロック切替回路の構成を示すブロッ
ク図である。
【図2】図1に示したクロック切替回路の動作の様子を
示すタイムチャートである。
【図3】図1に示したクロック監視回路の構成を示すブ
ロック図である。
【図4】図3に示したクロック監視回路の動作の様子を
示すタイムチャートである。
【図5】本発明のクロック切替回路の他の構成を示すブ
ロック図である。
【図6】従来のクロック切替回路の構成を示すブロック
図である。
【符号の説明】
1 第1の遅延回路 2 第1の排他的論理和回路 3 第2の遅延回路 4 第2の排他的論理和回路 5 論理和回路 6 否定回路 7 クロック監視回路 8 フリップフロップ回路 9 選択回路 71 180°遅延回路 72 EXOR回路 73 AND回路 74 カウンタ回路 75 UP/DOWNカウンタ回路 76 OR回路 77 遅延回路 78 第1のF/F回路 79 第2のF/F回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 使用している第1のクロックから必要に
    応じて予備である第2のクロックに切り替えて出力する
    クロック切替回路において、 前記第1のクロック及び前記第1のクロックの位相を9
    0度遅延させた信号の排他的論理和をとり前記第1のク
    ロックを2倍の周波数にする第1の受信処理手段と、 前記第2のクロック及び前記第2のクロックの位相を9
    0度遅延させた信号の排他的論理和をとり前記第2のク
    ロックを2倍の周波数にする第2の受信処理手段と、 前記第1の受信処理手段の出力信号及び前記第2の受信
    処理手段の出力信号の論理和をとる論理和回路と、 前記論理和回路の出力信号の否定信号を出力する否定回
    路と、 前記第1のクロック、前記第1の受信処理手段の出力信
    号、および前記否定回路の出力信号が入力され、前記第
    1のクロックが切断されているか否かを示すクロック監
    視信号を出力するクロック監視回路と、 前記クロック監視信号を前記否定回路の出力信号でサン
    プリングして保持するフリップフロップ回路と、 前記第1のクロックおよび前記第2のクロックが入力さ
    れ、前記フリップフロップ回路の出力信号にしたがっ
    て、前記第1のクロックが切断されていないときには前
    記第1のクロックを選択して出力し、前記第1のクロッ
    クが切断されている間は前記第2のクロックを選択して
    出力する選択回路と、を有することを特徴とするクロッ
    ク切替回路。
  2. 【請求項2】 請求項1に記載のクロック切替回路にお
    いて、 前記クロック監視回路は、 前記第1のクロック及び前記第1のクロックの位相を1
    80度遅延させた信号の排他的論理和をとる第3の受信
    処理手段と、 前記第1の受信処理手段の出力信号及び前記否定回路の
    出力信号がそれぞれ入力され、所定の時間、前記第1の
    受信処理手段の出力パルスがあるか否かを検出する監視
    手段と、 前記第3の受信処理手段の出力信号および前記監視手段
    の出力信号の論理積をとり、前記第1のクロックが切断
    されているか否かのクロック監視信号を出力する論理積
    回路と、を有することを特徴とするクロック切替回路。
  3. 【請求項3】 使用している第1のクロックから必要に
    応じて予備である第2のクロックに切り替えて出力する
    クロック切替回路において、 前記第1のクロック及び前記第1のクロックの位相を9
    0度遅延させた信号の排他的論理和をとり前記第1のク
    ロックを2倍の周波数にする第1の受信処理手段と、 前記第2のクロック及び前記第2のクロックの位相を9
    0度遅延させた信号の排他的論理和をとり前記第2のク
    ロックを2倍の周波数にする第2の受信処理手段と、 前記第1の受信処理手段の出力信号及び前記第2の受信
    処理手段の出力信号の論理和をとる論理和回路と、 前記論理和回路の出力信号の否定信号を出力する否定回
    路と、 前記第1のクロックの切断を検出し、前記第1のクロッ
    クから前記第2のクロックに切り替えるためのクロック
    監視信号を出力する制御手段と、 前記のクロック監視信号を前記否定回路の出力信号でサ
    ンプリングし、結果を保持するフリップフロップ回路
    と、 前記第1のクロックおよび前記第2のクロックが入力さ
    れ、前記フリップフロップ回路の出力信号にしたがっ
    て、前記第1のクロックが切断されていないときには前
    記第1のクロックを選択して出力し、前記第1のクロッ
    クが切断されている間は前記第2のクロックを選択して
    出力する選択回路と、を有することを特徴とするクロッ
    ク切替回路。
JP8066391A 1996-03-22 1996-03-22 クロック切替回路 Expired - Fee Related JP2874632B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8066391A JP2874632B2 (ja) 1996-03-22 1996-03-22 クロック切替回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8066391A JP2874632B2 (ja) 1996-03-22 1996-03-22 クロック切替回路

Publications (2)

Publication Number Publication Date
JPH09257963A true JPH09257963A (ja) 1997-10-03
JP2874632B2 JP2874632B2 (ja) 1999-03-24

Family

ID=13314483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8066391A Expired - Fee Related JP2874632B2 (ja) 1996-03-22 1996-03-22 クロック切替回路

Country Status (1)

Country Link
JP (1) JP2874632B2 (ja)

Also Published As

Publication number Publication date
JP2874632B2 (ja) 1999-03-24

Similar Documents

Publication Publication Date Title
JPH04113718A (ja) ヒットレス・クロック切替装置
JP2874632B2 (ja) クロック切替回路
JP3930641B2 (ja) 現用系・予備系切替方法および切替装置
JP3229993B2 (ja) フレームパルス切替回路
JP2972576B2 (ja) クロック発生回路
JP3295868B2 (ja) フレームクロック同期回路
JPH05235887A (ja) 無瞬断クロック切替装置
JP2002351572A (ja) クロック系切替回路
JP2571007B2 (ja) バイポーラ信号切換器
JPH11175182A (ja) クロック切替回路
JPH1168529A (ja) クロック切替装置およびクロック切替方法
JPH05297976A (ja) クロック切替回路
KR100256961B1 (ko) 채터링 제거 장치
JPH02224531A (ja) 伝送路切り替え方式
JP2005044239A (ja) クロック切替装置
JPH09298530A (ja) 現用予備方式用送信フレームタイミング同期回路
JPH02272917A (ja) 受信回路切替方式
JPH0451716A (ja) Plo切り替え回路
JPH05136768A (ja) 位相同期監視付きクロツク切替方式
JPH04138728A (ja) 現用・予備切替方式
JPH088891A (ja) 切替制御装置
JPH01264028A (ja) 同期切替方式
JPH05324118A (ja) 自動クロック切り替え方式およびその回路
JPH06232788A (ja) 信号切替器
JPS6160010A (ja) 先発優先回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees