JPH09249851A - 高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法 - Google Patents

高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法

Info

Publication number
JPH09249851A
JPH09249851A JP8732896A JP8732896A JPH09249851A JP H09249851 A JPH09249851 A JP H09249851A JP 8732896 A JP8732896 A JP 8732896A JP 8732896 A JP8732896 A JP 8732896A JP H09249851 A JPH09249851 A JP H09249851A
Authority
JP
Japan
Prior art keywords
film
diisocyanate
polyurea
molecular weight
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8732896A
Other languages
English (en)
Inventor
Masatoshi Sato
昌敏 佐藤
Masayuki Iijima
正行 飯島
Yoshikazu Takahashi
善和 高橋
Yoshiyuki Ukishima
禎之 浮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP8732896A priority Critical patent/JPH09249851A/ja
Publication of JPH09249851A publication Critical patent/JPH09249851A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【課題】簡易な工程で安定した特性を有する高分子薄膜
の形成方法及び層間絶縁膜の形成方法を提供する。 【解決手段】真空中で原料モノマーとしてのジアミンと
ジイソシアナートとを蒸発させ、これらを基体上で蒸着
重合させて低分子量のポリ尿素膜を形成した後、このポ
リ尿素膜に紫外線の照射と熱処理を行い、架橋反応と高
分子量化することによりポリ尿素膜の比誘電率を低下さ
せる。ジアミンとしては、4、4'−ジアミノジフェニルメ
タン(MDA)を用い、ジイソシアナートとして、4、4'−
ジフェニルメタンジイソシアナート(MDI)を用い
る。本発明によれば、層間絶縁膜23の比誘電率を3.
08まで低下させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば、半導体装
置の層間絶縁膜に用いられる高分子薄膜の低比誘電率化
方法に関する。
【0002】
【従来の技術】従来、半導体装置の層間絶縁膜として
は、回転塗布法によるSOG(Spin onGlass)膜やCV
D法(化学蒸着法:Chemical Vapor Deposition)による
SiO2膜が主に用いられている。これらの方法によっ
て形成された層間絶縁膜の比誘電率は約4となるが、最
近はLSIの高集積化の進展により層間絶縁膜の低比誘
電率化が大きな課題とされており、比誘電率が4以下の
層間絶縁膜が要求されるようになっている。
【0003】このような要求に対しては、近年、プラズ
マCVD法によって形成されたSiO2 膜にフッ素を添
加したSiOF膜が提案されており、この膜によれば層
間絶縁膜の比誘電率を3.7〜3.2程度に抑えること
ができる。
【0004】
【発明が解決しようとする課題】しかしながら、かかる
従来技術においては、次のような問題があった。すなわ
ち、上述のプラズマCVD法によるSiOF膜は低比誘
電率化が達成できる反面、膜の形成方法や成膜条件によ
って膜特性が大きく異なったり、膜中のフッ素の脱離や
吸湿性が大きいといった膜の不安定性により誘電率を悪
化させてしまう問題が指摘されており、将来の低比誘電
率材料としての応用は難しい状況にある。
【0005】また、プラズマを発生させるための電源や
気体又は液体状材料の供給、反応ガスを除去するための
設備などが必要となりコスト高となる。
【0006】一方、回転塗布法によるSOG膜は、有機
溶媒を除去するために400℃近傍の温度でベークし脱
水重合反応させて形成することから、水の発生や工程数
が多いなどの課題がある。
【0007】本発明は、このような従来の技術の課題を
解決するためになされたもので、簡易な工程で安定した
特性を有する高分子薄膜の低比誘電率化方法及び層間絶
縁膜の形成方法を提供することを目的とするものであ
る。
【0008】
【課題を解決するための手段】本発明者等は、前記課題
を解決すべく鋭意研究を重ねた結果、蒸着重合によって
形成した低分子量のポリ尿素膜に紫外線を照射して熱処
理することにより、ポリ尿素膜の比誘電率を低下しうる
ことを見い出し、本発明を完成するに至った。
【0009】すなわち、請求項1記載の発明は、真空中
で原料モノマーとしてのジアミンとジイソシアナートと
を蒸発させ、これらを基体上で蒸着重合させて低分子量
のポリ尿素膜を形成した後、このポリ尿素膜に紫外線の
照射と熱処理を行い、架橋反応と高分子量化することに
よりポリ尿素膜の比誘電率を低下させることを特徴とす
る高分子薄膜の低比誘電率化方法である。
【0010】この場合、原料モノマーのジアミンとして
は、4,4′-ジアミノジフェニルエーテル、4,4′-ジアミ
ノ3,3′-ジメチルジフェニルメタン、4,4′-ジアミノジ
フェニルメタン4,4′-ジアミノジフェニルサルファイド
等を用いることができ、もう一方の原料モノマーのジイ
ソシアナートとしては、4,4′-ジイソシアン酸メチレン
ジフェニル、4,4′-ジイソシアン酸3,3′-ジメチルジフ
ェニル等を用いることができる。
【0011】特に、請求項2記載のように、ジアミンと
して、4、4'-ジアミノジフェニルメタン(MDA)を用
い、ジイソシアナートとして、4、4'-ジフェニルメタンジ
イソシアナート(MDI)を用いると効果的である。
【0012】低比誘電率化のため照射する紫外線の波長
としては、i線(365nm)やKrFエキシマレーザ
ー(248nm)、ArFエキシマレーザー(193n
m)等の選択された波長のものを用いることができる。
【0013】また、熱処理の条件は、温度が200℃程
度、時間は30分程度で行う。この場合、処理雰囲気
は、大気又は真空中のどちらでもよい。
【0014】一方、請求項3記載の発明は、真空中で原
料モノマーとしてのジアミンとジイソシアナートとを蒸
発させ、これらを金属配線が形成された半導体基板上で
蒸着重合させて低分子量のポリ尿素膜を形成した後、こ
のポリ尿素膜に紫外線の照射と熱処理を行い、架橋反応
と高分子量化することにより低比誘電率の高分子薄膜を
形成することを特徴とする層間絶縁膜の形成方法であ
る。
【0015】この場合、請求項4記載のように、請求項
3記載の発明において、ジアミンとして、4、4'-ジアミ
ノジフェニルメタン(MDA)を用い、ジイソシアナー
トとして、4、4'-ジフェニルメタンジイソシアナート
(MDI)を用いることも効果的である。
【0016】かかる構成を有する請求項1又は2記載の
発明の場合、真空中で原料モノマーとしてのジアミン
(例えば、4、4'-ジアミノジフェニルメタン)とジイソシ
アナート(例えば、4、4'-ジフェニルメタンジイソシアナ
ート)とを蒸発させ、これらを基体上で蒸着重合させて
低分子量のポリ尿素膜を形成する。このポリ尿素膜はオ
リゴマー状の膜であり、比誘電率は約4である。そし
て、このポリ尿素膜に紫外線の照射と熱処理を行うと、
未反応末端基の反応による高分子量化と同時に尿素結合
部分が架橋反応することで尿素結合部分が変化し、比誘
電率が3前後にまで低下する。
【0017】そして、請求項3又は4記載の発明のよう
に、真空中で原料モノマーとしてのジアミン(例えば、
4、4'-ジアミノジフェニルメタン)とジイソシアナート
(例えば、4、4'-ジフェニルメタンジイソシアナート)と
を蒸発させ、これらを金属配線が形成された半導体基板
上で蒸着重合させて低分子量のポリ尿素膜を形成した
後、このポリ尿素膜に紫外線の照射と熱処理を行い、架
橋反応と高分子量化することによって高分子薄膜を形成
すれば、現在用いられているSOG膜やSiO2 膜より
低い比誘電率(3前後)の層間絶縁膜が得られる。
【0018】このように、本発明によれば、回転塗布法
によるSOG膜のベーク工程は必要とせず、水が発生す
ることもない。さらに、プラズマCVD法によるSiO
F膜のように膜の不安定性による特性の悪化の問題は発
生せず、装置設備も簡単なもので十分である。
【0019】
【発明の実施の形態】以下、本発明の好ましい実施の形
態を図面を参照して詳細に説明する。図1は、本発明を
実施するためのポリ尿素膜形成装置の一例の概略構成を
示すものである。
【0020】図1に示すように、この装置においては、
第1及び第2の処理室1、2が設けられ、これら第1及
び第2の処理室1、2は、ゲートバルブ3を介して連結
されている。なお、第1及び第2の処理室1、2は、図
示しない真空ポンプ等の真空排気系に連結されている。
【0021】第1の処理室1内には、処理すべき基板4
が基板ホルダー5によって保持される。この基板ホルダ
ー5は、第1の処理室1の外部に貫通して配置される搬
送アーム6の先端部に取り付けられている。この搬送ア
ーム6は、搬送モータ7の回転に伴って水平方向に移動
自在となるように構成されている。すなわち、搬送モー
タ7のシャフト8にネジ部が形成される一方、搬送アー
ム6の先端部にもネジ部が形成され、これらの噛み合い
によって搬送アーム6が矢印方向に移動して第2の処理
室2に入り込むように構成される。
【0022】また、第1の処理室1の下方には、エレク
トロンビーム加熱源9が配置される。このエレクトロン
ビーム加熱源9の上部には、蒸発材料10であるアルミ
ニウムが載置される。そして、基板4とエレクトロンビ
ーム加熱源9との間には、シャッター11が設けられ、
このシャッター11の近傍には、基板4上に形成される
薄膜の膜厚を検出するための膜厚モニター12が設けら
れている。
【0023】一方、第2の処理室2の下方には、2種類
のモノマーの蒸発源13A、13Bが配置される。各蒸
発源13A、13Bのハウジング14A、14B内に
は、それぞれ蒸発用容器15A、15Bが設けられる。
そして、各蒸発用容器15A、15Bの内部には、モノ
マーA、Bがそれぞれ注入され、さらに、各蒸発用容器
15A、15Bの近傍には、各モノマーA、Bを加熱す
るためのヒータ16A、16Bが設けられる。また、各
蒸発源13A、13Bの間には、モノマーA、B同士の
蒸気の混合を防止するための仕切板17が配置される。
一方、蒸発源13A、13Bの上方には、シャッター1
8が設けられ、このシャッター18の近傍には、上述の
膜厚モニター12が設けられている。
【0024】この装置を用いて基板4上にポリ尿素膜を
形成する場合には、ゲートバルブ3を開け、モーター7
を回転させて基板4を処理室2に搬送する。そして、シ
ャッター18を閉じた状態で第2の処理室2内の圧力を
所定の値に設定し、膜圧モニター12、12で各原料モ
ノマーA、Bの蒸発量を測定しながらヒーター16A、
16Bによって各原料モノマーA、Bを所定の温度に加
熱する。
【0025】次いで、各原料モノマーA、Bが所定の温
度に達して所要の蒸発量が得られた後に、シャッター1
8を開き、所定の析出速度で基板4上にポリ尿素膜を蒸
着し、堆積させた後にシャッター18を閉じ、基板4上
でポリ尿素の重合反応を起こさせてポリ尿素膜を形成す
る。
【0026】その後、第2の処理室2から基板4を取り
出し、230nm〜500nmの波長の紫外線をポリ尿
素膜の全面に対して所定時間照射するとともに熱処理を
行い、架橋反応と高分子量化することによりポリ尿素膜
の比誘電率を低下させる。この場合、熱処理の条件は、
温度が200℃程度、時間は30分程度で行う。また、
処理雰囲気は、大気又は真空中のどちらでもよい。
【0027】図2(a)〜(e)は、本発明に係るポリ尿素
膜の蒸着重合法により半導体装置の層間絶縁膜を形成す
る工程の一例を示すものである。まず、図2(a)に示す
ように、半導体基板20と、この半導体基板20表面に
形成され、所定の位置に窓開けがされたシリコン熱酸化
膜21と、その上に成膜され、パターニングが施された
第1層目の配線22とを有する例えばSiからなる基板
31を用意する。
【0028】この基板31の表面に、上述の蒸着重合法
によってポリ尿素膜を所望の厚みに全面成膜して層間絶
縁膜23を形成した後、この層間絶縁膜23に紫外線2
4の照射と熱処理を行い(図2(b))、架橋反応と高分子
量化を行う。
【0029】次いで、その層間絶縁膜23の表面に所定
のパターニングが施されたレジスト膜25を形成し(図
2(c))、ドライエッチングを行ってレジスト膜25の
窓開け部分に露出した層間絶縁膜23を除去する(図2
(d))。そして、上述のレジスト膜25を除去した後、
配線薄膜を全面成膜し、パターニングを施して第2層目
の配線26を形成する。すると、層間絶縁膜23が除去
された窓開け部分27で、第1層目の配線22と第2層
目の配線26とが電気的に接続され、その結果、多層配
線を有する半導体装置35を得ることができる(図2
(e))。
【0030】本実施の形態によれば、低比誘電率化した
ポリ尿素膜によって層間絶縁膜23を構成しているの
で、第1層目の配線22と第2層目の配線26との間で
形成されるコンデンサーの容量が小さくなり、半導体装
置35の動作速度を向上させることが可能になる。
【0031】
【実施例】以下、本発明の具体的な実施例を比較例とと
もに説明する。図1に示す装置を用いて基板4上にポリ
尿素膜を形成した。まず、基板ホルダー5に、長さ76
mm×幅26mm×厚み1.0mmの例えばコーニング
#7059からなる基板4を取り付け、処理室1におい
て、蒸発材料1であるアルミニウムを7のエレクトロン
ビーム(E/B)加熱により蒸発させ、膜厚モニター1
2で蒸発速度を制御しながら基板4上に1000オング
ストロームとなるように蒸着して下部電極を形成する。
この場合、ゲートバルブ3は閉じておき、基板4の温度
は20℃に保ち、蒸着中の第1の処理室1内の圧力を3
×1-3 Pa とした。
【0032】次に、ゲートバルブ3を開け、モーター7
を回転させて基板4を処理室2に搬送し、基板4上にポ
リ尿素膜を蒸着する。この場合、ポリ尿素膜を形成する
ための原料モノマーとしては、4、4'-ジアミノジフェニ
ルメタン(MDA)と4、4'-ジフェニルメタンジイソシ
アナート(MDI)を用い、高真空中(3×10-3
a)においてMDAは100.0±0.1℃で、MDI
については70.5±0.1℃の温度で蒸発させ膜厚モ
ニター6により各モノマーの蒸発速度を制御し基板4上
にポリ尿素膜を形成した。なお、本実施例の場合、MD
AとMDIの組成比が化学量論比で1:1となるように
制御した。
【0033】その後、基板4を装置から取り出し、23
0nm〜500nmの波長の紫外線をポリ尿素膜の全面
に対して照射するとともに熱処理を行い、架橋反応と高
分子量化を行った。この場合、紫外線の照射時間は30
分とし、熱処理の温度は200℃とした。
【0034】紫外線の照射と熱処理後、基板4を再度処
理室1内に挿入し、上述の下部電極の場合と同様の条件
でアルミニウムを蒸着して上部電極を形成し、比誘電率
測定用の素子を作成した。この素子についてポリ尿素膜
の比誘電率を測定したところ、3.08であった。この
場合、比誘電率の値は、横河ヒューレットパッカード社
製のマルチ・フリケンシLCRメータ(モデル4275
A)を使用して静電容量Cを測定し、計算によって求め
た。
【0035】一方、比較例として、実施例と同様の方法
によって上部電極及びポリ尿素膜を形成し、紫外線の照
射と熱処理をせずにポリ尿素膜上に下部電極を形成し
て、比誘電率測定用の素子を作成した。この素子につい
て実施例と同様の方法によりポリ尿素膜の比誘電率を測
定したところ、4.0前後であった。
【0036】このように、紫外線を照射したポリ尿素膜
は、照射時間30分で誘電率が3.08と紫外線未照射
及び非熱処理膜の4より低い値となった。このことか
ら、紫外線の照射と熱処理をすることでポリ尿素膜の比
誘電率を低下させることができること明らかになった。
【0037】
【発明の効果】以上述べたように本発明によれば、真空
中で高分子薄膜を形成するため、溶媒を必要とすること
なく基板上に均一な膜が形成でき、また、紫外線の照射
と熱処理によって比誘電率を低くすることができる。し
たがって、本発明を用いて多層配線の層間絶縁膜を形成
すれば、半導体装置の動作速度を向上させることが可能
になる。
【0038】加えて、蒸着重合によるポリ尿素膜は、既
存のレジスト材料の同様にパターンを作成することがで
き、また、段差被覆性も優れていることなどから半導体
装置の層間絶縁膜として最適である。
【0039】一方、本発明によれば、回転塗布法による
SOG膜のベーク工程を必要とせず、しかも水の発生が
ないので、工程の簡素化を図ることができる。さらに、
プラズマCVD法によるSiOF膜の様に膜の不安定性
による特性の悪化や装置の複雑化に起因するコストアッ
プの問題を解消することができる。
【図面の簡単な説明】
【図1】本発明を実施するためのポリ尿素膜形成装置の
一例の概略構成図
【図2】本発明に係るポリ尿素膜の蒸着重合法により半
導体装置の層間絶縁膜を形成する工程の一例を示す工程
【符号の説明】
1…第1の処理室、2…第2の処理室、3…ゲートバル
ブ、4…基板、5…基板ホルダー、12…膜厚モニタ
ー、13A、13B…蒸発源、15A、15B…蒸発用
容器、16A、16B…ヒーター、18…シャッター、
20…半導体基板、21…シリコン熱酸化膜、22…配
線、23…層間絶縁膜、24…紫外線、25…レジスト
膜、26…配線、31…基板、35…半導体装置、A、
B…原料モノマー
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G03F 7/11 H01L 21/95 (72)発明者 浮島 禎之 茨城県つくば市東光台5−9−7 日本真 空技術株式会社筑波超材料研究所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】真空中で原料モノマーとしてのジアミンと
    ジイソシアナートとを蒸発させ、これらを基体上で蒸着
    重合させて低分子量のポリ尿素膜を形成した後、このポ
    リ尿素膜に紫外線の照射と熱処理を行い、架橋反応と高
    分子量化することによりポリ尿素膜の比誘電率を低下さ
    せることを特徴とする高分子薄膜の低比誘電率化方法。
  2. 【請求項2】ジアミンとして、4、4'-ジアミノジフェニル
    メタン(MDA)を用い、ジイソシアナートとして、4、
    4'-ジフェニルメタンジイソシアナート(MDI)を用
    いることを特徴とする請求項1記載の高分子薄膜の低比
    誘電率化方法。
  3. 【請求項3】真空中で原料モノマーとしてのジアミンと
    ジイソシアナートとを蒸発させ、これらを金属配線が形
    成された半導体基板上で蒸着重合させて低分子量のポリ
    尿素膜を形成した後、このポリ尿素膜に紫外線の照射と
    熱処理を行い、架橋反応と高分子量化することにより低
    比誘電率の高分子薄膜を形成することを特徴とする層間
    絶縁膜の形成方法。
  4. 【請求項4】ジアミンとして、4、4'-ジアミノジフェニル
    メタン(MDA)を用い、ジイソシアナートとして、4、
    4'-ジフェニルメタンジイソシアナート(MDI)を用
    いることを特徴とする請求項3記載の層間絶縁膜の形成
    方法。
JP8732896A 1996-03-15 1996-03-15 高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法 Pending JPH09249851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8732896A JPH09249851A (ja) 1996-03-15 1996-03-15 高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8732896A JPH09249851A (ja) 1996-03-15 1996-03-15 高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法

Publications (1)

Publication Number Publication Date
JPH09249851A true JPH09249851A (ja) 1997-09-22

Family

ID=13911814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8732896A Pending JPH09249851A (ja) 1996-03-15 1996-03-15 高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JPH09249851A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007111092A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シートおよび透明バリア性シートの製造方法
WO2007111076A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シートおよび透明バリア性シートの製造方法
JP2009188642A (ja) * 2008-02-05 2009-08-20 Nippon Kinzoku Co Ltd スピーカー用振動板及びその製造方法
JP2015048411A (ja) * 2013-09-02 2015-03-16 三井化学株式会社 蒸着重合材料、ポリウレタンウレア膜、積層体および蒸着重合方法
CN108630530A (zh) * 2017-03-15 2018-10-09 东京毅力科创株式会社 半导体装置的制造方法和真空处理装置
JP2020047701A (ja) * 2018-09-18 2020-03-26 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法および記録媒体

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007111092A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シートおよび透明バリア性シートの製造方法
WO2007111076A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シートおよび透明バリア性シートの製造方法
JP2009188642A (ja) * 2008-02-05 2009-08-20 Nippon Kinzoku Co Ltd スピーカー用振動板及びその製造方法
JP2015048411A (ja) * 2013-09-02 2015-03-16 三井化学株式会社 蒸着重合材料、ポリウレタンウレア膜、積層体および蒸着重合方法
CN108630530A (zh) * 2017-03-15 2018-10-09 东京毅力科创株式会社 半导体装置的制造方法和真空处理装置
CN108630530B (zh) * 2017-03-15 2023-02-28 东京毅力科创株式会社 半导体装置的制造方法和真空处理装置
JP2020047701A (ja) * 2018-09-18 2020-03-26 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法および記録媒体

Similar Documents

Publication Publication Date Title
US5976618A (en) Process for forming silicon dioxide film
EP0731982B1 (en) A method of treating a semiconductor wafer
US5364818A (en) Sog with moisture resistant protective capping layer
JP3418458B2 (ja) 半導体装置の製造方法
US6764718B2 (en) Method for forming thin film from electrically insulating resin composition
US6074962A (en) Method for the formation of silica-based coating film
JPH09249851A (ja) 高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法
JP2000021866A (ja) 半導体製造装置およびポリイミド膜の形成方法
WO1999043025A1 (en) Low dielectric constant films with high glass transition temperatures made by electron beam curing
JP3509781B2 (ja) 半導体装置の製造方法
EP0860462A2 (en) Composition and method for the formation of silica thin films
JP3481395B2 (ja) 層間絶縁膜の形成方法
US6136729A (en) Method for improving semiconductor dielectrics
US7541296B2 (en) Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device
JPH09326388A (ja) 低比誘電率高分子膜の形成方法及び層間絶縁膜の形成方法並びに低比誘電率高分子膜形成装置
JPH09326389A (ja) 耐湿性絶縁膜の形成方法及び層間絶縁膜の形成方法
JP3957811B2 (ja) 低比誘電性高分子膜の形成方法
JP3957812B2 (ja) 低比誘電性高分子膜の形成方法
US6458713B1 (en) Method for manufacturing semiconductor device
US6388309B1 (en) Apparatus and method for manufacturing semiconductors using low dielectric constant materials
JP3494572B2 (ja) 低比誘電性高分子膜の形成方法
JPH11289011A (ja) 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜
JPS6377139A (ja) 絶縁膜の形成方法
JPS63152673A (ja) 耐熱樹脂組成物
Yanazawa et al. LOW TEMPERATURE UV CURING OF ORGANOSILICON POLYMER FOR MULTILAYER METALLIZATION DIELECTRICS IN GaAs LSI

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A02 Decision of refusal

Effective date: 20060314

Free format text: JAPANESE INTERMEDIATE CODE: A02