JP3494572B2 - 低比誘電性高分子膜の形成方法 - Google Patents
低比誘電性高分子膜の形成方法Info
- Publication number
- JP3494572B2 JP3494572B2 JP10027398A JP10027398A JP3494572B2 JP 3494572 B2 JP3494572 B2 JP 3494572B2 JP 10027398 A JP10027398 A JP 10027398A JP 10027398 A JP10027398 A JP 10027398A JP 3494572 B2 JP3494572 B2 JP 3494572B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric constant
- substrate
- processing chamber
- relative dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Organic Insulating Materials (AREA)
- Manufacture Of Macromolecular Shaped Articles (AREA)
- Laminated Bodies (AREA)
- Other Resins Obtained By Reactions Not Involving Carbon-To-Carbon Unsaturated Bonds (AREA)
- Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
- Physical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
置の層間絶縁膜に用いられる低比誘電性高分子膜の形成
方法に関する。 【0002】 【従来の技術】従来、半導体装置の層間絶縁膜として
は、回転塗布法によるSOG(Spin on Glass)膜やCV
D法(化学蒸着法:Chemical Vapor Deposition)によ
るSiO2膜が主に用いられている。これらの方法によ
って形成された層間絶縁膜の比誘電率は約4となるが、
最近はLSIの高集積化の進展により層間絶縁膜の低比
誘電率化が大きな課題とされており、比誘電率が4以下
の層間絶縁膜が要求されるようになっている。 【0003】このような要求に対しては、近年、プラズ
マCVD法によって形成されたSiO2膜にフッ素を添
加したSiOF膜が提案されており、この膜によれば層
間絶縁膜の比誘電率を3.7〜3.2程度に抑えることが
できる。 【0004】また、低比誘電性の層間絶縁膜として、ア
モルファスフッ素カーボン膜も提案されており、この膜
によれば層間絶縁膜の比誘電率を2.7〜2.3程度に抑
えることができる。 【0005】 【発明が解決しようとする課題】しかしながら、かかる
従来技術においては、次のような問題があった。 すな
わち、プラズマCVD法によるSiOF膜は、低比誘電
率化が達成できる反面、膜の形成方法や成膜条件によっ
て膜特性が大きく異なったり、膜中のフッ素の脱離や吸
湿性が大きいといった膜の不安定性により誘電率を悪化
させてしまう問題が指摘されており、将来の低比誘電率
材料としての応用は難しい状況にある。 【0006】また、アモルファスフッ素カーボン膜にお
いても、膜の形成方法や成膜条件によって膜特性が大き
く異なり、低比誘電率化を達成するためには耐熱性を犠
牲にする必要がある。このため、層間絶縁膜作成以外の
プロセスにおいて約400℃で加熱すると膜分解による
ガスが発生しやすく、層間絶縁膜の上に膜を形成した場
合にこれらの膜の間でガスが発生し素子を破壊する要因
になるという指摘がなされている。 【0007】他方、耐熱性と低比誘電率を満足させる材
料として、フッ素化ポリイミドを用いることも提案され
ているが、フッ素化ポリイミドを用いた膜は比誘電率が
2.7程度にまでしか低減されないという問題がある。 【0008】本発明は、このような従来の技術の課題を
解決するためになされたもので、簡易な工程で安定した
特性を有し、特に半導体装置の層間絶縁膜に適用しうる
低比誘電性ポリイミド膜の形成方法を提供することを目
的とする。 【0009】 【課題を解決するための手段】本発明者等は、前記課題
を解決すべく鋭意研究を重ねた結果、蒸着重合によって
形成されるポリイミド膜中にフッ素を含有させてフッ素
の含有量を増加していくとポリイミド膜の比誘電率が低
下することを見い出し、本発明を完成するに至った。 【0010】本発明によれば、蒸着重合によって形成さ
れるポリイミド膜中にフッ素を含有することによって高
分子膜の比誘電率が低下するが、その理由は、次のよう
に推測される。 【0011】すなわち、フッ素(F)は元素の中で電気
陰性度が最大のもので、C−F結合では電子の偏りが小
さくなっている。その結果、フッ素を含有しない場合に
比べて周囲の原子(分子)との相互作用が小さくなるた
め、全体として膜中の電子の偏り(分極率)が小さくな
り、比誘電率が低下する。また、フッ素は水素(H)や
炭素(C)に比べて電子半径が大きく、フッ素が入り込
むことにより分子間の距離が拡がり、自由体積が大きく
なるため、比誘電率が低下する。特に、蒸着重合法は、
溶液法に比べて自由体積がより大きくなりやすいため、
溶液法に比べて比誘電率を小さくすることが可能にな
る。 【0012】そして、例えば図1に示すように、ポリイ
ミド膜中におけるフッ素の含有量を増加させると、蒸着
重合が可能な範囲においてポリイミド膜の比誘電率が低
下する。したがって、ポリイミド膜中におけるフッ素の
含有量を調整することにより、ポリイミド膜の比誘電率
を所望の値に制御することが可能になる。 【0013】本発明の場合、ポリイミド膜中のフッ素の
含有量は、25重量%以上であることが好ましく、さら
に好ましくは50重量%以上である。 【0014】本発明によれば、ポリイミド膜中における
フッ素の含有量を25重量%以上とした場合には比誘電
率を2.7以下にすることができ、さらに、ポリイミド
膜中におけるフッ素の含有量を50重量%以上とした場
合には比誘電率を2.3以下にすることができる。 【0015】なお、本発明におけるポリイミド膜中のフ
ッ素の含有量(比)は、蒸着重合されるポリイミドの分
子式から計算によって求めたものである。 【0016】この場合、原料モノマーとしては、フッ素
を含む置換基を有しないモノマーが含まれていてもよ
い。ただし、フッ素を含む置換基を有するモノマーのみ
を用いれば、ポリイミド膜中のフッ素の含有量が大きく
なり、ポリイミド膜の比誘電率をより小さくすることが
できる。 【0017】ポリイミドの原料モノマーとしては、種々
のものを用いることができるが、ジアミンモノマーとし
て、2,5-ジアミノトリデカンフルオロ-n-ヘキシルベン
ゼン(13FPD)、5-(パーフルオロノネニルオキシ)-
1,3-ジアミノベンゼン(17FMPD)等を用いることが
できる。 【0018】 【化3】 【0019】 【化4】 【0020】これらのうちでも、ジアミンモノマーとし
ては、17FMPDが、モノマーの反応性が比較的高
く、欠陥のない膜が容易に作成できる点から好適に用い
ることができる。 【0021】なお、本発明においては、圧力が10-3P
a程度の真空中で蒸着重合を行うことが好ましい。 【0022】また、本発明においては、基体上に蒸着膜
を形成した後に、加熱処理を行うことが好ましい。すな
わち、加熱処理を行うことによって、重合反応が完了す
るため、その耐熱性が向上する。 【0023】この場合、加熱処理の温度は400℃程度
とし、その時間は60分程度とすることが好ましい。処
理雰囲気は、大気、不活性ガス又は真空中のどちらでも
よいが、膜の表面を水や酸素と反応させないためには、
真空中が最も効果的である。 【0024】なお、半導体装置を作成する際には、上記
加熱処理工程において、半導体装置の製造プロセスの最
高温度以上に加熱すれば、その後のプロセスにおける高
分子成分の分解を防ぐことができる。 【0025】 【発明の実施の形態】以下、本発明の好ましい実施の形
態を図面を参照して詳細に説明する。 図2は、本発明
を実施するための成膜装置の一例の概略構成を示すもの
である。図2に示すように、この成膜装置1は、マルチ
チャンバー方式の枚葉式の装置であり、図示しない搬送
ロボットが組み込まれているコア室2の周囲に、Siウ
ェハー等の基板8の出し入れを行うためのL/UL(ロ
ード/アンロード)室3と、蒸着重合を行うための第1
の処理室4と、加熱処理を行うための第2の処理室5
と、アルミニウム等のスパッタリングを行うための第3
の処理室6とが配置され、これらはすべて図示しないゲ
ートバルブを介して連結されている。 【0026】また、これらコア室2、L/UL室3、第
1〜第3の処理室4〜6は、図示しない真空ポンプ等の
真空排気系に連結されている。さらに、基板8は、コア
室2内に配置されるロボットによってL/UL室3から
第1〜第3の処理室4〜6へと自由に搬送できるように
なっている。 【0027】図3は、図2に示す成膜装置1の第1の処
理室4の概略構成を示すものである。図3に示すよう
に、第1の処理室4の上方には、2種類の原料モノマー
A、Bの蒸発源40A、40Bが導入管41A、41B
を介して接続されている。各蒸発源40A、40Bのハ
ウジング42A、42Bには、それぞれ蒸発用容器43
A、43Bが設けられる。そして、蒸発用容器43A、
43Bの内部には、ポリイミド膜を形成するための原料
モノマーA、Bがそれぞれ注入されている。 【0028】この場合、原料モノマーA、Bとしては、
例えば、ジアミンモノマーとして、2,5-ジアミノトリデ
カンフルオロ-n-ヘキシルベンゼン(13FPD)や5-
(パーフルオロノネニルオキシ)-1,3-ジアミノベンゼン
(17FMPD)等と、酸成分モノマーとして、2,2′-ビ
ス(3,4-ジカルボキシフェニル)ヘキサフルオロプロパン
二無水物(6FDA)、1,4-ジフルオロ-2,3,5,6-ベンゼ
ンテトラカルボン酸二無水物(P2FDA)等が用いられ
る。さらに、各蒸発用容器43A、43Bの近傍には、
各原料モノマーA、Bを加熱するためのヒーター44
A、44Bが設けられる。 【0029】一方、各導入管41A、41Bの周囲には
ヒーター49が巻き付けられ、これによって原料モノマ
ーA、Bの温度を制御できるように構成されている。ま
た、各導入管41A、41Bの途中には、各原料モノマ
ーA、Bの供給量を調整するためのバルブ45A、45
Bが設けられ、これらを開閉することにより、蒸着重合
膜の形成時に膜厚を制御できるようになっている。 【0030】図3に示すように、基板8は、第1の処理
室4内の下部の基板8を加熱するためのホットプレート
46上に支持される。そして、第1の処理室4の上部に
は、下方に向って広がるように形成された混合槽47が
設けられている。この混合槽47の内壁には、原料モノ
マーA、Bの蒸気を加熱するためのヒーター48が設け
られている。 【0031】図4(a)は、図2の成膜装置1の第2の
処理室5の概略構成を示すものである。 図4(a)に
示すように、第2の処理室5内には、基板8を加熱する
ためのホットプレート50が設けられている。このホッ
トプレート50は、基板8の温度を半導体装置の製造時
の温度より広い範囲(20〜500℃)に制御可能で、
かつ、加熱の際の昇温速度を調整可能できるように構成
されている。 【0032】図4(b)は、図2の成膜装置1の第3の
処理室6の概略構成を示すものである。 図4(b)に
示すように、第3の処理室6には、直流二極式のスパッ
タリング装置が設けられる。すなわち、第3の処理室6
の上部に、直流電源60に接続された電極61が配設さ
れ、この電極61にスパッタリングターゲット62とし
て例えばアルミニウムターゲットが保持されている。そ
して、処理すべき基板8は、第3の処理室6の下部にお
いてホットプレート63によって支持されている。ま
た、この第3の処理室6内には、導入管64を介して例
えばアルゴン(Ar)ガス等の不活性ガスが導入される
ようになっている。 【0033】本実施の形態において絶縁膜を形成するに
は、まず、上記成膜装置1において、基板8をL/UL
室3から第1の処理室4内に搬送し、各バルブ45A、
45Bを開いて原料モノマーA、Bを第1の処理室4内
に導入し、蒸着重合によって基板8上にポリアミド酸膜
を形成する。 【0034】この場合、まず、各バルブ45A、45B
を閉じた状態で第1の処理室4内の圧力を3×10-3P
a程度の高真空に設定し、ヒーター44A、44Bによ
って各原料モノマーA、Bを所定の温度に加熱する。 【0035】そして、各原料モノマーA、Bが所定の温
度に達して所要の蒸発量が得られた後に、各バルブ45
A、45Bを開き、所定の蒸発速度で各原料モノマー
A、Bを上方から基板8上に蒸着、堆積させ、ポリアミ
ド酸膜を形成した後に各バルブ45A、45Bを閉じ
る。この場合、原料モノマーA、Bの蒸発速度は、化学
量論比で1:1となるように制御する。また、ホットプ
レート46によって基板8の温度を所定の温度に制御す
る。 【0036】その後、第2の処理室5において、基板8
上のポリアミド酸膜に対し、ホットプレート50を用い
て所定の加熱処理を行う。この場合、加熱条件は、昇温
速度5℃/minで400℃程度まで加熱し、その状態
を60分間程度保持するようにする。また、この加熱処
理は例えば真空中で行う。 【0037】なお、必要に応じ、第3の処理室6に基板
8を搬送し、スパッタリングによって基板8上にアルミ
ニウム電極を形成することもできる。 【0038】以上述べたように本実施の形態によれば、
安定した特性を有する低比誘電率のポリイミド膜を簡易
な工程で得ることができる。 【0039】図5(a)〜(f)は、本発明を用いて半導体
装置の層間絶縁膜を形成する工程の一例を示すものであ
る。まず、図5(a)に示すように、例えばシリコン(S
i)からなる半導体基板21と、この半導体基板21の
表面に形成され所定の位置に窓開けがされたシリコン熱
酸化膜22と、その上に成膜されパターニングが施され
た第1層目の配線(金属配線層)23とを有する基板3
1を用意する。 【0040】この基板31を所定の温度に加熱しつつ、
上述した蒸着重合法により、基板31の表面にポリアミ
ド酸膜24aを所望の厚みに全面成膜する(図5(b))。 【0041】さらに、上述の条件で加熱処理(イミド化
処理)を行い、耐熱性の高いポリイミドからなる層間絶
縁膜24を形成する(図5(c))。 【0042】次いで、その層間絶縁膜24の表面に対
し、レジストプロセスにより所定のパターニングが施さ
れたレジスト膜25を形成し(図5(d))、ドライエッチ
ングを行うことにより、レジスト膜25の窓開け部分に
露出した層間絶縁膜24を除去する(図5(e))。そし
て、上述のレジスト膜25を除去した後、配線薄膜を全
面成膜し、パターニングを施して第2層目の配線(金属
配線層)26を形成する。 【0043】これにより、層間絶縁膜24が除去された
窓開け部分27において第1層目の配線23と第2層目
の配線26とが電気的に接続され、その結果、多層配線
を有する半導体装置35を得ることができる(図5
(f))。 【0044】本実施の形態によれば、低比誘電率化した
ポリイミド膜によって層間絶縁膜24を構成しているの
で、第1層目の配線23と第2層目の配線26との間で
形成されるコンデンサーの容量が非常に小さくなり、半
導体装置35の動作速度を大幅に向上させることができ
る。 【0045】また、本実施の形態によれば、安定した特
性を有する半導体装置35を真空中のプロセスのみによ
る簡易な工程で得ることができる。 【0046】なお、本発明は上述の実施の形態に限られ
ることなく、種々の変更を行うことができる。 例え
ば、蒸着重合によって形成されたポリイミド膜に対して
紫外線を照射することもできる。これによりポリイミド
膜の耐熱性をさらに向上させることが可能になる。 【0047】さらに、本発明は半導体装置の層間絶縁膜
のみならず、種々の絶縁膜に適用することができる。た
だし、本発明は半導体装置の層間絶縁膜に適用した場合
により効果的となるものである。 【0048】 【実施例】以下、本発明の具体的な実施例を比較例とと
もに説明する。 〔実施例1〕 図2〜図4(a)(b)に示す成膜装置1を用いて基板
8上に比誘電率測定用の素子を作成した。 【0049】まず、6インチサイズで導電率が0.02
(Ω・cm)のシリコン(Si)からなる基板8を第1の
処理室4内に搬入してホットプレート46上に載置し、
蒸着重合によって基板8上にポリアミド酸膜を形成す
る。 【0050】ここで、原料モノマーA、Bとしては、1
7FMPDと6FDAを用い、高真空中(3×10-3P
a)において17FMPDは65.0+0.1℃、6F
DAについては165.0+0.1℃の温度で同時に蒸発
させ、各原料モノマーA、Bの蒸発速度を制御した。こ
の場合、17FMPDと6FDAの組成比は、膜中での
化学量論比で1:1となるように制御した。 【0051】このようにしてポリアミド酸膜を作成した
後、コア室2を介して基板8を第2の処理室5内に搬入
し、ポリアミド酸膜に対して所定の加熱処理(イミド化
処理)を行った。 【0052】この場合、加熱処理の条件は、昇温速度5
℃/minで400℃まで加熱し、温度400℃で60
分間保持した。この時点におけるポリイミド膜の厚みは
500nmであった。また、本実施例におけるポリイミ
ド膜中のフッ素の含有量は、46重量%であった。 【0053】このような加熱処理を行った後、コア室2
を介して基板8を第3の処理室6内に搬入し、アルミニ
ウムをスパッタリングして厚み200nmの電極を形成
し、比誘電率測定用の素子を作成した。この場合、基板
8の温度を300℃に保ち、スパッタリング中の第3の
処理室6内の圧力は1×10-1Paとした。 【0054】この素子について周波数1MHzにおける
比誘電率を測定したところ、2.49であった。この場
合、比誘電率の値は、横河ヒューレットパッカード社製
のマルチ・フリケンシLCRメータ(モデル4275
A)を使用して静電容量を測定し、計算によって求め
た。 【0055】〔実施例2〕 ポリイミド膜を形成するための原料モノマーA、Bとし
て、17FMPDとP2FDAを用い、17FMPDは
65.0+0.1℃、P2FDAについては120.0+
0.1℃の温度で同時に蒸発させてポリアミド酸膜を形
成し、その他は実施例1と同一の条件で比誘電率測定用
の素子を作成した。本実施例の場合、ポリイミド膜中の
フッ素の含有量は、43重量%であった。この素子につ
いて実施例1と同様の方法により比誘電率を測定したと
ころ、2.32であった。 【0056】〔実施例3〕 ポリイミド膜を形成するための原料モノマーA、Bとし
て、TFDBとピロメリト酸二無水物(PMDA)を用
い、TFDBは111+0.1℃、PMDAについては
123.0+0.1℃の温度で同時に蒸発させてポリアミ
ド酸膜を形成し、その他は実施例1と同一の条件で比誘
電率測定用の素子を作成した。本実施例の場合、ポリイ
ミド膜中のフッ素の含有量は、23重量%であった。こ
の素子について実施例1と同様の方法により比誘電率を
測定したところ、2.9であった。 【0057】〔比較例〕 上述した実施例と同様の方法によって下部電極を形成し
た後、原料モノマーA、Bとして、4,4′-ジアミノジフ
ェニルエーテル(ODA)と、ピロメリト酸二無水物(P
MDA)を用い、その他は実施例と同一の条件でフッ素
を含有しないポリイミド膜を形成し、更にこのポリイミ
ド膜上に電極を形成して比誘電率測定用の素子を作成し
た。この素子について実施例と同様の方法によりポリイ
ミド膜の比誘電率を測定したところ、3.23であっ
た。 【0058】図1に示す実施例1〜3及び比較例から明
らかなように、本発明によれば、蒸着重合によって形成
されるポリイミド膜中にフッ素を所定量含有させること
により、ポリイミド膜の比誘電率を所望の低い値にする
ことができた。 【0059】 【発明の効果】以上述べたように本発明によれば、安定
した特性を有する所望の低比誘電率のポリイミド膜を簡
易な工程で得ることができる。そして、本発明によって
多層配線の半導体装置の層間絶縁膜を形成すれば、動作
速度が大きく、かつ、安定した特性を有する半導体装置
を得ることができる。
高分子膜の比誘電率との関係を示すグラフ 【図2】本発明を実施するための成膜装置の一例の概略
構成図 【図3】図2の成膜装置における第1の処理室の概略構
成図 【図4】(a):図2の成膜装置における第2の処理室の
概略構成図 (b):図2の成膜装置における第3の処理室の概略構成
図 【図5】(a)〜(f):本発明を用いて半導体装置の層間
絶縁膜を形成する工程の一例を示す工程図 【符号の説明】 1…成膜装置 2…コア室 3…L/UL室 4…第1
の処理室 5…第2の処理室 6…第3の処理室 8…
基板(基体) 21…半導体基板 22…シリコン熱酸
化膜 23…第1層目の配線 24…層間絶縁膜 24
a…ポリアミド酸膜 25…レジスト膜 26…第2層
目の配線 31…基板 35…半導体装置A、B…原料
モノマー 40A、40B…蒸発源 41A、41B…
導入管 45A、45B…バルブ 47…混合槽 4
8、49…ヒーター 50…ホットプレート
Claims (1)
- (57)【特許請求の範囲】 【請求項1】真空中で原料モノマーを蒸発させ、これら
を基体上で蒸着重合させてポリイミド膜を形成する際
に、上記原料モノマーとして、下記構造式 【化1】 【化2】 で表されるいずれかのジアミンモノマーを用いることを
特徴とする低比誘電性高分子膜の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10027398A JP3494572B2 (ja) | 1998-03-27 | 1998-03-27 | 低比誘電性高分子膜の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10027398A JP3494572B2 (ja) | 1998-03-27 | 1998-03-27 | 低比誘電性高分子膜の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11283974A JPH11283974A (ja) | 1999-10-15 |
JP3494572B2 true JP3494572B2 (ja) | 2004-02-09 |
Family
ID=14269608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10027398A Expired - Fee Related JP3494572B2 (ja) | 1998-03-27 | 1998-03-27 | 低比誘電性高分子膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3494572B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4934972B2 (ja) * | 2004-03-19 | 2012-05-23 | 三菱化学株式会社 | 電界効果トランジスタ |
JP2012195383A (ja) * | 2011-03-15 | 2012-10-11 | Ulvac Japan Ltd | バリヤー膜の形成方法及びicチップパッケージ |
-
1998
- 1998-03-27 JP JP10027398A patent/JP3494572B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11283974A (ja) | 1999-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5098865A (en) | High step coverage silicon oxide thin films | |
US6919270B2 (en) | Method of manufacturing silicon carbide film | |
WO2000077275A1 (en) | Method of processing films prior to chemical vapor deposition using electron beam processing | |
JP4112702B2 (ja) | 成膜装置 | |
JP4283910B2 (ja) | 半導体製造装置およびポリイミド膜の形成方法 | |
JPH01199678A (ja) | 高純度SiO↓2薄膜の形成方法 | |
JP3153190B2 (ja) | 高分子膜の製造装置とこの装置を用いた成膜方法 | |
JPH11172418A (ja) | 成膜装置 | |
JPH10289902A (ja) | 成膜装置 | |
JP3494572B2 (ja) | 低比誘電性高分子膜の形成方法 | |
US8088686B2 (en) | Method of remedying deterioration of insulating film | |
JP4076245B2 (ja) | 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜 | |
JP3897908B2 (ja) | 低比誘電性絶縁膜の形成方法、層間絶縁膜及び半導体装置 | |
JP3509781B2 (ja) | 半導体装置の製造方法 | |
JP3485425B2 (ja) | 低誘電率絶縁膜の形成方法及びこの膜を用いた半導体装置 | |
JP3384487B2 (ja) | 絶縁膜の形成方法および多層配線 | |
JPH09326388A (ja) | 低比誘電率高分子膜の形成方法及び層間絶縁膜の形成方法並びに低比誘電率高分子膜形成装置 | |
JPH11106506A (ja) | 低比誘電性高分子膜及びその形成方法並びに層間絶縁膜 | |
JP3675958B2 (ja) | 耐湿性絶縁膜の形成方法及び層間絶縁膜の形成方法 | |
JPH11111712A (ja) | 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置 | |
JP3197008B2 (ja) | 半導体基板上のシリコン重合体絶縁膜及びその膜を形成する方法 | |
JP3957811B2 (ja) | 低比誘電性高分子膜の形成方法 | |
JP2000021868A (ja) | 半導体製造装置およびポリイミド膜の形成方法 | |
US6197706B1 (en) | Low temperature method to form low k dielectric | |
JPH09249851A (ja) | 高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |