JPH09246324A - 電子部品及びそのバンプ形成方法 - Google Patents

電子部品及びそのバンプ形成方法

Info

Publication number
JPH09246324A
JPH09246324A JP8051315A JP5131596A JPH09246324A JP H09246324 A JPH09246324 A JP H09246324A JP 8051315 A JP8051315 A JP 8051315A JP 5131596 A JP5131596 A JP 5131596A JP H09246324 A JPH09246324 A JP H09246324A
Authority
JP
Japan
Prior art keywords
electronic component
bump
hole
hole mask
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8051315A
Other languages
English (en)
Inventor
Tomohiko Murase
友彦 村瀬
Takamichi Suzuki
高道 鈴木
Toshiyuki Goto
俊行 後藤
Shinichi Wai
伸一 和井
Kaoru Katayama
薫 片山
Isamu Takaoka
勇 高岡
Kosuke Inoue
康介 井上
Hitoshi Odajima
均 小田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8051315A priority Critical patent/JPH09246324A/ja
Publication of JPH09246324A publication Critical patent/JPH09246324A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】高い接続信頼性を持つ電子部品を低コストに提
供する。 【解決手段】電子部品のバンプに平坦部を形成し,バン
プが加熱溶融球体化したときのバンプ頂点位置より,こ
の平坦部位置が低くなるように平坦部位置を制御し、電
子部品や回路基板に反りがある場合でも確実にバンプの
接続を得ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は,回路基板に搭載,
接続される例えばフリップチップタイプの電子部品と,
電子部品と回路基板の接続に用いるバンプ,例えばはん
だバンプの形成方法に関するものである。
【0002】
【従来の技術】図2に示す通り,従来の電子部品1は端
子電極2上のバンプ3が,バンプ形成時の加熱溶融球体
化した状態そのまま,すなわちバンプ表面がバンプ球形
部10となっていた。この電子部品を回路基板に搭載接
続する工程を図3に示す。図3(a)で,電子部品1の
バンプ3のバンプ球形部10にフラックス7を付着させ
る。その後,図3(b)で,バンプ3と回路基板5上の
接続電極6とが相対するように位置決め,搭載し,フラ
ックス7で仮止めを行う。その後,図3(c)で,リフ
ロー炉106で加熱することにより,接続電極6と端子
電極2は接合バンプ9に接合され,その結果,電子部品
1と回路基板5は電気的に接続される。
【0003】バンプ,特にはんだバンプの形成方法とし
ては従来,特開平5-129374号公報に示されるような,は
んだボールを用いたバンプ形成方法が知られている。こ
れは,電子部品のバンプ形成される端子電極と相対する
位置に吸着孔を持つ吸着治具にはんだボールを整列吸着
させ,このはんだボールをフラック等を介して端子電極
位置に転写,仮止めをし,その状態ではんだボールを加
熱溶融しバンプを形成するものである。
【0004】また,はんだペーストを用いた,従来のバ
ンプ形成方法としては,"日立テクノエンジニアリング
ファインピッチSMT実装技術セミナー資料”Dec/5-
6/1995のp6-6からp6ー11に示されるような,スクリーン
マスク印刷により端子電極上にペーストを転写し,この
ペーストを加熱溶融することによりバンプを形成する方
法や,(社)溶接学会主催の1st Symposium on "Microj
oining and AssemblyTechnology in Electronics"Feb/9
-10/1995,Tokyoの予稿集P187-192に示されるような,電
子部品上にマスクを置き,そのマスクに印刷によりはん
だペーストを充填し,マスク置いた状態のままはんだペ
ーストを加熱溶融しバンプを形成する方法や,特開平7-
245309号公報に示されるような端子電極と相対する位置
に凹部を持つ基材の凹部にはんだペーストを充填し,そ
の上に電子部品を搭載し加熱溶融する方法が知られてい
る。
【0005】
【発明が解決しようとする課題】図2のバンプ3の頂点
がバンプ球形部10である電子部品1を回路基板に搭載
する場合,図3(b)のようにバンプ球形部10と接続
電極6との接点は点接触となるため,搬送中の機械的振
動等でバンプ球形部10と接続電極6に位置ズレが発生
し,電子部品と回路基板の加熱溶融接合時にバンプの未
接続が発生するという問題があった。
【0006】また,反りのある電子部品や回路基板の場
合,図3(c)に示すように電子部品1と回路基板5の
加熱溶融接合後の接合間隔30に電子部品1,回路基板
5に反りがない場合より反りの分だけ接合間隔30が大
きい部分が発生してしまう。このため,接合間隔30の
最大値より電子部品1のバンプの高さの最小値が小さい
場合,未接続バンプ8が発生してしまう問題があった。
この対策のため,電子部品や回路基板の反り防止や,は
んだ供給量を高精度化しバンプの高さばらつきを低減さ
せるための技術開発や装置開発に多大な投資が必要であ
った。また,端子電極径,バンプの大きさを設計する際
にも,反りのために設計マージンを割かなければならな
くなり,設計の自由度が低下するという問題があったま
た上記従来のはんだボールを用いたバンプ形成方法にお
いては,はんだボールの製造コストが高いという問題が
あった。また,バンプ数が多くなった場合や,はんだボ
ール径やピッチが小さくなった場合に,はんだボール整
列吸着ミスや電子回路への転写ミスが多発し,吸着や転
写の再試行が必要となるため,生産タクトが増大,歩留
まりが低下するという問題があった。
【0007】また,スクリーンマスク印刷により端子電
極上にはんだペーストを転写し,このはんだペーストを
加熱溶融することによりバンプを形成する方法では,端
子電極上にはんだペーストを転写する際,スクリーンマ
スクにはんだペーストが部分的に残ってしまい,このた
め転写されたはんだペースト量がばらつき,加熱溶融後
のバンプの大きさがばらつくという問題があった。ま
た,加熱溶融時に隣接したはんだペースト同士が流れ出
して接触し,バンプ間にブリッジが発生したり,大バン
プ,小バンプが発生したりする問題があった。
【0008】また,電子部品上にマスクを置き,そこに
印刷によりはんだペーストを充填し,マスクを置いた状
態のままはんだペーストを加熱溶融しバンプを形成する
方法では,電子部品1個ずつバンプ形成をすることにな
り大量生産が困難であった。また,電子部品上の配線等
の凹凸によりマスクのはんだ充填量がばらついたり,は
んだペーストのにじみが発生するという問題もあった。
【0009】端子電極と相対する位置に凹部を持つ基材
の凹部にはんだペーストを充填し,その上に電子部品を
搭載し加熱溶融する方法では,基材の凹部を形成するた
めに一般にエッチングを用いるが,凹部の深さ精度を出
すのが困難であり,また基材材質もエッチングが可能な
ものに限定されてしまう。凹部を機械加工で行う場合で
も,深さ精度を出すのが困難で,また凹部1カ所ずつの
加工となると基材の製作コストが高くなるという問題も
あった。更に,はんだペーストを加熱溶融後,凹部内に
できたバンプがフラックス残渣で基材に固定され,また
凹部のフラックス残渣の洗浄が困難なため,基材と電子
部品の分離が困難となり,無理に分離するとバンプに傷
がついたりバンプの脱落が発生するという問題があっ
た。
【0010】本発明の目的は,複数のバンプを持つ電子
部品において,回路基板との接続時に未接続を防ぎ,接
続信頼性及び製品歩留まりを向上させ,また,電子部品
の設計自由度を高め,より安価で高機能な電子部品を提
供することにある。
【0011】更に,本発明の他の目的は、複数のバンプ
を持つ電子部品の製造方法において,低価格で簡便な方
法で,バンプの大きさ精度が良く,信頼性及び歩留まり
向上することが可能なバンプ形成方法を提供することに
ある。
【0012】
【課題を解決するための手段】上記課題を解決するため
に本発明の電子部品表面の端子電極にバンプを形成した
電子部品は,バンプの電子部品が実装される回路基板側
の部位が平坦でかつ,電子部品のバンプ形成面を上向き
とした場合のバンプを加熱球体化したときのバンプ頂点
位置が,最も電子部品から突出したバンプの平坦部位置
より同じ,あるいは高くするものである。
【0013】また,バンプの電子部品が実装される回路
基板側の部位が平坦でかつ,該平坦部が同一平面内とな
るように平坦部位置を制御し,前記バンプを加熱球体化
したときのバンプ頂点位置を,バンプの平坦部位置より
高くするものである。
【0014】また,バンプの加熱球体化したときのバン
プ頂点位置と,バンプの平坦部位置との差分を,電子部
品が実装される回路基板の電子部品搭載領域の最大のそ
りの大きさより大きくするものである。
【0015】また,前記バンプの体積をすべて等しくす
るものである。
【0016】更に,上記課題を解決するために本発明の
電子部品表面の端子電極上にバンプを形成した電子部品
のバンプ形成方法は,電子部品表面の端子電極に対応し
た位置に貫通穴を持つ貫通穴マスクを一枚以上重ねて平
板表面に固定し,前記貫通穴に金属ペーストまたは導電
性ペーストを充填し,端子電極と貫通穴が相対するよう
に位置決め搭載し,前記ペーストを加熱溶融して前記端
子電極に転写し,貫通穴マスクと平板を取り除くことに
よりバンプを形成するものである。
【0017】また,前記バンプ形成方法において,金属
ペースト内の金属あるいは導電性ペースト内の導電性物
質の融点より低くかつ,ペースト加熱溶融後の残渣の硬
化温度より高い温度に,電子部品,平板,貫通穴マスク
の少なくとも1つ以上を加熱し,その状態で電子部品か
ら貫通穴マスクと平板を取り除くことによりバンプを形
成するものである。
【0018】更に,前記のバンプ形成方法において,ペ
ーストを加熱溶融して端子電極に転写する際に,貫通穴
マスクと電子部品との間に隙間を設け,その隙間と貫通
穴マスクの厚みの合計が,ペーストが加熱溶融球体化し
たときの平板からの高さよりも小さくし,更にペースト
が電子部品の端子電極に加熱溶融転写され球体化したと
きの電子部品からの高さより大きくすることによりバン
プを形成するものである。
【0019】更に,前記のバンプ形成方法において端子
電極と貫通穴が相対するように位置決めする前に,重ね
た複数の貫通穴マスクの表面の貫通穴マスクをはがすこ
とによりバンプを形成するものである。
【0020】更に,貫通穴マスクの穴形状が正方形ある
いは長方形あるいは多角形であるものである。
【0021】更に,貫通穴マスクの厚みが,ペーストが
加熱溶融球体化したときの平板からの高さよりも小さい
ものである。
【0022】更に,貫通穴マスクの厚みが,ペーストが
加熱溶融球体化したときの平板からの高さよりも小さ
く,電子部品の端子電極に加熱溶融転写され球体化した
ときのバンプ高さより大きいものである。
【0023】更に,前記貫通穴マスクに可撓性をもたせ
た,例えばポリイミド材料で作成するものである。
【0024】更に,前記平板を可撓性をもつ材料で作成
するものである。
【0025】更に,前記のバンプ形成方法において,ペ
ーストを加熱溶融して端子電極に転写する前に,電子部
品の上に重りを乗せることによりバンプを形成するもの
である。
【0026】更に,上記のバンプ形成方法において電子
部品の上に重りを乗せる前に,電子部品と貫通穴マスク
をペーストの溶剤の沸点以下の温度で加熱後冷却するこ
とによりバンプを形成するものである。
【0027】上記手段による電子部品によれば,バンプ
の回路基板側の部位を平坦にすることにより,回路基板
上に電子部品を搭載した際の接触を面で行え,接触面積
を増加させることができる。更にこのバンプの平坦面を
同一平面内となるように平坦部位置を制御することによ
り更に接触面積を増加させることができ,これにより搭
載後の位置ズレを防止することができ,接続信頼性及び
歩留まりを向上させることができる。
【0028】また,平坦部を持つバンプを加熱球体化し
たときのバンプ頂点位置が,最も電子部品から突出した
バンプの平坦部位置と同じあるいはより高くすることに
より,電子部品が反っている場合でもバンプ加熱溶融時
に全てのバンプが回路基板の接続電極に接触するため,
バンプの未接続を防ぐことができ,接続信頼性及び製品
歩留まりを向上させることができる。更に,平坦面を持
つバンプを加熱球体化したときのバンプ頂点位置が,バ
ンプの平坦部位置より高く,その差分が電子部品が実装
される回路基板の電子部品搭載領域の最大の反りの大き
さより大きくすることにより,回路基板が反っていた場
合でもバンプ加熱溶融時に全てのバンプが回路基板に接
触するため,バンプの未接続を防ぐことができ,さらな
る接続信頼性及び製品歩留まりを向上させることができ
る。またこれにより,電子部品の反り,回路基板の反り
を電子部品設計時に無視できるため,電子部品の端子電
極径やバンプの大きさを,電気的性能向上等の仕様に合
わせて自由に設計できるため高機能化が実現でき,また
設計マージンが大きくなるため,他の電子部品との共通
部材使用も可能となりその結果,高機能で安価な電子部
品とすることができる。
【0029】更に,前記のバンプの体積を全て同じとす
ることにより,例えばはんだバンプ形成のためのはんだ
供給量が全バンプで等しくなり,同一径のはんだボール
や同一穴径のペースト印刷マスクを使用することができ
るため装置及び治具が簡略化でき製造コストを低減する
ことができる。
【0030】更に前記手段の電子回路のバンプ形成方法
によれば,例えばはんだバンプの場合,電子部品表面の
端子電極に対応した位置に貫通穴を持つ貫通穴マスクを
一枚以上重ねて平板表面に固定し,貫通穴にはんだペー
ストを充填し,端子電極と貫通穴が相対するように位置
決めし,はんだペーストを加熱溶融して端子電極に転写
し,貫通穴マスクと平板を取り除くことによりバンプを
形成するため,はんだボールより安価なはんだペースト
を使用するため電子部品を低価格で提供することができ
る。また,電子回路上でなく平板の上にマスクを乗せペ
ースト充填するために例えばペースト印刷を行うため,
電子回路上の凹凸や反り等に影響されず充填ペースト量
が均一な高精度なはんだ印刷が可能となる。更にマスク
の大きさを電子回路複数個分の大きさとすれば複数の電
子回路に同時にバンプを形成することができ,製造工数
が低減できる。また,ペーストを充填する部分を貫通穴
マスクと平板で構成することにより,ペーストが充填さ
れる部分の精度がマスク厚と貫通穴径で制御できるよう
になる。一般に厚みと穴径は安価な方法で高精度に維持
することができるため,精度を維持することが困難な基
材に凹部を形成する場合と比較して,低コストで高精度
にペーストを充填する部分を作ることができる。
【0031】また,電子部品から貫通穴マスクと平板を
取り除く際に,はんだの融点より低く,フラックス等の
ペースト残渣の硬化温度より高い温度に電子部品,貫通
穴マスク,平板の少なくとも一つ以上を加熱することに
より,フラックス残渣の硬化によるバンプの固定がなく
なり,はんだバンプを傷つけること無く容易に分離する
ことができるようになる。
【0032】更に,電子部品と貫通穴マスクの間に隙間
をあける,あるいは複数の貫通穴マスクを重ねた状態で
ペースト充填のために例えばペースト印刷した後,表面
の貫通穴マスクをはがすことにより電子部品の端子電極
部分以外の箇所と貫通穴マスクとがフラックス等のペー
スト溶媒により密着してしまうことを防止することがで
きる。また,貫通穴マスク,平板を可撓性のある材料で
作成することにより,電子部品の端から容易に徐々に引
きはがすことが可能となる。また,貫通穴の形状を正方
形または長方形あるいは多角形とすることによりバンプ
と貫通穴マスクの接触面積が低減でき密着力を低下させ
ることができる。更に,貫通穴マスクの厚みが,ペース
トが加熱溶融球体化したときの平板からの高さよりも小
さく,電子部品の端子電極に加熱溶融転写され球体化し
たときの電子部品からの高さより大きいものにすること
により,バンプと平板の接触がなくなり,密着力を低下
させることができる。上記の効果により,電子部品と貫
通穴マスクと平板の分離が容易に行えるようになりバン
プ形成工数を低減することができ,その結果電子回路を
安価に供給することが可能となる。
【0033】更に,ペーストを加熱溶融して端子電極に
転写する前に,電子部品の上に重りを乗せることによ
り,ペースト加熱溶融時に溶媒の気化等で発生する発泡
現象による電子部品のズレを防ぐことができる。また,
電子部品の上に重りを乗せる前に,電子部品と回路基板
をペーストの溶剤の沸点以下の温度で加熱後冷却するこ
とにより電子部品と貫通穴マスクを仮固定することがで
き,重りを乗せる際の電子部品のズレを防止することが
でき,接続信頼性及び歩留まりを向上させることができ
る。
【0034】
【発明の実施の形態】以下,本発明の実施例を図により
詳細に説明する。
【0035】図1は本発明の第1の実施例である電子部
品の側面図である。図5は図1の電子部品において平坦
部位置と加熱球体化したときのバンプ頂点位置との関係
を説明する側面図である。図4は本発明の第2の実施例
である電子部品の側面図である。図6は図4の電子部品
において平坦部位置と加熱球球体化したときのバンプ頂
点位置との関係を説明する側面図である。図7に本発明
の電子部品を反りの無い回路基板に搭載接続する工程図
を示す。図8に本発明の電子部品を反った回路基板に搭
載接続する工程図を示す。
【0036】第1の実施例である図1は,電子部品1の
端子電極2上のバンプ3の回路基板接続側の部位にバン
プ平坦部4を設け,個の平坦部が同一平面内となるよう
にしたものである。電子部品1は例えばLSI,プリン
ト基板,セラミックス基板等で構成されている。端子電
極2は例えばAu,Al,Cu,W等の導電性金属にC
r,Ni,Au等を蒸着して構成されている。バンプ3
は,例えばPb−Sn,Sn−Ag,Bi−Pb,Sn
−Zn等の2種類以上の金属合金や単体金属,場合によ
っては複数の添加物で構成されている。バンプ平坦部位
置は,図5に示すように,バンプ平坦部位置22が加熱
球体化した球体化バンプ20のバンプ頂点位置21より
高くなるように制御されている。バンプ平坦部4の形成
方法としては,バンプの組成の軟化温度,例えばバンプ
組成がSn63%Pb37%の共晶はんだの場合183
度より高温に加熱した板にバンプ頂点を同時に押しつけ
ることにより形成することができる。押しつける板は例
えばセラミックス,ガラス,テフロン等のはんだに濡れ
ない材質で加熱温度に耐えられるものであればなんでも
よい。またこのバンプ平坦部4は本発明のバンプ形成方
法でも形成することができる。
【0037】第2の実施例である図4は,電子部品1の
端子電極2上のバンプ3の回路基板接続側の部位にバン
プ平坦部4を設けたものである。複数のバンプ平坦部4
の位置はさまざまである。このバンプ平坦部4の形成方
法としては,バンプ一つずつの頂点に加熱したはんだに
濡れないこてを押し当て平坦部を形成することができ
る。このバンプ平坦部位置は,図6に示すように最も電
子部品から突出したバンプ平坦部位置22が,他の加熱
球体化した球体化バンプ20のバンプ頂点位置21より
高くなるように制御されている。
【0038】図1,図4のバンプ3は,現状はんだボー
ルによるバンプ形成や,マスク穴径が全て等しいスクリ
ーンマスク印刷により形成する場合がほとんであるた
め,バンプ3の体積は概略等しくなる。例えばはんだボ
ールを用いる場合,直径0.76mmのはんだボール径
ばらつきは+−20μm程度となり体積ばらつきは少な
い。
【0039】本発明の電子部品を反りの無い回路基板に
搭載接続する工程を図7で説明する。ここで回路基板は
ガラスエポキシプリント基板,フレキシブルプリント基
板,ガラス基板,セラミックス基板等の基板である。
【0040】図7(a)で電子部品1の端子電極2上の
バンプ3のバンプ平坦部4にフラックス7を塗布する。
このフラックス7の塗布方法としてはフラックスたまり
にバンプ平坦部4を接触させ転写する方法や,はけで塗
る方法,ディスペンサで塗布する方法等がある。図7
(b)で電子部品1のバンプ3と回路基板5の接続電極
6とを相対するように位置決め搭載する。位置決め搭載
は市販のフリップチップボンダで可能である。なお,図
7(a)でバンプ平坦部4に塗布したフラックスはバン
プ平坦部4の代わりに,図7(b)の回路基板5の接続
電極6に塗布してもかまわない。この時のフラックス塗
布方法としてはマスク印刷が簡便な方法としてあげられ
る。またフラックスの代わりにはんだペーストや,還元
性のある液体を用いることもできる。
【0041】図7(b)から分かるように,第1の実施
例の電子部品の場合,バンプ平坦部3が同一平面内にあ
るため接続電極6とは全て接触する。また接触が面接触
となるため搬送中の位置ズレが発生しにくい。図7
(c)で電子部品1及び回路基板5の全体をリフロー炉
106で加熱することにより,全ての端子電極2,接続
電極6を接続する接続バンプ9が形成されるため,信頼
性及び歩留まりの高い接続が可能となる。また,第2の
実施例の電子部品を使用した場合でも,図6に示すよう
に,最も電子部品から突出したバンプ平坦部位置22
が,他の加熱球体化した球体化バンプ20のバンプ頂点
位置21より高くなるように制御されているため,接触
していないバンプ平坦部が溶融球体化した際に接続電極
に接触するため,全ての端子電極,接続電極を接続する
接続バンプが形成される。
【0042】更に電子部品を反りのある回路基板に搭載
接続する工程を図8で説明する。図7(a)と同じバン
プ平坦部4にフラックス7を塗布した電子部品1を,図
8(a)で反りのある回路基板5の接続電極上に位置決
め搭載する。この時,回路基板5の反りのため部分的に
バンプ平坦部4と接続電極6が接しない箇所が発生す
る。しかし,本発明の電子部品は図5に示すように,加
熱球体化した球体化バンプ20のバンプ頂点位置21よ
り高くなるように制御されているため,図8(b)で電
子部品1と回路基板5をリフロー炉106で加熱した
時,接触していないバンプ平坦部が溶融球体化した際に
接続電極6に接触するため,全ての端子電極2,接続電
極6を接続する接続バンプ9が形成される。回路基板5
の反りが大きい場合は,図5において加熱球体化した球
体化バンプ20のバンプ頂点位置21とバンプ平坦部位
置22の位置差分23,図6においては最も突出してい
るバンプ平坦部位置22と加熱球体化した球体化バンプ
20のバンプ頂点位置21との位置差分23が,接続電
極領域の反り31より大きくなるように平坦部位置を制
御することにより,反りがあってもバンプ加熱溶融球体
化時に確実に接続電極に接触し,接続バンプが形成さ
れ,製品の信頼性及び歩留まり向上が実現できる。な
お,バンプ平坦部を形成する場合,平坦部を形成したバ
ンプは横に膨らんでいくため,隣接したバンプ同士が接
触しない範囲内でバンプ平坦部位置は決定する必要があ
るのはいうまでもない。
【0043】次に,本発明の第3の実施例として,図9
を用いて電子部品への共晶はんだバンプ形成方法につい
て詳細に説明する。
【0044】図9は本発明の電子部品へのバンプ形成を
行う場合の工程図である。
【0045】図9(a)において,貫通穴マスク101
の材料としては半透明のポリイミド材料でできたフィル
ムを使用しており,400度程度の耐熱性を有してい
る。平板100はガラス材料でできている。貫通穴10
2はエキシマレーザにより穴加工を行ってあるものであ
る。貫通穴102の形状は図13に示すように円形貫通
穴300である。まず,貫通穴マスク101を平板10
0に耐熱性のテープで固定する。
【0046】次に図9(b)において,貫通穴マスク1
01の貫通穴102に共晶はんだペースト104をスキ
ージ103を用いて印刷充填する。必要であれば,平板
100の貫通穴マスク101の固定面とは反対の面から
充填状態を観察し,未充填部があれば再度スキージ10
3で印刷を行う。
【0047】次に図9(c)においてセラミックス基板
からなる電子部品1のAuメッキされた端子電極2と貫
通穴102が相対するように位置決めし,貫通穴マスク
101上に電子部品1を搭載する。この位置決め搭載は
市販のフリップチップボンダで手動または自動で行うこ
とができる。搭載の際は,電子部品1及び貫通穴マスク
101,平板100にダメージが発生しない程度に電子
部品1に圧力をかける。必要であれば,平板100の貫
通穴マスク101の固定面とは反対の面から位置決め状
態を観察し,貫通穴102の位置と端子電極2の位置が
ずれていれば位置決め搭載をやり直す。
【0048】次に図9(d)において,リフロー炉で電
子部品を搭載した平板100ごと200度程度に加熱し
充填ペースト105を溶融させ,端子電極2に転写す
る。ここで,貫通穴マスク101と平板100は両者と
もはんだに濡れない材料であるため端子電極2以外の部
位には転写されない。
【0049】次に図9(e)において電子部品1から貫
通穴マスク101と平板100を分離する。分離は電子
部品1,貫通穴マスク101,平板100をフラックス
残渣洗浄液に浸すことにより行う。
【0050】最後に,必要であれば再度,フラックス残
渣等を洗浄により電子部品1から落とし電子部品のバン
プ形成が完了する。また,バンプは貫通穴マスクの厚み
によっては図1に示すようなバンプ平坦部4を持つた
め,必要に応じて電子部品の最リフローを行う場合もあ
る。
【0051】なお,上記実施例において,ペーストとし
て共晶はんだペーストの例を示したが,これにペースト
が限定される訳ではなく,例えばPb−Sn,Sn−A
g,Bi−Pb,Sn−Zn等の2種類以上の金属合金
や単体金属,場合によっては複数の添加物で構成されて
いて加熱溶融により電極に転写されるペーストであれば
どのようなものでもよい。また,電子部品としてはセラ
ミックス基板からなる電子部品1を例に示したが,例え
ばガラスエポキシプリント基板,フレキシブルプリント
基板,ガラス基板等からなる電子部品やパッケージされ
ていないLSIなど他の回路基板との接続のためにバン
プが必要な電子部品であればどのようなものでもよい。
【0052】また,貫通穴マスク101としてポリイミ
ドフィルムにレーザで穴明け加工をした例を示したが,
アルカリエッチング等の手法で貫通穴をあけても良く,
また貫通穴マスクの材質自体もはんだに濡れない材料で
あればどのようなものでもよく,例えばステンレス板や
ガラス板に機械加工やエッチングで貫通穴をあけてもか
まわない。ただし,はんだを加熱溶融する際の加熱温度
に使用上耐え,また反りが発生しにくいことが材料選定
の条件となる。また,貫通穴マスクは複数枚重ねて使用
してもなんら問題はない。
【0053】また,貫通穴102の形状として円形貫通
穴300を例に示したが,図14に示すように正方形貫
通穴301あるいは図15に示すように長方形貫通穴3
02,あるいは多角形の形状でもかまわない。貫通穴マ
スク101と電子部品が若干ずれていた場合,加熱溶融
したバンプと貫通穴102の壁面が接触するが,円形貫
通穴300の場合,円形貫通穴300の壁面にバンプ3
がならってしまい線接触となり電子部品と貫通穴マスク
との分離が困難になる。このような場合は,正方形貫通
穴301あるいは長方形貫通穴302を用いることによ
り,バンプ3と貫通穴壁面の接触を点接触とすること
で,分離を容易にすることができる。
【0054】また,平板100としてガラス板を使用し
た例を示したが,はんだに濡れない材質で平坦な面が形
成できる材料であればどのようなものでもよく,例えば
セラミックス板やステンレス板等でもかまわない。更
に,平板100をシリコーンゴムのような可撓性のある
材料で形成することにより,貫通穴マスク101から平
板100を分離する際に,図17で示すように,平板を
端からたわませながら引きはがすことができ,その結
果,電子部品1と貫通穴マスク101も端から引きはが
すことができるため,電子部品1と貫通穴マスク101
と平板100の分離が容易に行える。
【0055】更に,貫通穴マスク101と平板100の
固定方法として耐熱性のテープでの固定の例を示した
が,貫通穴マスク101と平板100の間に接着面を持
つ熱剥離シートや熱剥離接着剤での固定や,貫通穴マス
クと平板100の間に例えばフラックスのような溶剤を
塗り,その粘着力および表面張力を利用した固定や,平
板100に穴をあけるか,あるいは平板100に多孔質
材料を使用して,真空吸着により貫通穴マスク101を
固定する方法等,貫通穴マスク101と平板100が固
定できればどのような方法でもかまわない。平板100
を多孔質材料とする場合は,加熱溶融時のペーストに接
する雰囲気を循環させることができるため,フラックス
残渣の低減,バンプ内ボイド発生の低減を期待すること
ができる。
【0056】更に,はんだを加熱溶融させるための加熱
方法として,リフロー炉106による全体加熱の例を示
したが,ホットプレートや熱風,赤外線,レーザを用い
た全体,あるいは電子部品1,貫通穴マスク101,平
板100,バンプ3の局所的な加熱でもかまわない。加
熱雰囲気としては大気やN2やH2等使用するペースト
の特性に合わせた加熱雰囲気とする。
【0057】更に,本実施例では電子部品1のバンプ形
成面が下向きの状態での例を示したが,工程によっては
電子部品1のバンプ形成面が上向きであってもかまわな
い。この場合,バンプ3内のボイドがバンプ3から抜け
やすいという効果が期待できる。
【0058】更に,ペーストを加熱溶融させる際に,図
16で示すように電子部品1の上に重り303をのせる
場合もある。この場合,ペースト加熱溶融時に溶媒の気
化等で発生する発泡のために発生する場合がある電子部
品1のずれを防止するのに効果がある。なお,この電子
部品1に重り303をのせる前に,ホットプレート20
2で数分間120度程度の温度で加熱し,室温まで冷却
することにより,電子部品1と貫通穴マスク101を仮
止めすることができるため,重り303をのせる際の電
子部品1の位置ズレを防ぐことができる。
【0059】次に,本発明の第4の実施例として,図1
0を用いて電子部品へのはんだバンプ形成方法について
説明する。
【0060】図10は本発明の電子部品へのバンプ形成
を行う場合の工程図であり,図10(a)のスペーサ1
50は貫通穴マスク101と電子部品1との間に隙間を
設け,貫通穴マスク101と電子部品1とが接触しない
ようにするものである。スペーサ150の厚みは,充填
ペースト105が加熱溶融球体化したときの平板100
からの高さから貫通穴マスク101の厚み分を引いた値
より小さくする必要がある。
【0061】図10(a)において,貫通穴マスク10
1の貫通穴102にはんだ印刷した後,貫通穴マスク1
01上にスペーサ150をのせる。ここで,スペーサ1
50は貫通穴102の上にこないように位置を調整して
おく。次に,電子部品1を端子電極2と貫通穴102が
相対するように位置決めし,スペーサ150の上に電子
部品1を搭載する。この時,電子部品1と貫通穴マスク
101の隙間がスペーサの厚みとなるように,電子部品
1とスペーサ150と貫通穴マスク101は十分に密着
させておく必要がある。
【0062】図10(b)において,リフロー炉106
により加熱を行い,充填ペースト105を加熱溶融させ
端子電極2に転写する。
【0063】図10(c)で電子部品1と貫通穴マスク
101とスペーサ150と平板100を分離する。ここ
で,貫通穴マスク101と電子部品1との間にスペーサ
150による隙間があるため,貫通穴マスク101と電
子部品1がフラックス残渣等によって表面が接着される
ことがなくなるため,分離は非常に容易におこなえ,バ
ンプ3を傷つけない。また,電子部品1が貫通穴マスク
101と分離できれば,可撓性のあるポリイミド材料で
製作された貫通穴マスク101を平板100から端から
引っ張りあげてひきはがすことができ,分離は容易であ
る。
【0064】ここで,更にスペーサ150の厚みを,充
填ペースト105が加熱溶融球体化したときの平板10
0からの高さから貫通穴マスク101の厚み分を引いた
値より小さくかつ,端子電極2にバンプ3が球体化形状
で形成されたときの電子部品1からバンプ3の頂点まで
の高さより大きくすることにより,図10(b)におい
て,バンプ3の頂点と平板100とが接触しなくなり,
図10(c)でより電子部品1の分離が容易に行えるよ
うになる。
【0065】なお,上記実施例において,電子部品1と
貫通穴マスク101との間に隙間をあけるためにスペー
サ150を使用した例を示したが,この隙間の設け方は
どのような方法でもよく,例えば電子部品を上からつり
下げ,そのつり下げ高さを制御することにより電子部品
1と貫通穴マスク101の隙間を設けてもよい。
【0066】次に,本発明の第5の実施例として,図1
1を用いて電子部品へのはんだバンプ形成方法について
説明する。
【0067】図11は貫通穴マスクにはんだペーストを
充填する工程図である。図11(a)で平板100の上
に貫通穴マスク101Aと貫通穴マスク101Bを重ね
て固定する。次に,図11(b)で貫通穴102A,1
02Bにペースト印刷によりはんだペースト104を充
填する。ここで貫通穴マスク101Bの表面にはフラッ
クス等のペースト溶剤や,印刷むらによるはんだ粒子残
りが存在する。次に,図11(c)で貫通穴マスクBを
取り除く。次に図11(d)で電子部品1を貫通穴マス
ク101Aに位置決め搭載し,この後は,実施例3に示
す工程と同様にバンプを形成する。
【0068】貫通穴マスク101Bを取り除くことによ
り,ペースト印刷時に貫通穴マスク表面に付着するフラ
ックス等のはんだ溶剤及び印刷むらによるはんだ粒子残
りを貫通穴マスク101Bと共に取り除くことができる
ため,電子部品1の表面と貫通穴マスク101Aの表面
が接触しても接着力が働かず,加熱溶融後の電子部品と
貫通穴マスクとの分離が容易となる。
【0069】なお,上記実施例において貫通穴マスクは
貫通穴マスク101A,101Bの2枚で説明したが,
更に複数枚の貫通穴マスクを重ねてもかまわず,また取
り除く貫通穴マスクも表面から1枚以上はがしてもかま
わない。
【0070】次に,本発明の第6の実施例として,図1
2を用いて電子部品へのはんだバンプ形成方法について
説明する。
【0071】図12はバンプが端子電極に転写された電
子部品を貫通穴マスクから分離する工程図である。図1
2(a)において,ホットプレート202により平板1
を介して全体を120度程度に加熱する。この加熱によ
りフラックス残渣が軟化する。図12(b)において吸
着治具201を電子部品1に接触させ,真空吸引201
により吸着治具201に電子部品1を吸着させる。図1
2(c)で電子部品1を吸着治具201に吸着したまま
貫通穴マスクより上方に引き上げることにより,電子部
品1と貫通穴マスク101を分離する。フラックス残渣
が軟化しているため,分離は容易に行うことができる。
【0072】上記実施例においてフラックス残渣の軟化
をホットプレート202により行ったが,吸着治具20
0に装着したパルスヒータ203を加熱させることによ
り,電子部品を介した加熱を行ってもかまわない。ま
た,他のレーザや熱風や赤外線等の加熱方法でもかまわ
ない。
【0073】また,上記実施例の構成は,ペーストを加
熱溶融させ端子電極2にバンプ3を形成する工程でもそ
のまま使用することができ,その際はホットプレート2
02またはパルスヒータ203による加熱温度はバンプ
3の融点である183度以上とする。
【0074】なお,上記加熱温度は使用するはんだ組成
やフラックス種類によって変化することはいうまでもな
い。
【0075】
【発明の効果】以上のように本発明によれば,電子部品
の表面の端子電極にバンプが形成された電子部品におい
てバンプに平坦部を設けることにより,回路基板との接
続時に未接続を防ぎ,接続信頼性及び製品歩留まりを向
上させ,また,電子部品の設計自由度を高めることがで
きるため,より安価で高機能な電子部品を提供すること
ができる。
【0076】更に,本発明によれば,電子部品表面の端
子電極に対応した位置に貫通穴を持つ一枚以上の貫通穴
マスクを重ねて平板表面に固定し,貫通穴にペーストを
充填し,端子電極と貫通穴が相対するように貫通穴マス
ク上に電子部品を位置決め搭載し,ペーストを加熱溶融
して端子電極に転写し,電子部品から貫通穴マスクと平
板を取り除くことによりバンプを形成するため,今まで
知られているバンプ形成方法よりもはるかにバンプの大
きさ精度が良く,バンプの傷や脱落がなく電気的接続信
頼性が高い電子部品を,より簡単な製造工程で低価格で
大量に,更に歩留りよく製造することができる。このた
め,本発明はバンプの大きさやピッチが微細化する電子
部品の製造にきわめて有利となるものである。
【図面の簡単な説明】
【図1】本発明に係わる第1の実施例の電子部品の側面
図である。
【図2】従来の電子部品の側面図である。
【図3】従来の電子部品を回路基板へ搭載接続する工程
側面図である。
【図4】本発明に係わる第2の実施例の電子部品の側面
図である。
【図5】第1の実施例の電子部品のバンプ頂点位置と平
坦部位置の関係を示す側面図である。
【図6】第2の実施例の電子部品のバンプ頂点位置と平
坦部位置の関係を示す側面図である。
【図7】本発明に係わる電子部品を反りのない回路基板
に搭載接続する工程側面図である。
【図8】本発明に係わる電子部品を反りのある回路基板
に搭載接続する工程側面図である。
【図9】本発明に係わる第3の実施例の電子部品のバン
プ形成方法を示す工程側面図である。
【図10】本発明に係わる第4の実施例の電子部品のバ
ンプ形成方法を示す工程側面図である。
【図11】本発明に係わる第5の実施例の電子部品のバ
ンプ形成方法の貫通穴マスクにはんだペーストを充填す
る工程側面図である。
【図12】本発明に係わる第6の実施例の電子部品のバ
ンプ形成方法の電子部品を貫通穴マスクから分離する工
程側面図である。
【図13】円形貫通穴を持つ貫通穴マスクの平面図であ
る。
【図14】正方形貫通穴を持つ貫通穴マスクの平面図で
ある。
【図15】長方形貫通穴を持つ貫通穴マスクの平面図で
ある。
【図16】電子部品の上に重りをのせた側面図である。
【図17】貫通穴マスクと平板を引きはがす際の側面図
である。
【符号の説明】
1……電子部品,2……端子電極,3……バンプ,4…
…バンプ平坦部,5……回路基板,6……接続電極,1
0……バンプ球形部,20……球体化バンプ,21……
バンプ頂点位置,22……バンプ平坦部位置,23……
位置差分,24……最突出バンプ平坦部位置,31……
回路基板反り,100……平板, 101……貫通穴マ
スク,102……貫通穴,103……スキージ, 10
4……はんだペースト,105……充填ペースト, 1
06……リフロー炉
───────────────────────────────────────────────────── フロントページの続き (72)発明者 和井 伸一 神奈川県秦野市掘山下1番地株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 片山 薫 神奈川県秦野市掘山下1番地株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 高岡 勇 神奈川県秦野市掘山下1番地株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 井上 康介 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 小田島 均 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】電子部品表面の端子電極にバンプが形成さ
    れた電子部品において,前記バンプの電子部品が実装さ
    れる回路基板側の部位が平坦でかつバンプを加熱球体化
    したときの電子部品のバンプ形成面を上向きとした場合
    のバンプ頂点位置が、最も電子部品から突出したバンプ
    の平坦部位置と同じか又は高いことを特徴とする電子部
    品。
  2. 【請求項2】請求項1記載の電子部品において,バンプ
    が加熱球体化したときのバンプ頂点位置と、最も高いバ
    ンプの平坦部位置との差分が、電子部品が実装される回
    路基板の電子部品搭載領域の最大のそりの大きさより大
    きいことを特徴とする電子部品。
  3. 【請求項3】電子部品表面の端子電極にバンプが形成さ
    れた電子部品において、 前記バンプの電子部品が実装される回路基板側の部位が
    平坦でかつ,該平坦部が同一平面内となるように平坦部
    位置が制御され,前記バンプが加熱球体化したときの電
    子部品のバンプ形成面を上向きとした場合の最も低いバ
    ンプ頂点位置が,バンプの平坦部位置より高いことを特
    徴とする電子部品。
  4. 【請求項4】請求項3記載の電子部品において,バンプ
    の加熱球体化したときのバンプ頂点位置と,バンプの平
    坦部位置との差分が,電子部品が実装される回路基板の
    電子部品搭載領域の最大のそりの大きさより大きいこと
    を特徴とする電子部品。
  5. 【請求項5】請求項1乃至4いずれかに記載の電子部品
    において,バンプの体積が概略すべて等しいことを特徴
    とする電子部品。
  6. 【請求項6】電子部品表面の端子電極に対応した位置に
    貫通穴を持つ一枚以上の貫通穴マスクを重ねて平板表面
    に固定し,前記貫通穴に金属ペーストまたは導電性ペー
    ストを充填し,前記端子電極と前記金属ペーストまたは
    導電性ペーストを充填した貫通穴が相対するように前記
    貫通穴マスク上に前記電子部品を位置決め搭載し,前記
    金属ペーストまたは導電性ペーストを加熱溶融して前記
    端子電極に転写し,電子部品から貫通穴マスクと平板を
    取り除くことによりバンプを形成することを特徴とする
    電子部品のバンプ形成方法。
  7. 【請求項7】請求項6記載のバンプ形成方法において,
    金属ペースト内の金属あるいは導電性ペースト内の導電
    性物質の融点より低くかつ,金属ペーストあるいは導電
    性ペーストの加熱溶融後の残渣の硬化温度より高い温度
    に,電子部品,平板,貫通穴マスクの少なくとも1つ以
    上を加熱し,その状態で電子部品から貫通穴マスクと平
    板を取り除くことを特徴とする電子部品のバンプ形成方
    法。
  8. 【請求項8】請求項6記載のバンプ形成方法において,
    金属ペーストあるいは導電性ペーストを加熱溶融して端
    子電極に転写する際,貫通穴マスクと電子部品との間に
    隙間を設けたことを特徴とする電子部品のバンプ形成方
    法。
  9. 【請求項9】請求項8記載のバンプ形成方法において,
    貫通穴マスクの厚みと,貫通穴マスクと電子部品の隙間
    の合計値が,金属ペーストあるいは導電性ペーストが加
    熱溶融球体化したときの平板からの高さよりも小さいこ
    とを特徴とする電子部品のバンプ形成方法。
  10. 【請求項10】請求項9記載のバンプ形成方法におい
    て,貫通穴マスクの厚みと,貫通穴マスクと電子部品の
    隙間の合計値が,金属ペーストあるいは導電性ペースト
    が電子部品の端子電極に加熱溶融転写され球体化したと
    きの電子部品からの高さより大きいことを特徴とする電
    子部品のバンプ形成方法。
  11. 【請求項11】請求項6記載のバンプ形成方法におい
    て、 端子電極と貫通穴が相対するように貫通穴マスク上に電
    子部品を位置決め搭載する前に,複数の重ねた貫通穴マ
    スクの表面の貫通穴マスクをはがすことを特徴とする電
    子部品のバンプ形成方法。
  12. 【請求項12】請求項6記載の平板が可撓性をもつ材料
    で作成されたことを特徴とする電子部品のバンプ形成方
    法。
  13. 【請求項13】請求項6記載の貫通穴マスクが可撓性を
    もつことを特徴とする電子部品のバンプ形成方法。
  14. 【請求項14】請求項13記載の貫通穴マスクがポリイ
    ミド材料で作成されたことを特徴とする電子部品のバン
    プ形成方法。
  15. 【請求項15】請求項6記載の貫通穴マスクの貫通穴形
    状が正方形あるいは長方形あるいは多角形であることを
    特徴とする電子部品のバンプ形成方法。
  16. 【請求項16】請求項6記載の貫通穴マスクの厚みが,
    金属ペーストあるいは導電性ペーストが加熱溶融球体化
    したときの平板からの高さよりも小さいことを特徴とす
    る電子部品のバンプ形成方法。
  17. 【請求項17】請求項6記載の貫通穴マスクの厚みが,
    金属ペーストあるいは導電性ペーストが加熱溶融球体化
    したときの平板からの高さよりも小さく,電子部品の端
    子電極に加熱溶融転写され球体化したときの電子部品か
    らの高さより大きいことを特徴とする電子部品のバンプ
    形成方法。
  18. 【請求項18】請求項6記載のバンプ形成方法におい
    て、 金属ペーストあるいは導電性ペーストを加熱溶融して端
    子電極に転写する前に,電子部品の上に重りを乗せるこ
    とを特徴とする電子部品のバンプ形成方法。
  19. 【請求項19】請求項18記載のバンプ形成方法におい
    て、 電子部品の上に重りを乗せる前に,電子部品と貫通穴マ
    スクを金属ペーストあるいは導電性ペーストの溶剤の沸
    点以下の温度で加熱後冷却することを特徴とする電子部
    品のバンプ形成方法。
JP8051315A 1996-03-08 1996-03-08 電子部品及びそのバンプ形成方法 Pending JPH09246324A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8051315A JPH09246324A (ja) 1996-03-08 1996-03-08 電子部品及びそのバンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8051315A JPH09246324A (ja) 1996-03-08 1996-03-08 電子部品及びそのバンプ形成方法

Publications (1)

Publication Number Publication Date
JPH09246324A true JPH09246324A (ja) 1997-09-19

Family

ID=12883495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8051315A Pending JPH09246324A (ja) 1996-03-08 1996-03-08 電子部品及びそのバンプ形成方法

Country Status (1)

Country Link
JP (1) JPH09246324A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299551A (ja) * 1999-04-16 2000-10-24 Mitsubishi Electric Corp バンプ形成方法
WO2003063232A1 (en) * 2002-01-23 2003-07-31 Fujitsu Media Devices Limited Module device
WO2008101099A1 (en) * 2007-02-15 2008-08-21 Cufer Asset Ltd. L.L.C. Bowed wafer hybridization compensation
WO2008114465A1 (en) * 2007-03-20 2008-09-25 Senju Metal Industry Co., Ltd. Method of forming solder bumps and solder bump-forming assembly
WO2011020038A3 (en) * 2009-08-13 2011-04-14 Qualcomm Incorporated Interconnect structure with elements of varying height or different materials that allows a balanced stress to prevent thin die warpage
WO2023277083A1 (ja) * 2021-06-30 2023-01-05 昭和電工マテリアルズ株式会社 はんだバンプ形成方法
WO2023277085A1 (ja) * 2021-06-30 2023-01-05 昭和電工マテリアルズ株式会社 はんだバンプ形成用部材

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299551A (ja) * 1999-04-16 2000-10-24 Mitsubishi Electric Corp バンプ形成方法
WO2003063232A1 (en) * 2002-01-23 2003-07-31 Fujitsu Media Devices Limited Module device
WO2008101099A1 (en) * 2007-02-15 2008-08-21 Cufer Asset Ltd. L.L.C. Bowed wafer hybridization compensation
US7803693B2 (en) 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
WO2008114465A1 (en) * 2007-03-20 2008-09-25 Senju Metal Industry Co., Ltd. Method of forming solder bumps and solder bump-forming assembly
WO2011020038A3 (en) * 2009-08-13 2011-04-14 Qualcomm Incorporated Interconnect structure with elements of varying height or different materials that allows a balanced stress to prevent thin die warpage
US8076762B2 (en) 2009-08-13 2011-12-13 Qualcomm Incorporated Variable feature interface that induces a balanced stress to prevent thin die warpage
WO2023277083A1 (ja) * 2021-06-30 2023-01-05 昭和電工マテリアルズ株式会社 はんだバンプ形成方法
WO2023277085A1 (ja) * 2021-06-30 2023-01-05 昭和電工マテリアルズ株式会社 はんだバンプ形成用部材

Similar Documents

Publication Publication Date Title
JP3480826B2 (ja) 電子モジュール製造方法、基板間接合方法、円錐形状半田形成方法、及び基板
EP0586243B1 (en) Method and apparatus for assembling multichip modules
EP0263222B1 (en) Method of forming solder terminals for a pinless ceramic module
JP3202903B2 (ja) 基板上にソルダ・ボールを形成する方法
US6528346B2 (en) Bump-forming method using two plates and electronic device
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
JPH0311105B2 (ja)
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
KR19990088632A (ko) 범프형성방법
JP2850901B2 (ja) ボール配列治具及びその製造方法
JPH09246324A (ja) 電子部品及びそのバンプ形成方法
JPH06267964A (ja) バンプの形成法
US5918796A (en) Method of fabricating package for housing semiconductor element
JPH08111578A (ja) ボールグリッドアレイパッケージ実装用基板の製造方法
JP3395609B2 (ja) 半田バンプ形成方法
JP2001230537A (ja) ハンダバンプの形成方法
JPH09186162A (ja) 金属バンプの形成方法
JP2827965B2 (ja) ボールグリッドアレイ実装方式
KR100221654B1 (ko) 스크린 프린팅을 이용한 금속 범프의 제조 방법
JPH08316619A (ja) プリント配線板及びその製造方法
JP3013682B2 (ja) 半田バンプならびにこれを用いた電子部品の接続構造および方法
JPH09326412A (ja) ハンダボールの取り付け方法
JP3164486B2 (ja) 半導体装置の実装方法
JP5067107B2 (ja) 回路基板および半導体装置
KR20070062645A (ko) 패키지 온 패키지 기판 및 그 제조방법