JPH0311105B2 - - Google Patents
Info
- Publication number
- JPH0311105B2 JPH0311105B2 JP62312420A JP31242087A JPH0311105B2 JP H0311105 B2 JPH0311105 B2 JP H0311105B2 JP 62312420 A JP62312420 A JP 62312420A JP 31242087 A JP31242087 A JP 31242087A JP H0311105 B2 JPH0311105 B2 JP H0311105B2
- Authority
- JP
- Japan
- Prior art keywords
- flexible film
- semiconductor chip
- circuit board
- holder
- chip carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 142
- 125000006850 spacer group Chemical group 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000003466 welding Methods 0.000 claims description 71
- 229910000679 solder Inorganic materials 0.000 abstract description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 19
- 229920002492 poly(sulfone) Polymers 0.000 abstract description 8
- 239000006260 foam Substances 0.000 abstract description 7
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 abstract description 6
- 239000013527 degreasing agent Substances 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 25
- 229920001721 polyimide Polymers 0.000 description 22
- 239000004642 Polyimide Substances 0.000 description 21
- 239000010949 copper Substances 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 14
- 229910052745 lead Inorganic materials 0.000 description 12
- 239000004020 conductor Substances 0.000 description 11
- 229910052718 tin Inorganic materials 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 230000004907 flux Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 3
- 229910001374 Invar Inorganic materials 0.000 description 3
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 3
- 238000004100 electronic packaging Methods 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- VLDPXPPHXDGHEW-UHFFFAOYSA-N 1-chloro-2-dichlorophosphoryloxybenzene Chemical compound ClC1=CC=CC=C1OP(Cl)(Cl)=O VLDPXPPHXDGHEW-UHFFFAOYSA-N 0.000 description 1
- NXDMHKQJWIMEEE-UHFFFAOYSA-N 4-(4-aminophenoxy)aniline;furo[3,4-f][2]benzofuran-1,3,5,7-tetrone Chemical compound C1=CC(N)=CC=C1OC1=CC=C(N)C=C1.C1=C2C(=O)OC(=O)C2=CC2=C1C(=O)OC2=O NXDMHKQJWIMEEE-UHFFFAOYSA-N 0.000 description 1
- HLBLWEWZXPIGSM-UHFFFAOYSA-N 4-Aminophenyl ether Chemical compound C1=CC(N)=CC=C1OC1=CC=C(N)C=C1 HLBLWEWZXPIGSM-UHFFFAOYSA-N 0.000 description 1
- 238000003855 Adhesive Lamination Methods 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical group [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 230000036760 body temperature Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000002195 soluble material Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10424—Frame holders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10477—Inverted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10704—Pin grid array [PGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
- H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
Ａ 産業上の利用分野
本発明は電子パツケージ、より詳細に言えば、
プリント基板のような回路基板上に、可撓性フイ
ルム半導体チツプ・キヤリヤを装着する方法に関
する。
プリント基板のような回路基板上に、可撓性フイ
ルム半導体チツプ・キヤリヤを装着する方法に関
する。
Ｂ 従来の技術
通常、１個又はそれ以上の半導体チツプ、ある
いは他の電子素子は、第１の回路基板（通常、半
導体チツプ・キヤリヤと呼ばれているが、一般論
としては第１レベルの電子パツケージと言われ
る）上に装着され、その第１の回路基板は印刷回
路基板のような第２の回路基板（一般論としては
第２レベルの電子パツケージと言われる）上に装
着される。第１レベルの電子パツケージ上に装着
されている電子デバイスは、第１レベルのパツケ
ージの回路を介して第２レベルの電子パツケージ
の回路に電気的に接続されている。結果として得
られた構造体はコンピユータ、または類似の装置
の一部として使われる。
いは他の電子素子は、第１の回路基板（通常、半
導体チツプ・キヤリヤと呼ばれているが、一般論
としては第１レベルの電子パツケージと言われ
る）上に装着され、その第１の回路基板は印刷回
路基板のような第２の回路基板（一般論としては
第２レベルの電子パツケージと言われる）上に装
着される。第１レベルの電子パツケージ上に装着
されている電子デバイスは、第１レベルのパツケ
ージの回路を介して第２レベルの電子パツケージ
の回路に電気的に接続されている。結果として得
られた構造体はコンピユータ、または類似の装置
の一部として使われる。
特に用途の広い第１レベルの電子パツケージ
は、例えば1986年５月21日に出願された米国特許
出願（出願番号第865316号、発明の名称「柔軟性
フイルムの半導体チツプ・キヤリヤ」）に記載さ
れたような柔軟性フイルムの半導体チツプ・キヤ
リヤである。これについてはまた、1987年２月２
日に出願された米国特許出願（出願番号第009981
号、発明の名称「全パネル電子パツケージ構造及
びその製造方法」）を参照されたい（これら２つ
の特許出願に記載された技術は本願の実施例に引
用されている）。この型の第１レベルの電子パツ
ケージは、例えば約5.1乃至7.6ミクロンの厚さの
ポリイミドの薄いシートの如き柔軟性の基板であ
つて、ポリイミド・シートの少なくとも一面に回
路が設けられているものである。半導体チツプ、
または他の電子素子は、ポリイミド・シート上に
形成された回路の一部であるＣ−４接続体、即ち
はんだの熔融を制御したチツプ接続（Controlled
Collapse Chip Connection）パツドのようなパ
ツド上に装着され、結果の構造体は印刷回路基
板、または他の類似の第２レベルが電子パツケー
ジに装着される。
は、例えば1986年５月21日に出願された米国特許
出願（出願番号第865316号、発明の名称「柔軟性
フイルムの半導体チツプ・キヤリヤ」）に記載さ
れたような柔軟性フイルムの半導体チツプ・キヤ
リヤである。これについてはまた、1987年２月２
日に出願された米国特許出願（出願番号第009981
号、発明の名称「全パネル電子パツケージ構造及
びその製造方法」）を参照されたい（これら２つ
の特許出願に記載された技術は本願の実施例に引
用されている）。この型の第１レベルの電子パツ
ケージは、例えば約5.1乃至7.6ミクロンの厚さの
ポリイミドの薄いシートの如き柔軟性の基板であ
つて、ポリイミド・シートの少なくとも一面に回
路が設けられているものである。半導体チツプ、
または他の電子素子は、ポリイミド・シート上に
形成された回路の一部であるＣ−４接続体、即ち
はんだの熔融を制御したチツプ接続（Controlled
Collapse Chip Connection）パツドのようなパ
ツド上に装着され、結果の構造体は印刷回路基
板、または他の類似の第２レベルが電子パツケー
ジに装着される。
Ｃ 発明が解決しようとする問題点
第２レベルのパツケージに半導体チツプが熔着
されている第２レベルの電子パツケージ上に、可
撓性フイルム半導体チツプ・キヤリヤを装着する
ために、ソルダー・リフロー、超音波融着、加熱
加圧式熔着などの通常の技術を使うことが出来
る。然しながら、可撓性フイルム半導体チツプ・
キヤリヤが第２レベルの電子パツケージに装着さ
れるとき、これらの技術は、半導体チツプを担持
している可撓性回路フイルムが平坦でない形状
（テントの支柱間の天井部分がたれ下つた波打ち
形状）になつた製品を生じる。可撓性回路フイル
ムのそのような波打ちテント状の形状は、第２レ
ベルの電子パツケージ上にフイルムを装着する工
程中か、または結果物である電子パツケージを使
用しているときに、半導体チツプとＣ−４接続体
用パツドとの間のＣ−４接続体のような接続部
か、または可撓性フイルム上の回路とかに歪みが
生ずるという、装置の信頼性上の問題を生じてい
る。加えて、可撓性回路フイルムのようなテント
状の形状は、可撓性フイルム上の外側熔着パツド
と、第２レベルのパツケージ上の溶着パツドとを
整合するのが困難であるという問題や、可撓性フ
イルムを所定の位置に保持し且つはね上りを阻止
するために、可撓性フイルムと第２レベルのパツ
ケージとの間の充分強力な溶着を行うことに困難
があるといる問題や、半導体チツプを覆う可撓性
フイルムの回路と半導体チツプのエツジとの間の
電気的短絡が生じる問題や、可撓性フイルムが第
２レベルのパツケージに装着された後には、可撓
性フイルムの下側は充分に清掃することが出来な
いといつた問題がある。
されている第２レベルの電子パツケージ上に、可
撓性フイルム半導体チツプ・キヤリヤを装着する
ために、ソルダー・リフロー、超音波融着、加熱
加圧式熔着などの通常の技術を使うことが出来
る。然しながら、可撓性フイルム半導体チツプ・
キヤリヤが第２レベルの電子パツケージに装着さ
れるとき、これらの技術は、半導体チツプを担持
している可撓性回路フイルムが平坦でない形状
（テントの支柱間の天井部分がたれ下つた波打ち
形状）になつた製品を生じる。可撓性回路フイル
ムのそのような波打ちテント状の形状は、第２レ
ベルの電子パツケージ上にフイルムを装着する工
程中か、または結果物である電子パツケージを使
用しているときに、半導体チツプとＣ−４接続体
用パツドとの間のＣ−４接続体のような接続部
か、または可撓性フイルム上の回路とかに歪みが
生ずるという、装置の信頼性上の問題を生じてい
る。加えて、可撓性回路フイルムのようなテント
状の形状は、可撓性フイルム上の外側熔着パツド
と、第２レベルのパツケージ上の溶着パツドとを
整合するのが困難であるという問題や、可撓性フ
イルムを所定の位置に保持し且つはね上りを阻止
するために、可撓性フイルムと第２レベルのパツ
ケージとの間の充分強力な溶着を行うことに困難
があるといる問題や、半導体チツプを覆う可撓性
フイルムの回路と半導体チツプのエツジとの間の
電気的短絡が生じる問題や、可撓性フイルムが第
２レベルのパツケージに装着された後には、可撓
性フイルムの下側は充分に清掃することが出来な
いといつた問題がある。
平坦な可撓性回路フイルムは上述の問題を解決
するかまたは軽減するので、極めて望ましいもの
であり、その１つの解決法は、可撓性回路フイル
ム上に装着された半導体チツプを収容する空洞を
第２レベルのパツケージの中に設けることによつ
て、可撓性フイルムを所望の平坦な形状に維持さ
せることである。然しながら、この解決法は第２
レベルのパツケージの配線度（配線可能本数）を
減少するので、特に好ましいものではない。ま
た、半導体チツプ空洞内に収容することは、フラ
ツクスを除去し清浄にすることについて問題があ
る。
するかまたは軽減するので、極めて望ましいもの
であり、その１つの解決法は、可撓性回路フイル
ム上に装着された半導体チツプを収容する空洞を
第２レベルのパツケージの中に設けることによつ
て、可撓性フイルムを所望の平坦な形状に維持さ
せることである。然しながら、この解決法は第２
レベルのパツケージの配線度（配線可能本数）を
減少するので、特に好ましいものではない。ま
た、半導体チツプ空洞内に収容することは、フラ
ツクスを除去し清浄にすることについて問題があ
る。
然しながら、上述の方法及び装置以外のものを
使つて、第２レベルの電子パツケージ上に可撓性
フイルム半導体チツプ・キヤリヤを装着すること
が望まれている。例えば、コスト的な理由、また
は他の理由による大量生産の環境において、上述
の方法、あるいは装置以外の代替が望まれてい
る。
使つて、第２レベルの電子パツケージ上に可撓性
フイルム半導体チツプ・キヤリヤを装着すること
が望まれている。例えば、コスト的な理由、また
は他の理由による大量生産の環境において、上述
の方法、あるいは装置以外の代替が望まれてい
る。
従つて、本発明の目的は、第２レベルのパツケ
ージに空洞を設けることなく、第２レベルの電子
パツケージに装着されたときに、実質的に平坦な
可撓性フイルムの半導体キヤリヤを有する電子パ
ツケージ構造体を提供することにある。
ージに空洞を設けることなく、第２レベルの電子
パツケージに装着されたときに、実質的に平坦な
可撓性フイルムの半導体キヤリヤを有する電子パ
ツケージ構造体を提供することにある。
Ｄ 問題点を解決するための手段
本発明の上述の目的または他の目的は、可撓性
フイルム半導体チツプ・キヤリヤ上の各外側リー
ド熔着パツドと、キヤリヤが装着される第２レベ
ルの電子パツケージ上の対応する（整合する）熔
着パツドとの間に、電気導体スペーサを設置する
ことによつて達成される。各スペーサは、可撓性
フイルム上に装着される半導体チツプの高さ、ま
たは同様の電子素子の高さとほぼ等しい高さを持
つている。従つて、可撓性フイルム半導体チツ
プ・キヤリヤが、第２レベルの電子パツケージの
表面上に熔着される半導体チツプを、第２レベル
電子パツケージ上に装着したときに、スペーサ
は、第２レベルの電子パツケージ表面上に、可撓
性フイルムを所定のように物理的にほぼ平坦に保
持する。また、これらのスペーサは、可撓性フイ
ルム上の回路の外側リード熔着パツドと、第２レ
ベルの電子パツケージの対応する熔着パツドとを
電気的に接続する。
フイルム半導体チツプ・キヤリヤ上の各外側リー
ド熔着パツドと、キヤリヤが装着される第２レベ
ルの電子パツケージ上の対応する（整合する）熔
着パツドとの間に、電気導体スペーサを設置する
ことによつて達成される。各スペーサは、可撓性
フイルム上に装着される半導体チツプの高さ、ま
たは同様の電子素子の高さとほぼ等しい高さを持
つている。従つて、可撓性フイルム半導体チツ
プ・キヤリヤが、第２レベルの電子パツケージの
表面上に熔着される半導体チツプを、第２レベル
電子パツケージ上に装着したときに、スペーサ
は、第２レベルの電子パツケージ表面上に、可撓
性フイルムを所定のように物理的にほぼ平坦に保
持する。また、これらのスペーサは、可撓性フイ
ルム上の回路の外側リード熔着パツドと、第２レ
ベルの電子パツケージの対応する熔着パツドとを
電気的に接続する。
各スペーサは銅の基体にはんだメツキを施した
ものが好ましい。可撓性フイルム半導体チツプ・
キヤリヤの可撓性フイルム上の回路の外側リード
熔着パツドにスペーサを接続するために、独特な
除去可能ホルダがスペーサを保持するのに使われ
る。スペーサが可撓性フイルム半導体チツプ・キ
ヤリヤの可撓性フイルム上の回路の外側リード熔
着パツドに熔着された後に、ホルダに装着されて
いるスペーサを有するキヤリヤは、第２レベルの
電子パツケージ上の対応する溶着パツドと接触す
るように、各スペーサを第２レベルのパツケージ
上に置く。次に、スペーサは第２レベルのパツケ
ージ上の対応する熔着パツドに熔着され、そし
て、ホルダは除去される。第２レベルの電子パツ
ケージ上に装着された可撓性フイルム半導体チツ
プ・キヤリヤの可撓性フイルムはスペーサによつ
て保持されているので、可撓性フイルムは第２レ
ベルのパツケージ上で、所定のように平坦な構造
を保つている。ホルダは塩化メチレンのような溶
媒を使い真空デグリーザ（脱脂器）中で溶解され
るポリサルフオン発泡体のような溶解性の材料か
ら作られるのが好ましい。
ものが好ましい。可撓性フイルム半導体チツプ・
キヤリヤの可撓性フイルム上の回路の外側リード
熔着パツドにスペーサを接続するために、独特な
除去可能ホルダがスペーサを保持するのに使われ
る。スペーサが可撓性フイルム半導体チツプ・キ
ヤリヤの可撓性フイルム上の回路の外側リード熔
着パツドに熔着された後に、ホルダに装着されて
いるスペーサを有するキヤリヤは、第２レベルの
電子パツケージ上の対応する溶着パツドと接触す
るように、各スペーサを第２レベルのパツケージ
上に置く。次に、スペーサは第２レベルのパツケ
ージ上の対応する熔着パツドに熔着され、そし
て、ホルダは除去される。第２レベルの電子パツ
ケージ上に装着された可撓性フイルム半導体チツ
プ・キヤリヤの可撓性フイルムはスペーサによつ
て保持されているので、可撓性フイルムは第２レ
ベルのパツケージ上で、所定のように平坦な構造
を保つている。ホルダは塩化メチレンのような溶
媒を使い真空デグリーザ（脱脂器）中で溶解され
るポリサルフオン発泡体のような溶解性の材料か
ら作られるのが好ましい。
Ｅ 実施例
第１図及び第２図を参照すると、本発明の原理
に従つて電子パツケージ構造体を形成するため
に、除去可能なホルダ１８に埋め込まれたスペー
サ１０を用いる印刷回路基板４上に装着される可
撓性フイルム半導体チツプ・キヤリヤの断面図が
示されている。第１図及び第２図に示されている
ように、可撓性フイルム半導体チツプ・キヤリヤ
２は、可撓性フイルム６の少なくとも一方の面上
に回路（図示せず）を有するフイルム６を保持す
る枠体３を含んでいる。半導体チツプ８の一面は
キヤリヤ２上に装着され、そしてその他面は印刷
回路基板４に装着される。第１図に示されている
ように、Ｃ−４接続部９は、可撓性フイルム半導
体チツプ・キヤリヤ２の可撓性フイルム２の上の
回路（図示せず）の内側リード熔着パツド
（bonding pad）１６上に半導体チツプ８を装着
するのに使われる。半導体チツプ８の他面は、金
属材料で作られた介在物、即ちインターポーザ７
を使つて回路基板４に熔着され、インターポーザ
７は半導体チツプ８と回路基板４との間の熱伝導
を容易にし、そして、熱膨張係数の差によつて生
ずる半導体チツプ８と回路基板４との間の不整合
を軽減する。可撓性フイルム６の上の回路の外側
リード熔着パツド１１と、回路基板４上の回路の
熔着パツド１２との間の電気導体スペーサ１０
は、回路基板４の表面上に、可撓性フイルム６を
ほぼ平坦面内に物理的に保持し、そして、可撓性
フイルム６上の回路の外側リード熔着パツド１１
と、回路基板４上の回路の熔着パツド１２を電気
的に相互接続する。
に従つて電子パツケージ構造体を形成するため
に、除去可能なホルダ１８に埋め込まれたスペー
サ１０を用いる印刷回路基板４上に装着される可
撓性フイルム半導体チツプ・キヤリヤの断面図が
示されている。第１図及び第２図に示されている
ように、可撓性フイルム半導体チツプ・キヤリヤ
２は、可撓性フイルム６の少なくとも一方の面上
に回路（図示せず）を有するフイルム６を保持す
る枠体３を含んでいる。半導体チツプ８の一面は
キヤリヤ２上に装着され、そしてその他面は印刷
回路基板４に装着される。第１図に示されている
ように、Ｃ−４接続部９は、可撓性フイルム半導
体チツプ・キヤリヤ２の可撓性フイルム２の上の
回路（図示せず）の内側リード熔着パツド
（bonding pad）１６上に半導体チツプ８を装着
するのに使われる。半導体チツプ８の他面は、金
属材料で作られた介在物、即ちインターポーザ７
を使つて回路基板４に熔着され、インターポーザ
７は半導体チツプ８と回路基板４との間の熱伝導
を容易にし、そして、熱膨張係数の差によつて生
ずる半導体チツプ８と回路基板４との間の不整合
を軽減する。可撓性フイルム６の上の回路の外側
リード熔着パツド１１と、回路基板４上の回路の
熔着パツド１２との間の電気導体スペーサ１０
は、回路基板４の表面上に、可撓性フイルム６を
ほぼ平坦面内に物理的に保持し、そして、可撓性
フイルム６上の回路の外側リード熔着パツド１１
と、回路基板４上の回路の熔着パツド１２を電気
的に相互接続する。
印刷回路基板４は種々の製造方法のうちの任意
の方法で作ることが出来るし、種々の材料の任意
の組み合わせを用いることが出来る。例えば、印
刷回路基板４は、エポキシ樹脂又は他の誘電体材
料を含浸させたガラス繊維の層で作られており、
基板４の表面、または基板４を形成している誘電
体材料層の間に回路（図示せず）が形成されてい
る。印刷回路基板上に装着されている可撓性半導
体チツプ・キヤリヤ２の可撓性回路フイルム６上
の導体（回路ライン）のための接地用回路導体を
与えるために、印刷回路基板４の少なくとも１つ
の層に接地面を設けるのが望ましい。
の方法で作ることが出来るし、種々の材料の任意
の組み合わせを用いることが出来る。例えば、印
刷回路基板４は、エポキシ樹脂又は他の誘電体材
料を含浸させたガラス繊維の層で作られており、
基板４の表面、または基板４を形成している誘電
体材料層の間に回路（図示せず）が形成されてい
る。印刷回路基板上に装着されている可撓性半導
体チツプ・キヤリヤ２の可撓性回路フイルム６上
の導体（回路ライン）のための接地用回路導体を
与えるために、印刷回路基板４の少なくとも１つ
の層に接地面を設けるのが望ましい。
基本的には、印刷回路基板４は、印刷回路基板
４上に可撓性フイルム半導体チツプ・キヤリヤ２
を装着するに適当な少なくとも１つの回路基板４
上の領域を有する限り印刷回路基板４は事実上、
任意の寸法及び形状を取ることが出来る。印刷回
路基板４上に可撓性フイルム半導体チツプ・キヤ
リヤ２を装着するための印刷回路基板４上の領域
は、ほぼ平坦であるのが好ましい。本発明は印刷
回路基板４上に可撓性フイルム半導体チツプ・キ
ヤリヤ２を装着することについて説明を行つてい
るけれども、本発明は、事実上、任意の第２の回
路基板（第２レベルの電子パツケージ）上に可撓
性フイルム半導体チツプ・キヤリヤ２（第１レベ
ルの電子パツケージ）を装着するという広い概念
に向けられているのは注意を向ける必要がある。
４上に可撓性フイルム半導体チツプ・キヤリヤ２
を装着するに適当な少なくとも１つの回路基板４
上の領域を有する限り印刷回路基板４は事実上、
任意の寸法及び形状を取ることが出来る。印刷回
路基板４上に可撓性フイルム半導体チツプ・キヤ
リヤ２を装着するための印刷回路基板４上の領域
は、ほぼ平坦であるのが好ましい。本発明は印刷
回路基板４上に可撓性フイルム半導体チツプ・キ
ヤリヤ２を装着することについて説明を行つてい
るけれども、本発明は、事実上、任意の第２の回
路基板（第２レベルの電子パツケージ）上に可撓
性フイルム半導体チツプ・キヤリヤ２（第１レベ
ルの電子パツケージ）を装着するという広い概念
に向けられているのは注意を向ける必要がある。
更に、本発明は、半導体チツプ８を担持する可
撓性フイルム半導体チツプ・キヤリヤ２に関して
説明しているけれども、キヤリヤ２は、半導体チ
ツプ８の代りに、あるいは半導体チツプ８と共
に、１個又は複数個のコンデンサ、抵抗などの他
の電子素子を担持してもよいことは注意を要す
る。更に、第１図に示されたように、半導体チツ
プ８は、Ｃ−４接続部９を使つて可撓性フイルム
半導体チツプ・キヤリヤ２上に装着するのが好ま
しいことも注意を向ける必要がある。然しなが
ら、必要に応じて、半導体チツプ８、または他の
電子素子は加熱加圧式熔着技術（thermal
compression bonding technique）または他の技
術で可撓性フイルム半導体チツプ・キヤリヤ２上
に装着することが出来る。
撓性フイルム半導体チツプ・キヤリヤ２に関して
説明しているけれども、キヤリヤ２は、半導体チ
ツプ８の代りに、あるいは半導体チツプ８と共
に、１個又は複数個のコンデンサ、抵抗などの他
の電子素子を担持してもよいことは注意を要す
る。更に、第１図に示されたように、半導体チツ
プ８は、Ｃ−４接続部９を使つて可撓性フイルム
半導体チツプ・キヤリヤ２上に装着するのが好ま
しいことも注意を向ける必要がある。然しなが
ら、必要に応じて、半導体チツプ８、または他の
電子素子は加熱加圧式熔着技術（thermal
compression bonding technique）または他の技
術で可撓性フイルム半導体チツプ・キヤリヤ２上
に装着することが出来る。
印刷回路基板４の回路は、幅が約76.2ミクロ
ン、高さ（厚さ）が約35.6ミクロンの銅の回路ラ
インを有するのが好ましい。然しながら、回路ラ
インの幅及び厚さは、印刷回路基板４上の回路形
成する方法の能力や、回路の使用目的や、回路の
特徴や、電子パツケージ構造の全体の性能などの
ような因子によつて変わることは注意を払う必要
がある。
ン、高さ（厚さ）が約35.6ミクロンの銅の回路ラ
インを有するのが好ましい。然しながら、回路ラ
インの幅及び厚さは、印刷回路基板４上の回路形
成する方法の能力や、回路の使用目的や、回路の
特徴や、電子パツケージ構造の全体の性能などの
ような因子によつて変わることは注意を払う必要
がある。
既に述べたように、半導体チツプ８及び回路基
板４との間の熱伝導を容易にし、そして、熱膨張
係数の差異に起因する、チツプ８及び回路基板４
との間の誤整合を軽減するために、インターポー
ザ７が設けられている。例えば、半導体チツプ８
が主としてシリコンのような材料で作られてお
り、そして回路基板４は、主としてエポキシ樹脂
を含浸させたガラス繊維のような材料で作られて
いる場合、インターポーザ７は、テキサス・イン
スツルーメント社で販売している銅箱
「INVAR」（商標名）のような金属で作るのがよ
い。「INVAR」はシリコンの熱膨張係数と、エ
ポキシ樹脂の熱膨張係数との間の熱膨張係数を有
している。従つて、銅箱「INVAR」材料製のイ
ンターポーザ７は、熱膨張係数の差異による半導
体チツプ８と回路基板４との間の不整合を軽減す
るために、半導体チツプ８のシリコンと回路基板
４のエポシキ樹脂含浸のガラス繊維との間の熱膨
張係数の「橋渡し」として作用する。インターポ
ーザ７がはんだ付けによつて印刷回路基板４の表
面に熔着されている場合、半導体チツプ８及びイ
ンターポーザ７は、加熱することにより印刷回路
基板４の表面から容易に除去することが出来るの
で、インターポーザ７は修理作業を容易にする。
板４との間の熱伝導を容易にし、そして、熱膨張
係数の差異に起因する、チツプ８及び回路基板４
との間の誤整合を軽減するために、インターポー
ザ７が設けられている。例えば、半導体チツプ８
が主としてシリコンのような材料で作られてお
り、そして回路基板４は、主としてエポキシ樹脂
を含浸させたガラス繊維のような材料で作られて
いる場合、インターポーザ７は、テキサス・イン
スツルーメント社で販売している銅箱
「INVAR」（商標名）のような金属で作るのがよ
い。「INVAR」はシリコンの熱膨張係数と、エ
ポキシ樹脂の熱膨張係数との間の熱膨張係数を有
している。従つて、銅箱「INVAR」材料製のイ
ンターポーザ７は、熱膨張係数の差異による半導
体チツプ８と回路基板４との間の不整合を軽減す
るために、半導体チツプ８のシリコンと回路基板
４のエポシキ樹脂含浸のガラス繊維との間の熱膨
張係数の「橋渡し」として作用する。インターポ
ーザ７がはんだ付けによつて印刷回路基板４の表
面に熔着されている場合、半導体チツプ８及びイ
ンターポーザ７は、加熱することにより印刷回路
基板４の表面から容易に除去することが出来るの
で、インターポーザ７は修理作業を容易にする。
インターポーザ７は、可撓性フイルム半導体チ
ツプ・キヤリヤ２が回路基板４上に装着される前
に、熱伝導性エポキシ樹脂を使うことにより半導
体チツプ８に接着することが出来る。その後、可
撓性フイルム半導体チツプ・キヤリヤ２が回路基
板４上に装着されるときに、インターポーザ７は
はんだ付けにより印刷回路基板４に付着される。
ツプ・キヤリヤ２が回路基板４上に装着される前
に、熱伝導性エポキシ樹脂を使うことにより半導
体チツプ８に接着することが出来る。その後、可
撓性フイルム半導体チツプ・キヤリヤ２が回路基
板４上に装着されるときに、インターポーザ７は
はんだ付けにより印刷回路基板４に付着される。
然しながら、或る場合には、インターポーザ７
を使わないで、半導体チツプ８の他面を印刷回路
基板４の表面に直接に熔着したい場合があること
は注意を要する。例えば、印刷回路基板４に熔着
される半導体チツプ８の熱膨張係数と極めて近い
熱膨張係数を有する材料から印刷回路基板４が作
られ、そして修理作業は殆ど必要としない場合に
は、はんだ付け、又は熱伝導性エポキシ樹脂又は
他の適当な技術を使うことによつて、半導体チツ
プ８の他面を印刷回路基板４の表面に直接溶着す
ることが望ましい。
を使わないで、半導体チツプ８の他面を印刷回路
基板４の表面に直接に熔着したい場合があること
は注意を要する。例えば、印刷回路基板４に熔着
される半導体チツプ８の熱膨張係数と極めて近い
熱膨張係数を有する材料から印刷回路基板４が作
られ、そして修理作業は殆ど必要としない場合に
は、はんだ付け、又は熱伝導性エポキシ樹脂又は
他の適当な技術を使うことによつて、半導体チツ
プ８の他面を印刷回路基板４の表面に直接溶着す
ることが望ましい。
枠体３は可撓性フイルム半導体チツプ・キヤリ
ヤ２の可撓性フイルム６の縁部に装着された四角
形の環状の形状をしており、位置付け用開行（図
示せず）を設けるのが好ましい。位置付け用開孔
は、可撓性フイルムを枠体３に取りつけるとき
と、印刷回路基板４上に可撓性フイルム半導体チ
ツプ・キヤリヤ２を装着するときとに、可撓性フ
イルム６を正しく位置付けるために用いられる。
必要に応じて枠体３に溝または刻み目、あるいは
類似の手段を設けて、この位置付け作業を行つて
もよい。枠体３の寸法は可撓性フイルム６を寸法
とほぼ合致している。例えば、若し可撓性フイル
ム６が約44.1ミリメートル四方の寸法を有してい
たとすれば、枠体３は外郭が約44.1ミリメートル
四方の寸法を有し、厚さが約1.6ミリメートルの
ものであつてよい。そして、枠体の幅は、可撓性
フイルム半導体チツプ・キヤリヤ２の可撓性フイ
ルム６の上の回路には重ならないような任意の寸
法に選ぶ。
ヤ２の可撓性フイルム６の縁部に装着された四角
形の環状の形状をしており、位置付け用開行（図
示せず）を設けるのが好ましい。位置付け用開孔
は、可撓性フイルムを枠体３に取りつけるとき
と、印刷回路基板４上に可撓性フイルム半導体チ
ツプ・キヤリヤ２を装着するときとに、可撓性フ
イルム６を正しく位置付けるために用いられる。
必要に応じて枠体３に溝または刻み目、あるいは
類似の手段を設けて、この位置付け作業を行つて
もよい。枠体３の寸法は可撓性フイルム６を寸法
とほぼ合致している。例えば、若し可撓性フイル
ム６が約44.1ミリメートル四方の寸法を有してい
たとすれば、枠体３は外郭が約44.1ミリメートル
四方の寸法を有し、厚さが約1.6ミリメートルの
ものであつてよい。そして、枠体の幅は、可撓性
フイルム半導体チツプ・キヤリヤ２の可撓性フイ
ルム６の上の回路には重ならないような任意の寸
法に選ぶ。
枠体３の主な役目は可撓性フイルム半導体チツ
プ・キヤリヤ２の製造工程と、回路基板４上にキ
ヤリヤ２を装着する工程とで、可撓性フイルム半
導体チツプ・キヤリヤ２の処理を容易にすること
にある。可撓性フイルム半導体チツプ・キヤリヤ
２が印刷回路基板４上に装着された後、枠体３
は、例えば枠体３を可撓性フイルム６から切断す
ることによつて、可撓性フイルム６から除去され
るのが望ましい。これは、枠体３が何らかの理由
で動かされたときに、半導体チツプ８と回路基板
４との間の内側熔着部に悪影響を与えるのを防止
し、そしてまた、可撓性フイルム半導体チツプ・
キヤリヤ２が回路基板４上に装着された後に、可
撓性フイルム６と回路基板４との間の外側リード
熔着部（スペーサ１０）に悪影響を与えるのを防
止する。枠体３が何からの理由で動かされた場
合、内側、または外側リード熔着部の完全さに影
響を与えないほど枠体３が小さければ（厚けれ
ば）、勿論、枠体３を除去する必要はない。可撓
性フイルム半導体チツプ・キヤリヤ２が回路基板
４上に装着された後に、枠体３を他の目的に使う
場合は、必要に応じて枠体３はそのまま残しても
よい。
プ・キヤリヤ２の製造工程と、回路基板４上にキ
ヤリヤ２を装着する工程とで、可撓性フイルム半
導体チツプ・キヤリヤ２の処理を容易にすること
にある。可撓性フイルム半導体チツプ・キヤリヤ
２が印刷回路基板４上に装着された後、枠体３
は、例えば枠体３を可撓性フイルム６から切断す
ることによつて、可撓性フイルム６から除去され
るのが望ましい。これは、枠体３が何らかの理由
で動かされたときに、半導体チツプ８と回路基板
４との間の内側熔着部に悪影響を与えるのを防止
し、そしてまた、可撓性フイルム半導体チツプ・
キヤリヤ２が回路基板４上に装着された後に、可
撓性フイルム６と回路基板４との間の外側リード
熔着部（スペーサ１０）に悪影響を与えるのを防
止する。枠体３が何からの理由で動かされた場
合、内側、または外側リード熔着部の完全さに影
響を与えないほど枠体３が小さければ（厚けれ
ば）、勿論、枠体３を除去する必要はない。可撓
性フイルム半導体チツプ・キヤリヤ２が回路基板
４上に装着された後に、枠体３を他の目的に使う
場合は、必要に応じて枠体３はそのまま残しても
よい。
枠体３は、第１図及び第２図に示したように環
状の構造として示したけれども、他の任意の形状
を取り得るし、他の任意の材料または任意の材料
の組み合わせを使うことが出来る。基本的に言え
ば、枠体３は以下の特性を有するのが良い。即
ち、枠体３の材料は、可撓性フイルム６上の回路
を形成する工程、即ち、露光、現象、蝕刻、清浄
などの工程で使われる化学性物質に化学的に不活
性であること。また、枠体３は、その周囲すべて
が平坦面と実質的に接触するように、実質的な平
坦な表面を持つているといる観点から剛性か、若
しくは半剛性であること。加えて、枠体３は、可
撓性フイルム６上の回路の外側リード熔着パツド
１１にスペーサ１０を熔着するとに与えられる加
熱温度、及び印刷回路基板４上の回路の外側リー
ド熔着パツド１２にスペーサ１０の熔着するとに
き加わる加熱温度、及び印刷回路基板４上の回路
の外側リード熔着バツド１２にスペーサを熔着す
るときに加わる加熱温度に耐えうる接着温度を持
つていること。最後に、枠体３は、半導体チツプ
８、または他の電子素子を可撓性フイルム６上の
回路の内側リード熔着パツド１６に熔着する際に
達する、チツプ熔着工程の加熱温度に耐えうるも
のであること。
状の構造として示したけれども、他の任意の形状
を取り得るし、他の任意の材料または任意の材料
の組み合わせを使うことが出来る。基本的に言え
ば、枠体３は以下の特性を有するのが良い。即
ち、枠体３の材料は、可撓性フイルム６上の回路
を形成する工程、即ち、露光、現象、蝕刻、清浄
などの工程で使われる化学性物質に化学的に不活
性であること。また、枠体３は、その周囲すべて
が平坦面と実質的に接触するように、実質的な平
坦な表面を持つているといる観点から剛性か、若
しくは半剛性であること。加えて、枠体３は、可
撓性フイルム６上の回路の外側リード熔着パツド
１１にスペーサ１０を熔着するとに与えられる加
熱温度、及び印刷回路基板４上の回路の外側リー
ド熔着パツド１２にスペーサ１０の熔着するとに
き加わる加熱温度、及び印刷回路基板４上の回路
の外側リード熔着バツド１２にスペーサを熔着す
るときに加わる加熱温度に耐えうる接着温度を持
つていること。最後に、枠体３は、半導体チツプ
８、または他の電子素子を可撓性フイルム６上の
回路の内側リード熔着パツド１６に熔着する際に
達する、チツプ熔着工程の加熱温度に耐えうるも
のであること。
例えば、枠体３は、約50.8ミクロン乃至177.8
ミクロンの間の厚さを持つアルミニウム箱で作ら
れた枠状の正方形又は矩形の形状を持つている。
枠体３を構成するアルミニウム箱は、臨時的な保
持平面としての平坦なアルミニウム箔の表面上に
可撓性回路フイルムを最初に作り、次に枠体３と
して残すアルミニウム保持部を除いて、アルミニ
ウム箱の他のすべての部分を取り除いたものであ
つてもよい。例えば、アルミニウム保持面の不必
要な部分は、枠体３として残すべきアルミニウム
保持部の部分を保護するホトレジストマスク、ま
たは他のマスクで覆つて、塩酸中で蝕刻すること
により除去される。
ミクロンの間の厚さを持つアルミニウム箱で作ら
れた枠状の正方形又は矩形の形状を持つている。
枠体３を構成するアルミニウム箱は、臨時的な保
持平面としての平坦なアルミニウム箔の表面上に
可撓性回路フイルムを最初に作り、次に枠体３と
して残すアルミニウム保持部を除いて、アルミニ
ウム箱の他のすべての部分を取り除いたものであ
つてもよい。例えば、アルミニウム保持面の不必
要な部分は、枠体３として残すべきアルミニウム
保持部の部分を保護するホトレジストマスク、ま
たは他のマスクで覆つて、塩酸中で蝕刻すること
により除去される。
他の案として、枠体３は、チタンの厚い整合リ
ング上に装着された、上述したアルミ箔で作られ
た正方形、又は矩形の環状構造のものであつても
良い。例えば、チタンは約1.6ミリメートルの厚
さを持つている。環状のアルミニウム箔構造は接
着性ラミネーシヨンによつて厚いチタンの環状構
造に装着される。このアルミニウム−チタン構造
の組み合わせは、チタン熱膨張係数がエポキシ樹
脂を含浸させたガラス繊維、又は回路基板４を構
成する主材料の膨張係数と両立しうるので、或る
場合には好ましい組み合わせである。然しなが
ら、既に述べたように、枠体３は、ステンレス
鋼、銅、ポリサルフオン（polysulfone）、または
デユポン社の商標名「カプトン」（KAPTON）
で市販されているポリイミド材料を含む多くの材
料の任意のもので作る行ことが出来る。
ング上に装着された、上述したアルミ箔で作られ
た正方形、又は矩形の環状構造のものであつても
良い。例えば、チタンは約1.6ミリメートルの厚
さを持つている。環状のアルミニウム箔構造は接
着性ラミネーシヨンによつて厚いチタンの環状構
造に装着される。このアルミニウム−チタン構造
の組み合わせは、チタン熱膨張係数がエポキシ樹
脂を含浸させたガラス繊維、又は回路基板４を構
成する主材料の膨張係数と両立しうるので、或る
場合には好ましい組み合わせである。然しなが
ら、既に述べたように、枠体３は、ステンレス
鋼、銅、ポリサルフオン（polysulfone）、または
デユポン社の商標名「カプトン」（KAPTON）
で市販されているポリイミド材料を含む多くの材
料の任意のもので作る行ことが出来る。
可撓性フイルム６は、約5.1乃至7.6ミクロンの
厚さのポリイミド・シートであつて、少なくとも
その一面には、例えば、1986年５月21日に出願さ
れた米国特許出願（番号第865316号、発明の名称
「可撓性フイルム半導体チツプ・キヤリヤ」）に記
載されたような回路を有するものであることが望
ましい。然しながら、製品の性質、製品の使用目
的、その他の諸因子により、可撓性フイルム６に
はポリイミド以外の材料が好ましい場合があるこ
とは注意を要する。
厚さのポリイミド・シートであつて、少なくとも
その一面には、例えば、1986年５月21日に出願さ
れた米国特許出願（番号第865316号、発明の名称
「可撓性フイルム半導体チツプ・キヤリヤ」）に記
載されたような回路を有するものであることが望
ましい。然しながら、製品の性質、製品の使用目
的、その他の諸因子により、可撓性フイルム６に
はポリイミド以外の材料が好ましい場合があるこ
とは注意を要する。
可撓性フイルム６としてポリイミド・シートを
使用する場合、多くの適用例において、ポリイミ
ド・シートは、製造時にポリイミドに与える加熱
工程の際や、本発明の原理に従つた電子パツケー
ジ構造を使う際に、歪みを無くすために、約12.7
ミクロン以下の厚さにするのがよい。このポリイ
ミド・シートは、可撓性フイルム半導体チツプ・
キヤリヤ２を製造するのに用いる工程で処理しう
る任意の長さ及び幅にすることが出来る。然しな
がら、ポリイミド・シートが構造的に連続した誘
電体として機能しえない程薄くして、ポリイミド
の構造的な本質を喪失する厚さにしてはならな
い。或る応用令ではポリイミド・シートの厚さは
12.7乃至25.4ミクロンの厚さにするのが好まし
い。然しながら、上述したように、熱的歪みを軽
減するために、半導体チツプ８と可撓性フイルム
６上の回路の内側リード熔着パツド１６との間で
Ｃ−４接続部９を使うとき、ポリイミドは約25.4
ミクロン以上の厚さにしないのが望ましい。半導
体チツプ８と、可撓性フイルム６上の回路の内側
リード熔着パツド１６との間で他の型式の相互接
続を使う場合には、可撓性フイルム６として、ポ
リイミドのより厚いシートを使うほうが、或る場
合には、実用的で且つ望ましいことがある。例え
ば、加熱加圧式熔着技術が半導体チツプ８と、可
撓性フイルム６上の回路の内側リード熔着パツド
１６との間での相互接続に使われる場合、可撓性
フイルム６を形成するポリイミド・シートは約
127.0ミクロンまでの厚さを持つてもよい。
使用する場合、多くの適用例において、ポリイミ
ド・シートは、製造時にポリイミドに与える加熱
工程の際や、本発明の原理に従つた電子パツケー
ジ構造を使う際に、歪みを無くすために、約12.7
ミクロン以下の厚さにするのがよい。このポリイ
ミド・シートは、可撓性フイルム半導体チツプ・
キヤリヤ２を製造するのに用いる工程で処理しう
る任意の長さ及び幅にすることが出来る。然しな
がら、ポリイミド・シートが構造的に連続した誘
電体として機能しえない程薄くして、ポリイミド
の構造的な本質を喪失する厚さにしてはならな
い。或る応用令ではポリイミド・シートの厚さは
12.7乃至25.4ミクロンの厚さにするのが好まし
い。然しながら、上述したように、熱的歪みを軽
減するために、半導体チツプ８と可撓性フイルム
６上の回路の内側リード熔着パツド１６との間で
Ｃ−４接続部９を使うとき、ポリイミドは約25.4
ミクロン以上の厚さにしないのが望ましい。半導
体チツプ８と、可撓性フイルム６上の回路の内側
リード熔着パツド１６との間で他の型式の相互接
続を使う場合には、可撓性フイルム６として、ポ
リイミドのより厚いシートを使うほうが、或る場
合には、実用的で且つ望ましいことがある。例え
ば、加熱加圧式熔着技術が半導体チツプ８と、可
撓性フイルム６上の回路の内側リード熔着パツド
１６との間での相互接続に使われる場合、可撓性
フイルム６を形成するポリイミド・シートは約
127.0ミクロンまでの厚さを持つてもよい。
可撓性フイルム６を形成するポリイミドは、多
数の特定の材質のうちの任意の１つの材質であつ
てよい。例えば、デユポン社で市販しているモノ
マ・ピロメリテイツク・デアンハイドライド
（monomers pyromellitic dianhydride）と、オ
キシジアニリン（oxydianiline）とで形成される
ポリマ（通常「PMDA−ODA」と呼ばれる）で
ある「5878」ポリイミドがある。この「5878」ポ
リイミドは加熱縮合のピリイミド重合体であつ
て、基本的には耐熱性の塑性材料である。換言す
れば、「5878」ポリイミドは約400℃までの処理温
度に耐えることが出来、且つ可撓性がある。
数の特定の材質のうちの任意の１つの材質であつ
てよい。例えば、デユポン社で市販しているモノ
マ・ピロメリテイツク・デアンハイドライド
（monomers pyromellitic dianhydride）と、オ
キシジアニリン（oxydianiline）とで形成される
ポリマ（通常「PMDA−ODA」と呼ばれる）で
ある「5878」ポリイミドがある。この「5878」ポ
リイミドは加熱縮合のピリイミド重合体であつ
て、基本的には耐熱性の塑性材料である。換言す
れば、「5878」ポリイミドは約400℃までの処理温
度に耐えることが出来、且つ可撓性がある。
可撓性フイルム６上の回路は、個々のラインが
7.6ミクロンの高さ（厚さ）と約25.4ミクロンの
幅を有する細い導体の回路であるのが望ましい。
然しながら、回路導体の厚さ及び幅は、可撓性フ
イルム６上に回路を形成するのに使われる処理技
術の程度、回路の使用目的、回路に期待される性
能特性、電子パツケージの全体的構造の性能など
の因子に依存して変化する。
7.6ミクロンの高さ（厚さ）と約25.4ミクロンの
幅を有する細い導体の回路であるのが望ましい。
然しながら、回路導体の厚さ及び幅は、可撓性フ
イルム６上に回路を形成するのに使われる処理技
術の程度、回路の使用目的、回路に期待される性
能特性、電子パツケージの全体的構造の性能など
の因子に依存して変化する。
また、可撓性フイルム６上の回路は、米国特許
第4231154号、同第4480288号及び同第4517051号
に開示されているような写真蝕刻技術を使つて個
性化されたクロム／銅／クロム（Cr／Cu／Cr）
合金系を含んでいる。これら３つの特許の技術は
本明細書の実施例で使用している。可撓性フイル
ム６は一方の面だけに回路を設けてもよいし、必
要ならば、例えば前述の米国特許第4480288号及
び同第4517051号に開示された相互接続バイアに
よつて両面に回路を設けてもよい。
第4231154号、同第4480288号及び同第4517051号
に開示されているような写真蝕刻技術を使つて個
性化されたクロム／銅／クロム（Cr／Cu／Cr）
合金系を含んでいる。これら３つの特許の技術は
本明細書の実施例で使用している。可撓性フイル
ム６は一方の面だけに回路を設けてもよいし、必
要ならば、例えば前述の米国特許第4480288号及
び同第4517051号に開示された相互接続バイアに
よつて両面に回路を設けてもよい。
第１図及び第２図に示されたように、可撓性フ
イルム６上の回路は、可撓性フイルム６上に半導
体チツプ８、または他の電子素子を装着するのに
使う内側リード熔着パツド１６と、本発明の原理
に従つて、印刷回路基板４上に可撓性フイルム半
導体チツプ・キヤリヤ２を装着するのに使う外側
リード熔着パツド１１とを含んでいる。外側リー
ド熔着パツド１１と、内側リード熔着パツド１６
とは、スペーサ１０及びＣ−４接続部９とがパツ
ド１１及び１６へ容易に熔着出来るように、金メ
ツキを施した銅で作られるのが好ましい。然しな
がら、経済的理由、または他の理由によつて、パ
ツド１１及び１６は、例えば銅だけによつて作る
ことが出来、また、当業者には公知の他の任意の
導電材料で作ることが出来る。
イルム６上の回路は、可撓性フイルム６上に半導
体チツプ８、または他の電子素子を装着するのに
使う内側リード熔着パツド１６と、本発明の原理
に従つて、印刷回路基板４上に可撓性フイルム半
導体チツプ・キヤリヤ２を装着するのに使う外側
リード熔着パツド１１とを含んでいる。外側リー
ド熔着パツド１１と、内側リード熔着パツド１６
とは、スペーサ１０及びＣ−４接続部９とがパツ
ド１１及び１６へ容易に熔着出来るように、金メ
ツキを施した銅で作られるのが好ましい。然しな
がら、経済的理由、または他の理由によつて、パ
ツド１１及び１６は、例えば銅だけによつて作る
ことが出来、また、当業者には公知の他の任意の
導電材料で作ることが出来る。
可撓性フイルム６上の内側リード熔着パツド１
６及び外側リード熔着パツド１１は、円形、長方
形、正方形、矩形などの任意の寸法と任意の形状
にすることが出来る。熔着パツド１１及び１６の
寸法及び構造に関して配慮を要する点は、可撓性
フイルム６上の回路の使用目的、可撓性フイルム
６上に回路を作るのに用いられる製造工程との互
換性、パツド１１及び１６に熔着するのに意図さ
れたスペーサ１０及びＣ−４接続部との互換性な
どの因子がある。外側リード溶着パツド１１の間
の間隔に関して言えば、スペーサ１０がパツド１
１に熔着されるときに、スペーサ１０が相互に接
触（電気的な短絡）しないように、溶着パツド１
１は離隔されなければならない。Ｃ−４接続部と
熔着される内側リード熔着パツド１６の相互間隔
に対しても、同様な配慮を払う必要がある。
６及び外側リード熔着パツド１１は、円形、長方
形、正方形、矩形などの任意の寸法と任意の形状
にすることが出来る。熔着パツド１１及び１６の
寸法及び構造に関して配慮を要する点は、可撓性
フイルム６上の回路の使用目的、可撓性フイルム
６上に回路を作るのに用いられる製造工程との互
換性、パツド１１及び１６に熔着するのに意図さ
れたスペーサ１０及びＣ−４接続部との互換性な
どの因子がある。外側リード溶着パツド１１の間
の間隔に関して言えば、スペーサ１０がパツド１
１に熔着されるときに、スペーサ１０が相互に接
触（電気的な短絡）しないように、溶着パツド１
１は離隔されなければならない。Ｃ−４接続部と
熔着される内側リード熔着パツド１６の相互間隔
に対しても、同様な配慮を払う必要がある。
同様に、印刷回路基板４上の回路の外側リード
熔着パツド１２の各々は、パツド１２とスペーサ
との熔着を容易にするために、金メツキを施した
銅で作られる。然しながら、例えば経済的な理
由、或いは他の理由によつて、必要ならば銅だけ
で作つてもよいし、或いは当業者には公知の他の
任意の材料で作つてもよい。
熔着パツド１２の各々は、パツド１２とスペーサ
との熔着を容易にするために、金メツキを施した
銅で作られる。然しながら、例えば経済的な理
由、或いは他の理由によつて、必要ならば銅だけ
で作つてもよいし、或いは当業者には公知の他の
任意の材料で作つてもよい。
可撓性フイルム６上の回路の内側リード熔着パ
ツド１６及び外側リード熔着パツド１１に関して
述べると、回路基板４上の回路の外側リード熔着
パツド１２は、円形、長方形、正方形、矩形、な
どの任意の形状で任意の寸法を持たせることが出
来る。熔着パツド１２の寸法及び構造に関して配
慮を要する点には、回路基板４上の回路の使用目
的、回路基板４上に回路を作るのに用いられる製
造工程との互換性、パツド１２に熔着するのに意
図されたスペーサ１０との互換性などの因子があ
る。外側リード熔着パツド１２の間隔に関して言
えば、熔着パツド１２は可撓性フイルム６上の外
側リード熔着パツド１１の間隔と整合する間隔に
されなければならず、且つその間隔は、スペーサ
１０がパツド１２上に溶着されたときに、スペー
サ１０の相互接触（電気的短絡）を生じないよう
な間隔に選択される（これは、可撓性フイルム６
上の外側リード熔着パツド１１の間隔について既
に述べた）。
ツド１６及び外側リード熔着パツド１１に関して
述べると、回路基板４上の回路の外側リード熔着
パツド１２は、円形、長方形、正方形、矩形、な
どの任意の形状で任意の寸法を持たせることが出
来る。熔着パツド１２の寸法及び構造に関して配
慮を要する点には、回路基板４上の回路の使用目
的、回路基板４上に回路を作るのに用いられる製
造工程との互換性、パツド１２に熔着するのに意
図されたスペーサ１０との互換性などの因子があ
る。外側リード熔着パツド１２の間隔に関して言
えば、熔着パツド１２は可撓性フイルム６上の外
側リード熔着パツド１１の間隔と整合する間隔に
されなければならず、且つその間隔は、スペーサ
１０がパツド１２上に溶着されたときに、スペー
サ１０の相互接触（電気的短絡）を生じないよう
な間隔に選択される（これは、可撓性フイルム６
上の外側リード熔着パツド１１の間隔について既
に述べた）。
第１図及び第２図に示したように、スペーサ１
０は可撓性フイルム６上の回路の外側リード熔着
パツド１１と、印刷回路基板４上の回路の熔着パ
ツド１２との間に位置付けられた筒体である。例
えば、熔着パツド１１及び１２の両方が、約
254.0ミクロンの幅と、約762.0ミクロンの奥行を
持つ矩形であり、且つ半導体チツプ８とインター
ポーザ７を組み合わせた高さが約762.0ミクロン
である場合、各スペーサ１０は、約762.0ミクロ
ンの高さと、約254.0ミクロンの直径を有する電
気導体の円柱である。然しながら、スペーサ１０
は球状であつてもよいし、或いは他の任意の形状
であつてよいことは注意を要する。
０は可撓性フイルム６上の回路の外側リード熔着
パツド１１と、印刷回路基板４上の回路の熔着パ
ツド１２との間に位置付けられた筒体である。例
えば、熔着パツド１１及び１２の両方が、約
254.0ミクロンの幅と、約762.0ミクロンの奥行を
持つ矩形であり、且つ半導体チツプ８とインター
ポーザ７を組み合わせた高さが約762.0ミクロン
である場合、各スペーサ１０は、約762.0ミクロ
ンの高さと、約254.0ミクロンの直径を有する電
気導体の円柱である。然しながら、スペーサ１０
は球状であつてもよいし、或いは他の任意の形状
であつてよいことは注意を要する。
スペーサ１０の選ばれた特定の形状とは無関係
に、各スペーサ１０の高さは、印刷回路基板４か
ら測つて半導体チツプ８の他方の面に使われてい
るインターポーザ７の高さと、半導体チツプ８の
高さとを合計した高さにほぼ等しい寸法に選ばれ
る。このようにして可撓性フイルム６は、可撓性
フイルム半導体チツプ・キヤリヤ２が回路基板４
上に装着されたときに、スペーサ１０によつてほ
ぼ平面状に保持される。既に述べたように、可撓
性フイルム６のこの平坦な形状は、この形状が可
撓性フイルム６の非平坦性（テント状の）に関連
した多くの問題を解決又は軽減するので、本発明
の極めて重要な特徴である。
に、各スペーサ１０の高さは、印刷回路基板４か
ら測つて半導体チツプ８の他方の面に使われてい
るインターポーザ７の高さと、半導体チツプ８の
高さとを合計した高さにほぼ等しい寸法に選ばれ
る。このようにして可撓性フイルム６は、可撓性
フイルム半導体チツプ・キヤリヤ２が回路基板４
上に装着されたときに、スペーサ１０によつてほ
ぼ平面状に保持される。既に述べたように、可撓
性フイルム６のこの平坦な形状は、この形状が可
撓性フイルム６の非平坦性（テント状の）に関連
した多くの問題を解決又は軽減するので、本発明
の極めて重要な特徴である。
スペーサ１０は、はんだ、はんだ被覆を施した
銅、ステンレス鋼、ニツケル、または電気的良導
体の他の材料の如き種々の材料、またはそれらの
組み合わせで作りうることは注意を要する。例え
ば、各スペーサ１０は、重量比で約95％の鉛
（Pb）と５％の錫（Sn）で作られた全体として球
形のはんだボールで作られ、はんだボールは共晶
Pb／Snはんだを使つて回路基板４上の外側リー
ド熔着パツド１２に熔着される。95％−Pb／５
％−Snの球状はんだボールで作られたスペーサ
１０は幾つかの利点を持つている。例えば、従順
性、耐熱的信頼性及び接続部の疲労寿命は、例え
ば共晶Pb／Snはんだで被覆された銅ボールで作
られた接続部に比較して改善されている。また、
95％−Pb／５％−Snはんだボールは、半導体チ
ツプ８がＣ−４接続体９を使つて可撓性フイルム
６上に装着されるのと同時に、可撓性フイルム６
上の外側リード熔着パツド１１に熔着することが
出来る。加えて、95％−Pb／５−Snはんだボー
ルと、キヤリヤ２の可撓性フイルム６上に装着さ
れた半導体チツプ８とを有する可撓性フイルム半
導体チツプ・キヤリヤ２は、より低温で熔解する
はんだのはんだ付けによつて、印刷回路基板４上
に装着することが出来るので、チツプ・キヤリヤ
２を印刷回路基板４上に装着する際に、半導体チ
ツプ８と可撓性フイルム６上の内側リード熔着パ
ツド１６との間のＣ−４接続体９を、Ｃ−４接続
体９に使う温度まで加熱する必要はない。更に、
95％−Pb／５％−Snはんだボールは、修理作業
のために可撓性フイルム半導体チツプ・キヤリヤ
２を印刷回路基板４から取り除くときに、可撓性
フイルム６の側に付着したままになつているの
で、スペーサ１０として95％−Pb／５％−Snは
んだボールを使用することは、可撓性フイルム半
導体チツプ・キヤリヤ２が印刷回路基板４上に装
着した後に、電子パツケージ構造体を修理するの
を簡単にすることが出来る。95％−Pb／５％−
Snはんだボール以外の材料でスペーサ１０が作
られて、電子パツケージ構造体を修理する場合
は、先づ、印刷回路基板４から可撓性フイルム半
導体チツプ・キヤリヤ２を取り除き、次に印刷回
路基板４からスペーサ１０を形成する材料を取り
除く必要があるけれども、95％−Pb／５％−Sn
はんだボールの場合は後者の工程が省略出来る。
また、95％−Pb／５％−Snはんだボールは例え
ば、はんだで被覆した銅ボールに比べて安価であ
る。
銅、ステンレス鋼、ニツケル、または電気的良導
体の他の材料の如き種々の材料、またはそれらの
組み合わせで作りうることは注意を要する。例え
ば、各スペーサ１０は、重量比で約95％の鉛
（Pb）と５％の錫（Sn）で作られた全体として球
形のはんだボールで作られ、はんだボールは共晶
Pb／Snはんだを使つて回路基板４上の外側リー
ド熔着パツド１２に熔着される。95％−Pb／５
％−Snの球状はんだボールで作られたスペーサ
１０は幾つかの利点を持つている。例えば、従順
性、耐熱的信頼性及び接続部の疲労寿命は、例え
ば共晶Pb／Snはんだで被覆された銅ボールで作
られた接続部に比較して改善されている。また、
95％−Pb／５％−Snはんだボールは、半導体チ
ツプ８がＣ−４接続体９を使つて可撓性フイルム
６上に装着されるのと同時に、可撓性フイルム６
上の外側リード熔着パツド１１に熔着することが
出来る。加えて、95％−Pb／５−Snはんだボー
ルと、キヤリヤ２の可撓性フイルム６上に装着さ
れた半導体チツプ８とを有する可撓性フイルム半
導体チツプ・キヤリヤ２は、より低温で熔解する
はんだのはんだ付けによつて、印刷回路基板４上
に装着することが出来るので、チツプ・キヤリヤ
２を印刷回路基板４上に装着する際に、半導体チ
ツプ８と可撓性フイルム６上の内側リード熔着パ
ツド１６との間のＣ−４接続体９を、Ｃ−４接続
体９に使う温度まで加熱する必要はない。更に、
95％−Pb／５％−Snはんだボールは、修理作業
のために可撓性フイルム半導体チツプ・キヤリヤ
２を印刷回路基板４から取り除くときに、可撓性
フイルム６の側に付着したままになつているの
で、スペーサ１０として95％−Pb／５％−Snは
んだボールを使用することは、可撓性フイルム半
導体チツプ・キヤリヤ２が印刷回路基板４上に装
着した後に、電子パツケージ構造体を修理するの
を簡単にすることが出来る。95％−Pb／５％−
Snはんだボール以外の材料でスペーサ１０が作
られて、電子パツケージ構造体を修理する場合
は、先づ、印刷回路基板４から可撓性フイルム半
導体チツプ・キヤリヤ２を取り除き、次に印刷回
路基板４からスペーサ１０を形成する材料を取り
除く必要があるけれども、95％−Pb／５％−Sn
はんだボールの場合は後者の工程が省略出来る。
また、95％−Pb／５％−Snはんだボールは例え
ば、はんだで被覆した銅ボールに比べて安価であ
る。
然しながら、或る応用例においては、共晶
Pb／Snはんだ（37％Pb／63％Sn）で被覆された
銅線のような95％−Pb／５％−Snはんだ以外の
材料で作られたスペーサ１０を使用したい場合が
ある。例えば、そのスペーサ１０は約254.0ミク
ロンの直径と、約762.0ミクロンの高さとを有す
る全体として円筒状の銅線であつて、508ミクロ
ンの厚さの共晶はんだの被覆を有するものであ
る。このスペーサを95％−Pb／５％−Snはんだ
ボールと比較すると、このようなはんだ被覆を有
する銅線は、より高い指導率を有し、且つより良
い寸法的安定性を有するという利点を持つてい
る。また、95％−Pb／５％−Snはんだボールを
均一な寸法に作ることよりも、はんだ被覆の銅線
を均一な寸法に作るほうがより容易である。
Pb／Snはんだ（37％Pb／63％Sn）で被覆された
銅線のような95％−Pb／５％−Snはんだ以外の
材料で作られたスペーサ１０を使用したい場合が
ある。例えば、そのスペーサ１０は約254.0ミク
ロンの直径と、約762.0ミクロンの高さとを有す
る全体として円筒状の銅線であつて、508ミクロ
ンの厚さの共晶はんだの被覆を有するものであ
る。このスペーサを95％−Pb／５％−Snはんだ
ボールと比較すると、このようなはんだ被覆を有
する銅線は、より高い指導率を有し、且つより良
い寸法的安定性を有するという利点を持つてい
る。また、95％−Pb／５％−Snはんだボールを
均一な寸法に作ることよりも、はんだ被覆の銅線
を均一な寸法に作るほうがより容易である。
第３図を参照すると、本発明の原理に従つて、
半導体チツプ・キヤリヤ２の可撓性フイルム６上
の外側リード熔着パツド１１と、対応する印刷回
路基板４上の外側リード熔着パツド１２とを熔着
（接続）するときに、スペーサ１０を所定の位置
に保持するための除去可能なホルダ１８の斜視図
が示されている。スペーサ１０は任意の所望のパ
ターンでホルダ１８中に保持（埋設）することが
出来ることは注意を払う必要がある。第１図乃至
第３図に示されているように、ホルダ１８は、円
筒状のスペーサ１０がホルダ１８の中に埋設され
たスラブ状（薄板状）の材料で構成され、各スペ
ーサ１０はその軸方向がホルダ１８の平面に対し
てほぼ垂直になるように埋設されている。当業者
には容易に理解されるように、ホルダ１８とスペ
ーサ１０との形状、寸法、構造などは適用される
装置に応じて種々の型式を取ることが出来る。
半導体チツプ・キヤリヤ２の可撓性フイルム６上
の外側リード熔着パツド１１と、対応する印刷回
路基板４上の外側リード熔着パツド１２とを熔着
（接続）するときに、スペーサ１０を所定の位置
に保持するための除去可能なホルダ１８の斜視図
が示されている。スペーサ１０は任意の所望のパ
ターンでホルダ１８中に保持（埋設）することが
出来ることは注意を払う必要がある。第１図乃至
第３図に示されているように、ホルダ１８は、円
筒状のスペーサ１０がホルダ１８の中に埋設され
たスラブ状（薄板状）の材料で構成され、各スペ
ーサ１０はその軸方向がホルダ１８の平面に対し
てほぼ垂直になるように埋設されている。当業者
には容易に理解されるように、ホルダ１８とスペ
ーサ１０との形状、寸法、構造などは適用される
装置に応じて種々の型式を取ることが出来る。
若し必要であれば、或る場合には、ホルダ１８
はまた、可撓性フイルム半導体チツプ・キヤリヤ
２の可撓性フイルム６上の内側リード熔着パツド
１６に半導体チツプ８を熔着（接続）するとき、
半導体チツプ８を所定の位置に保持するのにも使
うことが出来る。例えば、ホルダ１８により半導
体チツプ８とスペーサ１０とを所定の位置に保持
することによつて、可撓性フイルム半導体チツ
プ・キヤリヤ２の内側リード熔着パツド１６と外
側リード熔着パツド１１を、半導体チツプ８及び
スペーサ１０のＣ−４接続体９に正確に整列させ
るために、光学式パターン認識装置を使うことが
出来る。ホルダ１８により半導体チツプ８を所定
の位置に保持しているため、内側リード熔設パツ
ド１６に対して半導体チツプ８上のＣ−４接続体
９の自己整列能力は、半導体チツプ８とその熔着
パツドとの間のＣ−４相互接続を行わせる通常の
方法による効果は減少されるので、内側リード熔
着パツド１６をＣ−４接続体９に正確に整列させ
ることが必要である。かくして、この組立体は、
半導体チツプ８上のＣ−４接続体９及びスペーサ
１０を可撓性フイルム半導体チツプ・キヤリヤ２
上の夫々の内側及び外側リード熔着パツド１６及
び１１に熔着することが出来る。第３図において
図面の繁雑化を避けるため、半導体チツプ８を収
容するためのホルダ１８の開孔２０だけを示し
て、半導体チツプ８自身は省略してある。また、
第３図を簡略化するため、ホルダ１８に保持され
ているスペーサ１０の一部だけを示してある。然
しながら、第３図に示されたホルダ１８に示され
た開孔（開孔２０を除く）はスペーサ１０を保持
するためのものであることは注意を要する。
はまた、可撓性フイルム半導体チツプ・キヤリヤ
２の可撓性フイルム６上の内側リード熔着パツド
１６に半導体チツプ８を熔着（接続）するとき、
半導体チツプ８を所定の位置に保持するのにも使
うことが出来る。例えば、ホルダ１８により半導
体チツプ８とスペーサ１０とを所定の位置に保持
することによつて、可撓性フイルム半導体チツ
プ・キヤリヤ２の内側リード熔着パツド１６と外
側リード熔着パツド１１を、半導体チツプ８及び
スペーサ１０のＣ−４接続体９に正確に整列させ
るために、光学式パターン認識装置を使うことが
出来る。ホルダ１８により半導体チツプ８を所定
の位置に保持しているため、内側リード熔設パツ
ド１６に対して半導体チツプ８上のＣ−４接続体
９の自己整列能力は、半導体チツプ８とその熔着
パツドとの間のＣ−４相互接続を行わせる通常の
方法による効果は減少されるので、内側リード熔
着パツド１６をＣ−４接続体９に正確に整列させ
ることが必要である。かくして、この組立体は、
半導体チツプ８上のＣ−４接続体９及びスペーサ
１０を可撓性フイルム半導体チツプ・キヤリヤ２
上の夫々の内側及び外側リード熔着パツド１６及
び１１に熔着することが出来る。第３図において
図面の繁雑化を避けるため、半導体チツプ８を収
容するためのホルダ１８の開孔２０だけを示し
て、半導体チツプ８自身は省略してある。また、
第３図を簡略化するため、ホルダ１８に保持され
ているスペーサ１０の一部だけを示してある。然
しながら、第３図に示されたホルダ１８に示され
た開孔（開孔２０を除く）はスペーサ１０を保持
するためのものであることは注意を要する。
ホルダ１８は、ポリサルフオン発泡体のような
１体化した材料で構成され、その材料は、必要な
らば、化学的に溶解可能で、洗い去ることの出来
るものであることが望ましい。然しながら、必要
に応じて、ホルダ１８は異なつた方法で構成する
ことが出来るし、異なつた材料を使うことも出来
る。例えば、ホルダ１８は複数個の材料で構成す
ることが出来、または可溶性のフラツクスのシー
ト（フイルム）のような材料で作ることも出来
る。ホルダ１８の重要な特性は、化学的、物理的
手段若しくは他の溶解手段によつて除去可能であ
ることにあり、この溶解手段は、ホルダ１８を使
用する特定の電子パツケージ構造体と両立しうる
ものであり、且つその構造体の製造プロセスとも
両立しうるものである。
１体化した材料で構成され、その材料は、必要な
らば、化学的に溶解可能で、洗い去ることの出来
るものであることが望ましい。然しながら、必要
に応じて、ホルダ１８は異なつた方法で構成する
ことが出来るし、異なつた材料を使うことも出来
る。例えば、ホルダ１８は複数個の材料で構成す
ることが出来、または可溶性のフラツクスのシー
ト（フイルム）のような材料で作ることも出来
る。ホルダ１８の重要な特性は、化学的、物理的
手段若しくは他の溶解手段によつて除去可能であ
ることにあり、この溶解手段は、ホルダ１８を使
用する特定の電子パツケージ構造体と両立しうる
ものであり、且つその構造体の製造プロセスとも
両立しうるものである。
第３図に示されたように、ホルダ１８は、半導
体チツプ８を載置する可撓性フイルム６と、埋設
されるスペーサ１０との寸法、形状に整合する寸
法及び形状にされる。例えば、可撓性フイルム６
が約50.8ミリメートル四方のポリイミド・フイル
ムであり、そして、可撓性フイルム６の外側リー
ド熔着パツド１１上に約762.0ミクロンの高さを
有する円筒状スペーサ１０を装着したい場合に
は、ホルダ１８は、約635.0ミクロンの厚さを有
するポリサルフオン発泡体の約50.8ミリメートル
四方のシートである。ホルダ１８中のスペーサ１
０のパターンは、スペーサ１０を装着するための
可撓性フイルム半導体チツプ・キヤリヤ２の可撓
性フイルム６上の外側リード熔着パツドのパター
ンと、可撓性フイルム半導体チツプ・キヤリヤ２
が装着される印刷回路基板４上の溶着パツドに対
応するパターンとに整合するよう設計される。ま
た、ホルダ１８の開孔２０は半導体チツプ８を収
容し、そして、第１図に示されたＣ−４接続体９
を使つた可撓性フイルム６の内側リード熔着パツ
ド１６上の半導体チツプ８の装着を容易にするた
めに、可撓性フイルム６の内側リード熔着パツド
１６に関して半導体チツプ８を位置付けるよう設
計される。他の案として、開孔２０は半導体チツ
プ８の単なる受け入れ孔として設け、本発明の原
理に従つたホルダ１８を使つて可撓性フイルム６
の外側リード熔着パツド１１にスペーサ１１を熔
着する前に、他の方法によつて半導体チツプ８を
可撓性フイルム６に装着することが出来る。
体チツプ８を載置する可撓性フイルム６と、埋設
されるスペーサ１０との寸法、形状に整合する寸
法及び形状にされる。例えば、可撓性フイルム６
が約50.8ミリメートル四方のポリイミド・フイル
ムであり、そして、可撓性フイルム６の外側リー
ド熔着パツド１１上に約762.0ミクロンの高さを
有する円筒状スペーサ１０を装着したい場合に
は、ホルダ１８は、約635.0ミクロンの厚さを有
するポリサルフオン発泡体の約50.8ミリメートル
四方のシートである。ホルダ１８中のスペーサ１
０のパターンは、スペーサ１０を装着するための
可撓性フイルム半導体チツプ・キヤリヤ２の可撓
性フイルム６上の外側リード熔着パツドのパター
ンと、可撓性フイルム半導体チツプ・キヤリヤ２
が装着される印刷回路基板４上の溶着パツドに対
応するパターンとに整合するよう設計される。ま
た、ホルダ１８の開孔２０は半導体チツプ８を収
容し、そして、第１図に示されたＣ−４接続体９
を使つた可撓性フイルム６の内側リード熔着パツ
ド１６上の半導体チツプ８の装着を容易にするた
めに、可撓性フイルム６の内側リード熔着パツド
１６に関して半導体チツプ８を位置付けるよう設
計される。他の案として、開孔２０は半導体チツ
プ８の単なる受け入れ孔として設け、本発明の原
理に従つたホルダ１８を使つて可撓性フイルム６
の外側リード熔着パツド１１にスペーサ１１を熔
着する前に、他の方法によつて半導体チツプ８を
可撓性フイルム６に装着することが出来る。
可撓性フイルム半導体チツプ・キヤリヤ２の外
側リード溶着パツドを印刷回路基板４に熔着する
ための本発明に従つた方法は以下の通りである。
先ず、スペーサ１０がホルダ１８中に置かれる
（埋設される）。例えば、ホルダ１８がポリサルフ
オン発泡体で作られ、且つ各スペーサ１０ははん
だメツキを施した銅の筒体である場合、各筒状の
スペーサ１０は、ホルダ１８の所定の位置で、ホ
ルダの面に対して垂直に単純に差し込まれる。次
に、ロジン緩活性フラツクス（rosin mildly
activated flux−RMAフラツクス）のようなは
んだフラツクスが除差可能ホルダ１８のスペーサ
１０と、可撓性フイルム半導体チツプ・キヤリヤ
２の可撓性フイルム６上の回路の外側リード熔着
パツド１１とに与えられる。フラツクスを与えた
後、スペーサ１０を有するホルダ１８は、可撓性
フイルム半導体チツプ・キヤリヤ２の上にホルダ
１８のスペーサ１０を光学式認識装置によつて整
置し、そしてキヤリヤ２の可撓性フイルム２上の
回路の外側リード熔着パツド１１と接触させる。
また、この時点で、半導体チツプ８をホルダ１８
の開孔２０に挿入することが可能であり、若し以
下の目的のために半導体チツプ８を担持するよう
ホルダ１８が設計されている場合、可撓性フイル
ム６上の回路の内側溶着パツド１６に対して半導
体チツプ８のＣ−４接続体９を整置し、接触させ
ることが出来る。他の案として、ソルダ・リフロ
ーのような通常のプロセスを使用して可撓性フイ
ルム６上の回路内側リード熔着パツド１６に半導
体チツプ８を前もつて装着しておくことも出来
る。
側リード溶着パツドを印刷回路基板４に熔着する
ための本発明に従つた方法は以下の通りである。
先ず、スペーサ１０がホルダ１８中に置かれる
（埋設される）。例えば、ホルダ１８がポリサルフ
オン発泡体で作られ、且つ各スペーサ１０ははん
だメツキを施した銅の筒体である場合、各筒状の
スペーサ１０は、ホルダ１８の所定の位置で、ホ
ルダの面に対して垂直に単純に差し込まれる。次
に、ロジン緩活性フラツクス（rosin mildly
activated flux−RMAフラツクス）のようなは
んだフラツクスが除差可能ホルダ１８のスペーサ
１０と、可撓性フイルム半導体チツプ・キヤリヤ
２の可撓性フイルム６上の回路の外側リード熔着
パツド１１とに与えられる。フラツクスを与えた
後、スペーサ１０を有するホルダ１８は、可撓性
フイルム半導体チツプ・キヤリヤ２の上にホルダ
１８のスペーサ１０を光学式認識装置によつて整
置し、そしてキヤリヤ２の可撓性フイルム２上の
回路の外側リード熔着パツド１１と接触させる。
また、この時点で、半導体チツプ８をホルダ１８
の開孔２０に挿入することが可能であり、若し以
下の目的のために半導体チツプ８を担持するよう
ホルダ１８が設計されている場合、可撓性フイル
ム６上の回路の内側溶着パツド１６に対して半導
体チツプ８のＣ−４接続体９を整置し、接触させ
ることが出来る。他の案として、ソルダ・リフロ
ーのような通常のプロセスを使用して可撓性フイ
ルム６上の回路内側リード熔着パツド１６に半導
体チツプ８を前もつて装着しておくことも出来
る。
可撓性フイルム半導体チツプ・キヤリヤ２の可
撓性フイルム６上の回路の外側リード熔着パツド
１１に、スペーサ１０を有するホルダ１８を整置
した後、この組立体全体は、可撓性フイルム６の
外側リード熔着パツド１１上のスペーサ１０のは
んだをリフローするため、例えば通常の外側リー
ド熔着パツド１１にスペーサ１０を熔着する。こ
の時点で、若し半導体チツプ８のＣ−４接続体９
が可撓性フイルム６上の回路の内側リード熔着パ
ツド１６に未だ熔着されていなければ、Ｃ−４接
続体９に対応する内側リード熔着パツドに対して
各Ｃ−４接続体９を熔着するためにリフローする
ことも可能である。上述のはんだリフロー処理の
後、スペーサ１０を有する可撓性フイルム半導体
チツプ・キヤリヤ２と、ホルダ１８内の半導体チ
ツプ８とは、リフロー・オーブンからこの組立体
を取り出すことにより冷却して、この構造体の温
度を室温まで低下する。この構造体を冷却した
後、若しインターポーザ７が必要ならば、既に説
明したように、熱伝導性エポキシ樹脂を使つて半
導体チツプ８の他面にインターポーザを接着す
る。この構造体は印刷回路基板４、または同様な
第２のレベルの電子パツケージ上に装着可能な状
態にある。
撓性フイルム６上の回路の外側リード熔着パツド
１１に、スペーサ１０を有するホルダ１８を整置
した後、この組立体全体は、可撓性フイルム６の
外側リード熔着パツド１１上のスペーサ１０のは
んだをリフローするため、例えば通常の外側リー
ド熔着パツド１１にスペーサ１０を熔着する。こ
の時点で、若し半導体チツプ８のＣ−４接続体９
が可撓性フイルム６上の回路の内側リード熔着パ
ツド１６に未だ熔着されていなければ、Ｃ−４接
続体９に対応する内側リード熔着パツドに対して
各Ｃ−４接続体９を熔着するためにリフローする
ことも可能である。上述のはんだリフロー処理の
後、スペーサ１０を有する可撓性フイルム半導体
チツプ・キヤリヤ２と、ホルダ１８内の半導体チ
ツプ８とは、リフロー・オーブンからこの組立体
を取り出すことにより冷却して、この構造体の温
度を室温まで低下する。この構造体を冷却した
後、若しインターポーザ７が必要ならば、既に説
明したように、熱伝導性エポキシ樹脂を使つて半
導体チツプ８の他面にインターポーザを接着す
る。この構造体は印刷回路基板４、または同様な
第２のレベルの電子パツケージ上に装着可能な状
態にある。
次に、本発明の原理に従つて、スペーサ１０
と、ホルダ１８中に半導体チツプ８とを熔着され
た可撓性フイルム半導体チツプ・キヤリヤ２は以
下のようにして印刷回路基板４上に装着される。
先ず、ロジン緩活性フラツクス（RMAフラツク
ス）のようなはんだフラツクスが、印刷回路基板
４上の回路の接着パツド１２に与えられる。接着
パツド１２は事前にはんだ被覆（はんだメツキ）
を施しておいてもよい。また、この時点で、イン
ターポーザ７が装着される。回路基板４の表面領
域ははんだメツキが施されており、フラツクスが
与えられている。次に、スペーサ１０と、ホルダ
１８中に保持された半導体チツプ８とを有する可
撓性フイルム半導体チツプ・キヤリヤ２の構造体
を印刷回路基板４の上に置いて、各スペーサ１０
は回路基板４上の対応して整合する熔着パツド１
２と接触させ、半導体チツプ８の表面にあるイン
ターポーザ７は印刷回路基板４の表面に接触させ
る。この位置決め作業は治具を用いるのが好まし
い。然しながら、他の任意の位置決め技術を使う
ことが出来る。上述の構造体が印刷回路基板４の
上に所定のように整置された後、この組立体全体
は加熱されて、印刷回路基板４上の回路の熔着パ
ツド１２にスペーサ１０を熔着し、且つ印刷回路
基板の表面に半導体チツプ８に接着されたインタ
ーポーザ７を熔着する。この組立体は例えば通常
の気相（vapor phase）はんだリフロー装置など
の任意の技術を使つて加熱することが出来る。
と、ホルダ１８中に半導体チツプ８とを熔着され
た可撓性フイルム半導体チツプ・キヤリヤ２は以
下のようにして印刷回路基板４上に装着される。
先ず、ロジン緩活性フラツクス（RMAフラツク
ス）のようなはんだフラツクスが、印刷回路基板
４上の回路の接着パツド１２に与えられる。接着
パツド１２は事前にはんだ被覆（はんだメツキ）
を施しておいてもよい。また、この時点で、イン
ターポーザ７が装着される。回路基板４の表面領
域ははんだメツキが施されており、フラツクスが
与えられている。次に、スペーサ１０と、ホルダ
１８中に保持された半導体チツプ８とを有する可
撓性フイルム半導体チツプ・キヤリヤ２の構造体
を印刷回路基板４の上に置いて、各スペーサ１０
は回路基板４上の対応して整合する熔着パツド１
２と接触させ、半導体チツプ８の表面にあるイン
ターポーザ７は印刷回路基板４の表面に接触させ
る。この位置決め作業は治具を用いるのが好まし
い。然しながら、他の任意の位置決め技術を使う
ことが出来る。上述の構造体が印刷回路基板４の
上に所定のように整置された後、この組立体全体
は加熱されて、印刷回路基板４上の回路の熔着パ
ツド１２にスペーサ１０を熔着し、且つ印刷回路
基板の表面に半導体チツプ８に接着されたインタ
ーポーザ７を熔着する。この組立体は例えば通常
の気相（vapor phase）はんだリフロー装置など
の任意の技術を使つて加熱することが出来る。
スペーサが、可撓性フイルム半導体チツプ・キ
ヤリヤ２の可撓性フイルム６上の回路の外側リー
ド熔着パツド１１と、回路基板４の表面上の回路
の対応する熔着パツド１２に熔着され、そしてイ
ンターポーザ７が回路基板４の表面に熔着された
後、所定のように回路基板４の表面上に、スペー
サ１０によつて保持されたキヤリヤ２の実質的に
平坦な可撓性フイルム６を有する可撓性フイルム
半導体チツプ・キヤリヤ２が装着された印刷回路
基板４を得るために、この組立体は冷却される。
ヤリヤ２の可撓性フイルム６上の回路の外側リー
ド熔着パツド１１と、回路基板４の表面上の回路
の対応する熔着パツド１２に熔着され、そしてイ
ンターポーザ７が回路基板４の表面に熔着された
後、所定のように回路基板４の表面上に、スペー
サ１０によつて保持されたキヤリヤ２の実質的に
平坦な可撓性フイルム６を有する可撓性フイルム
半導体チツプ・キヤリヤ２が装着された印刷回路
基板４を得るために、この組立体は冷却される。
次に、既に説明したように、ホルダ１８は溶解
し、洗滌するのが望ましい。例えば、既に述べた
ように、ホルダ１８にポリサルフオン発泡体が使
われている場合、塩化メチレンのような溶剤を使
つて、通常の真空デグリーザ（vapor
degreaser）中で溶解され洗滌される。真空デグ
リーザを動作する時間とか、温度とかのパラメー
タは、溶解し除去するポリサルフオン発泡体ホル
ダ１８の容積のような因子に従つて、当業者なら
ば容易に決めることが出来る。他の案として、必
要に応じて、ホルダ１８は他の化学的、物理的技
術あるいは他の技術を使うことによつて除去する
ことが出来る。次に、前の工程で枠体３が取り除
かれていなければ、可撓性フイルム半導体チツ
プ・キヤリヤ２の枠体３は、キヤリヤ２が上述し
たように回路基板４上に装着された後に使う必要
がなければ、切り取られるか、または取り除かれ
る。
し、洗滌するのが望ましい。例えば、既に述べた
ように、ホルダ１８にポリサルフオン発泡体が使
われている場合、塩化メチレンのような溶剤を使
つて、通常の真空デグリーザ（vapor
degreaser）中で溶解され洗滌される。真空デグ
リーザを動作する時間とか、温度とかのパラメー
タは、溶解し除去するポリサルフオン発泡体ホル
ダ１８の容積のような因子に従つて、当業者なら
ば容易に決めることが出来る。他の案として、必
要に応じて、ホルダ１８は他の化学的、物理的技
術あるいは他の技術を使うことによつて除去する
ことが出来る。次に、前の工程で枠体３が取り除
かれていなければ、可撓性フイルム半導体チツ
プ・キヤリヤ２の枠体３は、キヤリヤ２が上述し
たように回路基板４上に装着された後に使う必要
がなければ、切り取られるか、または取り除かれ
る。
本発明の原理に従つて、印刷回路基板４上に可
撓性フイルム半導体チツプ・キヤリヤ２を装着す
る上述の方法及び装置、そしてその結果物である
電子パツケージ構造体の利点を下記に述べる。先
ず、本発明に従つた方法及び装置は、平坦でない
形状（テント形状）ではなく、平坦性をもつて、
印刷回路基板４上に可撓性フイルム半導体チツ
プ・キヤリヤ２を形成することが出来る。既に述
べたように、平坦性を持つ可撓性フイルムの形状
は、幾つかの理由によつて、テント形状のものに
比べて優れている。即ち、それらの利点は、可撓
性フイルムが回路基板４上に装置された後でも、
キヤリヤ２の下側を容易に清掃することが出来る
こと、可撓性フイルム半導体チツプ・キヤリヤ２
の可撓性フイルム６上の回路の外側リード熔着パ
ツド１１と、印刷回路基板４上の回路の熔着パツ
ドとの整列を容易に行うことが出来ること、テン
ト形状に付随して生ずる不必要な歪みがないこ
と、そして、キヤリヤ２と半導体チツプ８のエツ
ジとの間で電気的な短絡を生じないことである。
また、本発明に従つた方法及び装置は使用法が容
易且つ簡単であり、しかも製造環境によく適合す
る。加えて、本発明の原理に従つた電子パツケー
ジ構造体の特に独持な特徴は、可撓性フイルム６
の回路面が可撓性フイルム６の回路導体用の接地
導体を含む印刷回路基板４に近接していることに
ある。これを換言すると、印刷回路基板４上にあ
る可撓性フイルム６上の回路導体の高さは、
DCA型（回路をチツプに直接に設けるタイプ）
を除いて、他の殆どすべての半導体チツプ装着体
系に比べて極めて小さいことである。この特徴の
効果は、導体（回路ライン）とその接地回路との
間の「ループ」領域が減少されるので、電子パツ
ケージのインダクタンスが減少されるということ
にある。この減少したインダクタンスは回路ライ
ンの高周波性能を向上させ、そして、例えばデジ
タル・コンピユータ中に使われる同時スイツチ回
路ライの数を増加することが出来る。本発明の上
述の特徴及び利点は、本発明の理解を容易にする
ために単に羅列したものであつて、勿論、本発明
の利益のすべてではない。
撓性フイルム半導体チツプ・キヤリヤ２を装着す
る上述の方法及び装置、そしてその結果物である
電子パツケージ構造体の利点を下記に述べる。先
ず、本発明に従つた方法及び装置は、平坦でない
形状（テント形状）ではなく、平坦性をもつて、
印刷回路基板４上に可撓性フイルム半導体チツ
プ・キヤリヤ２を形成することが出来る。既に述
べたように、平坦性を持つ可撓性フイルムの形状
は、幾つかの理由によつて、テント形状のものに
比べて優れている。即ち、それらの利点は、可撓
性フイルムが回路基板４上に装置された後でも、
キヤリヤ２の下側を容易に清掃することが出来る
こと、可撓性フイルム半導体チツプ・キヤリヤ２
の可撓性フイルム６上の回路の外側リード熔着パ
ツド１１と、印刷回路基板４上の回路の熔着パツ
ドとの整列を容易に行うことが出来ること、テン
ト形状に付随して生ずる不必要な歪みがないこ
と、そして、キヤリヤ２と半導体チツプ８のエツ
ジとの間で電気的な短絡を生じないことである。
また、本発明に従つた方法及び装置は使用法が容
易且つ簡単であり、しかも製造環境によく適合す
る。加えて、本発明の原理に従つた電子パツケー
ジ構造体の特に独持な特徴は、可撓性フイルム６
の回路面が可撓性フイルム６の回路導体用の接地
導体を含む印刷回路基板４に近接していることに
ある。これを換言すると、印刷回路基板４上にあ
る可撓性フイルム６上の回路導体の高さは、
DCA型（回路をチツプに直接に設けるタイプ）
を除いて、他の殆どすべての半導体チツプ装着体
系に比べて極めて小さいことである。この特徴の
効果は、導体（回路ライン）とその接地回路との
間の「ループ」領域が減少されるので、電子パツ
ケージのインダクタンスが減少されるということ
にある。この減少したインダクタンスは回路ライ
ンの高周波性能を向上させ、そして、例えばデジ
タル・コンピユータ中に使われる同時スイツチ回
路ライの数を増加することが出来る。本発明の上
述の特徴及び利点は、本発明の理解を容易にする
ために単に羅列したものであつて、勿論、本発明
の利益のすべてではない。
本発明に従つた方法及び装置は、印刷回路基板
４上に可撓性フイルム半導体チツプ・キヤリヤ２
を平坦な形状で装着することに関して説明されて
来たし、また、当業者には自明のようにこれは本
発明の良好な実施例であるけれども、必要に応じ
て、本発明の方法及び装置はまた、回路基板４上
に可撓性フイルム半導体チツプ・キヤリヤ２を非
平面状に装着することにも用いることが出来、あ
るいは、スペーサ１０の寸法を調節することによ
つて同様な第２レベルの電子パツケージに利用す
ることが出来る。
４上に可撓性フイルム半導体チツプ・キヤリヤ２
を平坦な形状で装着することに関して説明されて
来たし、また、当業者には自明のようにこれは本
発明の良好な実施例であるけれども、必要に応じ
て、本発明の方法及び装置はまた、回路基板４上
に可撓性フイルム半導体チツプ・キヤリヤ２を非
平面状に装着することにも用いることが出来、あ
るいは、スペーサ１０の寸法を調節することによ
つて同様な第２レベルの電子パツケージに利用す
ることが出来る。
Ｆ 発明の効果
以上述べたように、本発明は、第１レベルの回
路基板である可撓性のフイルムを第２レベルの回
路基板に装着する際に、第２レベルの回路板の配
線度に影響を与えることなく、しかも結果物とし
ての第２レベルの電子パツケージの電気的性能を
著しく向上させることが出来る。
路基板である可撓性のフイルムを第２レベルの回
路基板に装着する際に、第２レベルの回路板の配
線度に影響を与えることなく、しかも結果物とし
ての第２レベルの電子パツケージの電気的性能を
著しく向上させることが出来る。
第１図は本発明の原理に従つた除去可能ホルダ
に埋設されたスペーサを使用して、印刷回路基板
上に装着された可撓性フイルム半導体チツプ・キ
ヤリヤを分解して示す断面図、第２図はスペーサ
のホルダを除去した後の第１図に示した電子パツ
ケージ構造を分解していない状態を示す断面図、
第３図は第１図に示した除去可能ホルダとスペー
サとを示す斜視図である。 ２……可撓性フイルム半導体チツプ・キヤリ
ヤ、４……印刷回路基板、６……可撓性回路フイ
ルム、８……半導体チツプ、９……Ｃ−４接続
体、１０……スペーサ、１１……外側リード熔着
パツド、１６……内側リード熔着パツド、１８…
…除去可能ホルダ。
に埋設されたスペーサを使用して、印刷回路基板
上に装着された可撓性フイルム半導体チツプ・キ
ヤリヤを分解して示す断面図、第２図はスペーサ
のホルダを除去した後の第１図に示した電子パツ
ケージ構造を分解していない状態を示す断面図、
第３図は第１図に示した除去可能ホルダとスペー
サとを示す斜視図である。 ２……可撓性フイルム半導体チツプ・キヤリ
ヤ、４……印刷回路基板、６……可撓性回路フイ
ルム、８……半導体チツプ、９……Ｃ−４接続
体、１０……スペーサ、１１……外側リード熔着
パツド、１６……内側リード熔着パツド、１８…
…除去可能ホルダ。
Claims (1)
- 【特許請求の範囲】 １ 半導体チツプあるいは電子素子を担持して後
の加熱熔着ステツプで垂れ下りうる程度の薄さ及
び剛性を有する可撓製フイルム回路体を、その下
面に設けたリード熔着パツドに適合するパターン
状に形成された装着パツドを有する回路基板上へ
所望の平坦状態に熔着する方法であつて、 上記可撓性フイルム回路体に設けたリード熔着
パツドと上記回路基盤に設けた装着パツドとを電
気的に相互接続すると共に、上記フイルム回路体
と上記回路基盤との間隔を所望の平坦状態に保つ
ための複数本の導電性のスペーサを、上記パター
ン状に一時的に保持させるための除去可能なホル
ダに埋設したものを予じめ用意するステツプと、 上記導電性のスペーサが埋設されたホルダを上
記フイルム回路体と上記回路基盤との間に挿入
し、上記複数本のスペーサを上記パターンに従つ
て夫々上記リード熔着パツド及び上記装着パツド
に整合するよう位置づけするステツプと、 上記スペーサを上記熔着パツド及び上記装着パ
ツドに熔着するステツプと、 必要に応じて、上記除去可能なホルダを除去す
るステツプと、 を含む可撓性フイルム回路体熔着方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US24491 | 1987-03-11 | ||
| US07/024,491 US4788767A (en) | 1987-03-11 | 1987-03-11 | Method for mounting a flexible film semiconductor chip carrier on a circuitized substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63229740A JPS63229740A (ja) | 1988-09-26 |
| JPH0311105B2 true JPH0311105B2 (ja) | 1991-02-15 |
Family
ID=21820858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62312420A Granted JPS63229740A (ja) | 1987-03-11 | 1987-12-11 | 可撓性フィルム回路体熔着方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4788767A (ja) |
| EP (1) | EP0281900B1 (ja) |
| JP (1) | JPS63229740A (ja) |
| DE (1) | DE3881543T2 (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2573016B2 (ja) * | 1988-02-27 | 1997-01-16 | アンプ インコーポレーテッド | マイクロ入出力ピンおよびその製造方法 |
| US5109601A (en) * | 1988-05-26 | 1992-05-05 | International Business Machines Corporation | Method of marking a thin film package |
| US4916807A (en) * | 1989-01-05 | 1990-04-17 | Wiese Paul H | Method and apparatus for assembling circuits having surface mounted components |
| US4991285A (en) * | 1989-11-17 | 1991-02-12 | Rockwell International Corporation | Method of fabricating multi-layer board |
| US5001829A (en) * | 1990-01-02 | 1991-03-26 | General Electric Company | Method for connecting a leadless chip carrier to a substrate |
| US5261155A (en) * | 1991-08-12 | 1993-11-16 | International Business Machines Corporation | Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders |
| AU661867B2 (en) * | 1991-09-30 | 1995-08-10 | General Dynamics Information Systems, Inc. | Plated compliant lead |
| US5241454A (en) * | 1992-01-22 | 1993-08-31 | International Business Machines Corporation | Mutlilayered flexible circuit package |
| US5404044A (en) * | 1992-09-29 | 1995-04-04 | International Business Machines Corporation | Parallel process interposer (PPI) |
| US5371654A (en) * | 1992-10-19 | 1994-12-06 | International Business Machines Corporation | Three dimensional high performance interconnection package |
| US5479319A (en) * | 1992-12-30 | 1995-12-26 | Interconnect Systems, Inc. | Multi-level assemblies for interconnecting integrated circuits |
| US5324387A (en) * | 1993-05-07 | 1994-06-28 | Xerox Corporation | Method of fabricating asymmetric closely-spaced multiple diode lasers |
| US5388327A (en) * | 1993-09-15 | 1995-02-14 | Lsi Logic Corporation | Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package |
| US5442852A (en) * | 1993-10-26 | 1995-08-22 | Pacific Microelectronics Corporation | Method of fabricating solder ball array |
| US5591941A (en) * | 1993-10-28 | 1997-01-07 | International Business Machines Corporation | Solder ball interconnected assembly |
| US5688716A (en) * | 1994-07-07 | 1997-11-18 | Tessera, Inc. | Fan-out semiconductor chip assembly |
| JP3474937B2 (ja) * | 1994-10-07 | 2003-12-08 | 株式会社東芝 | 実装用配線板の製造方法、半導体パッケージの製造方法 |
| US5773195A (en) * | 1994-12-01 | 1998-06-30 | International Business Machines Corporation | Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap |
| US5801446A (en) * | 1995-03-28 | 1998-09-01 | Tessera, Inc. | Microelectronic connections with solid core joining units |
| US5699609A (en) * | 1995-04-12 | 1997-12-23 | Allen-Bradley Company, Inc. | Method of making power substrate assembly |
| US5791552A (en) * | 1995-05-24 | 1998-08-11 | Methode Electronics Inc | Assembly including fine-pitch solder bumping and method of forming |
| US5826643A (en) * | 1996-06-07 | 1998-10-27 | International Business Machines Corporation | Method of cooling electronic devices using a tube in plate heat sink |
| US5812372A (en) * | 1996-06-07 | 1998-09-22 | International Business Machines Corporation | Tube in plate heat sink |
| US5924622A (en) | 1996-07-17 | 1999-07-20 | International Business Machines Corp. | Method and apparatus for soldering ball grid array modules to substrates |
| US5874770A (en) * | 1996-10-10 | 1999-02-23 | General Electric Company | Flexible interconnect film including resistor and capacitor layers |
| US6158644A (en) * | 1998-04-30 | 2000-12-12 | International Business Machines Corporation | Method for enhancing fatigue life of ball grid arrays |
| US6202917B1 (en) * | 1998-08-19 | 2001-03-20 | Hughes Electronics Corporation | Co-processing of adhesive curing and solder reflow in an electronic assembly operation |
| US6595408B1 (en) | 1998-10-07 | 2003-07-22 | Micron Technology, Inc. | Method of attaching solder balls to BGA package utilizing a tool to pick and dip the solder ball in flux prior to placement |
| US6268275B1 (en) | 1998-10-08 | 2001-07-31 | Micron Technology, Inc. | Method of locating conductive spheres utilizing screen and hopper of solder balls |
| US6195264B1 (en) * | 1998-11-18 | 2001-02-27 | International Business Machines Corporation | Laminate substrate having joining layer of photoimageable material |
| JP3288654B2 (ja) * | 1999-07-23 | 2002-06-04 | ヒロセ電機株式会社 | 電気コネクタの製造方法 |
| KR100322098B1 (ko) * | 1999-11-18 | 2002-02-06 | 김순택 | 2차 전지 |
| US6531763B1 (en) | 2000-08-15 | 2003-03-11 | Micron Technology, Inc. | Interposers having encapsulant fill control features |
| US6407334B1 (en) * | 2000-11-30 | 2002-06-18 | International Business Machines Corporation | I/C chip assembly |
| US6545226B2 (en) * | 2001-05-31 | 2003-04-08 | International Business Machines Corporation | Printed wiring board interposer sub-assembly |
| FR2854759B1 (fr) * | 2003-05-06 | 2005-07-08 | Wavecom | Module de radiocommunication realise sur un substrat de superficie superieure a celle de son boitier d'encapsulation, plateforme et dispositif de radiocommunication correspondants |
| DE10343257B4 (de) * | 2003-09-17 | 2009-06-10 | Qimonda Ag | Verfahren zur Herstellung von Zwischenverbindungen bei Chip-Sandwich-Anordnungen |
| US8068186B2 (en) * | 2003-10-15 | 2011-11-29 | 3M Innovative Properties Company | Patterned conductor touch screen having improved optics |
| KR100714196B1 (ko) | 2005-07-11 | 2007-05-02 | 삼성전기주식회사 | 전기소자를 내장한 인쇄회로기판 및 그 제조방법 |
| US20070035939A1 (en) * | 2005-08-15 | 2007-02-15 | Wallace Patrick J | Reduced cost conductive interface |
| US20070194089A1 (en) * | 2006-02-22 | 2007-08-23 | Ralph Ebbutt | Facility and method for high-performance circuit board connection |
| DE102006025162B3 (de) * | 2006-05-30 | 2008-01-31 | Epcos Ag | Flip-Chip-Bauelement und Verfahren zur Herstellung |
| US7982137B2 (en) * | 2007-06-27 | 2011-07-19 | Hamilton Sundstrand Corporation | Circuit board with an attached die and intermediate interposer |
| DE102012204006A1 (de) * | 2012-03-14 | 2013-09-19 | Robert Bosch Gmbh | Schaltungsträgeranordnung |
| CN104934726B (zh) * | 2014-03-18 | 2021-08-06 | 苏州海博智能***有限公司 | 载带连接器 |
| US9706662B2 (en) * | 2015-06-30 | 2017-07-11 | Raytheon Company | Adaptive interposer and electronic apparatus |
| CN105719978B (zh) * | 2016-05-09 | 2018-12-04 | 中芯长电半导体（江阴）有限公司 | 一种近间距铜针封装结构及其制备方法 |
| CN105810592B (zh) * | 2016-05-09 | 2019-05-07 | 中芯长电半导体（江阴）有限公司 | 一种用于堆叠式封装的铜针结构及其制备方法 |
| CN107623994A (zh) * | 2016-07-14 | 2018-01-23 | 塞舌尔商元鼎音讯股份有限公司 | 电路板组件及芯片模块 |
| CN106857068B (zh) * | 2017-01-10 | 2021-04-27 | 浙江大学 | 全自动可调高度的沉水植物种植床及其光照强度调节方法 |
| EP3547360A1 (de) * | 2018-03-29 | 2019-10-02 | Siemens Aktiengesellschaft | Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe |
| US11251171B2 (en) * | 2018-06-13 | 2022-02-15 | Intel Corporation | Removable interposer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58184278A (ja) * | 1982-04-21 | 1983-10-27 | 株式会社日立製作所 | ピン付きモジュール |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3303393A (en) * | 1963-12-27 | 1967-02-07 | Ibm | Terminals for microminiaturized devices and methods of connecting same to circuit panels |
| US3292240A (en) * | 1963-08-08 | 1966-12-20 | Ibm | Method of fabricating microminiature functional components |
| US3320658A (en) * | 1964-06-26 | 1967-05-23 | Ibm | Method of making electrical connectors and connections |
| GB1114393A (en) * | 1964-12-23 | 1968-05-22 | Ibm | Improvements in or relating to apparatus for sensing the orientation of an object |
| US3339704A (en) * | 1965-05-27 | 1967-09-05 | Ibm | Chip orientation sensor |
| US3312325A (en) * | 1965-05-27 | 1967-04-04 | Ibm | Chip orientor |
| US3373481A (en) * | 1965-06-22 | 1968-03-19 | Sperry Rand Corp | Method of electrically interconnecting conductors |
| FR1483574A (ja) * | 1965-06-24 | 1967-09-06 | ||
| US3387365A (en) * | 1965-09-28 | 1968-06-11 | John P. Stelmak | Method of making electrical connections to a miniature electronic component |
| US3461357A (en) * | 1967-09-15 | 1969-08-12 | Ibm | Multilevel terminal metallurgy for semiconductor devices |
| US3646670A (en) * | 1968-07-19 | 1972-03-07 | Hitachi Chemical Co Ltd | Method for connecting conductors |
| US3871015A (en) * | 1969-08-14 | 1975-03-11 | Ibm | Flip chip module with non-uniform connector joints |
| US3795047A (en) * | 1972-06-15 | 1974-03-05 | Ibm | Electrical interconnect structuring for laminate assemblies and fabricating methods therefor |
| FR2382101A1 (fr) * | 1977-02-28 | 1978-09-22 | Labo Electronique Physique | Dispositif a semi-conducteur, comportant des pattes metalliques isolees |
| US4231154A (en) * | 1979-01-10 | 1980-11-04 | International Business Machines Corporation | Electronic package assembly method |
| DE3064555D1 (en) * | 1979-02-26 | 1983-09-22 | Nat Res Dev | Method of incorporating a distributed microwave circuit element in a microwave integrated circuit |
| US4251852A (en) * | 1979-06-18 | 1981-02-17 | International Business Machines Corporation | Integrated circuit package |
| US4377316A (en) * | 1981-02-27 | 1983-03-22 | International Business Machines Corporation | High density interconnection means for chip carriers |
| US4549200A (en) * | 1982-07-08 | 1985-10-22 | International Business Machines Corporation | Repairable multi-level overlay system for semiconductor device |
| US4517051A (en) * | 1982-12-27 | 1985-05-14 | Ibm Corporation | Multi-layer flexible film module |
| US4480288A (en) * | 1982-12-27 | 1984-10-30 | International Business Machines Corporation | Multi-layer flexible film module |
| US4512509A (en) * | 1983-02-25 | 1985-04-23 | At&T Technologies, Inc. | Technique for bonding a chip carrier to a metallized substrate |
| JPS6151539U (ja) * | 1984-09-03 | 1986-04-07 | ||
| US4642889A (en) * | 1985-04-29 | 1987-02-17 | Amp Incorporated | Compliant interconnection and method therefor |
| WO1987000686A1 (en) * | 1985-07-16 | 1987-01-29 | Nippon Telegraph And Telephone Corporation | Connection terminals between substrates and method of producing the same |
| JPS6284973U (ja) * | 1985-11-19 | 1987-05-30 |
-
1987
- 1987-03-11 US US07/024,491 patent/US4788767A/en not_active Expired - Lifetime
- 1987-12-11 JP JP62312420A patent/JPS63229740A/ja active Granted
-
1988
- 1988-03-01 EP EP88103056A patent/EP0281900B1/en not_active Expired - Lifetime
- 1988-03-01 DE DE88103056T patent/DE3881543T2/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58184278A (ja) * | 1982-04-21 | 1983-10-27 | 株式会社日立製作所 | ピン付きモジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3881543T2 (de) | 1993-12-23 |
| EP0281900A2 (en) | 1988-09-14 |
| EP0281900A3 (en) | 1989-03-08 |
| JPS63229740A (ja) | 1988-09-26 |
| US4788767A (en) | 1988-12-06 |
| DE3881543D1 (de) | 1993-07-15 |
| EP0281900B1 (en) | 1993-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0311105B2 (ja) | ||
| US5159535A (en) | Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate | |
| US5201451A (en) | Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate | |
| US5170931A (en) | Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate | |
| TW480636B (en) | Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment | |
| US5133495A (en) | Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween | |
| US5442852A (en) | Method of fabricating solder ball array | |
| US6196444B1 (en) | Method and apparatus for soldering ball grid array modules to substrates | |
| US5203075A (en) | Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders | |
| US5261155A (en) | Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders | |
| JP2008244473A (ja) | スタンドオフ付きフレキシブル電子回路パッケージ、及びその製造方法 | |
| JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
| KR20000067943A (ko) | Ｚ축 상호 연결 방법 및 회로 | |
| JPH0618247B2 (ja) | 電子パツケージ | |
| JPS60211964A (ja) | 集積回路接続装置 | |
| JPH0773152B2 (ja) | 電子パッケージおよびその作成方法 | |
| JPH1050886A (ja) | グリッドアレイ半導体パッケージへの導電ポリマボールの接着 | |
| EP0795906A2 (en) | An electronic-circuit assembly and its manufacturing method | |
| KR100510316B1 (ko) | 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 | |
| TW200522229A (en) | Apparatus for manufacturing semiconductor devices, method of manufacturing the semiconductor devices, and semiconductor device manufactured by the apparatus and method | |
| JP2001196498A (ja) | ピン付きモジュール及びピン付きモジュールの製造方法 | |
| US6840430B2 (en) | Board pieces, flexible wiring boards and processes for manufacturing flexible wiring boards | |
| US6802119B2 (en) | Conductive pedestal on pad for leadless chip carrier (LCC) standoff | |
| EP0281899B1 (en) | Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate | |
| JP3246959B2 (ja) | バンプを備えた回路基板及びその製造法 |