JPH09213968A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JPH09213968A JPH09213968A JP8332894A JP33289496A JPH09213968A JP H09213968 A JPH09213968 A JP H09213968A JP 8332894 A JP8332894 A JP 8332894A JP 33289496 A JP33289496 A JP 33289496A JP H09213968 A JPH09213968 A JP H09213968A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- layer
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタのソース領域やドレイン領
域へのコンタクトを確実なものとする。 【解決手段】 コンタクトホールを形成した際におい
て、最下層の絶縁膜に対するウェットエッチングによっ
て生じたえぐれ部分をなくすために、コンタクトホール
を広げるための再度のライトエッチングを行う。またこ
うすることでテーパー形状を得ることができコンタクト
を確実なものとすることができる。
域へのコンタクトを確実なものとする。 【解決手段】 コンタクトホールを形成した際におい
て、最下層の絶縁膜に対するウェットエッチングによっ
て生じたえぐれ部分をなくすために、コンタクトホール
を広げるための再度のライトエッチングを行う。またこ
うすることでテーパー形状を得ることができコンタクト
を確実なものとすることができる。
Description
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本明細書で開示する発明は、
結晶性を有する薄膜半導体を用いた半導体装置の作製方
法に関する。特に、プレーナー型薄膜トランジスタの作
製方法に関する。
結晶性を有する薄膜半導体を用いた半導体装置の作製方
法に関する。特に、プレーナー型薄膜トランジスタの作
製方法に関する。
【０００２】
【従来の技術】最近、安価なガラス基板上に薄膜トラン
ジスタ（ＴＦＴ）を作製する技術が急速に発達してきて
いる。その理由は、アクティブマトリクス型液晶表示装
置の需要が高まったことにある。
ジスタ（ＴＦＴ）を作製する技術が急速に発達してきて
いる。その理由は、アクティブマトリクス型液晶表示装
置の需要が高まったことにある。
【０００３】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された数百万個もの各画素のそれぞ
れにＴＦＴを配置し、各画素電極に出入りする電荷をＴ
ＦＴのスイッチング機能により制御するものである。
マトリクス状に配置された数百万個もの各画素のそれぞ
れにＴＦＴを配置し、各画素電極に出入りする電荷をＴ
ＦＴのスイッチング機能により制御するものである。
【０００４】そのため、１個のＴＦＴが動作しなけれ
ば、それに接続された画素電極は表示素子としての機能
を失うことになる。これは、いわゆる点欠陥の原因とな
る。例えば、ノーマリブラックの液晶表示装置であれ
ば、白色表示した時に点欠陥が黒点として現れ、非常に
外観を害する。
ば、それに接続された画素電極は表示素子としての機能
を失うことになる。これは、いわゆる点欠陥の原因とな
る。例えば、ノーマリブラックの液晶表示装置であれ
ば、白色表示した時に点欠陥が黒点として現れ、非常に
外観を害する。
【０００５】また、この画素電極表示用ＴＦＴを駆動す
る回路（周辺駆動回路と呼ばれる）を、同じガラス基板
上にＴＦＴで集積化することが求められている。
る回路（周辺駆動回路と呼ばれる）を、同じガラス基板
上にＴＦＴで集積化することが求められている。
【０００６】この場合、駆動用ＴＦＴが動作しなけれ
ば、そのＴＦＴから駆動電圧を印加されるＴＦＴは全て
スイッチング素子として機能しなくなる。これは、いわ
ゆる線欠陥の原因となり、液晶表示装置として致命的な
障害となる。
ば、そのＴＦＴから駆動電圧を印加されるＴＦＴは全て
スイッチング素子として機能しなくなる。これは、いわ
ゆる線欠陥の原因となり、液晶表示装置として致命的な
障害となる。
【０００７】従って、アクティブマトリクス型液晶表示
装置は、数百万個ものＴＦＴが長期的に正常、かつ、安
定した動作を維持しうるものでなくてはならない。
装置は、数百万個ものＴＦＴが長期的に正常、かつ、安
定した動作を維持しうるものでなくてはならない。
【０００８】しかしながら、点欠陥や線欠陥を完全に排
除するのは極めて困難であるのが現状である。その原因
の１つとして、コンタクト不良がある。
除するのは極めて困難であるのが現状である。その原因
の１つとして、コンタクト不良がある。
【０００９】コンタクト不良とは、配線電極とＴＦＴと
の電気的な接続箇所（以後、コンタクトと呼ぶ）が、接
続不良を起こした時に生じる動作不良のことである。特
に、プレーナー型ＴＦＴでは配線電極とＴＦＴとが、細
い開孔穴（コンタクトホール）を介して電気的接続を取
るため、コンタクト不良は重大な問題となっている。
の電気的な接続箇所（以後、コンタクトと呼ぶ）が、接
続不良を起こした時に生じる動作不良のことである。特
に、プレーナー型ＴＦＴでは配線電極とＴＦＴとが、細
い開孔穴（コンタクトホール）を介して電気的接続を取
るため、コンタクト不良は重大な問題となっている。
【００１０】コンタクト不良は半導体素子特性の早期劣
化の主原因であり、大電流が流れる場合や高温動作にお
いて特に劣化が加速される。従って、コンタクトの信頼
性が半導体素子の信頼性を決めるとまで言われている。
化の主原因であり、大電流が流れる場合や高温動作にお
いて特に劣化が加速される。従って、コンタクトの信頼
性が半導体素子の信頼性を決めるとまで言われている。
【００１１】一般的に、アクティブマトリクス型液晶表
示装置における画素表示領域の場合、ゲイト電極はその
まま画素表示領域外へ引き出されるためコンタクトが存
在しない。即ち、画素電極とのコンタクトが、液晶表示
装置の信頼性にとって非常に重要である。
示装置における画素表示領域の場合、ゲイト電極はその
まま画素表示領域外へ引き出されるためコンタクトが存
在しない。即ち、画素電極とのコンタクトが、液晶表示
装置の信頼性にとって非常に重要である。
【００１２】また、周辺駆動回路の場合は、数十万〜数
百万個のコンタクトが存在する。特にゲイト電極のコン
タクトがあること、大電流動作に伴う温度上昇があるこ
とは、コンタクトに対して画素表示領域以上の信頼性が
要求されることを意味する。
百万個のコンタクトが存在する。特にゲイト電極のコン
タクトがあること、大電流動作に伴う温度上昇があるこ
とは、コンタクトに対して画素表示領域以上の信頼性が
要求されることを意味する。
【００１３】コンタクト不良の原因は、大別して３つを
挙げられる。その１つとしては、配線電極を形成する導
電性膜と、ＴＦＴのソース／ドレインを形成する半導体
膜とが、オーミック接合により接触していないことが挙
げられる。
挙げられる。その１つとしては、配線電極を形成する導
電性膜と、ＴＦＴのソース／ドレインを形成する半導体
膜とが、オーミック接合により接触していないことが挙
げられる。
【００１４】これは、接合面に絶縁性の被膜、例えば金
属酸化物等が形成されたりすることによる。また、半導
体膜表面近傍の状態（不純物濃度、欠陥準位密度、清浄
度等）が、コンタクトの性能を大きく左右する。
属酸化物等が形成されたりすることによる。また、半導
体膜表面近傍の状態（不純物濃度、欠陥準位密度、清浄
度等）が、コンタクトの性能を大きく左右する。
【００１５】２つめの原因としては、配線電極を形成す
る導電性膜のカバレッジが悪く、コンタクトホール内で
断線していることを挙げられる。この場合、配線電極の
成膜方法や成膜条件によって改善を図る必要がある。
る導電性膜のカバレッジが悪く、コンタクトホール内で
断線していることを挙げられる。この場合、配線電極の
成膜方法や成膜条件によって改善を図る必要がある。
【００１６】また、３つめの原因としては、コンタクト
ホールの断面形状に起因する配線電極の断線が挙げられ
る。コンタクトホールの断面形状は、コンタクト部に覆
われた絶縁物（ＳｉＮ、ＳｉＯ2 等）のエッチング条件
に強く依存する。
ホールの断面形状に起因する配線電極の断線が挙げられ
る。コンタクトホールの断面形状は、コンタクト部に覆
われた絶縁物（ＳｉＮ、ＳｉＯ2 等）のエッチング条件
に強く依存する。
【００１７】カバレッジの良好なコンタクトを形成する
ためには、連続的に変化する緩やかな断面形状（テーパ
ーと呼ばれる）が望ましい。また、多層層間絶縁膜の場
合によく見られる下層膜のオーバーエッチング（えぐ
れ）はカバレッジを著しく悪化させる。
ためには、連続的に変化する緩やかな断面形状（テーパ
ーと呼ばれる）が望ましい。また、多層層間絶縁膜の場
合によく見られる下層膜のオーバーエッチング（えぐ
れ）はカバレッジを著しく悪化させる。
【００１８】
【発明が解決しようとする課題】本明細書で開示する発
明は、配線電極とＴＦＴとの電気的な接続経路となるコ
ンタクトホールの断面形状を改善し、コンタクト不良に
よるＴＦＴの動作不良を低減することを課題とする。
明は、配線電極とＴＦＴとの電気的な接続経路となるコ
ンタクトホールの断面形状を改善し、コンタクト不良に
よるＴＦＴの動作不良を低減することを課題とする。
【００１９】即ち、コンタクトの信頼性を改善して、デ
バイスまたは液晶表示装置としての長期信頼性を改善す
ることを課題とする。また、点欠陥や線欠陥を排除し
て、製造工程の歩留りの向上を課題とする。
バイスまたは液晶表示装置としての長期信頼性を改善す
ることを課題とする。また、点欠陥や線欠陥を排除し
て、製造工程の歩留りの向上を課題とする。
【００２０】
【課題を解決するための手段】本明細書で開示する発明
の一つは、陽極酸化可能な材料からなるゲイト電極を有
するゲイト部と、半導体よりなるソース部またはドレイ
ン部と、を有する薄膜トランジスタの作製工程におい
て、前記ゲイト部、ソース部およびドレイン部を覆って
主成分の同じ絶縁性被膜を少なくとも二層に積層する工
程と、前記絶縁性被膜をドライエッチングにより開孔せ
しめるに際し、前記絶縁性被膜の最上層から最下層に向
かって順次傾斜角が小さくなるようにテーパーを形成す
る工程と、を有することを特徴とする。
の一つは、陽極酸化可能な材料からなるゲイト電極を有
するゲイト部と、半導体よりなるソース部またはドレイ
ン部と、を有する薄膜トランジスタの作製工程におい
て、前記ゲイト部、ソース部およびドレイン部を覆って
主成分の同じ絶縁性被膜を少なくとも二層に積層する工
程と、前記絶縁性被膜をドライエッチングにより開孔せ
しめるに際し、前記絶縁性被膜の最上層から最下層に向
かって順次傾斜角が小さくなるようにテーパーを形成す
る工程と、を有することを特徴とする。
【００２１】上記発明は、層間絶縁膜とする絶縁性被膜
のドライエッチングレートを制御することで、コンタク
トホールの断面形状を最上層から最下層に向かって順次
傾斜角が小さくなるようにテーパー化することを特徴と
する。なおテーパー角は、図３のαやβで示される確度
で定義される。
のドライエッチングレートを制御することで、コンタク
トホールの断面形状を最上層から最下層に向かって順次
傾斜角が小さくなるようにテーパー化することを特徴と
する。なおテーパー角は、図３のαやβで示される確度
で定義される。
【００２２】前記絶縁性被膜は、層間絶縁膜としての機
能を有していれば良いため、酸化珪素膜、窒化珪素膜、
有機性樹脂など様々な材料が使用できる。
能を有していれば良いため、酸化珪素膜、窒化珪素膜、
有機性樹脂など様々な材料が使用できる。
【００２３】この際、ドライエッチングレートを容易に
制御できる材料が望ましい。これは、上層のエッチング
レートを、下層のエッチングレートより速くすることで
容易に所望のテーパーを形成できるからである。
制御できる材料が望ましい。これは、上層のエッチング
レートを、下層のエッチングレートより速くすることで
容易に所望のテーパーを形成できるからである。
【００２４】また、一般的にはドライエッチングにより
コンタクトホールを形成する場合、リアクティブイオン
エッチング法（ＲＩＥ法）が用いられる。
コンタクトホールを形成する場合、リアクティブイオン
エッチング法（ＲＩＥ法）が用いられる。
【００２５】しかし、ＲＩＥ法の欠点はエッチングが終
了した時点（エンドポイントと呼ばれる）がはっきりし
ないと、コンタクトをとるべき導電性薄膜をも掘り進ん
でしまうことである。
了した時点（エンドポイントと呼ばれる）がはっきりし
ないと、コンタクトをとるべき導電性薄膜をも掘り進ん
でしまうことである。
【００２６】ＲＩＥ法の場合、エンドポイントの検知は
プラズマ発光測定によるのが一般的である。これは、エ
ッチングの際に生じる特定のラジカルやイオンをモニタ
リングすることによって行う。
プラズマ発光測定によるのが一般的である。これは、エ
ッチングの際に生じる特定のラジカルやイオンをモニタ
リングすることによって行う。
【００２７】この場合、例えば酸化珪素膜からなるゲイ
ト絶縁膜上に形成された、酸化珪素膜からなる層間絶縁
膜のエッチングは、モニタする発光種が混同されエンド
ポイントの確認が困難となる。
ト絶縁膜上に形成された、酸化珪素膜からなる層間絶縁
膜のエッチングは、モニタする発光種が混同されエンド
ポイントの確認が困難となる。
【００２８】上記のことを考慮すると、層間絶縁膜とし
て用いる絶縁性被膜は作製するＴＦＴの構造を十分考慮
して選択する必要がある。
て用いる絶縁性被膜は作製するＴＦＴの構造を十分考慮
して選択する必要がある。
【００２９】本明細書で開示する他の発明は、陽極酸化
可能な材料からなるゲイト電極を有するゲイト部と、半
導体よりなるソース部またはドレイン部と、を有する薄
膜トランジスタの作製工程において、前記ゲイト部、ソ
ース部およびドレイン部を覆って絶縁性被膜を形成する
工程と、前記絶縁性被膜をドライエッチング法により開
孔せしめる工程と、前記絶縁性被膜の下面に接する薄膜
をエッチングする工程と、前記工程により形成された開
孔穴をライトエッチングする工程と、を有することを特
徴とする。
可能な材料からなるゲイト電極を有するゲイト部と、半
導体よりなるソース部またはドレイン部と、を有する薄
膜トランジスタの作製工程において、前記ゲイト部、ソ
ース部およびドレイン部を覆って絶縁性被膜を形成する
工程と、前記絶縁性被膜をドライエッチング法により開
孔せしめる工程と、前記絶縁性被膜の下面に接する薄膜
をエッチングする工程と、前記工程により形成された開
孔穴をライトエッチングする工程と、を有することを特
徴とする。
【００３０】上記発明は、コンタクトホールをライトエ
ッチングによって拡げることと、コンタクトホール上部
にテーパーを形成することを特徴とする。
ッチングによって拡げることと、コンタクトホール上部
にテーパーを形成することを特徴とする。
【００３１】絶縁性被膜の下面に接する薄膜をウェット
エッチングすると、等方性エッチングのため絶縁性被膜
の下に回り込んで開孔穴が形成される。その時、下に回
り込んだ部分がえぐれとなり、後に配線電極の断線の原
因となる。
エッチングすると、等方性エッチングのため絶縁性被膜
の下に回り込んで開孔穴が形成される。その時、下に回
り込んだ部分がえぐれとなり、後に配線電極の断線の原
因となる。
【００３２】本発明によれば、ライトエッチングを行う
ことで、コンタクトホールの内壁面をえぐれた分だけ拡
げることができ、えぐれ部分をなくすことができる。
ことで、コンタクトホールの内壁面をえぐれた分だけ拡
げることができ、えぐれ部分をなくすことができる。
【００３３】この時、ライトエッチングの際のガス組成
比は、コンタクトホールを形成する際のガス組成比より
もＯ2 添加量を増やしたものとする。
比は、コンタクトホールを形成する際のガス組成比より
もＯ2 添加量を増やしたものとする。
【００３４】これは、えぐれ部分をなくすと同時にコン
タクトホールの開孔領域を形成するレジストマスクを後
退させ、コンタクトホールのへり（本明細書では、コン
タクトホール入口の外枠をへりと呼ぶこととする）の角
を丸くするためである。
タクトホールの開孔領域を形成するレジストマスクを後
退させ、コンタクトホールのへり（本明細書では、コン
タクトホール入口の外枠をへりと呼ぶこととする）の角
を丸くするためである。
【００３５】即ち、このライトエッチングにより、なだ
らかな曲線に沿って落ち込むような断面形状のコンタク
トホールが得られる。従って、配線電極のカバレッジは
極めて良好なものとなる。
らかな曲線に沿って落ち込むような断面形状のコンタク
トホールが得られる。従って、配線電極のカバレッジは
極めて良好なものとなる。
【００３６】
〔実施例１〕本発明を利用した薄膜トランジスタ（ＴＦ
Ｔ）の作製工程例を図１に示す。
Ｔ）の作製工程例を図１に示す。
【００３７】まず、酸化珪素膜などの絶縁膜を表面に有
したガラス基板１０１を用意する。その上に、図示しな
い５００Åの厚さの非晶質珪素膜をプラズマＣＶＤ法や
減圧熱ＣＶＤ法により形成し、適当な結晶化方法により
結晶化する。この結晶化は加熱によっても、レーザー光
の照射によっても良い。
したガラス基板１０１を用意する。その上に、図示しな
い５００Åの厚さの非晶質珪素膜をプラズマＣＶＤ法や
減圧熱ＣＶＤ法により形成し、適当な結晶化方法により
結晶化する。この結晶化は加熱によっても、レーザー光
の照射によっても良い。
【００３８】次に、前記非晶質珪素膜を結晶化して得ら
れた結晶性珪素膜をパターニングして、活性層を構成す
る島状の半導体層１０２を形成する。
れた結晶性珪素膜をパターニングして、活性層を構成す
る島状の半導体層１０２を形成する。
【００３９】その上に、後にゲイト絶縁膜として機能す
る酸化珪素膜１０３を１２００Åの厚さに形成する。こ
の酸化珪素膜１０３の形成方法は、プラズマＣＶＤ法や
減圧熱ＣＶＤ法によれば良い。
る酸化珪素膜１０３を１２００Åの厚さに形成する。こ
の酸化珪素膜１０３の形成方法は、プラズマＣＶＤ法や
減圧熱ＣＶＤ法によれば良い。
【００４０】次に、アルミニウムまたはアルミニウムを
主成分とする材料からなる膜１０４を４０００Åの厚さ
に形成する。このアルミニウム膜１０４は、後にゲイト
電極として機能する。勿論、アルミニウムの他に陽極酸
化可能な材料、例えば、タンタル、ニオブ等を用いても
構わない。
主成分とする材料からなる膜１０４を４０００Åの厚さ
に形成する。このアルミニウム膜１０４は、後にゲイト
電極として機能する。勿論、アルミニウムの他に陽極酸
化可能な材料、例えば、タンタル、ニオブ等を用いても
構わない。
【００４１】次に、電解溶液中でアルミニウム膜１０４
を陽極として、陽極酸化を行う。電解溶液としては、３
％の酒石酸のエチレングリコール溶液をアンモニア水で
中和して、ＰＨ＝６．９２に調整したものを使用する。
また、白金を陰極として化成電流５ｍＡ、到達電圧１０
Ｖとして処理する。
を陽極として、陽極酸化を行う。電解溶液としては、３
％の酒石酸のエチレングリコール溶液をアンモニア水で
中和して、ＰＨ＝６．９２に調整したものを使用する。
また、白金を陰極として化成電流５ｍＡ、到達電圧１０
Ｖとして処理する。
【００４２】こうして形成される緻密な陽極酸化膜１０
５は、後にフォトレジストとの密着性を高める効果があ
る。また、電圧印加時間を制御することで陽極酸化膜１
０５の厚さを制御できる。（図１（Ａ））
５は、後にフォトレジストとの密着性を高める効果があ
る。また、電圧印加時間を制御することで陽極酸化膜１
０５の厚さを制御できる。（図１（Ａ））
【００４３】こうして、図１（Ａ）の状態が得られた
ら、アルミニウム膜１０４をパターニングして、図示し
ないゲイト電極を形成する。
ら、アルミニウム膜１０４をパターニングして、図示し
ないゲイト電極を形成する。
【００４４】次に、２度目の陽極酸化を行い、多孔質の
陽極酸化膜１０６を形成する。電解溶液は３％のシュウ
酸水溶液とし、白金を陰極として化成電流２〜３ｍＡ、
到達電圧８Ｖとして処理する。
陽極酸化膜１０６を形成する。電解溶液は３％のシュウ
酸水溶液とし、白金を陰極として化成電流２〜３ｍＡ、
到達電圧８Ｖとして処理する。
【００４５】この時陽極酸化は基板に対して平行な方向
に進行する。また、電圧印加時間を制御することで多孔
質の陽極酸化膜１０６の長さを制御できる。
に進行する。また、電圧印加時間を制御することで多孔
質の陽極酸化膜１０６の長さを制御できる。
【００４６】さらに、専用の剥離液でフォトレジストを
除去した後、３度目の陽極酸化を行い、図１（Ｂ）の状
態を得る。
除去した後、３度目の陽極酸化を行い、図１（Ｂ）の状
態を得る。
【００４７】この時、電解溶液は３％の酒石酸のエチレ
ングリコール溶液をアンモニア水で中和して、ＰＨ＝
６．９２に調整したものを使用する。そして、白金を陰
極として化成電流５〜６ｍＡ、到達電圧１００Ｖとして
処理する。
ングリコール溶液をアンモニア水で中和して、ＰＨ＝
６．９２に調整したものを使用する。そして、白金を陰
極として化成電流５〜６ｍＡ、到達電圧１００Ｖとして
処理する。
【００４８】この際形成される陽極酸化膜１０７は、非
常に緻密、かつ、強固である。そのため、ド−ピング工
程などの後工程で生じるダメージからゲイト電極１０８
を保護する効果を持つ。
常に緻密、かつ、強固である。そのため、ド−ピング工
程などの後工程で生じるダメージからゲイト電極１０８
を保護する効果を持つ。
【００４９】また、強固な陽極酸化膜１０７はエッチン
グされにくいため、コンタクトホール開孔の際にエッチ
ング時間が長くなる問題がある。そのため、１０００Å
以下の厚さにするのが望ましい。
グされにくいため、コンタクトホール開孔の際にエッチ
ング時間が長くなる問題がある。そのため、１０００Å
以下の厚さにするのが望ましい。
【００５０】次いで、イオンドーピング法により、島状
の半導体層１０２に不純物を注入する。例えば、Ｎチャ
ネル型ＴＦＴを作製するならば、不純物としてＰ（リ
ン）を用いれば良い。
の半導体層１０２に不純物を注入する。例えば、Ｎチャ
ネル型ＴＦＴを作製するならば、不純物としてＰ（リ
ン）を用いれば良い。
【００５１】まず、図１（Ｂ）の状態で１度目のイオン
ドーピングを行う。なお、Ｐ（リン）の注入は加速電圧
６０〜９０ｋＶ、ドーズ量0.2 〜5 ×１０15原子／ｃｍ
2 で行う。本実施例では、加速電圧８０ｋＶ、ドーズ量
１×１０15原子／ｃｍ2 とする。
ドーピングを行う。なお、Ｐ（リン）の注入は加速電圧
６０〜９０ｋＶ、ドーズ量0.2 〜5 ×１０15原子／ｃｍ
2 で行う。本実施例では、加速電圧８０ｋＶ、ドーズ量
１×１０15原子／ｃｍ2 とする。
【００５２】すると、ゲイト電極１０８、多孔質の陽極
酸化膜１０６がマスクとなり、後にソース／ドレインと
なる領域１０９、１１０が自己整合的に形成される。
酸化膜１０６がマスクとなり、後にソース／ドレインと
なる領域１０９、１１０が自己整合的に形成される。
【００５３】次に、図１（Ｃ）に示す様に、多孔質の陽
極酸化膜１０６を除去して、２度目のドーピングを行
う。なお、２度目のＰ（リン）の注入は加速電圧６０〜
９０ｋＶ、ドーズ量0.1 〜5 ×１０14原子／ｃｍ2 で行
う。本実施例では、加速電圧８０ｋＶ、ドーズ量１×１
０14原子／ｃｍ2 とする。
極酸化膜１０６を除去して、２度目のドーピングを行
う。なお、２度目のＰ（リン）の注入は加速電圧６０〜
９０ｋＶ、ドーズ量0.1 〜5 ×１０14原子／ｃｍ2 で行
う。本実施例では、加速電圧８０ｋＶ、ドーズ量１×１
０14原子／ｃｍ2 とする。
【００５４】すると、ゲイト電極１０８がマスクとな
り、ソース領域１０９、ドレイン領域１１０と比較して
不純物濃度の低い、低濃度不純物領域１１１、１１２が
自己整合的に形成される。
り、ソース領域１０９、ドレイン領域１１０と比較して
不純物濃度の低い、低濃度不純物領域１１１、１１２が
自己整合的に形成される。
【００５５】同時に、ゲイト電極１０８の直下は不純物
が全く注入されないため、ＴＦＴのチャネルとして機能
する領域１１３が自己整合的に形成される。
が全く注入されないため、ＴＦＴのチャネルとして機能
する領域１１３が自己整合的に形成される。
【００５６】このようにして形成される低濃度不純物領
域（またはＬＤＤ領域）１１２は、チャネル領域１１３
とドレイン領域１１０との間に高電界が形成されるのを
抑制する効果を持つ。
域（またはＬＤＤ領域）１１２は、チャネル領域１１３
とドレイン領域１１０との間に高電界が形成されるのを
抑制する効果を持つ。
【００５７】次に、ＫｒＦエキシマレ−ザ−光の照射及
び熱アニ−ルを行う。本実施例では、レ−ザ−光のエネ
ルギ−密度は250 〜300mJ/cm2 とし、熱アニ−ルは300
〜450 ℃１hrで行う。
び熱アニ−ルを行う。本実施例では、レ−ザ−光のエネ
ルギ−密度は250 〜300mJ/cm2 とし、熱アニ−ルは300
〜450 ℃１hrで行う。
【００５８】この工程により、イオンド−ピング工程で
損傷を受けた、島状の半導体層１０２の結晶性を改善す
ることができる。
損傷を受けた、島状の半導体層１０２の結晶性を改善す
ることができる。
【００５９】次に、図１（Ｄ）に示す様に、２層構造で
構成される層間絶縁膜１１４、１１５をプラズマＣＶＤ
法により形成する。本実施例では、この層間絶縁膜１１
４、１１５はそれぞれ組成比の異なる窒化珪素膜からな
る。
構成される層間絶縁膜１１４、１１５をプラズマＣＶＤ
法により形成する。本実施例では、この層間絶縁膜１１
４、１１５はそれぞれ組成比の異なる窒化珪素膜からな
る。
【００６０】この際、２層目層間絶縁膜１１５には、１
層目層間絶縁膜１１４よりもドライエッチングレートが
速い性質を有するような組成比の窒化珪素膜を用いる。
例えば、成膜ガスの圧力や成膜温度を高くしたり、ＲＦ
パワーを下げたりする事で、エッチングレートが速い膜
を形成することができる。
層目層間絶縁膜１１４よりもドライエッチングレートが
速い性質を有するような組成比の窒化珪素膜を用いる。
例えば、成膜ガスの圧力や成膜温度を高くしたり、ＲＦ
パワーを下げたりする事で、エッチングレートが速い膜
を形成することができる。
【００６１】具体的には、１層目の成膜温度を２５０℃
とし、２層目の成膜温度を３５０℃とすると、２層目の
ドライエッチングレートは１層目の２倍程に速くなる。
また、１層目の成膜ガス圧力を0.3torr とし、２層目の
成膜ガス圧力を0.7torr とする。このようにすると、２
層目のドライエッチングレートは１層目の1.5倍程に速
くなる。
とし、２層目の成膜温度を３５０℃とすると、２層目の
ドライエッチングレートは１層目の２倍程に速くなる。
また、１層目の成膜ガス圧力を0.3torr とし、２層目の
成膜ガス圧力を0.7torr とする。このようにすると、２
層目のドライエッチングレートは１層目の1.5倍程に速
くなる。
【００６２】これは、図３に示すコンタクトホールの形
状において、２層目層間絶縁膜１１５の傾斜角βよりも
１層目層間絶縁膜１１４の傾斜角αの方が小さくなるよ
うにするために必要な要素である。
状において、２層目層間絶縁膜１１５の傾斜角βよりも
１層目層間絶縁膜１１４の傾斜角αの方が小さくなるよ
うにするために必要な要素である。
【００６３】また、１層目と２層目の層間絶縁膜の合計
膜厚が、ゲイト電極１０８の膜厚の１〜３倍となるよう
にする。これは、層間絶縁膜のカバレッジを良くするこ
とで層間絶縁膜を介するリーク電流を防止するためであ
る。
膜厚が、ゲイト電極１０８の膜厚の１〜３倍となるよう
にする。これは、層間絶縁膜のカバレッジを良くするこ
とで層間絶縁膜を介するリーク電流を防止するためであ
る。
【００６４】ただし、１層目層間絶縁膜１１４は合計膜
厚の１／３以下の膜厚が望ましい。それ以上では、傾斜
角αが大きくなり、後のライトエッチング工程において
不都合は生じる。
厚の１／３以下の膜厚が望ましい。それ以上では、傾斜
角αが大きくなり、後のライトエッチング工程において
不都合は生じる。
【００６５】次に、図２（Ａ）の２０１で示すレジスト
マスクを形成して、ドライエッチング法によりコンタク
トホールを形成する。エッチングガスの組成比はＣＦ4:
Ｏ2 ＝４０: ６０となるようにする。
マスクを形成して、ドライエッチング法によりコンタク
トホールを形成する。エッチングガスの組成比はＣＦ4:
Ｏ2 ＝４０: ６０となるようにする。
【００６６】エッチングはエンドポイントが確認されて
から、１５０秒後に終了する。エンドポイントは図５の
様に、窒素イオンの信号強度が一定になった時間として
検出される。１層目で窒素イオンの信号強度が大きくな
るのは、１層目の方が２層目より緻密であることによ
る。
から、１５０秒後に終了する。エンドポイントは図５の
様に、窒素イオンの信号強度が一定になった時間として
検出される。１層目で窒素イオンの信号強度が大きくな
るのは、１層目の方が２層目より緻密であることによ
る。
【００６７】この時、ソース／ドレインコンタクト部２
０２、２０３では、ゲイト絶縁膜１０３がドライエッチ
ングのストッパー膜として働く。また、ゲイト電極部２
０４では、陽極酸化膜１０７がドライエッチングのスト
ッパー膜として働く。
０２、２０３では、ゲイト絶縁膜１０３がドライエッチ
ングのストッパー膜として働く。また、ゲイト電極部２
０４では、陽極酸化膜１０７がドライエッチングのスト
ッパー膜として働く。
【００６８】さらに、２層目層間絶縁膜１１５は１層目
層間絶縁膜１１４よりもエッチングレートが速いので、
図２（Ａ）に示すようにテーパーが形成される。
層間絶縁膜１１４よりもエッチングレートが速いので、
図２（Ａ）に示すようにテーパーが形成される。
【００６９】次に、バッファーフッ酸を用いてコンタク
トホール底面のゲイト絶縁膜１０３をエッチングして、
ソース／ドレイン部１０９、１１０コンタクトホールを
完成させる。
トホール底面のゲイト絶縁膜１０３をエッチングして、
ソース／ドレイン部１０９、１１０コンタクトホールを
完成させる。
【００７０】次いで、クロム酸、酢酸、燐酸、硝酸を混
合した組成からなるクロム混酸溶液を用いて陽極酸化膜
１０７をエッチングして、ゲイト電極部２０４のコンタ
クトホールを完成させる。
合した組成からなるクロム混酸溶液を用いて陽極酸化膜
１０７をエッチングして、ゲイト電極部２０４のコンタ
クトホールを完成させる。
【００７１】このように、ゲイト絶縁膜１０３のエッチ
ングを先に行えば、陽極酸化膜１０７は耐バッファーフ
ッ酸性に優れているため、ゲイト電極１０８を保護する
ことができる。また、クロム混酸溶液はソース領域１０
９、ドレイン領域１１０の表面を殆どエッチングしな
い。
ングを先に行えば、陽極酸化膜１０７は耐バッファーフ
ッ酸性に優れているため、ゲイト電極１０８を保護する
ことができる。また、クロム混酸溶液はソース領域１０
９、ドレイン領域１１０の表面を殆どエッチングしな
い。
【００７２】以上のようにして、図２（Ｂ）の状態が得
られる。しかし、バッファーフッ酸やクロム混酸を用い
るようなウェットエッチングは、等方性にエッチングが
進行するため、図２（Ｂ）の円内に示すようなえぐれ部
分が形成されてしまう。
られる。しかし、バッファーフッ酸やクロム混酸を用い
るようなウェットエッチングは、等方性にエッチングが
進行するため、図２（Ｂ）の円内に示すようなえぐれ部
分が形成されてしまう。
【００７３】そこで、層間絶縁膜をライトエッチングに
より後退させて、図２（Ｃ）に示すようにえぐれ部分の
ない状態とする。この際、１層目層間絶縁膜１１４は傾
斜角αが小さいほど容易に後退する。
より後退させて、図２（Ｃ）に示すようにえぐれ部分の
ない状態とする。この際、１層目層間絶縁膜１１４は傾
斜角αが小さいほど容易に後退する。
【００７４】このライトエッチングはドライエッチング
法により行い、エッチングガスの組成比はＣＦ4:Ｏ2 ＝
２５: ７５となるようにする。この組成比では、窒化珪
素と珪素の選択比が１０以上となるため、ソース領域１
０９、ドレイン領域１１０の表面を殆どエッチングしな
い。
法により行い、エッチングガスの組成比はＣＦ4:Ｏ2 ＝
２５: ７５となるようにする。この組成比では、窒化珪
素と珪素の選択比が１０以上となるため、ソース領域１
０９、ドレイン領域１１０の表面を殆どエッチングしな
い。
【００７５】また、このライトエッチングはＯ2 添加率
の高いガス組成比で行われるため、レジストマスク２０
１も同時に後退する。そのため、図４の円内に示す様に
コンタクトホールのへりにおける断面形状は角がエッチ
ングされて曲線となる。
の高いガス組成比で行われるため、レジストマスク２０
１も同時に後退する。そのため、図４の円内に示す様に
コンタクトホールのへりにおける断面形状は角がエッチ
ングされて曲線となる。
【００７６】コンタクトホールの形成が終了したら、配
線電極２０５、２０６、２０７を形成して、水素雰囲気
中で３５０℃２ｈｒのアニール処理を行う。
線電極２０５、２０６、２０７を形成して、水素雰囲気
中で３５０℃２ｈｒのアニール処理を行う。
【００７７】以上の工程を経て、図２（Ｄ）に示すよう
な薄膜トランジスタが作製される。
な薄膜トランジスタが作製される。
【００７８】〔実施例２〕本実施例は、本明細書に開示
する発明を単結晶シリコンウエハーを利用したＩＣプロ
セスに利用した場合の例である。具体的には、シリコン
ウエハーを利用してＭＯＳ型トランジスタを作製する場
合の例を示す。
する発明を単結晶シリコンウエハーを利用したＩＣプロ
セスに利用した場合の例である。具体的には、シリコン
ウエハーを利用してＭＯＳ型トランジスタを作製する場
合の例を示す。
【００７９】図６〜図８に本実施例の作製工程を示す。
まず図６（Ａ）に示すようにＮ型の単結晶シリコンウエ
ハー６０１上に熱酸化膜と窒化珪素膜とを積層し、それ
をパターニングすることにより、熱酸化膜６０２と窒化
珪素膜６０３の積層膜でなるパターンを形成する。
まず図６（Ａ）に示すようにＮ型の単結晶シリコンウエ
ハー６０１上に熱酸化膜と窒化珪素膜とを積層し、それ
をパターニングすることにより、熱酸化膜６０２と窒化
珪素膜６０３の積層膜でなるパターンを形成する。
【００８０】次に選択的な熱酸化法により、フィールド
酸化膜６０４、６０５を形成する。こうして図６（Ａ）
に示す状態を得る。
酸化膜６０４、６０５を形成する。こうして図６（Ａ）
に示す状態を得る。
【００８１】次に熱酸化膜６０２と窒化珪素膜６０３を
除去し、再度熱酸化法により、熱酸化膜６０６を形成す
る。この熱酸化膜６０６は、ゲイト絶縁膜を構成する。
除去し、再度熱酸化法により、熱酸化膜６０６を形成す
る。この熱酸化膜６０６は、ゲイト絶縁膜を構成する。
【００８２】次にゲイト電極６０７を適当な金属材料、
またはシリサイド材料、または半導体材料でもって形成
する。ゲイト電極６０７を形成したら、ソース／ドレイ
ン領域を形成するための不純物のドーピングを行う。
またはシリサイド材料、または半導体材料でもって形成
する。ゲイト電極６０７を形成したら、ソース／ドレイ
ン領域を形成するための不純物のドーピングを行う。
【００８３】ここでは、Ｐチャネル型のＭＯＳ型トラン
ジスタを作製するためにＢ（ボロン）のドーピングをイ
オン注入法でもって行う。なお、Ｎチャネル型のＭＯＳ
型トランジスタを作製するのであれば、Ｐ（リン）のド
ーピングを行えばよい。
ジスタを作製するためにＢ（ボロン）のドーピングをイ
オン注入法でもって行う。なお、Ｎチャネル型のＭＯＳ
型トランジスタを作製するのであれば、Ｐ（リン）のド
ーピングを行えばよい。
【００８４】上記のドーピングの後、加熱処理を行うこ
とにより、注入された不純物の活性化とドーピングに際
しての半導体層の損傷のアニールを行う。
とにより、注入された不純物の活性化とドーピングに際
しての半導体層の損傷のアニールを行う。
【００８５】こうして、図６（Ｂ）にように、Ｐ型を有
するソース領域６０８、ドレイン領域６０９が自己整合
的に形成される。
するソース領域６０８、ドレイン領域６０９が自己整合
的に形成される。
【００８６】次に層間絶縁膜として窒化珪素膜６１０と
６１１を成膜する。ここでも実施例１と同様な方法によ
り、６１０より６１１の窒化珪素膜の方がエッチングレ
ートが速くなるような膜質とする。
６１１を成膜する。ここでも実施例１と同様な方法によ
り、６１０より６１１の窒化珪素膜の方がエッチングレ
ートが速くなるような膜質とする。
【００８７】こうして図６（Ｃ）に示す状態を得る。次
に図７（Ａ）に示すように、レジストマスク６１２を配
置し、ドライエッチング法により、コンタクトホール６
１３と６１４の形成を行う。
に図７（Ａ）に示すように、レジストマスク６１２を配
置し、ドライエッチング法により、コンタクトホール６
１３と６１４の形成を行う。
【００８８】こうして図７（Ａ）に示す状態を得る。こ
の際、熱酸化膜でなるゲイト絶縁膜６０６がエッチング
ストッパーとして機能する。
の際、熱酸化膜でなるゲイト絶縁膜６０６がエッチング
ストッパーとして機能する。
【００８９】次にウェットエッチング法を用いて６１
５、６１６で示されるコンタクトホールの形成を行う。
５、６１６で示されるコンタクトホールの形成を行う。
【００９０】こうして図７（Ｂ）に示す状態を得る。こ
の際、ウェットエッチング法による等方性のエッチング
が進行するので、６１５と６１６のコンタクトホール
は、６１３、６１４で示されるコンタクトホールの底部
を広げてしまうようなものとなる。
の際、ウェットエッチング法による等方性のエッチング
が進行するので、６１５と６１６のコンタクトホール
は、６１３、６１４で示されるコンタクトホールの底部
を広げてしまうようなものとなる。
【００９１】次にライトドライエッチングにより層間絶
縁膜およびレジストマスクを後退させる。ここでのドラ
イエッチングは、ＣＦ4 とＯ2 とを混合したものを利用
して行う。ここで酸素を混合させるのは、レジストマス
クを後退させるためである。
縁膜およびレジストマスクを後退させる。ここでのドラ
イエッチングは、ＣＦ4 とＯ2 とを混合したものを利用
して行う。ここで酸素を混合させるのは、レジストマス
クを後退させるためである。
【００９２】こうして図８（Ａ）に示すようななだから
な断面形状を有したコンタクトを得ることができる。
な断面形状を有したコンタクトを得ることができる。
【００９３】図８（Ａ）に示す状態を得たら、ソース電
極６１９とドレイン電極６２０を形成する。こうしてＭ
ＯＳ型トランジスタが完成する。
極６１９とドレイン電極６２０を形成する。こうしてＭ
ＯＳ型トランジスタが完成する。
【００９４】
【発明の効果】本発明によれば、層間絶縁膜を二層以上
の多層構造とし、下層よりも上層のエッチングレートを
速くしたため、層間絶縁膜の最上層から最下層に向かっ
て、順次傾斜角が小さくなるようにテーパーを形成する
ことができる。
の多層構造とし、下層よりも上層のエッチングレートを
速くしたため、層間絶縁膜の最上層から最下層に向かっ
て、順次傾斜角が小さくなるようにテーパーを形成する
ことができる。
【００９５】また、ライトエッチングを行うことで、図
２（Ｂ）の円内のようなゲイト絶縁膜１０３や陽極酸化
膜１０７のえぐれ部分を無くすことができる。さらに、
コンタクトホールの上部断面形状も改善することができ
る。
２（Ｂ）の円内のようなゲイト絶縁膜１０３や陽極酸化
膜１０７のえぐれ部分を無くすことができる。さらに、
コンタクトホールの上部断面形状も改善することができ
る。
【００９６】以上の効果により、コンタクトホールの断
面形状が大きく改善され、ＴＦＴ作製の歩留りおよび配
線コンタクトの信頼性が向上する。また、それに伴いデ
バイスまたは表示システムの長期信頼性を向上させるこ
とができる。
面形状が大きく改善され、ＴＦＴ作製の歩留りおよび配
線コンタクトの信頼性が向上する。また、それに伴いデ
バイスまたは表示システムの長期信頼性を向上させるこ
とができる。
【図１】 薄膜トランジスタの作製工程を示す図。
【図２】 薄膜トランジスタの作製工程を示す図。
【図３】 コンタクトホールの断面形状を示す図。
【図４】 コンタクトホールの断面形状を示す図。
【図５】 ドライエッチング時のエンドポイントを示す
図。
図。
【図６】 発明を利用したＩＣプロセスを示す図。
【図７】 発明を利用したＩＣプロセスを示す図。
【図８】 発明を利用したＩＣプロセスを示す図。
１０１ ガラス基板 １０２ 島状の半導体層 １０３ 酸化珪素膜 １０４ アルミニウム膜 １０５ 緻密な陽極酸化膜 １０６ 多孔質の陽極酸化膜 １０７ 強固な陽極酸化膜 １０８ ゲイト電極 １０９ ソース領域 １１０ ドレイン領域 １１１ 低濃度不純物領域 １１２ 低濃度不純物領域 １１３ チャネル領域 １１４ １層目層間絶縁膜 １１５ ２層目層間絶縁膜 ２０１ レジストマスク ２０２ ソースコンタクト部 ２０３ ドレインコンタクト部 ２０４ ゲイトコンタクト部 ２０５ 配線電極 ２０６ 配線電極 ２０７ 配線電極
Claims (12)
- 【請求項１】陽極酸化可能な材料からなるゲイト電極を
有するゲイト部と、 半導体よりなるソース部またはドレイン部と、 を有する薄膜トランジスタの作製工程において、 前記ゲイト部、ソース部およびドレイン部を覆って絶縁
性被膜を少なくとも二層に積層する工程と、 前記絶縁性被膜をドライエッチングにより開孔せしめる
に際し、前記絶縁性被膜の最上層から最下層に向かって
順次傾斜角が小さくなるようにテーパーを形成する工程
と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項２】陽極酸化可能な材料からなるゲイト電極を
有するゲイト部と、 半導体よりなるソース部またはドレイン部と、 を有する薄膜トランジスタにおいて、 前記ゲイト部、ソース部およびドレイン部を覆って絶縁
性被膜を形成する工程と、 前記絶縁性被膜をドライエッチング法により開孔せしめ
る工程と、 前記絶縁性被膜の下面に接する薄膜をエッチングする工
程と、 前記工程により形成された開孔穴をライトエッチングす
る工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項３】陽極酸化可能な材料からなるゲイト電極を
有するゲイト部と、 半導体よりなるソース部またはドレイン部と、 を有する薄膜トランジスタにおいて、 前記ゲイト部、ソース部およびドレイン部を覆って主成
分の同じ絶縁性被膜を少なくとも二層に積層する工程
と、 前記絶縁性被膜をドライエッチングにより開孔せしめる
に際し、前記絶縁性被膜の最上層から最下層に向かって
順次傾斜角が小さくなるようにテーパーを形成する工程
と、 前記絶縁性被膜の下面に接する薄膜をエッチングする工
程と、 前記工程により形成された開孔穴をライトエッチングす
る工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項４】請求項１乃至請求項３において、主成分の
同じ絶縁性被膜は、上層にあるものほどドライエッチン
グレートが速いこと、 を特徴とする半導体装置の作製方法。 - 【請求項５】請求項２または請求項３において、ライト
エッチングの際のガス組成比は、前記絶縁性被膜をドラ
イエッチングにより開孔せしめる際のガス組成比よりも
Ｏ2添加率が高いこと、 を特徴とする半導体装置の作製方法。 - 【請求項６】請求項２または請求項３において、ライト
エッチングによりコンタクトホールのへりにおける断面
形状が曲線を有すること、 を特徴とする半導体装置の作製方法。 - 【請求項７】陽極酸化可能な材料からなるゲイト電極を
有するゲイト部と、 半導体よりなるソース部またはドレイン部と、 を有する薄膜トランジスタにおいて、 前記ゲイト部、ソース部およびドレイン部を覆って窒化
珪素膜を少なくとも二層に積層する工程と、 前記窒化珪素膜をドライエッチングにより開孔せしめる
に際し、前記窒化珪素膜の最上層から最下層に向かって
順次傾斜角が小さくなるようにテーパーを形成する工程
と、 ソース部およびドレイン部において前記窒化珪素膜の下
面に接する酸化珪素膜をエッチングする工程と、 該工程の後、ゲイト部において前記窒化珪素膜の下面に
接する陽極酸化アルミニウム膜をエッチングする工程
と、前記工程により形成された開孔穴をライトエッチン
グする工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項８】請求項７において、窒化珪素膜は、上層に
あるものほどドライエッチングレートが速いこと、 を特徴とする半導体装置の作製方法。 - 【請求項９】請求項７において、ライトエッチングの際
のガス組成比は、前記窒化珪素膜をドライエッチングに
より開孔せしめる際のガス組成比よりもＯ2 添加率が高
いこと、 を特徴とする半導体装置の作製方法。 - 【請求項１０】請求項７において、前記窒化珪素膜の厚
さはゲイト電極の１〜３倍であること、 を特徴とする半導体装置の作製方法。 - 【請求項１１】請求項７において、ライトエッチングに
よりコンタクトホールのへりにおける断面形状が曲線を
有すること、 を特徴とする半導体装置の作製方法。 - 【請求項１２】陽極酸化可能な材料からなるゲイト電極
を有するゲイト部と、 半導体よりなるソース部またはドレイン部と、 を有する薄膜トランジスタにおいて、 前記ゲイト部、ソース部およびドレイン部を覆って窒化
珪素膜を一層もしくは多層に積層する工程と、 前記窒化珪素膜をドライエッチングにより開孔せしめる
に際し、 ソース部およびドレイン部においては酸化珪素膜をスト
ッパー膜とし、 ゲイト部においては陽極酸化アルミニウム膜をストッパ
ー膜とすること、 を特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33289496A JP3842852B2 (ja) | 1995-11-27 | 1996-11-27 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33262995 | 1995-11-27 | ||
| JP7-332629 | 1995-11-27 | ||
| JP33289496A JP3842852B2 (ja) | 1995-11-27 | 1996-11-27 | 半導体装置の作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003070819A Division JP2003289081A (ja) | 1995-11-27 | 2003-03-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213968A true JPH09213968A (ja) | 1997-08-15 |
| JP3842852B2 JP3842852B2 (ja) | 2006-11-08 |
Family
ID=26574242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33289496A Expired - Fee Related JP3842852B2 (ja) | 1995-11-27 | 1996-11-27 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3842852B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289864A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 薄膜トランジスタおよびその製造方法 |
| WO2007046169A1 (ja) * | 2005-10-20 | 2007-04-26 | Sharp Kabushiki Kaisha | 半導体装置、薄膜トランジスタ及びそれらの製造方法 |
| JP2008147692A (ja) * | 1995-11-27 | 2008-06-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN100405575C (zh) * | 2006-06-20 | 2008-07-23 | 友达光电股份有限公司 | 形成显示装置的接触孔的方法 |
| US7411211B1 (en) * | 1999-07-22 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| JP2010524217A (ja) * | 2007-04-04 | 2010-07-15 | ケンブリッジ ディスプレイ テクノロジー リミテッド | 有機薄膜トランジスタ |
| JP2010199556A (ja) * | 2009-01-27 | 2010-09-09 | Casio Computer Co Ltd | 多層膜の形成方法及び表示パネルの製造方法 |
| KR20120139567A (ko) * | 2011-06-17 | 2012-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| JP2013026442A (ja) * | 2011-07-21 | 2013-02-04 | Sanken Electric Co Ltd | 窒化物半導体装置及びその製造方法 |
| WO2013190838A1 (ja) * | 2012-06-21 | 2013-12-27 | パナソニック株式会社 | Ｔｆｔ基板およびその製造方法並びに有機ｅｌ表示装置およびその製造方法 |
| JP2019096848A (ja) * | 2017-11-28 | 2019-06-20 | パナソニックＩｐマネジメント株式会社 | 半導体装置およびその製造方法 |
| US10629622B2 (en) | 2017-08-31 | 2020-04-21 | Japan Display Inc. | Display device and manufacturing method thereof |
| US10707240B2 (en) | 2017-09-07 | 2020-07-07 | Japan Display Inc. | Display device |
| JP2021093554A (ja) * | 2015-12-28 | 2021-06-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11133337B2 (en) | 2017-10-26 | 2021-09-28 | Japan Display Inc. | Display device and method for manufacturing same |
| WO2022130086A1 (ja) * | 2020-12-15 | 2022-06-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1996
- 1996-11-27 JP JP33289496A patent/JP3842852B2/ja not_active Expired - Fee Related
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147692A (ja) * | 1995-11-27 | 2008-06-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2010272883A (ja) * | 1995-11-27 | 2010-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US8368076B2 (en) | 1999-07-22 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US7411211B1 (en) * | 1999-07-22 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US7626202B2 (en) | 1999-07-22 | 2009-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US7956359B2 (en) | 1999-07-22 | 2011-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US8624253B2 (en) | 1999-07-22 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US8258515B2 (en) | 1999-07-22 | 2012-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| JP2002289864A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 薄膜トランジスタおよびその製造方法 |
| WO2007046169A1 (ja) * | 2005-10-20 | 2007-04-26 | Sharp Kabushiki Kaisha | 半導体装置、薄膜トランジスタ及びそれらの製造方法 |
| CN100405575C (zh) * | 2006-06-20 | 2008-07-23 | 友达光电股份有限公司 | 形成显示装置的接触孔的方法 |
| JP2010524217A (ja) * | 2007-04-04 | 2010-07-15 | ケンブリッジ ディスプレイ テクノロジー リミテッド | 有機薄膜トランジスタ |
| JP2010199556A (ja) * | 2009-01-27 | 2010-09-09 | Casio Computer Co Ltd | 多層膜の形成方法及び表示パネルの製造方法 |
| US8610871B2 (en) | 2009-01-27 | 2013-12-17 | Casio Computer Co., Ltd. | Method for forming multilayer structure, method for manufacturing display panel, and display panel |
| JP4752967B2 (ja) * | 2009-01-27 | 2011-08-17 | カシオ計算機株式会社 | 多層膜の形成方法及び表示パネルの製造方法 |
| US9818849B2 (en) | 2011-06-17 | 2017-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device with conductive film in opening through multiple insulating films |
| JP2019033272A (ja) * | 2011-06-17 | 2019-02-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR20120139567A (ko) * | 2011-06-17 | 2012-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| JP2017183732A (ja) * | 2011-06-17 | 2017-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、及び半導体装置 |
| JP2017050551A (ja) * | 2011-06-17 | 2017-03-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2013026442A (ja) * | 2011-07-21 | 2013-02-04 | Sanken Electric Co Ltd | 窒化物半導体装置及びその製造方法 |
| US9564474B2 (en) | 2012-06-21 | 2017-02-07 | Joled Inc. | TFT substrate, method for producing same, organic EL display device, and method for manufacturing organic EL display device |
| WO2013190838A1 (ja) * | 2012-06-21 | 2013-12-27 | パナソニック株式会社 | Ｔｆｔ基板およびその製造方法並びに有機ｅｌ表示装置およびその製造方法 |
| JP2021093554A (ja) * | 2015-12-28 | 2021-06-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10629622B2 (en) | 2017-08-31 | 2020-04-21 | Japan Display Inc. | Display device and manufacturing method thereof |
| US11374025B2 (en) | 2017-08-31 | 2022-06-28 | Japan Display Inc. | Display device and manufacturing method thereof |
| US10707240B2 (en) | 2017-09-07 | 2020-07-07 | Japan Display Inc. | Display device |
| US11133337B2 (en) | 2017-10-26 | 2021-09-28 | Japan Display Inc. | Display device and method for manufacturing same |
| JP2019096848A (ja) * | 2017-11-28 | 2019-06-20 | パナソニックＩｐマネジメント株式会社 | 半導体装置およびその製造方法 |
| WO2022130086A1 (ja) * | 2020-12-15 | 2022-06-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3842852B2 (ja) | 2006-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6009040B2 (ja) | 半導体装置 | |
| JP3212060B2 (ja) | 半導体装置およびその作製方法 | |
| JP3842852B2 (ja) | 半導体装置の作製方法 | |
| JPH07335906A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JPH0730125A (ja) | 半導体装置およびその作製方法 | |
| JPH09162415A (ja) | 半導体装置およびその作製方法 | |
| JP4675433B2 (ja) | 半導体装置の作製方法 | |
| JP2805590B2 (ja) | 半導体装置の作製方法 | |
| JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
| JP2003289081A (ja) | 半導体装置 | |
| JPH1065181A (ja) | 半導体装置およびその作製方法 | |
| JP4417327B2 (ja) | 半導体装置の作製方法 | |
| JP2003023014A (ja) | 半導体装置 | |
| JPH10261805A (ja) | 薄膜半導体装置の作製方法 | |
| JP2002033328A (ja) | 半導体装置 | |
| JPH09181329A (ja) | 半導体装置およびその作製方法 | |
| JPH1074953A (ja) | 半導体装置の作製方法 | |
| JPH09260385A (ja) | 半導体装置およびその作製方法 | |
| JPH10116992A (ja) | 薄膜半導体装置及びその作製方法 | |
| JPH11330490A (ja) | 半導体装置およびその作製方法並びに電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060811 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |