JP2003289081A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003289081A JP2003289081A JP2003070819A JP2003070819A JP2003289081A JP 2003289081 A JP2003289081 A JP 2003289081A JP 2003070819 A JP2003070819 A JP 2003070819A JP 2003070819 A JP2003070819 A JP 2003070819A JP 2003289081 A JP2003289081 A JP 2003289081A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- semiconductor device
- film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
域へのコンタクトを確実なものとする。 【解決手段】 半導体装置において、半導体層上の絶縁
膜およびゲイト電極上に形成された第1の層間絶縁膜
と、前記第1の層間絶縁膜の上に形成された第2の層間
絶縁膜と、前記第2の層間絶縁膜、前記第1の層間絶縁
膜、および前記絶縁膜に設けられたコンタクトホールと
を有し、前記コンタクトホールは、第2の層間絶縁膜の
傾斜角より前記第1の層間絶縁膜の傾斜角が小さくなる
ように設けられている。
Description
結晶性を有する薄膜半導体を用いた半導体装置の作製方
法に関する。特に、プレーナー型薄膜トランジスタの作
製方法に関する。
ジスタ(TFT)を作製する技術が急速に発達してきて
いる。その理由は、アクティブマトリクス型液晶表示装
置の需要が高まったことにある。
マトリクス状に配置された数百万個もの各画素のそれぞ
れにTFTを配置し、各画素電極に出入りする電荷をT
FTのスイッチング機能により制御するものである。
ば、それに接続された画素電極は表示素子としての機能
を失うことになる。これは、いわゆる点欠陥の原因とな
る。例えば、ノーマリブラックの液晶表示装置であれ
ば、白色表示した時に点欠陥が黒点として現れ、非常に
外観を害する。
る回路(周辺駆動回路と呼ばれる)を、同じガラス基板
上にTFTで集積化することが求められている。
ば、そのTFTから駆動電圧を印加されるTFTは全て
スイッチング素子として機能しなくなる。これは、いわ
ゆる線欠陥の原因となり、液晶表示装置として致命的な
障害となる。
装置は、数百万個ものTFTが長期的に正常、かつ、安
定した動作を維持しうるものでなくてはならない。
除するのは極めて困難であるのが現状である。その原因
の1つとして、コンタクト不良がある。
の電気的な接続箇所(以後、コンタクトと呼ぶ)が、接
続不良を起こした時に生じる動作不良のことである。特
に、プレーナー型TFTでは配線電極とTFTとが、細
い開孔穴(コンタクトホール)を介して電気的接続を取
るため、コンタクト不良は重大な問題となっている。
化の主原因であり、大電流が流れる場合や高温動作にお
いて特に劣化が加速される。従って、コンタクトの信頼
性が半導体素子の信頼性を決めるとまで言われている。
示装置における画素表示領域の場合、ゲイト電極はその
まま画素表示領域外へ引き出されるためコンタクトが存
在しない。即ち、画素電極とのコンタクトが、液晶表示
装置の信頼性にとって非常に重要である。
百万個のコンタクトが存在する。特にゲイト電極のコン
タクトがあること、大電流動作に伴う温度上昇があるこ
とは、コンタクトに対して画素表示領域以上の信頼性が
要求されることを意味する。
挙げられる。その1つとしては、配線電極を形成する導
電性膜と、TFTのソース/ドレインを形成する半導体
膜とが、オーミック接合により接触していないことが挙
げられる。
属酸化物等が形成されたりすることによる。また、半導
体膜表面近傍の状態(不純物濃度、欠陥準位密度、清浄
度等)が、コンタクトの性能を大きく左右する。
る導電性膜のカバレッジが悪く、コンタクトホール内で
断線していることを挙げられる。この場合、配線電極の
成膜方法や成膜条件によって改善を図る必要がある。
ホールの断面形状に起因する配線電極の断線が挙げられ
る。コンタクトホールの断面形状は、コンタクト部に覆
われた絶縁物(SiN、SiO2 等)のエッチング条件
に強く依存する。
ためには、連続的に変化する緩やかな断面形状(テーパ
ーと呼ばれる)が望ましい。また、多層層間絶縁膜の場
合によく見られる下層膜のオーバーエッチング(えぐ
れ)はカバレッジを著しく悪化させる。
明は、配線電極とTFTとの電気的な接続経路となるコ
ンタクトホールの断面形状を改善し、コンタクト不良に
よるTFTの動作不良を低減することを課題とする。
バイスまたは液晶表示装置としての長期信頼性を改善す
ることを課題とする。また、点欠陥や線欠陥を排除し
て、製造工程の歩留りの向上を課題とする。
の一つは、陽極酸化可能な材料からなるゲイト電極を有
するゲイト部と、半導体よりなるソース部またはドレイ
ン部と、を有する薄膜トランジスタの作製工程におい
て、前記ゲイト部、ソース部およびドレイン部を覆って
主成分の同じ絶縁性被膜を少なくとも二層に積層する工
程と、前記絶縁性被膜をドライエッチングにより開孔せ
しめるに際し、前記絶縁性被膜の最上層から最下層に向
かって順次傾斜角が小さくなるようにテーパーを形成す
る工程と、を有することを特徴とする。
のドライエッチングレートを制御することで、コンタク
トホールの断面形状を最上層から最下層に向かって順次
傾斜角が小さくなるようにテーパー化することを特徴と
する。なおテーパー角は、図3のαやβで示される確度
で定義される。
能を有していれば良いため、酸化珪素膜、窒化珪素膜、
有機性樹脂など様々な材料が使用できる。
制御できる材料が望ましい。これは、上層のエッチング
レートを、下層のエッチングレートより速くすることで
容易に所望のテーパーを形成できるからである。
コンタクトホールを形成する場合、リアクティブイオン
エッチング法(RIE法)が用いられる。
了した時点(エンドポイントと呼ばれる)がはっきりし
ないと、コンタクトをとるべき導電性薄膜をも掘り進ん
でしまうことである。
プラズマ発光測定によるのが一般的である。これは、エ
ッチングの際に生じる特定のラジカルやイオンをモニタ
リングすることによって行う。
ト絶縁膜上に形成された、酸化珪素膜からなる層間絶縁
膜のエッチングは、モニタする発光種が混同されエンド
ポイントの確認が困難となる。
て用いる絶縁性被膜は作製するTFTの構造を十分考慮
して選択する必要がある。
可能な材料からなるゲイト電極を有するゲイト部と、半
導体よりなるソース部またはドレイン部と、を有する薄
膜トランジスタの作製工程において、前記ゲイト部、ソ
ース部およびドレイン部を覆って絶縁性被膜を形成する
工程と、前記絶縁性被膜をドライエッチング法により開
孔せしめる工程と、前記絶縁性被膜の下面に接する薄膜
をエッチングする工程と、前記工程により形成された開
孔穴をライトエッチングする工程と、を有することを特
徴とする。
ッチングによって拡げることと、コンタクトホール上部
にテーパーを形成することを特徴とする。
エッチングすると、等方性エッチングのため絶縁性被膜
の下に回り込んで開孔穴が形成される。その時、下に回
り込んだ部分がえぐれとなり、後に配線電極の断線の原
因となる。
ことで、コンタクトホールの内壁面をえぐれた分だけ拡
げることができ、えぐれ部分をなくすことができる。
比は、コンタクトホールを形成する際のガス組成比より
もO2添加量を増やしたものとする。
タクトホールの開孔領域を形成するレジストマスクを後
退させ、コンタクトホールのへり(本明細書では、コン
タクトホール入口の外枠をへりと呼ぶこととする)の角
を丸くするためである。
らかな曲線に沿って落ち込むような断面形状のコンタク
トホールが得られる。従って、配線電極のカバレッジは
極めて良好なものとなる。
スタ(TFT)の作製工程例を図1に示す。
したガラス基板101を用意する。その上に、図示しな
い500Åの厚さの非晶質珪素膜をプラズマCVD法や
減圧熱CVD法により形成し、適当な結晶化方法により
結晶化する。この結晶化は加熱によっても、レーザー光
の照射によっても良い。
れた結晶性珪素膜をパターニングして、活性層を構成す
る島状の半導体層102を形成する。
る酸化珪素膜103を1200Åの厚さに形成する。こ
の酸化珪素膜103の形成方法は、プラズマCVD法や
減圧熱CVD法によれば良い。
主成分とする材料からなる膜104を4000Åの厚さ
に形成する。このアルミニウム膜104は、後にゲイト
電極として機能する。勿論、アルミニウムの他に陽極酸
化可能な材料、例えば、タンタル、ニオブ等を用いても
構わない。
を陽極として、陽極酸化を行う。電解溶液としては、3
%の酒石酸のエチレングリコール溶液をアンモニア水で
中和して、PH=6.92に調整したものを使用する。
また、白金を陰極として化成電流5mA、到達電圧10
Vとして処理する。
5は、後にフォトレジストとの密着性を高める効果があ
る。また、電圧印加時間を制御することで陽極酸化膜1
05の厚さを制御できる。(図1(A))
ら、アルミニウム膜104をパターニングして、図示し
ないゲイト電極を形成する。
陽極酸化膜106を形成する。電解溶液は3%のシュウ
酸水溶液とし、白金を陰極として化成電流2〜3mA、
到達電圧8Vとして処理する。
に進行する。また、電圧印加時間を制御することで多孔
質の陽極酸化膜106の長さを制御できる。
除去した後、3度目の陽極酸化を行い、図1(B)の状
態を得る。
ングリコール溶液をアンモニア水で中和して、PH=
6.92に調整したものを使用する。そして、白金を陰
極として化成電流5〜6mA、到達電圧100Vとして
処理する。
常に緻密、かつ、強固である。そのため、ド−ピング工
程などの後工程で生じるダメージからゲイト電極108
を保護する効果を持つ。
グされにくいため、コンタクトホール開孔の際にエッチ
ング時間が長くなる問題がある。そのため、1000Å
以下の厚さにするのが望ましい。
の半導体層102に不純物を注入する。例えば、Nチャ
ネル型TFTを作製するならば、不純物としてP(リ
ン)を用いれば良い。
ドーピングを行う。なお、P(リン)の注入は加速電圧
60〜90kV、ドーズ量0.2 〜5 ×1015原子/cm
2 で行う。本実施例では、加速電圧80kV、ドーズ量
1×1015原子/cm2 とする。
酸化膜106がマスクとなり、後にソース/ドレインと
なる領域109、110が自己整合的に形成される。
極酸化膜106を除去して、2度目のドーピングを行
う。なお、2度目のP(リン)の注入は加速電圧60〜
90kV、ドーズ量0.1 〜5 ×1014原子/cm2 で行
う。本実施例では、加速電圧80kV、ドーズ量1×1
014原子/cm2 とする。
り、ソース領域109、ドレイン領域110と比較して
不純物濃度の低い、低濃度不純物領域111、112が
自己整合的に形成される。
が全く注入されないため、TFTのチャネルとして機能
する領域113が自己整合的に形成される。
域(またはLDD領域)112は、チャネル領域113
とドレイン領域110との間に高電界が形成されるのを
抑制する効果を持つ。
び熱アニ−ルを行う。本実施例では、レ−ザ−光のエネ
ルギ−密度は250 〜300mJ/cm2 とし、熱アニ−ルは300
〜450 ℃1hrで行う。
損傷を受けた、島状の半導体層102の結晶性を改善す
ることができる。
構成される層間絶縁膜114、115をプラズマCVD
法により形成する。本実施例では、この層間絶縁膜11
4、115はそれぞれ組成比の異なる窒化珪素膜からな
る。
層目層間絶縁膜114よりもドライエッチングレートが
速い性質を有するような組成比の窒化珪素膜を用いる。
例えば、成膜ガスの圧力や成膜温度を高くしたり、RF
パワーを下げたりする事で、エッチングレートが速い膜
を形成することができる。
とし、2層目の成膜温度を350℃とすると、2層目の
ドライエッチングレートは1層目の2倍程に速くなる。
また、1層目の成膜ガス圧力を0.3torr とし、2層目の
成膜ガス圧力を0.7torr とする。このようにすると、2
層目のドライエッチングレートは1層目の1.5倍程に速
くなる。
状において、2層目層間絶縁膜115の傾斜角βよりも
1層目層間絶縁膜114の傾斜角αの方が小さくなるよ
うにするために必要な要素である。
膜厚が、ゲイト電極108の膜厚の1〜3倍となるよう
にする。これは、層間絶縁膜のカバレッジを良くするこ
とで層間絶縁膜を介するリーク電流を防止するためであ
る。
厚の1/3以下の膜厚が望ましい。それ以上では、傾斜
角αが大きくなり、後のライトエッチング工程において
不都合が生じる。
マスクを形成して、ドライエッチング法によりコンタク
トホールを形成する。エッチングガスの組成比はCF4:
O2=40: 60となるようにする。
から、150秒後に終了する。エンドポイントは図5の
様に、窒素イオンの信号強度が一定になった時間として
検出される。1層目で窒素イオンの信号強度が大きくな
るのは、1層目の方が2層目より緻密であることによ
る。
02、203では、ゲイト絶縁膜103がドライエッチ
ングのストッパー膜として働く。また、ゲイト電極部2
04では、陽極酸化膜107がドライエッチングのスト
ッパー膜として働く。
層間絶縁膜114よりもエッチングレートが速いので、
図2(A)に示すようにテーパーが形成される。
トホール底面のゲイト絶縁膜103をエッチングして、
ソース/ドレイン部109、110コンタクトホールを
完成させる。
合した組成からなるクロム混酸溶液を用いて陽極酸化膜
107をエッチングして、ゲイト電極部204のコンタ
クトホールを完成させる。
ングを先に行えば、陽極酸化膜107は耐バッファーフ
ッ酸性に優れているため、ゲイト電極108を保護する
ことができる。また、クロム混酸溶液はソース領域10
9、ドレイン領域110の表面を殆どエッチングしな
い。
られる。しかし、バッファーフッ酸やクロム混酸を用い
るようなウェットエッチングは、等方性にエッチングが
進行するため、図2(B)の円内に示すようなえぐれ部
分が形成されてしまう。
より後退させて、図2(C)に示すようにえぐれ部分の
ない状態とする。この際、1層目層間絶縁膜114は傾
斜角αが小さいほど容易に後退する。
法により行い、エッチングガスの組成比はCF4:O2 =
25: 75となるようにする。この組成比では、窒化珪
素と珪素の選択比が10以上となるため、ソース領域1
09、ドレイン領域110の表面を殆どエッチングしな
い。
の高いガス組成比で行われるため、レジストマスク20
1も同時に後退する。そのため、図4の円内に示す様に
コンタクトホールのへりにおける断面形状は角がエッチ
ングされて曲線となる。
線電極205、206、207を形成して、水素雰囲気
中で350℃2hrのアニール処理を行う。
な薄膜トランジスタが作製される。
する発明を単結晶シリコンウエハーを利用したICプロ
セスに利用した場合の例である。具体的には、シリコン
ウエハーを利用してMOS型トランジスタを作製する場
合の例を示す。
まず図6(A)に示すようにN型の単結晶シリコンウエ
ハー601上に熱酸化膜と窒化珪素膜とを積層し、それ
をパターニングすることにより、熱酸化膜602と窒化
珪素膜603の積層膜でなるパターンを形成する。
酸化膜604、605を形成する。こうして図6(A)
に示す状態を得る。
除去し、再度熱酸化法により、熱酸化膜606を形成す
る。この熱酸化膜606は、ゲイト絶縁膜を構成する。
またはシリサイド材料、または半導体材料でもって形成
する。ゲイト電極607を形成したら、ソース/ドレイ
ン領域を形成するための不純物のドーピングを行う。
ジスタを作製するためにB(ボロン)のドーピングをイ
オン注入法でもって行う。なお、Nチャネル型のMOS
型トランジスタを作製するのであれば、P(リン)のド
ーピングを行えばよい。
とにより、注入された不純物の活性化とドーピングに際
しての半導体層の損傷のアニールを行う。
するソース領域608、ドレイン領域609が自己整合
的に形成される。
611を成膜する。ここでも実施例1と同様な方法によ
り、610より611の窒化珪素膜の方がエッチングレ
ートが速くなるような膜質とする。
に図7(A)に示すように、レジストマスク612を配
置し、ドライエッチング法により、コンタクトホール6
13と614の形成を行う。
の際、熱酸化膜でなるゲイト絶縁膜606がエッチング
ストッパーとして機能する。
5、616で示されるコンタクトホールの形成を行う。
の際、ウェットエッチング法による等方性のエッチング
が進行するので、615と616のコンタクトホール
は、613、614で示されるコンタクトホールの底部
を広げてしまうようなものとなる。
縁膜およびレジストマスクを後退させる。ここでのドラ
イエッチングは、CF4 とO2 とを混合したものを利用
して行う。ここで酸素を混合させるのは、レジストマス
クを後退させるためである。
な断面形状を有したコンタクトを得ることができる。
極619とドレイン電極620を形成する。こうしてM
OS型トランジスタが完成する。
の多層構造とし、下層よりも上層のエッチングレートを
速くしたため、層間絶縁膜の最上層から最下層に向かっ
て、順次傾斜角が小さくなるようにテーパーを形成する
ことができる。
2(B)の円内のようなゲイト絶縁膜103や陽極酸化
膜107のえぐれ部分を無くすことができる。さらに、
コンタクトホールの上部断面形状も改善することができ
る。
面形状が大きく改善され、TFT作製の歩留りおよび配
線コンタクトの信頼性が向上する。また、それに伴いデ
バイスまたは表示システムの長期信頼性を向上させるこ
とができる。
図。
Claims (15)
- 【請求項1】チャネル領域、ソース領域およびドレイン
領域を有する半導体層と、 前記半導体層上の絶縁膜と、 前記絶縁膜上のゲイト電極と、 前記絶縁膜および前記ゲイト電極上の第1の層間絶縁膜
と、 前記第1の層間絶縁膜上の第2の層間絶縁膜と、 前記第2の層間絶縁膜、前記第1の層間絶縁膜および前
記絶縁膜に設けられたコンタクトホールと、 を有する半導体装置であって、 前記コンタクトホールは、前記第2の層間絶縁膜の傾斜
角より前記第1の層間絶縁膜の傾斜角が小さくなるよう
に設けられていることを特徴とする半導体装置。 - 【請求項2】チャネル領域、ソース領域およびドレイン
領域を有する半導体層と、 前記半導体層上の絶縁膜と、 前記絶縁膜上のゲイト電極と、 前記絶縁膜および前記ゲイト電極上の第1の層間絶縁膜
と、 前記第1の層間絶縁膜上の第2の層間絶縁膜と、 前記第2の層間絶縁膜、前記第1の層間絶縁膜および前
記絶縁膜に設けられたコンタクトホールと、 を有する半導体装置であって、 前記コンタクトホールは、前記第2の層間絶縁膜の傾斜
角より前記第1の層間絶縁膜の傾斜角が小さくなるよう
に設けられ、前記コンタクトホールのへりは角が丸くな
っていることを特徴とする半導体装置。 - 【請求項3】請求項1または請求項2において、前記第
1の層間絶縁膜の膜厚は、前記第1および第2の層間絶
縁膜の合計膜厚の1/3以下であることを特徴とする半
導体装置。 - 【請求項4】請求項1乃至3のいずれか一において、前
記第1の層間絶縁膜は窒化珪素または有機樹脂でなるこ
とを特徴とする半導体装置。 - 【請求項5】請求項1乃至4のいずれか一において、前
記第2の層間絶縁膜は窒化珪素または有機樹脂でなるこ
とを特徴とする半導体装置。 - 【請求項6】請求項1乃至5のいずれか一において、前
記第2の層間絶縁膜は前記第1の層間絶縁膜よりも高い
エッチングレートを有することを特徴とする半導体装
置。 - 【請求項7】チャネル領域、ソース領域およびドレイン
領域を有する半導体層と、 前記半導体層上の絶縁膜と、 前記絶縁膜上のゲイト電極と、 前記絶縁膜および前記ゲイト電極上の多層の層間絶縁膜
と、 前記半導体層の一部を露出させるために、前記多層の層
間絶縁膜および前記絶縁膜に設けられたコンタクトホー
ルと、 を有する半導体装置であって、 前記コンタクトホールは、前記層間絶縁膜の上層から下
層に向かって傾斜角が小さくなるように設けられている
ことを特徴とする半導体装置。 - 【請求項8】請求項7において、前記多層の層間絶縁膜
の少なくとも1つは窒化珪素または有機樹脂でなること
を特徴とする半導体装置。 - 【請求項9】請求項7または請求項8において、前記層
間絶縁膜の上層は前記層間絶縁膜の下層よりも高いエッ
チングレートを有することを特徴とする半導体装置。 - 【請求項10】請求項1乃至9のいずれか一において、
前記コンタクトホールは前記半導体層の一部を露出する
ために設けられていることを特徴とする半導体装置。 - 【請求項11】請求項1乃至10のいずれか一におい
て、前記絶縁膜は酸化珪素でなることを特徴とする半導
体装置。 - 【請求項12】請求項1乃至11のいずれか一におい
て、前記半導体層は絶縁表面を有する基板上に設けられ
ていることを特徴とする半導体装置。 - 【請求項13】請求項1乃至12のいずれか一におい
て、前記絶縁膜はゲイト絶縁膜であることを特徴とする
半導体装置。 - 【請求項14】請求項1乃至13のいずれか一におい
て、前記半導体層は、さらに低濃度不純物領域を有する
ことを特徴とする半導体装置。 - 【請求項15】請求項1乃至14のいずれか一におい
て、前記半導体装置は、さらに前記コンタクトホールを
通して前記ソース領域または前記ドレイン領域に電気的
に接続された電極を有することを特徴とする半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003070819A JP2003289081A (ja) | 1995-11-27 | 2003-03-14 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33262995 | 1995-11-27 | ||
JP7-332629 | 1995-11-27 | ||
JP2003070819A JP2003289081A (ja) | 1995-11-27 | 2003-03-14 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33289496A Division JP3842852B2 (ja) | 1995-11-27 | 1996-11-27 | 半導体装置の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008009259A Division JP2008147692A (ja) | 1995-11-27 | 2008-01-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003289081A true JP2003289081A (ja) | 2003-10-10 |
Family
ID=29252709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003070819A Withdrawn JP2003289081A (ja) | 1995-11-27 | 2003-03-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003289081A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005317949A (ja) * | 2004-03-31 | 2005-11-10 | Nec Corp | コンタクトホール形成方法及び製造装置 |
KR100647775B1 (ko) * | 2004-12-01 | 2006-11-23 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판 및 제조 방법 |
WO2007017982A1 (ja) * | 2005-08-11 | 2007-02-15 | Sharp Kabushiki Kaisha | 回路基板、電子装置、及び、回路基板の製造方法 |
JP2009015101A (ja) * | 2007-07-06 | 2009-01-22 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板 |
-
2003
- 2003-03-14 JP JP2003070819A patent/JP2003289081A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005317949A (ja) * | 2004-03-31 | 2005-11-10 | Nec Corp | コンタクトホール形成方法及び製造装置 |
KR100647775B1 (ko) * | 2004-12-01 | 2006-11-23 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판 및 제조 방법 |
US7262454B2 (en) | 2004-12-01 | 2007-08-28 | Lg.Philips Lcd Co., Ltd. | Thin film transistor substrate and fabricating method thereof |
WO2007017982A1 (ja) * | 2005-08-11 | 2007-02-15 | Sharp Kabushiki Kaisha | 回路基板、電子装置、及び、回路基板の製造方法 |
US8035103B2 (en) | 2005-08-11 | 2011-10-11 | Sharp Kabushiki Kaisha | Circuit board, electronic device, and method for producing circuit board |
JP2009015101A (ja) * | 2007-07-06 | 2009-01-22 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6009040B2 (ja) | 半導体装置 | |
JP3212060B2 (ja) | 半導体装置およびその作製方法 | |
JPH07335906A (ja) | 薄膜状半導体装置およびその作製方法 | |
JP3842852B2 (ja) | 半導体装置の作製方法 | |
JPH0730125A (ja) | 半導体装置およびその作製方法 | |
JPH08250743A (ja) | 半導体装置の作製方法 | |
JPH09162415A (ja) | 半導体装置およびその作製方法 | |
JP4675433B2 (ja) | 半導体装置の作製方法 | |
JP2003289081A (ja) | 半導体装置 | |
JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
JP3316180B2 (ja) | 薄膜半導体装置の作製方法 | |
JPH1065181A (ja) | 半導体装置およびその作製方法 | |
JP4417327B2 (ja) | 半導体装置の作製方法 | |
JP2003023014A (ja) | 半導体装置 | |
JPH07321337A (ja) | 半導体集積回路およびその作製方法 | |
JP2002033328A (ja) | 半導体装置 | |
JPH1074953A (ja) | 半導体装置の作製方法 | |
JPH10116992A (ja) | 薄膜半導体装置及びその作製方法 | |
JPH09181329A (ja) | 半導体装置およびその作製方法 | |
JPH09260385A (ja) | 半導体装置およびその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080118 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080218 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080307 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100202 |