JP3842852B2

JP3842852B2 - 半導体装置の作製方法

Info

Publication number: JP3842852B2
Application number: JP33289496A
Authority: JP
Inventors: 宏勇張
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1995-11-27
Filing date: 1996-11-27
Publication date: 2006-11-08
Anticipated expiration: 2016-11-27
Also published as: JPH09213968A

Description

【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、結晶性を有する薄膜半導体を用いた半導体装置の作製方法に関する。特に、プレーナー型薄膜トランジスタの作製方法に関する。
【０００２】
【従来の技術】
最近、安価なガラス基板上に薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まったことにある。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数百万個もの各画素のそれぞれにＴＦＴを配置し、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００４】
そのため、１個のＴＦＴが動作しなければ、それに接続された画素電極は表示素子としての機能を失うことになる。これは、いわゆる点欠陥の原因となる。
例えば、ノーマリブラックの液晶表示装置であれば、白色表示した時に点欠陥が黒点として現れ、非常に外観を害する。
【０００５】
また、この画素電極表示用ＴＦＴを駆動する回路（周辺駆動回路と呼ばれる）を、同じガラス基板上にＴＦＴで集積化することが求められている。
【０００６】
この場合、駆動用ＴＦＴが動作しなければ、そのＴＦＴから駆動電圧を印加されるＴＦＴは全てスイッチング素子として機能しなくなる。これは、いわゆる線欠陥の原因となり、液晶表示装置として致命的な障害となる。
【０００７】
従って、アクティブマトリクス型液晶表示装置は、数百万個ものＴＦＴが長期的に正常、かつ、安定した動作を維持しうるものでなくてはならない。
【０００８】
しかしながら、点欠陥や線欠陥を完全に排除するのは極めて困難であるのが現状である。その原因の１つとして、コンタクト不良がある。
【０００９】
コンタクト不良とは、配線電極とＴＦＴとの電気的な接続箇所（以後、コンタクトと呼ぶ）が、接続不良を起こした時に生じる動作不良のことである。特に、プレーナー型ＴＦＴでは配線電極とＴＦＴとが、細い開孔穴（コンタクトホール）を介して電気的接続を取るため、コンタクト不良は重大な問題となっている。
【００１０】
コンタクト不良は半導体素子特性の早期劣化の主原因であり、大電流が流れる場合や高温動作において特に劣化が加速される。従って、コンタクトの信頼性が半導体素子の信頼性を決めるとまで言われている。
【００１１】
一般的に、アクティブマトリクス型液晶表示装置における画素表示領域の場合、ゲイト電極はそのまま画素表示領域外へ引き出されるためコンタクトが存在しない。即ち、画素電極とのコンタクトが、液晶表示装置の信頼性にとって非常に重要である。
【００１２】
また、周辺駆動回路の場合は、数十万〜数百万個のコンタクトが存在する。特にゲイト電極のコンタクトがあること、大電流動作に伴う温度上昇があることは、コンタクトに対して画素表示領域以上の信頼性が要求されることを意味する。
【００１３】
コンタクト不良の原因は、大別して３つを挙げられる。
その１つとしては、配線電極を形成する導電性膜と、ＴＦＴのソース／ドレインを形成する半導体膜とが、オーミック接合により接触していないことが挙げられる。
【００１４】
これは、接合面に絶縁性の被膜、例えば金属酸化物等が形成されたりすることによる。また、半導体膜表面近傍の状態（不純物濃度、欠陥準位密度、清浄度等）が、コンタクトの性能を大きく左右する。
【００１５】
２つめの原因としては、配線電極を形成する導電性膜のカバレッジが悪く、コンタクトホール内で断線していることを挙げられる。
この場合、配線電極の成膜方法や成膜条件によって改善を図る必要がある。
【００１６】
また、３つめの原因としては、コンタクトホールの断面形状に起因する配線電極の断線が挙げられる。コンタクトホールの断面形状は、コンタクト部に覆われた絶縁物（ＳｉＮ、ＳｉＯ₂ 等）のエッチング条件に強く依存する。
【００１７】
カバレッジの良好なコンタクトを形成するためには、連続的に変化する緩やかな断面形状（テーパーと呼ばれる）が望ましい。
また、多層層間絶縁膜の場合によく見られる下層膜のオーバーエッチング（えぐれ）はカバレッジを著しく悪化させる。
【００１８】
【発明が解決しようとする課題】
本明細書で開示する発明は、配線電極とＴＦＴとの電気的な接続経路となるコンタクトホールの断面形状を改善し、コンタクト不良によるＴＦＴの動作不良を低減することを課題とする。
【００１９】
即ち、コンタクトの信頼性を改善して、デバイスまたは液晶表示装置としての長期信頼性を改善することを課題とする。
また、点欠陥や線欠陥を排除して、製造工程の歩留りの向上を課題とする。
【００２０】
【課題を解決するための手段】
本明細書で開示する発明の一つは、
陽極酸化可能な材料からなるゲイト電極を有するゲイト部と、
半導体よりなるソース部またはドレイン部と、
を有する薄膜トランジスタの作製工程において、
前記ゲイト部、ソース部およびドレイン部を覆って主成分の同じ絶縁性被膜を少なくとも二層に積層する工程と、
前記絶縁性被膜をドライエッチングにより開孔せしめるに際し、前記絶縁性被膜の最上層から最下層に向かって順次傾斜角が小さくなるようにテーパーを形成する工程と、
を有することを特徴とする。
【００２１】
上記発明は、層間絶縁膜とする絶縁性被膜のドライエッチングレートを制御することで、コンタクトホールの断面形状を最上層から最下層に向かって順次傾斜角が小さくなるようにテーパー化することを特徴とする。なおテーパー角は、図３のαやβで示される確度で定義される。
【００２２】
前記絶縁性被膜は、層間絶縁膜としての機能を有していれば良いため、酸化珪素膜、窒化珪素膜、有機性樹脂など様々な材料が使用できる。
【００２３】
この際、ドライエッチングレートを容易に制御できる材料が望ましい。これは、上層のエッチングレートを、下層のエッチングレートより速くすることで容易に所望のテーパーを形成できるからである。
【００２４】
また、一般的にはドライエッチングによりコンタクトホールを形成する場合、リアクティブイオンエッチング法（ＲＩＥ法）が用いられる。
【００２５】
しかし、ＲＩＥ法の欠点はエッチングが終了した時点（エンドポイントと呼ばれる）がはっきりしないと、コンタクトをとるべき導電性薄膜をも掘り進んでしまうことである。
【００２６】
ＲＩＥ法の場合、エンドポイントの検知はプラズマ発光測定によるのが一般的である。これは、エッチングの際に生じる特定のラジカルやイオンをモニタリングすることによって行う。
【００２７】
この場合、例えば酸化珪素膜からなるゲイト絶縁膜上に形成された、酸化珪素膜からなる層間絶縁膜のエッチングは、モニタする発光種が混同されエンドポイントの確認が困難となる。
【００２８】
上記のことを考慮すると、層間絶縁膜として用いる絶縁性被膜は作製するＴＦＴの構造を十分考慮して選択する必要がある。
【００２９】
本明細書で開示する他の発明は、
陽極酸化可能な材料からなるゲイト電極を有するゲイト部と、
半導体よりなるソース部またはドレイン部と、
を有する薄膜トランジスタの作製工程において、
前記ゲイト部、ソース部およびドレイン部を覆って絶縁性被膜を形成する工程と、
前記絶縁性被膜をドライエッチング法により開孔せしめる工程と、
前記絶縁性被膜の下面に接する薄膜をエッチングする工程と、
前記工程により形成された開孔穴をライトエッチングする工程と、
を有することを特徴とする。
【００３０】
上記発明は、コンタクトホールをライトエッチングによって拡げることと、コンタクトホール上部にテーパーを形成することを特徴とする。
【００３１】
絶縁性被膜の下面に接する薄膜をウェットエッチングすると、等方性エッチングのため絶縁性被膜の下に回り込んで開孔穴が形成される。
その時、下に回り込んだ部分がえぐれとなり、後に配線電極の断線の原因となる。
【００３２】
本発明によれば、ライトエッチングを行うことで、コンタクトホールの内壁面をえぐれた分だけ拡げることができ、えぐれ部分をなくすことができる。
【００３３】
この時、ライトエッチングの際のガス組成比は、コンタクトホールを形成する際のガス組成比よりもＯ₂ 添加量を増やしたものとする。
【００３４】
これは、えぐれ部分をなくすと同時にコンタクトホールの開孔領域を形成するレジストマスクを後退させ、コンタクトホールのへり（本明細書では、コンタクトホール入口の外枠をへりと呼ぶこととする）の角を丸くするためである。
【００３５】
即ち、このライトエッチングにより、なだらかな曲線に沿って落ち込むような断面形状のコンタクトホールが得られる。
従って、配線電極のカバレッジは極めて良好なものとなる。
【００３６】
【実施例】
〔実施例１〕
本発明を利用した薄膜トランジスタ（ＴＦＴ）の作製工程例を図１に示す。
【００３７】
まず、酸化珪素膜などの絶縁膜を表面に有したガラス基板１０１を用意する。その上に、図示しない５００Åの厚さの非晶質珪素膜をプラズマＣＶＤ法や減圧熱ＣＶＤ法により形成し、適当な結晶化方法により結晶化する。この結晶化は加熱によっても、レーザー光の照射によっても良い。
【００３８】
次に、前記非晶質珪素膜を結晶化して得られた結晶性珪素膜をパターニングして、活性層を構成する島状の半導体層１０２を形成する。
【００３９】
その上に、後にゲイト絶縁膜として機能する酸化珪素膜１０３を１２００Åの厚さに形成する。この酸化珪素膜１０３の形成方法は、プラズマＣＶＤ法や減圧熱ＣＶＤ法によれば良い。
【００４０】
次に、アルミニウムまたはアルミニウムを主成分とする材料からなる膜１０４を４０００Åの厚さに形成する。このアルミニウム膜１０４は、後にゲイト電極として機能する。勿論、アルミニウムの他に陽極酸化可能な材料、例えば、タンタル、ニオブ等を用いても構わない。
【００４１】
次に、電解溶液中でアルミニウム膜１０４を陽極として、陽極酸化を行う。電解溶液としては、３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。
また、白金を陰極として化成電流５ｍＡ、到達電圧１０Ｖとして処理する。
【００４２】
こうして形成される緻密な陽極酸化膜１０５は、後にフォトレジストとの密着性を高める効果がある。また、電圧印加時間を制御することで陽極酸化膜１０５の厚さを制御できる。（図１（Ａ））
【００４３】
こうして、図１（Ａ）の状態が得られたら、アルミニウム膜１０４をパターニングして、図示しないゲイト電極を形成する。
【００４４】
次に、２度目の陽極酸化を行い、多孔質の陽極酸化膜１０６を形成する。電解溶液は３％のシュウ酸水溶液とし、白金を陰極として化成電流２〜３ｍＡ、到達電圧８Ｖとして処理する。
【００４５】
この時陽極酸化は基板に対して平行な方向に進行する。また、電圧印加時間を制御することで多孔質の陽極酸化膜１０６の長さを制御できる。
【００４６】
さらに、専用の剥離液でフォトレジストを除去した後、３度目の陽極酸化を行い、図１（Ｂ）の状態を得る。
【００４７】
この時、電解溶液は３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。そして、白金を陰極として化成電流５〜６ｍＡ、到達電圧１００Ｖとして処理する。
【００４８】
この際形成される陽極酸化膜１０７は、非常に緻密、かつ、強固である。そのため、ド−ピング工程などの後工程で生じるダメージからゲイト電極１０８を保護する効果を持つ。
【００４９】
また、強固な陽極酸化膜１０７はエッチングされにくいため、コンタクトホール開孔の際にエッチング時間が長くなる問題がある。そのため、１０００Å以下の厚さにするのが望ましい。
【００５０】
次いで、イオンドーピング法により、島状の半導体層１０２に不純物を注入する。例えば、Ｎチャネル型ＴＦＴを作製するならば、不純物としてＰ（リン）を用いれば良い。
【００５１】
まず、図１（Ｂ）の状態で１度目のイオンドーピングを行う。なお、Ｐ（リン）の注入は加速電圧６０〜９０ｋＶ、ドーズ量0.2 〜5 ×１０¹⁵原子／ｃｍ² で行う。
本実施例では、加速電圧８０ｋＶ、ドーズ量１×１０¹⁵原子／ｃｍ² とする。
【００５２】
すると、ゲイト電極１０８、多孔質の陽極酸化膜１０６がマスクとなり、後にソース／ドレインとなる領域１０９、１１０が自己整合的に形成される。
【００５３】
次に、図１（Ｃ）に示す様に、多孔質の陽極酸化膜１０６を除去して、２度目のドーピングを行う。なお、２度目のＰ（リン）の注入は加速電圧６０〜９０ｋＶ、ドーズ量0.1 〜5 ×１０¹⁴原子／ｃｍ² で行う。
本実施例では、加速電圧８０ｋＶ、ドーズ量１×１０¹⁴原子／ｃｍ² とする。
【００５４】
すると、ゲイト電極１０８がマスクとなり、ソース領域１０９、ドレイン領域１１０と比較して不純物濃度の低い、低濃度不純物領域１１１、１１２が自己整合的に形成される。
【００５５】
同時に、ゲイト電極１０８の直下は不純物が全く注入されないため、ＴＦＴのチャネルとして機能する領域１１３が自己整合的に形成される。
【００５６】
このようにして形成される低濃度不純物領域（またはＬＤＤ領域）１１２は、チャネル領域１１３とドレイン領域１１０との間に高電界が形成されるのを抑制する効果を持つ。
【００５７】
次に、ＫｒＦエキシマレ−ザ−光の照射及び熱アニ−ルを行う。本実施例では、レ−ザ−光のエネルギ−密度は250 〜300mJ/cm² とし、熱アニ−ルは300 〜450 ℃１hrで行う。
【００５８】
この工程により、イオンド−ピング工程で損傷を受けた、島状の半導体層１０２の結晶性を改善することができる。
【００５９】
次に、図１（Ｄ）に示す様に、２層構造で構成される層間絶縁膜１１４、１１５をプラズマＣＶＤ法により形成する。本実施例では、この層間絶縁膜１１４、１１５はそれぞれ組成比の異なる窒化珪素膜からなる。
【００６０】
この際、２層目層間絶縁膜１１５には、１層目層間絶縁膜１１４よりもドライエッチングレートが速い性質を有するような組成比の窒化珪素膜を用いる。
例えば、成膜ガスの圧力や成膜温度を高くしたり、ＲＦパワーを下げたりする事で、エッチングレートが速い膜を形成することができる。
【００６１】
具体的には、１層目の成膜温度を２５０℃とし、２層目の成膜温度を３５０℃とすると、２層目のドライエッチングレートは１層目の２倍程に速くなる。
また、１層目の成膜ガス圧力を0.3torr とし、２層目の成膜ガス圧力を0.7torr とする。このようにすると、２層目のドライエッチングレートは１層目の1.5 倍程に速くなる。
【００６２】
これは、図３に示すコンタクトホールの形状において、２層目層間絶縁膜１１５の傾斜角βよりも１層目層間絶縁膜１１４の傾斜角αの方が小さくなるようにするために必要な要素である。
【００６３】
また、１層目と２層目の層間絶縁膜の合計膜厚が、ゲイト電極１０８の膜厚の１〜３倍となるようにする。これは、層間絶縁膜のカバレッジを良くすることで層間絶縁膜を介するリーク電流を防止するためである。
【００６４】
ただし、１層目層間絶縁膜１１４は合計膜厚の１／３以下の膜厚が望ましい。それ以上では、傾斜角αが大きくなり、後のライトエッチング工程において不都合は生じる。
【００６５】
次に、図２（Ａ）の２０１で示すレジストマスクを形成して、ドライエッチング法によりコンタクトホールを形成する。
エッチングガスの組成比はＣＦ₄:Ｏ₂ ＝４０: ６０となるようにする。
【００６６】
エッチングはエンドポイントが確認されてから、１５０秒後に終了する。エンドポイントは図５の様に、窒素イオンの信号強度が一定になった時間として検出される。
１層目で窒素イオンの信号強度が大きくなるのは、１層目の方が２層目より緻密であることによる。
【００６７】
この時、ソース／ドレインコンタクト部２０２、２０３では、ゲイト絶縁膜１０３がドライエッチングのストッパー膜として働く。また、ゲイト電極部２０４では、陽極酸化膜１０７がドライエッチングのストッパー膜として働く。
【００６８】
さらに、２層目層間絶縁膜１１５は１層目層間絶縁膜１１４よりもエッチングレートが速いので、図２（Ａ）に示すようにテーパーが形成される。
【００６９】
次に、バッファーフッ酸を用いてコンタクトホール底面のゲイト絶縁膜１０３をエッチングして、ソース／ドレイン部１０９、１１０コンタクトホールを完成させる。
【００７０】
次いで、クロム酸、酢酸、燐酸、硝酸を混合した組成からなるクロム混酸溶液を用いて陽極酸化膜１０７をエッチングして、ゲイト電極部２０４のコンタクトホールを完成させる。
【００７１】
このように、ゲイト絶縁膜１０３のエッチングを先に行えば、陽極酸化膜１０７は耐バッファーフッ酸性に優れているため、ゲイト電極１０８を保護することができる。
また、クロム混酸溶液はソース領域１０９、ドレイン領域１１０の表面を殆どエッチングしない。
【００７２】
以上のようにして、図２（Ｂ）の状態が得られる。しかし、バッファーフッ酸やクロム混酸を用いるようなウェットエッチングは、等方性にエッチングが進行するため、図２（Ｂ）の円内に示すようなえぐれ部分が形成されてしまう。
【００７３】
そこで、層間絶縁膜をライトエッチングにより後退させて、図２（Ｃ）に示すようにえぐれ部分のない状態とする。この際、１層目層間絶縁膜１１４は傾斜角αが小さいほど容易に後退する。
【００７４】
このライトエッチングはドライエッチング法により行い、エッチングガスの組成比はＣＦ₄:Ｏ₂ ＝２５: ７５となるようにする。この組成比では、窒化珪素と珪素の選択比が１０以上となるため、ソース領域１０９、ドレイン領域１１０の表面を殆どエッチングしない。
【００７５】
また、このライトエッチングはＯ₂ 添加率の高いガス組成比で行われるため、レジストマスク２０１も同時に後退する。そのため、図４の円内に示す様にコンタクトホールのへりにおける断面形状は角がエッチングされて曲線となる。
【００７６】
コンタクトホールの形成が終了したら、配線電極２０５、２０６、２０７を形成して、水素雰囲気中で３５０℃２ｈｒのアニール処理を行う。
【００７７】
以上の工程を経て、図２（Ｄ）に示すような薄膜トランジスタが作製される。
【００７８】
〔実施例２〕
本実施例は、本明細書に開示する発明を単結晶シリコンウエハーを利用したＩＣプロセスに利用した場合の例である。具体的には、シリコンウエハーを利用してＭＯＳ型トランジスタを作製する場合の例を示す。
【００７９】
図６〜図８に本実施例の作製工程を示す。まず図６（Ａ）に示すようにＮ型の単結晶シリコンウエハー６０１上に熱酸化膜と窒化珪素膜とを積層し、それをパターニングすることにより、熱酸化膜６０２と窒化珪素膜６０３の積層膜でなるパターンを形成する。
【００８０】
次に選択的な熱酸化法により、フィールド酸化膜６０４、６０５を形成する。こうして図６（Ａ）に示す状態を得る。
【００８１】
次に熱酸化膜６０２と窒化珪素膜６０３を除去し、再度熱酸化法により、熱酸化膜６０６を形成する。この熱酸化膜６０６は、ゲイト絶縁膜を構成する。
【００８２】
次にゲイト電極６０７を適当な金属材料、またはシリサイド材料、または半導体材料でもって形成する。ゲイト電極６０７を形成したら、ソース／ドレイン領域を形成するための不純物のドーピングを行う。
【００８３】
ここでは、Ｐチャネル型のＭＯＳ型トランジスタを作製するためにＢ（ボロン）のドーピングをイオン注入法でもって行う。なお、Ｎチャネル型のＭＯＳ型トランジスタを作製するのであれば、Ｐ（リン）のドーピングを行えばよい。
【００８４】
上記のドーピングの後、加熱処理を行うことにより、注入された不純物の活性化とドーピングに際しての半導体層の損傷のアニールを行う。
【００８５】
こうして、図６（Ｂ）にように、Ｐ型を有するソース領域６０８、ドレイン領域６０９が自己整合的に形成される。
【００８６】
次に層間絶縁膜として窒化珪素膜６１０と６１１を成膜する。ここでも実施例１と同様な方法により、６１０より６１１の窒化珪素膜の方がエッチングレートが速くなるような膜質とする。
【００８７】
こうして図６（Ｃ）に示す状態を得る。次に図７（Ａ）に示すように、レジストマスク６１２を配置し、ドライエッチング法により、コンタクトホール６１３と６１４の形成を行う。
【００８８】
こうして図７（Ａ）に示す状態を得る。この際、熱酸化膜でなるゲイト絶縁膜６０６がエッチングストッパーとして機能する。
【００８９】
次にウェットエッチング法を用いて６１５、６１６で示されるコンタクトホールの形成を行う。
【００９０】
こうして図７（Ｂ）に示す状態を得る。この際、ウェットエッチング法による等方性のエッチングが進行するので、６１５と６１６のコンタクトホールは、６１３、６１４で示されるコンタクトホールの底部を広げてしまうようなものとなる。
【００９１】
次にライトドライエッチングにより層間絶縁膜およびレジストマスクを後退させる。ここでのドライエッチングは、ＣＦ₄ とＯ₂ とを混合したものを利用して行う。ここで酸素を混合させるのは、レジストマスクを後退させるためである。
【００９２】
こうして図８（Ａ）に示すようななだからな断面形状を有したコンタクトを得ることができる。
【００９３】
図８（Ａ）に示す状態を得たら、ソース電極６１９とドレイン電極６２０を形成する。こうしてＭＯＳ型トランジスタが完成する。
【００９４】
【発明の効果】
本発明によれば、層間絶縁膜を二層以上の多層構造とし、下層よりも上層のエッチングレートを速くしたため、層間絶縁膜の最上層から最下層に向かって、順次傾斜角が小さくなるようにテーパーを形成することができる。
【００９５】
また、ライトエッチングを行うことで、図２（Ｂ）の円内のようなゲイト絶縁膜１０３や陽極酸化膜１０７のえぐれ部分を無くすことができる。さらに、コンタクトホールの上部断面形状も改善することができる。
【００９６】
以上の効果により、コンタクトホールの断面形状が大きく改善され、ＴＦＴ作製の歩留りおよび配線コンタクトの信頼性が向上する。
また、それに伴いデバイスまたは表示システムの長期信頼性を向上させることができる。
【図面の簡単な説明】
【図１】薄膜トランジスタの作製工程を示す図。
【図２】薄膜トランジスタの作製工程を示す図。
【図３】コンタクトホールの断面形状を示す図。
【図４】コンタクトホールの断面形状を示す図。
【図５】ドライエッチング時のエンドポイントを示す図。
【図６】発明を利用したＩＣプロセスを示す図。
【図７】発明を利用したＩＣプロセスを示す図。
【図８】発明を利用したＩＣプロセスを示す図。
【符号の説明】
１０１ガラス基板
１０２島状の半導体層
１０３酸化珪素膜
１０４アルミニウム膜
１０５緻密な陽極酸化膜
１０６多孔質の陽極酸化膜
１０７強固な陽極酸化膜
１０８ゲイト電極
１０９ソース領域
１１０ドレイン領域
１１１低濃度不純物領域
１１２低濃度不純物領域
１１３チャネル領域
１１４１層目層間絶縁膜
１１５２層目層間絶縁膜
２０１レジストマスク
２０２ソースコンタクト部
２０３ドレインコンタクト部
２０４ゲイトコンタクト部
２０５配線電極
２０６配線電極
２０７配線電極

Claims

基板上に、ゲイト電極と、チャネル領域、ソース領域およびドレイン領域を有する半導体層と、前記半導体層に接する第１の絶縁膜と、を形成し、
前記ゲイト電極、前記半導体層および前記第１の絶縁膜を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜にドライエッチング法により第１のコンタクトホールを形成し、
前記第２の絶縁膜の下面に接し、前記第１のコンタクトホールの形成により露出した前記第１の絶縁膜を等方性エッチングし、前記第１の絶縁膜に第２のコンタクトホールを形成することにより、前記第１および第２のコンタクトホールの断面形状における前記第２の絶縁膜が前記第１の絶縁膜より突き出した部分を形成し、
前記突き出した部分を除去することを特徴とする半導体装置の作製方法。
基板上に、ゲイト電極と、チャネル領域、ソース領域およびドレイン領域を有する半導体層と、前記半導体層に接する第１の絶縁膜と、を形成し、
前記ゲイト電極、前記半導体層および前記第１の絶縁膜を覆って少なくとも二層の主成分の同じ第２の絶縁膜を形成し、
前記少なくとも二層の第２の絶縁膜にドライエッチング法により、前記少なくとも二層の第２の絶縁膜のうち最上層の第２の絶縁膜から最下層の第２の絶縁膜に向かって順次前記基板に対する傾斜角が小さくなるようなテーパーを有する断面形状の第１のコンタクトホールを形成し、
前記少なくとも二層の第２の絶縁膜の下面に接し、前記第１のコンタクトホールの形成により露出した前記第１の絶縁膜を等方性エッチングし、前記第１の絶縁膜に第２のコンタクトホールを形成することにより、前記第１および第２のコンタクトホールの断面形状における前記少なくとも二層の第２の絶縁膜が前記第１の絶縁膜より突き出した部分を形成し、
前記突き出した部分を除去することを特徴とする半導体装置の作製方法。
請求項２において、前記少なくとも二層の第２の絶縁膜は、上層のものほどドライエッチングレートが速いことを特徴とする半導体装置の作製方法。
請求項１または請求項２において、前記突き出した部分を除去する際に用いるガスは、
前記第２の絶縁膜に第１のコンタクトホールを形成する際に用いるガスよりもＯ2の比率が高いことを特徴とする半導体装置の作製方法。
請求項１または請求項２において、前記突き出した部分の除去と同時に前記第１のコンタクトホールのへりの角を丸くすることを特徴とする半導体装置の作製方法。
基板上に、ゲイト電極と、チャネル領域、ソース領域およびドレイン領域を有する半導体層と、前記半導体層に接する酸化珪素膜と、を形成し、
前記ゲイト電極、前記半導体層および前記酸化珪素膜を覆って少なくとも二層の窒化珪素膜を形成し、
前記少なくとも二層の窒化珪素膜にドライエッチング法により、前記少なくとも二層の窒化珪素膜のうち最上層の窒化珪素膜から最下層の窒化珪素膜に向かって順次前記基板に対する傾斜角が小さくなるようなテーパーを有する断面形状の第１のコンタクトホールを形成し、
前記少なくとも二層の窒化珪素膜の下面に接し、前記第１のコンタクトホールの形成により露出した前記酸化珪素膜を等方性エッチングし、前記酸化珪素膜に第２のコンタクトホールを形成することにより、前記第１および第２のコンタクトホールの断面形状における前記少なくとも二層の窒化珪素膜が前記酸化珪素膜より突き出した部分を形成し、
前記突き出した部分を除去することを特徴とする半導体装置の作製方法。
請求項６において、前記少なくとも二層の窒化珪素膜は、上層のものほどドライエッチングレートが速いことを特徴とする半導体装置の作製方法。
請求項６または請求項７において、前記突き出した部分を除去する際に用いるガスは、
前記少なくとも二層の窒化珪素膜に第１のコンタクトホールを形成する際に用いるガスよりもＯ2 の比率が高いことを特徴とする半導体装置の作製方法。
請求項６乃至８のいずれか一において、前記少なくとも二層の窒化珪素膜の合計の厚さはゲイト電極の厚さの１〜３倍であることを特徴とする半導体装置の作製方法。
請求項６乃至９のいずれか一において、前記突き出した部分の除去と同時に、前記第１のコンタクトホールのへりの角を丸くすることを特徴とする半導体装置の作製方法。
絶縁表面を有する基板上に、チャネル領域、ソース領域およびドレイン領域を有する半導体層と、前記半導体層上の第１の絶縁膜と、ゲイト電極と、を形成し、
前記半導体層、前記第１の絶縁膜および前記ゲイト電極上に、前記第１の絶縁膜と異なる材料でなる第２の絶縁膜を形成し、
前記第２の絶縁膜にエッチングにより第１のコンタクトホールを形成し、前記第１の絶縁膜の一部を露出させ、
前記第１のコンタクトホールの形成により露出した前記第１の絶縁膜をウエットエッチングし、前記第１の絶縁膜に第２のコンタクトホールを形成することにより、前記半導体層の一部を露出させ、かつ前記第１および第２のコンタクトホールの断面形状における前記第２の絶縁膜が前記第１の絶縁膜より突き出した部分を形成し、
前記突き出した部分を除去することを特徴とする半導体装置の作製方法。
絶縁表面を有する基板上に、チャネル領域、ソース領域およびドレイン領域を有する半導体層と、前記半導体層上の第１の絶縁膜と、ゲイト電極と、を形成し、
前記半導体層、前記第１の絶縁膜および前記ゲイト電極上に、前記第１の絶縁膜と異なる材料でなる第２の絶縁膜を形成し、
酸素を含む第１のエッチングガスを用いて前記第２の絶縁膜をドライエッチングし、前記第２の絶縁膜に第１のコンタクトホールを形成し、前記第１の絶縁膜の一部を露出させ、
前記第１のコンタクトホールの形成により露出した前記第１の絶縁膜をウエットエッチングし、前記第１の絶縁膜に第２のコンタクトホールを形成することにより、前記半導体層の一部を露出させ、かつ前記第１および第２のコンタクトホールの断面形状における前記第２の絶縁膜が前記第１の絶縁膜より突き出した部分を形成し、
前記突き出した部分を酸素を含む第２のエッチングガスを用いてドライエッチングし、
前記突き出した部分を除去し、
かつ前記第２のエッチングガス中の酸素の割合は、前記第１のエッチングガス中の酸素の割合よりも高いことを特徴とする半導体装置の作製方法。
請求項１１または請求項１２において、前記第２の絶縁膜は少なくとも二層からなることを特徴とする半導体装置の作製方法。
請求項１３において、前記少なくとも二層の第２の絶縁膜に前記第１のコンタクトホールを形成する際に、前記少なくとも二層の第２の絶縁膜のうち最上層の第２の絶縁膜から最下層の第２の絶縁膜に向かって順次前記基板に対する傾斜角が小さくなるようなテーパーを有する断面形状の第１のコンタクトホールを形成することを特徴とする半導体装置の作製方法。
絶縁表面を有する基板上に、チャネル領域、ソース領域およびドレイン領域を有する半導体層と、前記半導体層上の第１の絶縁膜と、ゲイト電極と、を形成し、
前記半導体層、前記第１の絶縁膜および前記ゲイト電極上に、前記第１の絶縁膜と異なる材料でなる多層の第２の絶縁膜を形成し、
前記多層の第２の絶縁膜にエッチングにより第１のコンタクトホールを形成し、前記第１の絶縁膜の一部を露出させ、
前記第１のコンタクトホールの形成により露出した前記第１の絶縁膜をエッチングし、
前記第１の絶縁膜に第２のコンタクトホールを形成することにより、前記半導体層の一部を露出させ、かつ前記第１および第２のコンタクトホールの断面形状における前記多層の第２の絶縁膜が前記第１の絶縁膜より突き出した部分を形成し、
前記突き出した部分を除去し、
かつ前記多層の第２の絶縁膜の少なくとも１つの層は有機樹脂でなることを特徴とする半導体装置の作製方法。
請求項１１乃至１５のいずれか一において、前記第２の絶縁膜は層間絶縁膜であることを特徴とする半導体装置の作製方法。
請求項１１乃至１６のいずれか一において、前記第１の絶縁膜はゲイト絶縁膜であることを特徴とする半導体装置の作製方法。
請求項１１乃至１７のいずれか一において、前記第２の絶縁膜は、前記半導体層および前記第１の絶縁膜を覆って形成されることを特徴とする半導体装置の作製方法。
請求項１１乃至１８のいずれか一において、前記第１の絶縁膜は酸化珪素でなることを特徴とする半導体装置の作製方法。
請求項１１または１２において、前記第２の絶縁膜は窒化珪素または有機樹脂でなることを特徴とする半導体装置の作製方法。
請求項１１または１２において、前記ウエットエッチングは、バッファーフッ酸を用いておこなうことを特徴とする半導体装置の作製方法。
請求項１１乃至２１のいずれか一において、前記突き出した部分の除去は、ドライエッチング法によりおこない、エッチングガスはＣＦ4 とＯ2 とを混合したものを用いることを特徴とする半導体装置の作製方法。
シリコンウエハーにソース領域およびドレイン領域と、前記シリコンウエハー上の第１の絶縁膜と、ゲイト電極と、を形成し、
前記ソース領域、前記ドレイン領域、前記第１の絶縁膜および前記ゲイト電極を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜にドライエッチング法により第１のコンタクトホールを形成し、
前記第２の絶縁膜の下面に接し、前記第１のコンタクトホールの形成により露出した前記第１の絶縁膜を等方性エッチングし、前記第１の絶縁膜に第２のコンタクトホールを形成することにより、前記第１および第２のコンタクトホールの断面形状における前記第２の絶縁膜が前記第１の絶縁膜より突き出した部分を形成し、
前記突き出した部分を除去することを特徴とする半導体装置の作製方法。
シリコンウエハーにソース領域およびドレイン領域と、前記シリコンウエハー上の第１の絶縁膜と、ゲイト電極と、を形成し、
前記ソース領域、前記ドレイン領域、前記第１の絶縁膜および前記ゲイト電極を覆って少なくとも二層の主成分の同じ第２の絶縁膜を形成し、
前記少なくとも二層の第２の絶縁膜にドライエッチング法により、前記少なくとも二層の第２の絶縁膜のうち最上層の第２の絶縁膜から最下層の第２の絶縁膜に向かって順次前記基板に対する傾斜角が小さくなるようなテーパーを有する断面形状の第１のコンタクトホールを形成し、
前記少なくとも二層の第２の絶縁膜の下面に接し、前記第１のコンタクトホールの形成により露出した前記第１の絶縁膜を等方性エッチングし、前記第１の絶縁膜に第２のコンタクトホールを形成することにより、前記第１および第２のコンタクトホールの断面形状における前記少なくとも二層の第２の絶縁膜が前記第１の絶縁膜より突き出した部分を形成し、
前記突き出した部分を除去することを特徴とする半導体装置の作製方法。
請求項２３または請求項２４において、前記少なくとも二層の第２の絶縁膜は、上層のものほどドライエッチングレートが速いことを特徴とする半導体装置の作製方法。
請求項２３または請求項２４において、前記突き出した部分の除去と同時に前記第１のコンタクトホールのへりの角を丸くすることを特徴とする半導体装置の作製方法。
請求項２３または２４において、前記突き出した部分の除去は、ドライエッチング法により行ない、エッチングガスはＣＦ4 とＯ2 とを混合したものを用いることを特徴とする半導体装置の作製方法。