JP2019033272A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2019033272A
JP2019033272A JP2018184520A JP2018184520A JP2019033272A JP 2019033272 A JP2019033272 A JP 2019033272A JP 2018184520 A JP2018184520 A JP 2018184520A JP 2018184520 A JP2018184520 A JP 2018184520A JP 2019033272 A JP2019033272 A JP 2019033272A
Authority
JP
Japan
Prior art keywords
insulating film
film
oxide
opening
etching mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2018184520A
Other languages
English (en)
Inventor
慎也 笹川
Shinya Sasagawa
慎也 笹川
寛士 藤木
Hiroshi Fujiki
寛士 藤木
義紀 家田
Yoshinori Ieda
義紀 家田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019033272A publication Critical patent/JP2019033272A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】信頼性が高く、ソースとドレインの間にリーク電流が生じにくく、コンタクト抵抗が小さい半導体装置を提供する。【解決手段】酸化物半導体膜１２６により形成されるトランジスタの電極膜上に酸化物半導体膜に接して設けられた第１の絶縁膜１１６、及び第２の絶縁膜１１８を積層して形成する。第２の絶縁膜上にエッチングマスク１２８を形成し、エッチングマスクの開口部と重畳する部分の第１の絶縁膜及び第２の絶縁膜をエッチングして電極膜を露出する開口部１３０を形成する。第１の絶縁膜及び第２の絶縁膜の開口部をアルゴンプラズマに曝し、エッチングマスクを除去し、第１の絶縁膜及び第２の絶縁膜の開口部に導電膜を形成する。第１の絶縁膜は加熱により酸素の一部が脱離する絶縁膜であり、第２の絶縁膜は第１の絶縁膜よりもエッチングされにくく、第１の絶縁膜よりもガス透過性が低い。または逆スパッタリングを行ってもよい。【選択図】図４

Description

本発明は、半導体装置の作製方法に関する。なお、半導体装置とは、半導体素子自体ま
たは半導体素子を含むものをいい、このような半導体素子として、例えばトランジスタが
挙げられる。液晶表示装置などの表示装置も半導体装置に含まれる。
近年、半導体装置は、人間の生活に欠かせないものとなっている。このような半導体装
置に含まれるトランジスタは、基板上に膜を形成し、該膜をエッチングなどにより所望の
形状に加工することで作製される。
このような半導体装置の作製方法においては、例えば、第１の導電膜を形成し、該第１
の導電膜を覆って絶縁膜を形成し、該絶縁膜に前記第１の導電膜と重畳する開口部を形成
し、該開口部を介して前記第１の導電膜と接続する第２の導電膜を形成すればよい。この
ようにして、異なる導電膜により設けられた複数の配線を縦横に配して、複数の素子がマ
トリクス状に設けられた素子基板を作製することができる。
このような開口部は、その断面形状のみならず開口部表面の状態なども形成時のエッチ
ング条件に左右される。例えば、開口部にエッチング残渣が存在する場合も多い。このよ
うなエッチング残渣が開口部に存在すると、複数の導電膜の接続を阻害することがある。
このような開口部の残渣を除去することができる方法として、逆スパッタリングが挙げら
れる（例えば、特許文献１）。
一方で、近年、半導体特性を示す金属酸化物（以下、酸化物半導体と呼ぶ。）が注目さ
れている。酸化物半導体は、トランジスタに適用することができる（特許文献２及び特許
文献３）。
特開２００１−３０５５７６号公報 特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報
酸化物半導体膜をチャネル形成領域に用いたトランジスタは、シリコン膜をチャネル形
成領域に用いた半導体装置よりも非常に高い電界効果移動度を有するなどの良好な電気的
特性を有する。しかし、現在のところ、信頼性の面において課題がある。信頼性を低下さ
せる要因の一つとして、酸化物半導体膜に含まれる水及び水素が挙げられる。従って、酸
化物半導体膜における水及び水素の含有量は、極力少なくする必要がある。
一方で、このようなトランジスタに用いられる酸化物半導体膜に酸素欠損が多いと、酸
素欠損の存在する領域が低抵抗化し、ソースとドレインの間にリーク電流を生じさせる原
因となる。従って、酸化物半導体膜中の酸素欠損は少ないほうがよく、酸素欠損を少なく
するためには外部から十分な酸素を供給するとよい。
酸化物半導体膜中の水及び水素の含有量を少なくし、酸素を供給する手段の一つとして
、酸化物半導体膜に接して下地膜が設けられた状態で行う加熱処理が挙げられる。下地膜
中の水及び水素を少なくし、酸素を多くして加熱処理すると、酸化物半導体膜への水及び
水素の混入を抑制しつつ、酸化物半導体膜に酸素を供給することができる。
下地膜中の水及び水素を少なくするためには、下地膜をＣＶＤ法またはスパッタリング
法などにより形成した後酸化物半導体膜を形成する前に加熱処理を行えばよい。しかし、
加熱処理を行うと、水及び水素とともに酸素も脱離してしまう。
このような酸素の脱離を防ぐためには、加熱処理時のバリア膜として酸化アルミニウム
膜が設けられているとよい。しかし、酸化アルミニウムは化学的な反応性に乏しいため、
エッチングに時間がかかる。そのため、開口部が形成される絶縁膜が例えば多層膜である
場合に、一部の層が酸化アルミニウムにより形成されていると、開口部の形成に時間がか
かり、開口部には多くのエッチング残渣が生じることになる。このようなエッチング残渣
は、開口部がコンタクトホールである場合には、コンタクト抵抗を上昇させる要因となる
。
本発明の一態様は、信頼性が高く、ソースとドレインの間にリーク電流が生じにくく、
コンタクト抵抗が小さい半導体装置とその作製方法を提供することを課題とする。
本発明の一態様は、チャネル形成領域が酸化物半導体膜に形成されるトランジスタを形
成し、前記トランジスタの電極膜上に前記酸化物半導体膜に接して設けられた第１の絶縁
膜及び第２の絶縁膜をこの順に積層して形成し、前記第２の絶縁膜上に開口部を有するエ
ッチングマスクを形成し、前記エッチングマスクの前記開口部と重畳する部分の前記第１
の絶縁膜及び前記第２の絶縁膜をエッチングして前記電極膜を露出する開口部を形成し、
前記第１の絶縁膜及び前記第２の絶縁膜の前記開口部をアルゴンプラズマに曝し、前記エ
ッチングマスクを除去し、前記第１の絶縁膜及び前記第２の絶縁膜の前記開口部に導電膜
を形成し、前記第１の絶縁膜は加熱により酸素の一部が脱離する絶縁膜であり、前記第２
の絶縁膜は前記第１の絶縁膜よりもエッチングされにくく、前記第１の絶縁膜よりもガス
バリア性が高いことを特徴とする半導体装置の作製方法である。
本発明の一態様は、チャネル形成領域が酸化物半導体膜に形成されるトランジスタを形
成し、前記トランジスタの電極膜上に前記酸化物半導体膜に接して設けられた第１の絶縁
膜及び第２の絶縁膜をこの順に積層して形成し、前記第２の絶縁膜上に開口部を有するエ
ッチングマスクを形成し、前記エッチングマスクの前記開口部と重畳する部分の前記第１
の絶縁膜及び前記第２の絶縁膜をエッチングして前記電極膜を露出する開口部を形成し、
前記エッチングマスクを除去し、前記第１の絶縁膜及び前記第２の絶縁膜の前記開口部に
逆スパッタリングを行い、前記第１の絶縁膜及び前記第２の絶縁膜の前記開口部に導電膜
をスパッタリング法により形成し、前記第１の絶縁膜は加熱により酸素の一部が脱離する
絶縁膜であり、前記第２の絶縁膜は前記第１の絶縁膜よりもエッチングされにくく、前記
第１の絶縁膜よりもガスバリア性が高いことを特徴とする半導体装置の作製方法である。
前記構成において、前記第１の絶縁膜が酸化シリコン膜、酸化窒化シリコン膜または窒
化酸化シリコン膜であり、前記第２の絶縁膜が酸化アルミニウム膜であることが好ましい
。
本発明の一態様は、チャネル形成領域が酸化物半導体膜に形成されるトランジスタを形
成し、前記トランジスタの電極膜上に前記酸化物半導体膜に接して設けられた第１の絶縁
膜、第２の絶縁膜及び第３の絶縁膜をこの順に積層して形成し、前記第３の絶縁膜上に開
口部を有するエッチングマスクを形成し、前記エッチングマスクの前記開口部と重畳する
部分の前記第１の絶縁膜、前記第２の絶縁膜及び前記第３の絶縁膜をエッチングして前記
電極膜を露出する開口部を形成し、前記第１の絶縁膜、前記第２の絶縁膜及び前記第３の
絶縁膜の前記開口部をアルゴンプラズマに曝し、前記エッチングマスクを除去し、前記第
１の絶縁膜、前記第２の絶縁膜及び前記第３の絶縁膜の前記開口部に導電膜を形成し、前
記第１の絶縁膜は加熱により酸素の一部が脱離する絶縁膜であり、前記第２の絶縁膜は前
記第１の絶縁膜よりもエッチングされにくく、前記第１の絶縁膜よりもガスバリア性が高
いことを特徴とする半導体装置の作製方法である。
本発明の一態様は、チャネル形成領域が酸化物半導体膜に形成されるトランジスタを形
成し、前記トランジスタの電極膜上に前記酸化物半導体膜に接して設けられた第１の絶縁
膜、第２の絶縁膜及び第３の絶縁膜をこの順に積層して形成し、前記第３の絶縁膜上に開
口部を有するエッチングマスクを形成し、前記エッチングマスクの前記開口部と重畳する
部分の前記第１の絶縁膜、前記第２の絶縁膜及び前記第３の絶縁膜をエッチングして前記
電極膜を露出する開口部を形成し、前記エッチングマスクを除去し、前記第１の絶縁膜、
前記第２の絶縁膜及び前記第３の絶縁膜の前記開口部に逆スパッタリングを行い、前記第
１の絶縁膜、前記第２の絶縁膜及び前記第３の絶縁膜の前記開口部に導電膜をスパッタリ
ング法により形成し、前記第１の絶縁膜は加熱により酸素の一部が脱離する絶縁膜であり
、前記第２の絶縁膜は前記第１の絶縁膜よりもエッチングされにくく、前記第１の絶縁膜
よりもガスバリア性が高いことを特徴とする半導体装置の作製方法である。
前記構成において、前記第１の絶縁膜及び前記第３の絶縁膜が、酸化シリコン膜、酸化
窒化シリコン膜または窒化酸化シリコン膜であり、前記第２の絶縁膜が酸化アルミニウム
膜であることが好ましい。
前記構成において、前記第３の絶縁膜が前記第１の絶縁膜よりも厚いとよい。
なお、本明細書中において、「電極膜」とは、ゲート電極、ソース電極またはドレイン
電極のいずれかとなる導電膜を総括したものをいう。すなわち、「電極膜」と記載する場
合には、ゲート電極、ソース電極またはドレイン電極のいずれかとして機能する導電膜で
あって、その機能は問わない。
なお、本明細書中において、「ガスバリア性」は、少なくとも酸素ガスに対するもので
あり、「ガスバリア性が高い」場合には酸素ガスの透過性が低く、「ガスバリア性が低い
」場合には酸素ガスの透過性が高いものとなる。
なお、本明細書中において、「エッチングマスク」とは、該エッチングマスク下に形成
された膜がエッチングされることを防止するために形成されるマスクをいう。エッチング
マスクとしては、例えばレジストマスクが挙げられる。
本発明の一態様によれば、信頼性が高く、ソースとドレインの間にリーク電流が生じに
くく、コンタクト抵抗が小さい半導体装置を得ることができる。
本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様に適用可能な酸化物材料の構造を説明する図。 本発明の一態様に適用可能な酸化物材料の構造を説明する図。 本発明の一態様に適用可能な酸化物材料の構造を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 実施例と比較例の開口部を示す断面ＳＴＥＭ像。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発
明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置の作製方法について説明する。本
実施の形態では、開口部が形成される積層絶縁膜が２層構造である。
まず、基板１００上に下地絶縁膜１０２と第１の導電膜１０４を形成し、第１の導電膜
１０４上に第１のエッチングマスク１０６を形成する（図１（Ａ））。
基板１００は、特定のものに限定されず、半導体装置の作製工程における十分な耐熱性
及び耐薬品性を有するものであればよい。基板１００としては、ガラス基板、石英基板、
セラミック基板またはプラスチック基板などを例示列挙することができる。プラスチック
基板の材料としては、屈折率異方性の小さいプラスチック材料を用いることが好ましい。
屈折率異方性の小さいプラスチック材料としては、ポリエーテルサルフォン、ポリイミド
、ポリエチレンナフタレート、ポリビニルフルオライド、ポリエステル、ポリカーボネー
ト、アクリル樹脂、またはプリプレグなどを例示列挙することができる。
下地絶縁膜１０２は、酸素供給源として機能する絶縁性酸化物により形成すればよい。
従って、下地絶縁膜１０２は、化学量論比よりも多くの酸素を含み、酸素の一部が加熱処
理により脱離する絶縁性酸化物により形成すればよい。このような絶縁性酸化物として、
例えば、ＳｉＯｘにおいてｘ＞２である酸化シリコンが挙げられる。
ただし、下地絶縁膜１０２の材料はこれに限定されず、酸化シリコン、酸化窒化シリコ
ン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化
ハフニウムまたは酸化イットリウムなどであってもよい。
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いも
のをいい、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多い
ものをいう。
なお、下地絶縁膜１０２は単層構造であってもよいし、複数の層が積層された構造であ
ってもよい。複数の層が積層された構造としては、例えば、窒化シリコン膜上に酸化シリ
コン膜が設けられた積層構造が挙げられる。
下地絶縁膜１０２の厚さは、５０ｎｍ以上、好ましくは２００ｎｍ以上５００ｎｍ以下
とするとよい。特に、前記範囲内で厚くすると、加熱処理により酸化物半導体膜に多くの
酸素を拡散させることができ、下地絶縁膜１０２と酸化物半導体膜の界面における欠陥（
酸素欠損）を低減することができるため、好ましい。
ところで、化学量論比よりも多くの酸素を含む絶縁性酸化物では、酸素の一部が加熱処
理により脱離しやすい。酸素の一部が加熱処理により脱離しやすいときのＴＤＳ分析によ
る酸素の脱離量（酸素原子に換算した値）は、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上
、好ましくは１．０×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは３．０×１０２
０ａｔｏｍｓ／ｃｍ３以上であるとよい。
ここで、ＴＤＳ分析における酸素の脱離量（酸素原子に換算した値）は、電子科学株式
会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用いて測定し、標準試料として
１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて算出した場合
の値である。
ここで、ＴＤＳ分析について説明する。ＴＤＳ分析における気体の脱離量は、イオン強
度の時間積分値に比例する。このため、気体の脱離量は、絶縁性酸化物におけるイオン強
度の時間積分値と標準試料の基準値から計算することができる。標準試料の基準値は、あ
る特定の原子を含む試料（標準試料）におけるスペクトルの積分値に対する原子密度の割
合である。
例えば、絶縁性酸化物におけるイオン強度と、標準試料である所定の密度の水素を含む
シリコンウェハにおけるイオン強度から、絶縁性酸化物の酸素分子（Ｏ２）の脱離量（Ｎ
Ｏ２）は、以下の式（１）で求めることができる。
[数１]
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （１）
ＮＨ２は、標準試料から脱離した水素分子（Ｈ２）を密度に換算した値である。ＳＨ２
は、標準試料の水素分子（Ｈ２）のイオン強度の時間積分値である。すなわち、ＮＨ２／
ＳＨ２を標準試料の基準値とする。ＳＯ２は、絶縁性酸化物の酸素分子（Ｏ２）のイオン
強度の時間積分値である。αは、イオン強度に影響する係数である。式（１）の詳細に関
しては、特開平０６−２７５６９７号公報を参照されたい。
なお、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素
原子の比率は、酸素分子のイオン化率から算出することができる。なお、前記係数αは酸
素分子のイオン化率を含んでいるため、酸素分子の放出量を評価することで酸素原子の放
出量も算出することができる。
なお、ＮＯ２は酸素分子（Ｏ２）の脱離量であるため、酸素原子で換算した酸素の脱離
量は、酸素分子（Ｏ２）の脱離量の２倍である。
下地絶縁膜１０２の形成は、スパッタリング法またはＣＶＤ法などにより行えばよい。
ＣＶＤ法を用いる場合には、下地絶縁膜１０２を形成した後に加熱処理により水素などを
脱離させて除去するとよい。
下地絶縁膜１０２を酸化シリコンによりスパッタリング法を用いて形成する場合には、
ターゲットとして石英（好ましくは合成石英）ターゲット、スパッタリングガスとしてア
ルゴンガスを用いればよい。または、ターゲットとしてシリコンターゲット、スパッタリ
ングガスとして酸素を含むガスを用いてもよい。なお、酸素を含むガスとしては、酸素ガ
スのみを用いてもよいし、アルゴンガスと酸素ガスの混合ガスを用いてもよい。
第１の導電膜１０４は、導電性材料により形成すればよい。ここで、導電性材料として
は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、マンガ
ン、マグネシウム、ベリリウム若しくはジルコニウムなどの金属、または前記金属の一種
若しくは複数種を成分として含む合金を例示列挙することができる。なお、第１の導電膜
１０４は、単層構造でもよいし、積層構造であってもよい。
なお、第１の導電膜１０４を銅により形成すると、第１の導電膜１０４により形成され
る配線を低抵抗にすることができるため好ましい。ここで、第１の導電膜１０４が積層構
造である場合には、少なくとも一層が銅により形成されていればよい。
または、第１の導電膜１０４は、インジウム錫酸化物、酸化タングステンを含むインジ
ウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウ
ム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物または酸化シリ
コンを添加したインジウム錫酸化物などの透光性を有する導電性材料により形成してもよ
い。
または、第１の導電膜１０４は、前記透光性を有する導電性材料膜と前記金属膜を積層
して形成してもよい。
第１の導電膜１０４の厚さは、例えば１００ｎｍ以上３００ｎｍ以下とすればよい。
第１の導電膜１０４の形成は、例えば、スパッタリング法またはＣＶＤ法などにより行
えばよい。
第１のエッチングマスク１０６は、レジスト材料により形成すればよい。ただし、これ
に限定されず、第１の導電膜１０４の加工時にマスクとして機能するものであればよい。
ここで、下地絶縁膜１０２の形成後、第１の導電膜１０４の形成前に、下地絶縁膜１０
２に含まれる水素を除去する加熱処理を行うとよい。または、第１の導電膜１０４の形成
後、第１のエッチングマスク１０６の形成前に、下地絶縁膜１０２に含まれる水素を除去
する加熱処理を行ってもよい。
次に、第１のエッチングマスク１０６を用いて第１の導電膜１０４を加工することで第
１の導電膜１０８を形成する（図１（Ｂ））。
第１の導電膜１０４の加工は、ドライエッチングにより行えばよい。ドライエッチング
に用いるエッチングガスとしては、塩素ガス、または三塩化ホウ素ガスと塩素ガスの混合
ガスを例示列挙することができる。ただし、これに限定されず、ウエットエッチングを用
いてもよいし、他の手段を用いてもよい。
第１の導電膜１０８は、少なくともソース電極及びドレイン電極として機能する。
次に、第１のエッチングマスク１０６を除去し、下地絶縁膜１０２と第１の導電膜１０
８上に接して酸化物半導体膜１１０を形成する（図１（Ｃ））。
ここで、第１のエッチングマスク１０６の除去後、酸化物半導体膜１１０の形成前に、
下地絶縁膜１０２に含まれる水素を除去する加熱処理を行ってもよい。
第１のエッチングマスク１０６の除去は、第１のエッチングマスク１０６がレジスト材
料により形成されている場合には、酸素プラズマを用いたアッシングにより行えばよい。
または、レジスト剥離液を用いてもよい。または、これらの双方を用いてもよい。
酸化物半導体膜１１０は、少なくともインジウム（Ｉｎ）または亜鉛（Ｚｎ）を含むこ
とが好ましい。特にＩｎとＺｎの双方を含むことが好ましい。
また、酸化物半導体膜１１０を用いたトランジスタの電気特性のばらつきを低減するス
タビライザーとして、それらに加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈ
ｆ）及びアルミニウム（Ａｌ）のいずれか一種または複数種を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム
（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウ
ム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホ
ルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、
ルテチウム（Ｌｕ）のいずれか一種または複数種を有していてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸
化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ
系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属
の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ
系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系
酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸
化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化
物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物
、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、
Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉ
ｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、
Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ
−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を
用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、Ｉｎ、Ｇａ及びＺｎを有する
酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、Ｉｎ、Ｇａ及びＺ
ｎ以外の金属元素が含まれていてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）若しくはＩｎ：
Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸
化物やその組成の近傍の酸化物を用いることができる。または、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）若しくはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これに限定されず、必要とする半導体特性（移動度、しきい値、ばらつきなど
）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために
、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離ま
たは密度などを適切なものとすることが好ましい。
酸化物半導体膜１１０は、単結晶でもよいし、非単結晶でもよい。非単結晶の場合には
、アモルファスでもよいし、多結晶でもよい。または、アモルファス中に結晶性を有する
部分を含む構造でもよいし、非アモルファスでもよい。
ここで、酸化物半導体膜１１０の好ましい形態の一について説明する。酸化物半導体膜
１１０の好ましい形態の一は、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て
三角形状または六角形状の原子配列を有し、ｃ軸においては金属原子が層状または金属原
子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる
（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔ
ａｌ）を含む酸化物である。以下、このような酸化物を単にＣＡＡＣと呼ぶこととする。
ＣＡＡＣは、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形、六角形、
正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て、金属原
子が層状、または金属原子と酸素原子が層状に配列した相を含む。
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、Ｃ
ＡＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を
明確に判別できないこともある。
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されていてもよい。また、Ｃ
ＡＡＣを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣが形成される基
板面、ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣを構成
する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣが形成される基板面
、ＣＡＡＣの表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣは、導体であってもよいし、半導体であってもよいし、絶縁体であってもよい
。また、可視光に対して透明であってもよいし、不透明であってもよい。
このようなＣＡＡＣの例として、膜状に形成され、膜表面または形成される基板面に垂
直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観
察すると金属原子または金属原子と酸素原子（または窒素原子）の層状配列が認められる
酸化物が挙げられる。
ＣＡＡＣについて図６乃至図８を用いて説明する。なお、原則として、図６乃至図８は
上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半
分という場合には、ａｂ面を境とする。また、図６において、丸で囲まれたＯは４配位の
Ｏを示し、二重丸で囲まれたＯは３配位のＯを示す。
図６（Ａ）には、１個の６配位のＩｎと、Ｉｎに近接する６個の４配位の酸素原子（４
配位のＯ）と、を有する構造を示す。ここでは、金属原子１個に対して、近接する酸素原
子のみ示した構造を小グループと呼ぶ。図６（Ａ）の構造は、八面体構造をとるが、簡単
のため平面構造で示している。なお、図６（Ａ）の上半分及び下半分には、それぞれ３個
ずつ４配位のＯがある。図６（Ａ）に示す小グループの電荷は０である。
図６（Ｂ）には、１個の５配位のＧａと、Ｇａに近接する３個の３配位の酸素原子（３
配位のＯ）と、Ｇａに近接する２個の４配位のＯと、を有する構造を示す。３配位のＯは
、いずれもａｂ面に存在する。図６（Ｂ）の上半分及び下半分には、それぞれ１個ずつ４
配位のＯがある。また、Ｉｎも５配位をとるため、図６（Ｂ）に示す構造をとりうる。図
６（Ｂ）に示す小グループの電荷は０である。
図６（Ｃ）には、１個の４配位のＺｎと、Ｚｎに近接する４個の４配位のＯと、を有す
る構造を示す。図６（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配
位のＯがある。または、図６（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の
４配位のＯがあってもよい。図６（Ｃ）に示す小グループの電荷は０である。
図６（Ｄ）には、１個の６配位のＳｎと、Ｓｎに近接する６個の４配位のＯと、を有す
る構造を示す。図６（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配
位のＯがある。図６（Ｄ）に示す小グループの電荷は＋１である。
図６（Ｅ）には、２個のＺｎを含む小グループを示す。図６（Ｅ）の上半分には１個の
４配位のＯがあり、下半分には１個の４配位のＯがある。図６（Ｅ）に示す小グループは
電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体
を大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図６（Ａ）に示す
６配位のＩｎの上半分の３個のＯは下方向にそれぞれ３個の近接するＩｎを有し、下半分
の３個のＯは上方向にそれぞれ３個の近接するＩｎを有する。図６（Ｂ）に示す５配位の
Ｇａの上半分の１個のＯは下方向に１個の近接するＧａを有し、下半分の１個のＯは上方
向に１個の近接するＧａを有する。図６（Ｃ）に示す４配位のＺｎの上半分の１個のＯは
下方向に１個の近接するＺｎを有し、下半分の３個のＯは上方向にそれぞれ３個の近接す
るＺｎを有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にあ
る近接する金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯ
の上方向にある近接する金属原子の数は等しい。Ｏは４配位なので、下方向にある近接す
る金属原子の数と、上方向にある近接する金属原子の数の和は４になる。従って、金属原
子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和
が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば
、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合には
、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）、または４配位の
金属原子（Ｚｎ）のいずれかと結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する
。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合し
て中グループを構成する。
図７（Ａ）には、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の層構造を構成する中グループのモデル図
を示す。図７（Ｂ）には、３つの中グループで構成される大グループを示す。なお、図７
（Ｃ）には、図７（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図７（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し
ている。例えば、Ｓｎの上半分及び下半分にはそれぞれ３個ずつ４配位のＯがあることを
丸枠の３で示している。同様に、Ｉｎの上半分及び下半分にはそれぞれ１個ずつ４配位の
Ｏがあり、丸枠の１で示している。同様に、下半分に１個の４配位のＯがあり、上半分に
３個の４配位のＯがあるＺｎと、上半分に１個の４配位のＯがあり、下半分に３個の４配
位のＯがあるＺｎと、を示している。
図７（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の層構造を構成する中グループでは、
上から順に４配位のＯが３個ずつ上半分及び下半分にあるＳｎが、４配位のＯが１個ずつ
上半分及び下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺ
ｎと結合し、そのＺｎが、Ｚｎの下半分の１個の４配位のＯを介して４配位のＯが３個ず
つ上半分及び下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがある
Ｚｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介
して４配位のＯが３個ずつ上半分及び下半分にあるＳｎと結合している。この中グループ
が複数結合して大グループを構成する。
ここで、３配位のＯ及び４配位のＯでは、結合１本当たりの電荷はそれぞれ−０．６６
７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配
位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って
、Ｓｎを含む小グループの電荷は＋１である。そのため、Ｓｎを含む層構造を形成するた
めには、電荷＋１を打ち消す電荷−１をとる構造が必要となる。電荷−１をとる構造とし
て、図６（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎ
を含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち
消されるため、層構造の合計の電荷を０とすることができる。
具体的には、図７（Ｂ）に示す大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ系
酸化物の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ
−Ｚｎ系酸化物の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。
）の組成式で表すことができる。
また、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、三元系金属の酸化
物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ系酸
化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化
物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物
、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、
Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉ
ｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ
−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、二元系
金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚ
ｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、な
どを用いた場合も同様である。
図８（Ａ）には、一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グルー
プのモデル図を示す。
図８（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループでは、
上から順に４配位のＯが３個ずつ上半分及び下半分にあるＩｎが、１個の４配位のＯが上
半分にあるＺｎと結合し、そのＺｎが、Ｚｎの下半分の３個の４配位のＯを介して、４配
位のＯが１個ずつ上半分及び下半分にあるＧａと結合し、そのＧａが、Ｇａの下半分の１
個の４配位のＯを介して、４配位のＯが３個ずつ上半分及び下半分にあるＩｎと結合して
いる。この中グループが複数結合して大グループを構成する。
図８（Ｂ）には、３つの中グループで構成される大グループを示す。なお、図８（Ｃ）
には、図８（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、そ
れぞれ＋３、＋２、＋３であるため、Ｉｎ、Ｚｎ及びＧａのいずれかを含む小グループは
、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合
計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループは、図８（Ａ）に示し
た中グループに限定されない。Ｉｎ、Ｇａ、Ｚｎの配列が異なる複数の中グループが組み
合わせられた大グループも取りうる。
なお、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の作製に際しては、Ｉｎ：Ｓｎ：Ｚｎが原子数比で、
例えば１：２：２、２：１：３、１：１：１、または２０：４５：３５の組成比の酸化物
ターゲットを用いればよい。
なお、酸化物半導体膜１１０の厚さは、３ｎｍ以上５０ｎｍ以下とすればよい。
次に、酸化物半導体膜１１０上に第２のエッチングマスク１１２を形成する（図２（Ａ
））。
ここで、下地絶縁膜１０２が、酸素供給源として機能する絶縁性酸化物により形成され
ている場合には、酸化物半導体膜１１０の形成後、第２のエッチングマスク１１２の形成
前に、酸化物半導体膜１１０に酸素を供給する加熱処理を行ってもよい。
第２のエッチングマスク１１２は、レジスト材料により形成すればよい。ただし、これ
に限定されず、酸化物半導体膜１１０の加工時にマスクとして機能するものであればよい
。
次に、第２のエッチングマスク１１２を用いて酸化物半導体膜１１０を加工して酸化物
半導体膜１１４を形成する（図２（Ｂ））。
酸化物半導体膜１１０の加工は、ドライエッチングにより行えばよい。ドライエッチン
グに用いるエッチングガスとしては、塩素ガス、または三塩化ホウ素ガスと塩素ガスの混
合ガスを例示列挙することができる。ただし、これに限定されず、ウエットエッチングを
用いてもよいし、他の手段を用いてもよい。
次に、第２のエッチングマスク１１２を除去し、少なくとも酸化物半導体膜１１４を覆
って第１の絶縁膜１１６を形成する（図２（Ｃ））。
第２のエッチングマスク１１２の除去は、第２のエッチングマスク１１２がレジスト材
料により形成されている場合には、酸素プラズマを用いたアッシングにより行えばよい。
または、レジスト剥離液を用いてもよい。または、これらの双方を用いてもよい。
第１の絶縁膜１１６は、酸素供給源として機能する絶縁性酸化物により形成され、例え
ば、酸化シリコン、酸化窒化シリコンまたは窒化酸化シリコンにより形成すればよい。
第１の絶縁膜１１６の厚さは、１ｎｍ以上３０ｎｍ以下、好ましくは３ｎｍ以上１０ｎ
ｍ以下とすればよい。
第１の絶縁膜１１６の形成は、スパッタリング法により行えばよい。
ここで、第１の絶縁膜１１６は、酸素供給源として機能する絶縁性酸化物により形成さ
れている。そのため、第１の絶縁膜１１６の形成後に、酸化物半導体膜１１４に酸素を供
給する加熱処理を行うことが好ましい。酸化物半導体膜１１４に酸素を供給する加熱処理
を行うことで、酸素欠陥の数を少なくすることができる。
第１の絶縁膜１１６は、少なくともゲート絶縁膜として機能する。
次に、第１の絶縁膜１１６上に第２の導電膜１２０を形成する（図３（Ａ））。
第２の導電膜１２０は、第１の導電膜１０４と同様の材料及び方法により形成すればよ
い。
次に、第２の導電膜１２０上に第３のエッチングマスク１２２を形成する（図３（Ｂ）
）。
第３のエッチングマスク１２２は、レジスト材料により形成すればよい。ただし、これ
に限定されず、第２の導電膜１２０の加工時にマスクとして機能するものであればよい。
次に、第３のエッチングマスク１２２を用いて第２の導電膜１２０を加工して第２の導
電膜１２４を形成する（図３（Ｃ））。
第２の導電膜１２０の加工は、ドライエッチングにより行えばよい。ドライエッチング
に用いるエッチングガスとしては、塩素ガス、または三塩化ホウ素ガスと塩素ガスの混合
ガスを例示列挙することができる。ただし、これに限定されず、ウエットエッチングを用
いてもよいし、他の手段を用いてもよい。
第２の導電膜１２４は、少なくともゲート電極として機能する。
次に、第３のエッチングマスク１２２を除去し、第２の導電膜１２４をマスクとして用
いて酸化物半導体膜１１４にドーパントを添加し、ソース領域及びドレイン領域を有する
酸化物半導体膜１２６を形成する（図４（Ａ））。酸化物半導体膜１２６は、ソース領域
及びドレイン領域の一方である領域１２６Ａと、チャネル形成領域である領域１２６Ｂと
、ソース領域及びドレイン領域の他方である領域１２６Ｃと、を有する。
第３のエッチングマスク１２２の除去は、第３のエッチングマスク１２２がレジスト材
料により形成されている場合には、酸素プラズマを用いたアッシングにより行えばよい。
または、レジスト剥離液を用いてもよい。または、これらの双方を用いてもよい。
酸化物半導体膜１１４へのドーパントの添加は、イオンインプランテーション法または
イオンドーピング法により行えばよい。または、ドーパントを含むガス雰囲気中でのプラ
ズマ処理により行ってもよい。また、添加するドーパントとしては、リンまたはヒ素など
を用いればよい。
なお、ドーパントの添加は、第３のエッチングマスク１２２が形成された状態で行って
もよい。または、ドーパントの添加は、後述する第２の絶縁膜１１８を形成した後に行っ
てもよい。
次に、第１の絶縁膜１１６及び第２の導電膜１２４上に第２の絶縁膜１１８を形成し、
開口部を形成する部分以外の第２の絶縁膜１１８上に第４のエッチングマスク１２８を形
成する（図４（Ｂ））。
第２の絶縁膜１１８は、ガスバリア性が高く、エッチングされにくい材料により形成す
る。このような材料として、酸化アルミニウムが挙げられる。
第２の絶縁膜１１８の厚さは、３０ｎｍ以上、好ましくは５０ｎｍ以上とすればよい。
第２の絶縁膜１１８の形成は、ＣＶＤ法またはスパッタリング法により行えばよい。
第４のエッチングマスク１２８は、レジスト材料により形成すればよい。ただし、これ
に限定されず、第１の絶縁膜１１６及び第２の絶縁膜１１８の加工時にマスクとして機能
するものであればよい。
次に、第４のエッチングマスク１２８に覆われていない部分の第２の絶縁膜１１８及び
第１の絶縁膜１１６を加工して開口部１３０を形成する（図４（Ｃ））。ここで、第２の
絶縁膜１１８はエッチングされにくい材料により形成されているため、開口部１３０にお
いて第１の絶縁膜１１６の側面の基板面に対する傾斜角と第２の絶縁膜１１８の側面の基
板面に対する傾斜角は、第２の絶縁膜１１８の側面の基板面に対する傾斜角のほうが小さ
い。
第２の絶縁膜１１８及び第１の絶縁膜１１６の加工は、ドライエッチングにより行えば
よい。ドライエッチングに用いるエッチングガスとしては、塩素ガス、または三塩化ホウ
素ガスと塩素ガスの混合ガスを例示列挙することができる。ただし、これに限定されず、
ウエットエッチングを用いてもよいし、他の手段を用いてもよい。
アルゴンプラズマ処理を行う場合（第１の態様）には、図４（Ｃ）の状態で行えばよい
。なお、アルゴンに代えてヘリウムなど他の希ガス（ヘリウム、クリプトン、キセノンな
ど）を用いてもよい。アルゴンプラズマ処理により開口部１３０の表面の凹凸が除去され
て平坦性が向上する。
次に、第４のエッチングマスク１２８を除去する（図５（Ａ））。
第４のエッチングマスク１２８の除去は、第４のエッチングマスク１２８がレジスト材
料により形成されている場合には、酸素プラズマを用いたアッシングにより行えばよい。
または、レジスト剥離液を用いてもよい。または、これらの双方を用いてもよい。
次に、第２の絶縁膜１１８上に開口部１３０において第１の導電膜１０８と接続される
ように第３の導電膜１３２を形成し、第３の導電膜１３２上に第５のエッチングマスク１
３４を形成する（図５（Ｂ））。
第３の導電膜１３２は、第１の導電膜１０４及び第２の導電膜１２０と同様の材料及び
方法により形成すればよい。ただし、半導体装置が表示装置である場合には、インジウム
錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウ
ム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化
物、インジウム亜鉛酸化物または酸化シリコンを添加したインジウム錫酸化物などの透光
性を有する導電性材料により形成する。
アルゴンプラズマ処理により開口部１３０の表面の凹凸が除去されていると、形成不良
などを生じずに第３の導電膜１３２を形成することができる。
第５のエッチングマスク１３４は、レジスト材料により形成すればよい。ただし、これ
に限定されず、第３の導電膜１３２の加工時にマスクとして機能するものであればよい。
なお、第３の導電膜１３２がスパッタリング法により形成される場合には、開口部１３
０に逆スパッタリングを行うとよい（第２の態様）。逆スパッタリングはスパッタリング
装置内で行うことが可能であるため、スループットを低下させることなく開口部１３０に
存在するエッチング残渣などを除去することができるためである。なお、逆スパッタリン
グを行う場合には、図５（Ａ）の状態で行えばよい。第４のエッチングマスク１２８を除
去する前に逆スパッタリングを行うと、逆スパッタリングを行った後に再度スパッタリン
グ装置内に基板１００を搬入しなければならず、スループットが低下するためである。
逆スパッタリングにより開口部１３０の表面の凹凸が除去されていると、形成不良など
を生じることなく第３の導電膜１３２を形成することができる。
次に、第５のエッチングマスク１３４を用いて第３の導電膜１３２を加工することで第
３の導電膜１３６を形成する。その後、第５のエッチングマスク１３４を除去する（図５
（Ｃ））。
第３の導電膜１３２の加工は、ドライエッチングまたはウエットエッチングにより行え
ばよい。
第５のエッチングマスク１３４の除去は、第５のエッチングマスク１３４がレジスト材
料により形成されている場合には、酸素プラズマを用いたアッシングにより行えばよい。
または、レジスト剥離液を用いてもよい。または、これらの双方を用いてもよい。
以上説明したように本実施の形態の半導体装置を作製することができる。
なお、本実施の形態の第１の絶縁膜１１６と第２の絶縁膜１１８の材料は逆でもよい。
このとき、第１の絶縁膜１１６はエッチングされにくい材料により形成されるため、開口
部１３０において第２の絶縁膜１１８の側面の基板面に対する傾斜角と第１の絶縁膜１１
６の側面の基板面に対する傾斜角は、第２の絶縁膜１１８の側面の基板面に対する傾斜角
のほうが大きくなる。
（実施の形態２）
実施の形態１では開口部が２層の積層絶縁膜に形成される場合について説明したが、開
口部が形成される積層絶縁膜は３層であってもよい。本実施の形態では、開口部が形成さ
れる積層絶縁膜が３層である形態について説明する。すなわち、開口部形成前にパッシベ
ーション膜が形成され、該パッシバーション膜にも開口部が形成されてもよい。
まず、実施の形態１と同様に、基板２００上に下地絶縁膜２０２を形成し、下地絶縁膜
２０２上に第１の導電膜２０４を形成し、第１の導電膜２０４に接して酸化物半導体膜２
０６を形成し、酸化物半導体膜２０６を覆って第１の絶縁膜２０８を形成し、第１の絶縁
膜２０８上に第２の導電膜２１２を形成し、第１の絶縁膜２０８上及び第２の導電膜２１
２を覆って第２の絶縁膜２１０及び第３の絶縁膜２１４を形成する。そして、開口部を形
成する部分以外の第３の絶縁膜２１４上に第１のエッチングマスク２１６を形成する（図
９（Ａ））。
なお、酸化物半導体膜２０６は、ソース領域及びドレイン領域の一方である領域２０６
Ａと、チャネル形成領域である領域２０６Ｂと、ソース領域及びドレイン領域の他方であ
る領域２０６Ｃと、を有する。
基板２００は、実施の形態１の基板１００に相当する。
下地絶縁膜２０２は、実施の形態１の下地絶縁膜１０２に相当する。
第１の導電膜２０４は、実施の形態１の第１の導電膜１０８に相当する。
酸化物半導体膜２０６は、実施の形態１の酸化物半導体膜１２６に相当する。
第１の絶縁膜２０８は、実施の形態１の第１の絶縁膜１１６に相当する。従って、第１
の絶縁膜２０８は、酸素供給源として機能する絶縁性酸化物（例えば、酸化シリコン、酸
化窒化シリコンまたは窒化酸化シリコン）を用いてスパッタリング法により形成する。
ここで、第１の絶縁膜２０８は、酸素供給源として機能する絶縁性酸化物により形成さ
れている。そのため、第１の絶縁膜２０８の形成後に、酸化物半導体膜２０６に酸素を供
給する加熱処理を行うことが好ましい。
第２の絶縁膜２１０は、実施の形態１の第２の絶縁膜１１８に相当する。すなわち、ガ
スバリア性が高く、第１の絶縁膜２０８及び第３の絶縁膜２１４よりもエッチングされに
くい材料により形成する。
第２の導電膜２１２は、実施の形態１の第２の導電膜１２４に相当する。
第３の絶縁膜２１４は、第１の絶縁膜２０８と同様の材料及び方法により形成する。第
３の絶縁膜２１４は、パッシベーション膜として機能するものである。第３の絶縁膜２１
４の厚さは特に限定されないが、１００ｎｍ以上とすればよい。
第１のエッチングマスク２１６は、実施の形態１の第４のエッチングマスク１２８に相
当する。
次に、第１のエッチングマスク２１６に覆われていない部分の第３の絶縁膜２１４、第
２の絶縁膜２１０及び第１の絶縁膜２０８を加工して開口部２１８を形成する（図９（Ｂ
））。ここで、第２の絶縁膜２１０はエッチングされにくい材料により形成されているた
め、開口部２１８において第１の絶縁膜２０８及び第３の絶縁膜２１４の側面の基板面に
対する傾斜角と、第２の絶縁膜２１０の側面の基板面に対する傾斜角は、第１の絶縁膜２
０８及び第３の絶縁膜２１４の側面の基板面に対する傾斜角のほうが大きい。
開口部２１８の形成は、ドライエッチングにより行えばよい。ドライエッチングに用い
るエッチングガスとしては、塩素ガス、または三塩化ホウ素ガスと塩素ガスの混合ガスを
例示列挙することができる。ただし、これに限定されず、ウエットエッチングを用いても
よいし、他の手段を用いてもよい。
アルゴンプラズマ処理を行う場合（第１の態様）には、図９（Ｂ）の状態で行えばよい
。なお、アルゴンに代えてヘリウムなど他の希ガス（ヘリウム、クリプトン、キセノンな
ど）を用いてもよい。アルゴンプラズマ処理により開口部２１８の表面の凹凸が除去され
て平坦性が向上する。
次に、第１のエッチングマスク２１６を除去し、第３の絶縁膜２１４上に開口部２１８
において第１の導電膜２０４と接続されるように第３の導電膜２２０を形成し、第３の導
電膜２２０上に第２のエッチングマスク２２２を形成する（図９（Ｃ））。
第３の導電膜２２０がスパッタリング法により形成される場合には、開口部２１８に逆
スパッタリングを行うとよい（第２の態様）。逆スパッタリングはスパッタリング装置内
で行うことが可能であるため、スループットを低下させることなく開口部２１８に存在す
るエッチング残渣などを除去することができるためである。なお、逆スパッタリングを行
う場合には、第１のエッチングマスク２１６の除去後、第３の導電膜２２０の形成前に行
えばよい。第１のエッチングマスク２１６を除去する前に逆スパッタリングを行うと、逆
スパッタリングを行った後に再度スパッタリング装置内に基板２００を搬入しなければな
らず、スループットが低下するためである。
その後、第２のエッチングマスク２２２を用いて第３の導電膜２２０を加工し、その後
、第２のエッチングマスク２２２を除去する（図示しない）。
以上説明したように本実施の形態の半導体装置を作製することができる。
なお、本実施の形態のように開口部が３層の積層絶縁膜に形成される場合には、第１乃
至第３の絶縁膜の厚さによって開口部の形状が異なる。
図１０（Ａ）には、第１の絶縁膜と第３の絶縁膜が同程度の厚さである場合の開口部の
形状を示す。被形成面３００上に設けられた第１の絶縁膜３０２、第２の絶縁膜３０４及
び第３の絶縁膜３０６には開口部３０８が形成され、開口部３０８における第２の絶縁膜
３０４の側面の被形成面３００に対する傾斜角は、開口部３０８における第１の絶縁膜３
０２及び第３の絶縁膜３０６の側面の被形成面３００に対する傾斜角よりも小さい。
図１０（Ｂ）には、第１の絶縁膜が第３の絶縁膜よりも薄い場合の開口部の形状を示す
。被形成面３１０上に設けられた第１の絶縁膜３１２、第２の絶縁膜３１４及び第３の絶
縁膜３１６には開口部３１８が形成され、開口部３１８における第２の絶縁膜３１４の側
面の被形成面３１０に対する傾斜角は、開口部３１８における第１の絶縁膜３１２及び第
３の絶縁膜３１６の側面の被形成面３１０に対する傾斜角よりも小さい。
図１０（Ｃ）には、第１の絶縁膜が第３の絶縁膜よりも厚い場合の開口部の形状を示す
。被形成面３２０上に設けられた第１の絶縁膜３２２、第２の絶縁膜３２４及び第３の絶
縁膜３２６には開口部３２８が形成され、開口部３２８における第２の絶縁膜３２４の側
面の被形成面３２０に対する傾斜角は、開口部３２８における第１の絶縁膜３２２及び第
３の絶縁膜３２６の側面の被形成面３２０に対する傾斜角よりも小さい。
図１０（Ａ）乃至（Ｃ）では、第２の絶縁膜はエッチングされにくい材料により形成さ
れているため、第２の絶縁膜のエッチングは第１の絶縁膜及び第３の絶縁膜のエッチング
よりも長時間を要する。そのため、第２の絶縁膜がエッチングされる際に開口部の露出部
分が広いほど、エッチングにより生じたパーティクルなどが開口部に再付着する現象（リ
デポ）が顕著になる。図１０（Ｂ）では、エッチングされにくい第２の絶縁膜のエッチン
グに際して開口部の広範囲にリデポが生じる。
従って、図１０（Ｂ）のように、アルゴンプラズマ処理または逆スパッタリングの効果
は、第１の絶縁膜が第３の絶縁膜よりも薄い場合に行うと、特に顕著なものとなる。従っ
て、本発明の半導体装置では、第１の絶縁膜が第３の絶縁膜よりも薄いことが好ましい。
ただし、これに限定されず、図１０（Ａ）及び（Ｃ）のように第１の絶縁膜と第３の絶
縁膜が同程度の厚さであってもよいし、第１の絶縁膜が第３の絶縁膜よりも厚くてもよい
。
なお、本実施の形態においては、トップゲートボトムコンタクト型のトランジスタを図
示して説明しているが、本発明はこれに限定されず、トップゲートトップコンタクト型で
あってもよいし、ボトムゲートボトムコンタクト型であってもよいし、ボトムゲートトッ
プコンタクト型であってもよい。
本実施例では、３層の絶縁膜を形成し、該３層の絶縁膜に開口部を形成した比較例と、
該開口部が露出された状態でアルゴンプラズマに曝された本発明の一態様である実施例と
、を比較して説明する。
まず、基板２００上に下地絶縁膜２０２を酸化窒化シリコンによりプラズマＣＶＤ法を
用いて形成した。厚さは１００ｎｍとした。
次に、下地絶縁膜２０２上に第１の導電膜２０４をタングステンによりスパッタリング
法を用いて形成した。厚さは１５０ｎｍとした。
次に、第１の導電膜２０４上に第１の絶縁膜２０８を酸化窒化シリコンによりプラズマ
ＣＶＤ法を用いて形成した。厚さは３０ｎｍとした。
次に、第２の絶縁膜２１０を酸化アルミニウムによりスパッタリング法を用いて形成し
た。厚さは１００ｎｍとした。
次に、第３の絶縁膜２１４を酸化窒化シリコンによりプラズマＣＶＤ法を用いて形成し
た。厚さは３００ｎｍとした。
そして第３の絶縁膜２１４上に第１のエッチングマスク２１６を形成した。第１のエッ
チングマスク２１６が形成された状態で第３の絶縁膜２１４、第２の絶縁膜２１０及び第
１の絶縁膜２０８にエッチングを行って開口部２１８を形成した。該エッチングは下記の
条件で行った。
トリフルオロメタン（ＣＨＦ３）ガス流量＝２２．５ｓｃｃｍ
ヘリウム（Ｈｅ）ガス流量＝１２７．５ｓｃｃｍ
メタン（ＣＨ４）ガス流量＝５ｓｃｃｍ
反応室内圧力＝５．０Ｐａ
ＩＣＰ電力＝４７５Ｗ
上部電極と下部電極の間のバイアス電力＝３００Ｗ
基板の温度＝７０℃
次に、実施例サンプルにのみ、開口部２１８が露出された状態でアルゴンプラズマ処理
を行った。該プラズマ処理は下記の条件で行った。
アルゴン（Ａｒ）ガス流量＝１００ｓｃｃｍ
反応室内圧力＝１．３５Ｐａ
ＩＣＰ電力＝５００Ｗ
上部電極と下部電極の間のバイアス電力＝１００Ｗ
基板の温度＝−１０℃
その後、第１のエッチングマスク２１６を除去し、開口部２１８に積層導電膜をスパッ
タリング法により形成した。該積層導電膜は、チタン層、タングステン層、アルミニウム
層及びチタン層の積層構造とし、それぞれの膜の厚さは２０ｎｍ、５０ｎｍ、２００ｎｍ
、５０ｎｍとした。
このように開口部２１８に積層導電膜を形成した実施例サンプルと比較例サンプルの断
面ＳＴＥＭ（ｓｃａｎｎｉｎｇ ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃ
ｒｏｓｃｏｐｅ）像を図１１に示す。図１１（Ａ）は比較例サンプルであり、図１１（Ｂ
）は実施例サンプルである。
図１１（Ａ）と（Ｂ）の比較から、アルゴンプラズマ処理を行った図１１（Ｂ）では、
開口部２１８表面の凹凸が除去されており平坦性が高い。そのため、積層導電膜が高い均
一性で良好に形成されている。
また、実施例サンプルと比較例サンプルのコンタクト抵抗を測定すると、コンタクト径
０．４μｍ及び０．５μｍにおいて、比較例サンプルでは非常にばらつきが大きかったが
、実施例サンプルではばらつきが小さく、且つ比較例サンプルにおける最も低い抵抗値近
傍に収束する傾向が見られた。
１００ 基板
１０２ 下地絶縁膜
１０４ 第１の導電膜
１０６ 第１のエッチングマスク
１０８ 第１の導電膜
１１０ 酸化物半導体膜
１１２ 第２のエッチングマスク
１１４ 酸化物半導体膜
１１６ 第１の絶縁膜
１１８ 第２の絶縁膜
１２０ 第２の導電膜
１２２ 第３のエッチングマスク
１２４ 第２の導電膜
１２６ 酸化物半導体膜
１２６Ａ 領域
１２６Ｂ 領域
１２６Ｃ 領域
１２８ 第４のエッチングマスク
１３０ 開口部
１３２ 第３の導電膜
１３４ 第５のエッチングマスク
１３６ 第３の導電膜
２００ 基板
２０２ 下地絶縁膜
２０４ 第１の導電膜
２０６ 酸化物半導体膜
２０６Ａ 領域
２０６Ｂ 領域
２０６Ｃ 領域
２０８ 第１の絶縁膜
２１０ 第２の絶縁膜
２１２ 第２の導電膜
２１４ 第３の絶縁膜
２１６ 第１のエッチングマスク
２１８ 開口部
２２０ 第３の導電膜
２２２ 第２のエッチングマスク
３００ 被形成面
３０２ 第１の絶縁膜
３０４ 第２の絶縁膜
３０６ 第３の絶縁膜
３０８ 開口部
３１０ 被形成面
３１２ 第１の絶縁膜
３１４ 第２の絶縁膜
３１６ 第３の絶縁膜
３１８ 開口部
３２０ 被形成面
３２２ 第１の絶縁膜
３２４ 第２の絶縁膜
３２６ 第３の絶縁膜
３２８ 開口部

Claims (2)

  1. 酸化物半導体膜を形成し、
    前記酸化物半導体膜上に、第１の絶縁膜を形成し、
    前記第１の絶縁膜を介して、前記酸化物半導体膜上にゲート電極を形成し、
    前記ゲート電極上に、第２の絶縁膜を形成し、
    前記第２の絶縁膜上に、第３の絶縁膜を形成し、
    前記第３の絶縁膜上に、エッチングマスクを形成し、
    前記エッチングマスクを用いて、前記第１の絶縁膜に第１の開口部を形成し、前記第２の絶縁膜に第２の開口部を形成し、かつ前記第３の絶縁膜に第３の開口部を形成する半導体装置の作製方法であって、
    前記第２の開口部における前記第２の絶縁膜の傾斜角は、前記第１の開口部における前記第１の絶縁膜の傾斜角、又は前記第３の開口部における前記第３の絶縁膜の傾斜角より大きく、
    前記酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎと、を有することを特徴とする半導体装置の作製方法。
  2. 酸化物半導体膜を形成し、
    前記酸化物半導体膜上に、第１の絶縁膜を形成し、
    前記第１の絶縁膜を介して、前記酸化物半導体膜上にゲート電極を形成し、
    前記ゲート電極上に、第２の絶縁膜を形成し、
    前記第２の絶縁膜上に、エッチングマスクを形成し、
    前記エッチングマスクを用いて、前記第１の絶縁膜に第１の開口部を形成し、かつ前記第２の絶縁膜に第２の開口部を形成する半導体装置の作製方法であって、
    前記第２の開口部における前記第２の絶縁膜の傾斜角は、前記第１の開口部における前記第１の絶縁膜の傾斜角より大きく、
    前記酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎと、を有することを特徴とする半導体装置の作製方法。
JP2018184520A 2011-06-17 2018-09-28 半導体装置の作製方法 Withdrawn JP2019033272A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011135024 2011-06-17
JP2011135024 2011-06-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017088140A Division JP6412609B2 (ja) 2011-06-17 2017-04-27 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JP2019033272A true JP2019033272A (ja) 2019-02-28

Family

ID=47352970

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2012125788A Expired - Fee Related JP6030855B2 (ja) 2011-06-17 2012-06-01 半導体装置の作製方法
JP2016206649A Expired - Fee Related JP6139767B2 (ja) 2011-06-17 2016-10-21 半導体装置の作製方法
JP2017088140A Expired - Fee Related JP6412609B2 (ja) 2011-06-17 2017-04-27 半導体装置の作製方法
JP2018184520A Withdrawn JP2019033272A (ja) 2011-06-17 2018-09-28 半導体装置の作製方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2012125788A Expired - Fee Related JP6030855B2 (ja) 2011-06-17 2012-06-01 半導体装置の作製方法
JP2016206649A Expired - Fee Related JP6139767B2 (ja) 2011-06-17 2016-10-21 半導体装置の作製方法
JP2017088140A Expired - Fee Related JP6412609B2 (ja) 2011-06-17 2017-04-27 半導体装置の作製方法

Country Status (3)

Country Link
US (2) US8901554B2 (ja)
JP (4) JP6030855B2 (ja)
KR (1) KR102040474B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
JP2014183265A (ja) * 2013-03-21 2014-09-29 Toppan Printing Co Ltd 薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置
TWI520348B (zh) * 2013-06-24 2016-02-01 緯創資通股份有限公司 薄膜電晶體結構、其製造方法，以及薄膜電晶體發光元件結構
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102091444B1 (ko) 2013-10-08 2020-03-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US9831238B2 (en) * 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
CN104091782B (zh) * 2014-06-23 2017-03-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、以及显示装置
DE112016000607T5 (de) 2015-02-04 2017-11-16 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP2019021917A (ja) * 2017-07-11 2019-02-07 株式会社リコー 半導体装置の製造方法
GB201810387D0 (en) 2018-06-25 2018-08-08 Spts Technologies Ltd Method of plasma etching

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213968A (ja) * 1995-11-27 1997-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2004038047A (ja) * 2002-07-05 2004-02-05 Alps Electric Co Ltd アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置
JP2005011920A (ja) * 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
JP2005340776A (ja) * 2004-05-24 2005-12-08 Samsung Sdi Co Ltd 半導体素子及びその製造方法
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2010191107A (ja) * 2009-02-17 2010-09-02 Videocon Global Ltd 液晶表示装置及びその製造方法

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
US6294799B1 (en) 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US5814834A (en) 1995-12-04 1998-09-29 Semiconductor Energy Laboratory Co. Thin film semiconductor device
JP3522440B2 (ja) * 1996-03-08 2004-04-26 株式会社半導体エネルギー研究所 薄膜半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2001127303A (ja) * 1996-12-18 2001-05-11 Nec Corp 薄膜トランジスタアレイ基板およびその製造方法
TW418432B (en) 1996-12-18 2001-01-11 Nippon Electric Co Manufacturing method of thin film transistor array
JP3445495B2 (ja) * 1997-07-23 2003-09-08 株式会社東芝 半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000195820A (ja) * 1998-12-25 2000-07-14 Sony Corp 金属窒化物膜の形成方法およびこれを用いた電子装置
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3363842B2 (ja) * 1999-07-06 2003-01-08 アルプス電気株式会社 薄膜磁気ヘッド及びその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4677654B2 (ja) 2000-04-19 2011-04-27 日本電気株式会社 透過型液晶表示装置及びその製造方法
JP2001308182A (ja) * 2000-04-27 2001-11-02 Nec Corp Ｃｒ膜とのコンタクトの形成方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6962879B2 (en) * 2001-03-30 2005-11-08 Lam Research Corporation Method of plasma etching silicon nitride
TW541723B (en) * 2001-04-27 2003-07-11 Shinetsu Handotai Kk Method for manufacturing light-emitting element
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6803275B1 (en) * 2002-12-03 2004-10-12 Fasl, Llc ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005183509A (ja) * 2003-12-17 2005-07-07 Nec Corp 薄膜トランジスタ及びその製造方法
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7488656B2 (en) * 2005-04-29 2009-02-10 International Business Machines Corporation Removal of charged defects from metal oxide-gate stacks
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100693253B1 (ko) * 2005-07-06 2007-03-13 삼성전자주식회사 반도체 소자 및 그 제조방법
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8093136B2 (en) 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US20090213039A1 (en) * 2008-02-21 2009-08-27 Toppan Printing Co., Ltd. Display device
JP5401817B2 (ja) * 2008-03-25 2014-01-29 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101980167B1 (ko) 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101038807B1 (ko) * 2008-11-11 2011-06-03 주식회사 동부하이텍 이미지센서 및 그 제조방법
TWI506795B (zh) * 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
US8383470B2 (en) * 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102117748B (zh) * 2009-12-31 2012-06-20 上海华虹Nec电子有限公司 双极晶体管的集电区和集电区埋层的制造方法
CN106340542A (zh) 2010-02-26 2017-01-18 株式会社半导体能源研究所 制造半导体装置的方法
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101995851B1 (ko) 2010-07-02 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5319816B2 (ja) * 2011-05-21 2013-10-16 双葉電子工業株式会社 薄膜半導体装置と薄膜半導体装置を用いた表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213968A (ja) * 1995-11-27 1997-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2004038047A (ja) * 2002-07-05 2004-02-05 Alps Electric Co Ltd アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置
JP2005011920A (ja) * 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
JP2005340776A (ja) * 2004-05-24 2005-12-08 Samsung Sdi Co Ltd 半導体素子及びその製造方法
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2010191107A (ja) * 2009-02-17 2010-09-02 Videocon Global Ltd 液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
JP6030855B2 (ja) 2016-11-24
US20150056750A1 (en) 2015-02-26
US9818849B2 (en) 2017-11-14
US20120319101A1 (en) 2012-12-20
JP6139767B2 (ja) 2017-05-31
JP2017050551A (ja) 2017-03-09
JP2013021305A (ja) 2013-01-31
JP6412609B2 (ja) 2018-10-24
KR20120139567A (ko) 2012-12-27
KR102040474B1 (ko) 2019-11-06
US8901554B2 (en) 2014-12-02
JP2017183732A (ja) 2017-10-05

Similar Documents

Publication Publication Date Title
JP6412609B2 (ja) 半導体装置の作製方法
JP6630394B2 (ja) 半導体装置
JP6840214B2 (ja) 半導体装置
JP6549290B2 (ja) トランジスタ
JP7462098B2 (ja) 半導体装置
JP5951442B2 (ja) 半導体装置
JP7491981B2 (ja) 液晶表示装置
JP6329762B2 (ja) 半導体装置
JP6411820B2 (ja) 半導体装置および半導体装置の作製方法
KR20140020749A (ko) 반도체 장치 및 그 제작 방법
TW201448228A (zh) 半導體裝置以及該半導體裝置的製造方法
JP2014212309A (ja) 半導体装置
JP5886128B2 (ja) 半導体装置
JP6347879B2 (ja) 半導体装置
JP5947099B2 (ja) 半導体装置
JP6018873B2 (ja) 半導体装置
JP6189484B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190725

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200212

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200318