JPH09198339A - バスアダプタ装置 - Google Patents

Abstract

(57)【要約】 【課題】 バースト転送を行なう入出力制御装置と主記
憶装置間のデータ転送に費やす時間を短縮する。 【解決手段】 中央処置装置が入出力制御装置への入出
力制御情報の書き込みを行なってる途中で、バスアダプ
タ装置は前記入出力制御情報を解析し、その内容が主記
憶装置から入出力制御装置へのデータ転送である場合、
主記憶装置へデータ転送要求を出力する。バスアダプタ
装置は主記憶装置からデータ転送を受け、データバッフ
ァに記憶する。一方、入出力制御装置は前記入出力制御
情報の書き込みを受けるとバスアダプタ装置にデータ転
送要求を出す。データ転送要求を受けたバスアダプタ装
置はデータバッファに前記データ転送時に記憶したデー
タを入出力制御装置へ転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電子計算機シス
テムなどにおける、データ転送用バスに接続されるバス
アダプタ装置に関するものである。

【０００２】

【従来の技術】電子計算機システムなどにおいて、一度
に転送できるデータのバイト幅が異なるバス同士を、ま
たは、データ転送速度の異なるようなバス同士を接続す
る場合には、転送データを一時記憶するデータバッファ
を備えたバスアダプタ装置をこれら２つのバスの間に接
続して、バスの整合をとることが知られている。

【０００３】図１２乃至図１５は、このようなバスアダ
プタ装置を説明するための図である。図１２は、このバ
スアダプタ装置と、他の装置との接続関係を示す電子計
算機システムの構成を示す図、図１３は、バスアダプタ
装置の構成を示す図、図１４及び図１５は、動作を示す
図である。図１２において、１は中央処理装置、２は主
記憶装置、３はシステムバス、４はバスアダプタ装置、
５は入出力バス、６は入出力制御装置、７は入出力装置
である。中央処理装置１と主記憶装置２はシステムバス
３に接続され、入出力制御装置６は入出力バス５に接続
されている。バスアダプタ装置４を介してシステムバス
３と入出力バス５は接続される。なお、図では、入出力
制御装置６は１式しか示されていないが、一般的には複
数の入出力制御装置６が入出力バス５に接続されてい
る。

【０００４】また、図１３において、８は中央処理装置
１から発行される入出力命令を実行する際のデータ転送
用の主記憶装置２上のアドレスやデータ転送のための入
出力制御情報を記憶するアドレスバッファ、９はシステ
ムバス３から送られるデータを記憶するデータバッフ
ァ、１１はシステムバス３へデータ転送要求を出すメモ
リリクエスト出力回路、１０はアドレスバッファ８、デ
ータバッファ９及びメモリリクエスト出力回路１１を制
御するデータ転送制御回路である。

【０００５】また、図１４は、中央処理装置１が直接デ
ータ転送用の入出力制御情報を入出力制御装置６に転送
する方式の動作を時系列に示した図で、図１５は、中央
処理装置１が主記憶装置２に格納した入出力制御情報を
入出力制御装置６が主記憶装置２から取り込む方式にお
ける動作を時系列に示した図である。

【０００６】図１４において、３０、３０ａは中央処理
装置１から入出力制御装置６への入出力制御情報の書き
込みを示していて、３０は中央処理装置１からバスアダ
プタ装置４へ、３０ａはバスアダプタ装置４から入出力
制御装置６への入出力制御情報の転送を示している。３
１は、入出力制御装置６がバスアダプタ装置４に出した
データ転送要求、３１ａはこのデータ転送要求３１を受
けたバスアダプタ装置４が出す主記憶装置２へのデータ
転送要求、３２はこのデータ転送要求３１ａに対する主
記憶装置２からバスアダプタ装置４へのデータ転送、３
２ａはこのデータ転送３２で転送されたデータをバスア
ダプタ装置４が入出力制御装置６へ転送するデータ転送
である。

【０００７】また、図１５において、３３は中央処理装
置１から主記憶装置２への入出力制御情報の転送、３
４、３４ａは中央処理装置１から入出力制御装置６に対
する入出力動作の起動を示していて、この起動が中央処
理装置１からバスアダプタ装置４へ入出力起動３４とし
て送られ、この入出力起動３４を受けたバスアダプタ装
置４が入出力起動３４ａとして入出力制御装置６へ送り
出していることを示している。３５は起動された入出力
制御装置６がバスアダプタ装置４へ送る入出力制御情報
の転送要求、３５ａはこの入出力制御情報の転送要求３
５を受けたバスアダプタ装置４が主記憶装置２に対して
送り出す入出力制御情報の転送要求、３６はこの入出力
制御情報の転送要求に対する主記憶装置２からバスアダ
プタ装置４へのデータ転送、３６ａは主記憶装置２から
のデータ転送３６をバスアダプタ装置４が入出力制御装
置６へ送り出すデータ転送である。３１、３１ａ、３
２、３２ａについては図１４と同じなので説明を省略す
る。

【０００８】以下、図１３乃至図１５を参照しながら、
動作について説明する。なお、ここでは主記憶装置２か
ら入出力制御装置６へのデータ転送の場合（入出力動作
における所謂ＷＲＩＴＥ動作）について説明する。 （１）中央処理装置１が入出力制御情報を入出力制御装
置６に直接転送する方式 先ず、中央処理装置１はデータ転送を行うための入出力
制御情報を入出力制御情報の転送３０によりバスアダプ
タ装置４に、バスアダプタ装置４は入出力制御情報の転
送３０ａにより入出力制御装置６に書き込む。これによ
り入出力制御装置６に起動がかかる。入出力制御装置６
は、書き込まれた入出力制御情報を解析する。

【０００９】解析を行なった結果、入出力制御情報の内
容が主記憶装置２から入出力制御装置６へのデータ転送
の場合、入出力制御装置６はデータ転送要求３１をバス
アダプタ装置４に対して送信する。バスアダプタ装置４
では、このデータ転送要求３１に伴って送信されてく
る、読み出しを行うべき主記憶装置２上のアドレスと制
御情報などをアドレスバッファ８に格納する。続いてバ
スアダプタ装置４はメモリリクエスト出力回路１１から
データ転送要求３１ａを主記憶装置２に対して出力す
る。バスアダプタ装置４はデータ転送要求が受け付けら
れるとアドレスバッファ８から主記憶アドレスを出力す
る。主記憶装置２は、指定のアドレスに格納されている
データをデータ転送３２によりバスアダプタ装置４に送
信する。バスアダプタ装置４は主記憶装置２から転送さ
れたデータを一旦、データバッファ９に格納した後、入
出力バス５にデータバッファ９に格納していたデータを
出力してデータ転送３２ａを完了する。

【００１０】（２）中央処理装置１が主記憶装置２に書
き込んだ入出力制御情報を入出力制御装置６が主記憶装
置２から読み取る方式 先ず、中央処理装置１が入出力制御情報を入出力制御情
報の書き込み３３により主記憶装置２へ書き込む。次に
中央処理装置１はデータ転送を行うための入出力動作の
起動３４をバスアダプタ装置４に、入出力動作の起動３
４を受けたバスアダプタ装置４はこれを入出力動作の起
動３４ａとして入出力制御装置６に送信する。これによ
り入出力制御装置６に起動がかかる。起動された入出力
制御装置６は、バスアダプタ装置４に対して入出力制御
情報の転送要求３５を出す。バスアダプタ装置４は、こ
れ受けて主記憶装置２に対して入出力制御情報の転送要
求３５ａを出す。主記憶装置２はバスアダプタ装置４へ
入出力制御情報の転送３６を行ない、これを受けてバス
アダプタ装置４は入出力制御装置６への入出力制御情報
の転送３６ａを行なう。この入出力制御情報を解析した
のち、入出力制御装置６はバスアダプタ装置４にデータ
転送要求３１を出力する。これ以降の動作については、
中央処理装置１が入出力制御装置６に入出力制御情報を
転送する場合のデータ転送要求３１が出力された以降と
同様である。

【００１１】

【発明が解決しようとする課題】従来のバスアダプタ装
置は、以上のような動作をするので、入出力制御装置に
起動がかかってから、バスアダプタ装置が主記憶装置２
に対してデータ転送要求をだすまでの時間が長く、その
結果、入出力制御装置に起動がかってから入出力制御装
置がデータ転送を受けるまでの時間が長くなってしまう
という問題があった。

【００１２】また、バスアダプタ装置が入出力制御装置
にデータ転送を行うには、出力バスのバス権を獲得した
後に、さらにシステムバスのバス権を獲得する必要があ
り、これらのバス権を得て初めてデータ転送を行うこと
ができるようになるものである。従って、この方法では
入出力制御装置がデータ転送要求を出力してから入出力
制御装置がデータ転送を受けるまでの時間が長くなり、
入出力制御装置がバースト転送をするときの性能があが
らない、という問題があった。

【００１３】この発明は上記のような問題点を解決する
ためになされたもので、入出力バスにバースト転送を行
う入出力装置が接続されている場合、中央処理装置から
入出力制御装置へ入出力制御情報の転送時に、バスアダ
プタ装置自身が入出力制御情報を解析し、その結果が主
記憶装置から入出力制御装置へのデータ転送の場合、入
出力制御装置からデータ転送要求が出る以前に、主記憶
装置からのデータ転送を行なうようにバスアダプタ装置
からデータ転送要求を開始することにより、入出力制御
装置に起動がかかってから入出力制御装置がデータ転送
を受けるまでの時間を短くするバスアダプタ装置を得る
ことを目的としている。

【００１４】また入出力制御装置からデータ転送要求が
でてからデータを受けとるまでの時間を短くするため
に、バスアダプタ装置のデータバッファに主記憶装置上
の連続するアドレスのデータを先取りして格納しておい
て、入出力制御装置からのデータ転送要求を受け付ける
度に主記憶装置に対してメモリリクエストを出すことな
く、入出力制御装置へデータ転送をすることを可能にす
るバスアダプタ装置を得ることも目的としている。

【００１５】

【課題を解決するための手段】本発明に係るバスアダプ
タ装置は、一方がシステムバスを介して中央処理装置と
主記憶制御装置に接続され、他方が入出力バスを介して
入出力制御装置に接続されるバスアダプタ装置におい
て、前記入出力制御装置がバースト転送を行うか否かを
示すフラグを前記入出力制御装置のデバイスアドレスと
対応させて格納したテーブルと、前記主記憶制御装置か
ら前記入出力制御装置に転送するデータを格納するデー
タ記憶手段と、前記中央処理装置から前記入出力制御装
置に発行した入出力制御情報を解析して、前記入出力制
御情報で示される入出力動作が出力動作であることを検
出する出力動作検出手段と、この出力動作検出手段が検
出した出力動作を行う前記入出力制御装置のアドレスを
基に前記テーブルを検索して前記入出力制御装置がバー
スト転送を行うか否かを判定する判定手段と、を備え、
前記入出力制御装置からデータ転送要求を受ける前に前
記データ記憶手段に前記入出力制御装置転送するデータ
を先取りして格納しておくようにしたものである。

【００１６】また、一方がシステムバスを介して中央処
理装置と主記憶制御装置に接続され、他方が入出力バス
を介して入出力制御装置に接続されるバスアダプタ装置
において、前記入出力制御装置がバースト転送を行うか
否かを示すフラグと主記憶装置上にある入出力制御情報
の格納アドレスを前記入出力制御装置のデバイスアドレ
スと対応させて格納したテーブルと、前記主記憶制御装
置から前記入出力制御装置に転送するデータを格納する
データ記憶手段と、前記入出力制御装置が入出力制御情
報を取り込むために要求してきた前記主記憶装置上のア
ドレスを検出して保持している、入出力制御情報の格納
アドレスと一致するか否かを比較するアドレス検出手段
と、このアドレス検出手段からの一致の通知を受け、前
記主記憶装置からの読み込んだ入出力制御情報を解析し
て、前記入出力制御情報で示される入出力動作が出力動
作であることを検出する出力動作検出手段と、この出力
動作検出手段が検出した出力動作を行う前記入出力制御
装置のアドレスを基に前記テーブルを検索して前記入出
力制御装置がバースト転送を行うか否かを判定する判定
手段と、を備え、前記入出力制御装置からデータ転送要
求を受ける前に前記データ記憶手段に前記入出力制御装
置転送するデータを先取りして格納しておくようにした
ものである。

【００１７】また、前記テーブルには、バースト転送を
行う入出力制御装置のアドレスのみを格納するようにし
たものである。

【００１８】また、前記出力動作検出手段が前記入出力
バス上のデータを基に解析するように構成したものであ
る。

【００１９】また、前記出力動作検出手段が前記システ
ムバス上のデータを基に解析するように構成したもので
ある。

【００２０】また、前記中央処理装置に前記テーブルに
格納するデータを設定するシフトレジスタを設け、前記
テーブルをシフトレジスタで構成し、システム起動時に
前記テーブルに、前記シフトレジスタを用いてデータを
設定するようにしたものである。

【００２１】また、前記テーブルを複数のレジスタで構
成し、このレジスタと前記中央処理装置とのインタフェ
ースをとるインタフェース回路を設け、前記中央処理装
置から前記テーブルにデータを設定するようにしたもの
である。

【００２２】また、前記入出力制御情報が格納される前
記主記憶装置上のアドレスを保持して、前記システムバ
ス上のデータをモニタして、前記アドレスにたいする格
納動作を検出して、前記出力動作検出手段に通知するア
ドレスレジスタを設けるようにしたものである。

【００２３】また、前記入出力制御情報が格納される前
記主記憶装置上のアドレスを設定するアドレスレジスタ
と、前記システムバス上のアドレスデータをモニタする
アドレス検出手段と、前記アドレスレジスタと前記アド
レス検出手段の検出アドレスとを比較して、一致したこ
とを前記出力動作検出手段に通知する比較手段と、を設
けるようにしたものである。

【００２４】また、前記中央処理装置から前記主記憶装
置への入出力制御情報の格納動作に障害が発生したこと
を認識する認識手段を設け、前記認識手段が前記障害の
発生を認識すると、開始された前記主記憶装置からのデ
ータ転送を中止するようにしたものである。

【発明の実施の形態】

実施の形態１．図１及び図２は、本発明によるバスアダ
プタ装置の一実施の形態を説明する図で、図１はバスア
ダプタ装置の構成を示す図、図２はバスアダプタ装置の
動作を時系列に示す図である。図１において、１は中央
処理装置、２は主記憶装置、３はシステムバス、５は入
出力バス、６は入出力制御装置、１６はバスアダプタ装
置である。バスアダプタ装置１６は中央処理装置１から
発行される入出力命令を実行する際のデータ転送用の主
記憶装置２上のアドレスやデータ転送のための入出力制
御情報を記憶するアドレスバッファ８、システムバス３
から送られてくるデータを記憶するデータバッファ９、
システムバス３へデータ転送要求を出すメモリリクエス
ト出力回路１１、アドレスバッファ８、データバッファ
９及びメモリリクエスト出力回路１１を制御するデータ
転送制御回路１２、中央処理装置１が、入出力バス５に
接続されている入出力制御装置６を識別するための番号
であるデバイスアドレスとその入出力制御装置６がバー
スト転送するか否かという情報とが対応して記憶されて
いるデバイステーブル１４、入出力制御情報の内容が主
記憶装置２から入出力制御装置６へのデータ転送要求
（入出力動作における所謂ＷＲＩＴＥ動作）を示してい
ることを検出する出力動作検出回路１５、出力動作検出
回路１５で検出された、データの転送先である入出力制
御装置６がバースト転送を行うか否かを判定する判定回
路１３で構成されている。

【００２５】また、図２において、３０は中央処理装置
１によるバスアダプタ装置１６への入出力制御情報の書
き込みを、３０ａはバスアダプタ装置１６による入出力
制御情報の入出力制御装置６への書き込み、３１は、入
出力制御装置６がバスアダプタ装置１６へ出したデータ
転送要求、３１ａはバスアダプタ装置１６が主記憶装置
２へ出したデータ転送要求、３２は主記憶装置２からバ
スアダプタ装置１６へのデータ転送、３２ａはバスアダ
プタ装置１６から入出力制御装置６へのデータ転送を示
している。

【００２６】以下、図を参照しながら動作について説明
する。なお、本発明は、所謂ＷＲＩＴＥ動作にのみ適用
されるので、ここでは、主記憶装置２から入出力制御装
置６へデータ転送する場合についてのみ説明する。ま
た、ここでは、それぞれのバスが一度に転送できるデー
タのバイト幅数を入出力バスでは４バイト（３２ビッ
ト）、システムバスでは８バイト（６４ビット）とす
る。

【００２７】先ず、中央処理装置１が、バスアダプタ装
置１６に対して入出力制御情報の転送３０を実行する。
この入出力制御情報をバスアダプタ装置１６は入出力制
御情報の転送３０ａにより入出力制御装置６に転送す
る。この入出力制御情報の転送３０ａを実行中に、バス
アダプタ装置１６の出力動作検出回路１５が入出力バス
５上に出された入出力制御情報を取り込んで（例えば、
特定のビットをモニタすることにより入出力バス５上の
データが入出力制御情報であると認識して）、アドレス
バッファ８に格納すると共に、その内容を解析して、入
出力制御情報の内容が主記憶装置２から入出力制御装置
６へのデータ転送である場合には、入出力制御情報に含
まれている、中央処理装置１が、入出力バス５に接続さ
れた入出力制御装置６を識別するための番号であるデバ
イスアドレスを判定回路１３へ出力する。判定回路１３
は、出力動作検出回路１５から入力されたデバイスアド
レスを基にデバイステーブル１４をサーチして一致する
デバイスアドレスがテーブル１４上にあるか否か検索す
る。該当するデバイスアドレスが存在した場合、そのデ
バイスアドレスを持つ入出力制御装置６がバースト転送
するか否かをデバイステーブル１４上のフラグデータに
より判定する。判定の結果、前記デバイスアドレスの入
出力制御装置６がバースト転送をするものである場合、
判定回路１３はデータ転送制御回路１２にデータ転送の
開始をするように通知する。データ転送制御回路１２は
データ転送メモリリクエスト出力回路１１に対して、バ
スアダプタ装置１６から主記憶装置２へのデータ転送要
求を出力するように制御する。

【００２８】この結果、バスアダプタ装置１６は、アド
レスバッファ８に格納していた入出力制御情報で指定さ
れている、主記憶装置２上のアドレスを基にしてデータ
転送要求３１ａを実行する。このデータ転送要求３１ａ
に対して、主記憶装置２からバスアダプタ装置１６にデ
ータ転送３２が実行される。バスアダプタ装置１６は、
主記憶装置２から転送されてきた６４ビット（８バイ
ト）のデータをデータバッファ９に格納する。

【００２９】なお、本実施の形態におけるデータ転送は
バーストで行われるので、メモリリクエスト出力回路１
１は主記憶装置２からのデータ転送３２を受けると、即
連続した主記憶装置上のアドレスに対してデータ転送要
求３１ａを出力する。

【００３０】一方、入出力制御装置６は、入出力制御情
報の転送３０ａにより書き込まれた入出力制御情報を解
析し、その内容が主記憶装置２から入出力制御装置６へ
のデータ転送であると認識すると、データ転送要求３１
をバスアダプタ装置１６に対して出力する。

【００３１】入出力制御装置６からのデータ転送要求３
１を受け付けたバスアダプタ装置１６は、すでに入出力
制御装置６へ転送するのに必要なデータを主記憶装置２
から先取りしてデータバッファ９に格納しているので、
このデータバッファ９からデータを読みだして、データ
転送３２ａを実行して４バイト（３２ビット）のデータ
を入出力制御装置６に転送する。データバッファ９に
は、一回のデータ転送３２により８バイト（６４ビッ
ト）のデータが格納されるので、入出力制御装置６から
の２回のデータ転送要求３１に対応することができる。

【００３２】入出力制御装置６はバースト転送なので、
バスアダプタ装置１６からのデータ転送３２ａを受ける
と、即、バスアダプタ装置１６に対して、次のデータ転
送要求３１を送信する。

【００３３】上記の実施の形態１においては、デバイス
テーブル１４にデバイスアドレスとそのデバイスアドレ
スに対応する装置がバースト転送するか否かを示すフラ
グを設けるようにしたが、デバイステーブル１４にはバ
ースト転送を行うデバイスアドレスだけを設定しておい
て、デバイステーブル１４に設定されていないデバイス
アドレスの装置は、バースト転送をしないことで判定す
るようにしてもよい。このことは、以下の実施の形態に
おいても同様である。

【００３４】以上のように、この実施の形態１によれ
ば、中央処理装置１から入出力制御装置６への入出力制
御情報の書き込み時に、バスアダプタ装置１６がこの入
出力制御情報を取り込むようにして主記憶装置２へデー
タ転送要求を出すことができるようにしたので、入出力
制御装置６に起動がかかってからバスアダプタ装置１６
が主記憶装置へデータ転送要求を出すまでの時間を短く
することができる。

【００３５】また、入出力制御装置６からのデータ転送
要求３１を受ける前に、バスアダプタ装置１６が主記憶
装置２から転送すべきデータを取り込んで、データバッ
ファ９に格納しておくようにしたので、入出力制御装置
６からのデータ転送要求にたいして即データを送ること
が可能となる。従って、入出力制御装置６に起動がかか
ってからバスアダプタ装置１６が主記憶装置２へデータ
転送要求を出すまでの時間を短くすることができる。

【００３６】また、データバッファ９がバッファフルの
状態になるまで主記憶装置２上の連続したアドレスから
データバッファ９へのデータ転送がすでにおこなわれて
いてバッファリングされているので、バースト転送を行
う場合、データバッファからデータを読み込めば良いの
で、入出力制御装置がデータ転送要求を出力してデータ
転送を受けるまでの時間が短縮される。

【００３７】実施の形態２．図３は本発明によるバスア
ダプタ装置の他の実施の形態の構成を示す図である。実
施の形態１においては、デバイステーブル１４の内容
は、一旦設定すると後で変更できないものであったが、
この実施の形態２では、このデバイステーブル１４の内
容をシステムの起動時に設定できるるようにしたもので
ある。

【００３８】図３において、１ａは中央処理装置、１６
ａはこの実施の形態２におけるバスアダプタ装置で、こ
のバスアダプタ装置１６ａには、入出力制御装置６がバ
ースト転送するか否かの情報を保持するシフトレジスタ
で構成されたデバイステーブル１４ａ、このデバイステ
ーブル１４ａに設定する入出力制御装置６の情報を転送
するためのシフトレジスタ１７、デバイステーブル１４
ａ及びシフトレジスタ１７を制御するためのスキャン制
御回路１８を有している。実施の形態１における図１と
同等のものは、同一の符号を付してその説明を省略す
る。

【００３９】以下、図を参照しながら、この実施の形態
２における動作について説明する。システムが起動され
る時に、中央処理装置１ａが、シフトレジスタ１７に入
出力制御装置６についてのデバイスアドレスとそのデバ
イスアドレスで指定される入出力制御装置６がバースト
転送するか否かの情報を書き込みを行う。中央処理装置
１ａは、シフトレジスタ１７への書き込みが完了する
と、バスアダプタ装置１６ａに対して書き込み完了を報
告する。完了報告を受けたバスアダプタ装置１６ａのス
キャン制御回路１８は、クロック信号及び制御信号を出
力してシフトレジスタ１７にセットされた情報を１ビッ
トずつシフトさせてデバイステーブル１４ａへ転送す
る。この動作を必要な入出力制御装置６の数分繰り返
す。このようにして、シフトレジスタジスタ１７の内容
をデバイステーブル１４ａにシフトすることにより入出
力命令実行時に判定回路１３が参照するデバイステーブ
ル１４ｃを作成することができる。この後の動作につい
ては、実施の形態１における場合と同様なので、その説
明を省略する。

【００４０】なお、上記実施の形態２においては、デバ
イステーブル１４ａへ書き込みデータを転送するための
レジスタをシフトレジスタで構成するようにしたが、中
央処理装置１ａとバスアダプタ装置１６ａとの接続信号
線の数を増加させて通常のレジスタで構成するようにし
てもよい。

【００４１】以上のように、この実施の形態２によれ
ば、システムを起動する時にスキャンパスを利用してデ
バイステーブル１４ａを設定するようにしたので、接続
されている入出力制御装置６がバースト転送するか否か
という情報をシステムの起動時に適切なデバイステーブ
ル１４ａを設定することが可能となり、柔軟なシステム
を構築することができる。

【００４２】実施の形態３．図４は、本発明によるバス
アダプタ装置のさらに他の実施の形態の構成を示す図で
ある。実施の形態２においては、中央処理装置とバスア
ダプタ装置との間に特別の信号線を設けて、デバイステ
ーブルの設定を行ったが、この実施の形態３において
は、中央処理装置とバスアダプタ装置との間に特別の信
号線を設けずにこのデバイステーブルの設定を行うもの
である。

【００４３】図４において、１６ｂはこの実施の形態３
におけるバスアダプタ装置で、このバスアダプタ装置１
６ｂは、入出力制御装置６がバースト転送するか否かの
情報を保持する複数のレジスタで構成されていて、その
各々のレジスタが中央処理装置１から直接アクセスする
ことのできるアドレスを有するデバイステーブル１４
ｂ、このデバイステーブル１４ｂに設定する入出力制御
装置６の情報をこのデバイステーブル１４ｂに転送する
ためのシステムバスとのインタフェース回路１９を有し
ている。実施の形態１における図１と同等のものは、同
一の符号を付してその説明を省略する。

【００４４】以下、図を参照しながら、この実施の形態
３における動作について説明する。中央処理装置１は、
デバイステーブル１４ｂに設定する入出力制御装置６が
バースト転送するか否かという情報を用意して、バスイ
ンタフェース回路１９を介してデバイステーブル１４ｂ
に転送する。以上の動作を必要な回数、入出力制御装置
の数分だけ実行する。このようにして、デバイステーブ
ル１４ｂ所定のデータ、即ち入出力制御装置６がバース
ト転送するか否かという情報が設定される。この後の、
動作については実施の形態１と同様なので、その説明を
省略する。

【００４５】以上のように、この実施の形態３によれ
ば、中央処理装置１とバスアダプタ装置１６ｂとの間に
特別の信号線を設けることなく、デバイステーブル１４
ｂに入出力制御装置６がバースト転送するか否かという
情報を中央処理装置１から設定することが可能になる。
従って、システムの起動時でなくともデバイステーブル
１４ｂの設定が可能となり、システムの構築により柔軟
性を持たせることができる。

【００４６】実施の形態４．図５及び図６は、本発明に
よるバスアダプタ装置のさらに他の実施の形態の構成を
示す図である。図５は、この実施の形態４におけるバス
アダプタ装置の構成を示す図で、図６は、このバスアダ
プタ装置の動作を時系列で説明する図である。この実施
の形態４は、実施の形態１における、入出力バス５のデ
ータを検出する出力動作検出回路１５に替えて、システ
ムバス３上のデータを検出する出力動作検出回路２０を
設けるようにしたものである。

【００４７】図５において、１ｂは中央処理装置、１６
ｃはバスアダプタ装置、２０は入出力制御情報の内容が
主記憶装置２から入出力制御装置６へのデータ転送であ
ることを検出する出力動作検出回路、２１は、中央処理
装置１から主記憶装置２へ入出力制御情報を書き込むこ
とを通知する制御信号線である。

【００４８】また、図６において、３７は、中央処理装
置１がバスアダプタ装置１６ｃに送る中央処理装置１ｂ
から主記憶装置２へ入出力制御情報を書き込むことを通
知する入出力制御情報の書き込み通知、３３は中央処理
装置１ｂから主記憶装置２への入出力制御情報の書き込
み、３８はバスアダプタ装置１６ｃがシステムバス３上
から取り込む入出力制御情報の取り込み、３１ａはバス
アダプタ装置１６ｃが主記憶装置２へ出すデータ転送要
求、３２は主記憶装置２からバスアダプタ装置１６ｃへ
のデータ転送、３４は中央処理装置１ｂからバスアダプ
タ装置１６ｃへの入出力制御装置６への入出力動作の起
動、３４ａはこの入出力動作の起動３４を受けたバスア
ダプタ装置１６ｃから入出力制御装置６への入出力動作
の起動、３５は入出力制御装置６からバスアダプタ装置
１６ｃへの入出力制御情報の転送要求、３６ａはバスア
ダプタ装置１６ｃから入出力制御装置２への入出力制御
情報の転送、３１は、入出力制御装置６がバスアダプタ
装置１６ｃに出すデータ転送要求、３２ａはバスアダプ
タ装置１６ｃから入出力制御装置６へのデータ転送であ
る。

【００４９】以下、図を参照しながら動作について説明
する。中央処理装置１ｂは、主記憶装置２へ入出力制御
情報の書き込みを行なうにあたり、先ず制御信号線２１
を介してバスアダプタ装置１６ｃに対して、主記憶装置
２へ入出力制御情報の書き込み通知３７を実行して出力
動作検出回路２０に通知する。次に、中央処理装置１ｂ
は、主記憶装置２へ入出力制御情報の書き込み３３を実
行する。このとき、バスアダプタ装置１６ｃの出力動作
検出回路２０はシステムバス３上に出力されたデータを
解析して（例えば、特定のビットのＯＮ／ＯＦＦを検出
することにより、あるいは入出力情報の書き込み通知３
７と入出力制御情報の書き込み３３との間を他の命令が
割り込むことができないようにすることにより）、この
データが入出力制御情報であれば、入出力制御情報の取
り込み３８の実行を指示して、データバッファ９に入出
力制御情報を格納させる。あるいは入出力情報の書き込
み通知３７と入出力制御情報の書き込み３３との間を他
の命令が割り込むことができないようにすることによ
り、入出力情報の書き込み通知３７の次の命令は、入出
力制御情報の書き込み３３として、入出力制御情報の取
り込み３８の実行を指示して、データバッファ９に入出
力制御情報を格納させる。これと同時に出力動作検出回
路２０は入出力制御情報の内容を解析して、主記憶装置
２から入出力制御装置６へのデータ転送か否かを検出す
る。主記憶装置２から入出力制御装置６へのデータ転送
であることを検出すると、出力動作検出回路２０は、そ
の入出力制御情報で示されているデータ転送先の入出力
制御装置６のデバイスアドレスを判定回路１３へ出力す
る。判定回路１３では、入力されたデバイスアドレスを
基にデバイステーブル１４をサーチして一致するデバイ
スアドレスがデバイステーブル１４上にあるか否か検索
する。検索の結果、該当するデバイスアドレスが存在し
た場合、そのデバイスアドレスを有する入出力制御装置
６がバースト転送するか否かをデバイステーブル１４上
のフラグデータにより判定する。判定の結果、前記デバ
イスアドレスの入出力制御装置６がバースト転送をする
ものである場合、判定回路１３はデータ転送制御回路１
２にデータ転送の開始をするように通知する。データ転
送制御回路１２はデータ転送メモリリクエスト出力回路
１１に対して、バスアダプタ装置１６から主記憶装置２
へのデータ転送要求３２を出力するように制御する。こ
の後バスアダプタ装置１６ｃは実施の形態１と同様にデ
ータバッファ９がバッファフルの状態になるまでデータ
転送を行なう。

【００５０】中央処理装置１ｂでは、主記憶装置２へ入
出力制御情報の書き込み３３を実行後に入出力制御装置
の起動３４をバスアダプタ装置１６ｃに対して実行す
る。この入出力制御装置の起動３４を受けて、バスアダ
プタ装置１６ｃは、入出力制御装置６に対して、入出力
制御装置の起動３４ａを実行する。

【００５１】入出力制御装置の起動３４ａを受けた入出
力制御装置６は入出力制御情報の読み出しを行うため、
入出力制御情報のデータ転送要求３５を実行する。バス
アダプタ装置１６ｃには、既にデータバッファ９に入出
力制御情報が格納されているので、すぐに入出力制御情
報のデータ転送３６ａを実行する。このデータ転送３６
ａを受けると、入出力制御装置６は、データ転送要求３
１をバスアダプタ装置１６ｃに対して実行する。このデ
ータ転送要求３１に対して、バスアダプタ装置１６ｃ
は、既にデータバッファ９に主記憶装置２から先取りし
て格納しているデータをデータ転送３２ａを実行するこ
とにより入出力制御装置６に転送する。これ以後の動作
は、実施の形態１と同様なので、その説明は省略する。

【００５２】以上のように、この実施の形態４によれ
ば、中央処理装置から主記憶装置への入出力制御情報の
書き込み時に、バスアダプタ装置が入出力制御情報を取
り込んで、入出力制御装置に起動がかかる前に主記憶装
置へデータ転送要求を出すことができるので、出力動作
の処理時間を短縮することが可能となり、システムのス
ループットが向上する。

【００５３】実施の形態５．図７は、この発明によるバ
スアダプタ装置のさらに他の実施の形態の構成を示す図
である。図において、１６ｄはバスアダプタ装置、２２
は中央処理装置１から主記憶装置２へデータを書き込む
ときの主記憶装置２のアドレスを監視して、入出力制御
情報の格納アドレスに該当するアドレスを検出するアド
レス検出回路である。実施の形態４と同等のものは同一
の符号を付して説明を省略する。この実施の形態５は、
実施の形態４において、入出力制御情報の格納される主
記憶装置２上のアドレスが固定の場合に適用するもので
ある。

【００５４】以下、図を参照しながら、この実施の形態
５における動作について説明する。入出力制御情報が固
定された主記憶装置２上のアドレスに格納される場合、
中央処理装置１から主記憶装置２へデータを書き込む時
の主記憶装置２のアドレスをアドレス検出回路２２が常
時監視している。従って、入出力制御情報が格納されて
いるアドレスに該当するアドレスに書き込みが行われた
ことをアドレス検出回路２２が検出すると、中央処理装
置１が主記憶装置２へ入出力制御情報を書き込んでいる
と判断して出力動作検出回路２０へ通知する。これ以降
の動作は実施の形態４と同様なので、その説明を省略す
る。

【００５５】以上のように、この実施の形態５によれ
ば、中央処理装置１とバスアダプタ装置１６ｃとの間に
特定の信号線を設けることなく、実施の形態４と同等の
効果を得ることができる。

【００５６】実施の形態６．図８は、この発明によるバ
スアダプタ装置のさらに他の実施の形態の構成を示す図
である。図８において、１６ｅはバスアダプタ装置、２
３は中央処理装置１から主記憶装置２へのデータ転送の
アドレスを検出するアドレス検出回路、２４は入出力制
御情報を格納する主記憶アドレスが設定されるアドレス
レジスタ、２５は検出回路２３で検出された主記憶アド
レスが入出力制御情報が格納された主記憶アドレスであ
るか否かを判定する比較回路である。なお、実施の形態
５と同等のものは、同一の符号を付してその説明を省略
する。

【００５７】以下、図を参照しながら、この実施の形態
６における動作について説明する。入出力制御情報が固
定された主記憶装置２上のアドレスに格納されない場
合、中央処理装置１が入出力制御情報が格納される主記
憶装置２のアドレスをアドレスレジスタ２４に書き込
む。アドレス検出回路２３はシステムバス３上で行われ
るデータ転送時の主記憶装置２上のアドレスを検出し、
比較回路２５に対して出力する。比較回路２５は検出し
た主記憶装置２上のアドレスとアドレスレジスタ２４に
設定されている主記憶装置２上のアドレスとを比較し
て、入出力制御情報が格納される主記憶装置２上のアド
レスに該当する場合には、出力動作検出回路２０に通知
する。これ以降の動作は実施の形態４と同様なので、そ
の説明を省略する。

【００５８】以上のように、この実施の形態６によれ
ば、入出力制御情報が格納される主記憶装置上のアドレ
スが固定アドレスでない場合にも、自由に検出するアド
レスを設定できるようにしたので、システムの構築が柔
軟になる。

【００５９】実施の形態７．図９は、この発明によるバ
スアダプタ装置のさらに他の実施の形態の構成を示す図
である。図９において、１ｃは中央処理装置、１６ｆは
バスアダプタ装置、２９は中央処理装置１から主記憶装
置２へのデータの書き込み時に、障害が発生したことを
通知する障害通知信号線である。この実施の形態７は、
実施の形態４において、エラー処理を付加するものであ
る。なお、実施の形態４と同等のものは、同一の符号を
付して、その説明を省略する。

【００６０】以下、図を参照しながらこの実施の形態７
における動作について説明する。通常の動作は、実施の
形態４における動作と同様なので省略して、この実施の
形態７に特有の動作についてのみ説明する。

【００６１】中央処理装置１ｃが主記憶装置２へ入出力
制御情報を書き込みを行なう場合、中央処理装置１ｃは
制御信号線２１を介して、入出力制御情報の書き込みを
行なうことをバスアダプタ装置１６ｆに通知する。通知
を受けたバスアダプタ装置１６ｆは、中央処理装置１ｃ
が主記憶装置２へ入出力制御情報を書き込みを行なう時
に、データバッファ９に入出力制御情報を格納すると同
時に出力動作検出回路２０が入出力制御情報の内容を解
析して、主記憶装置２から入出力制御装置６へのデータ
転送か否かを検出する。主記憶装置２から入出力制御装
置６へのデータ転送であれば、出力動作検出回路２０
は、データ転送先の入出力制御装置６のデバイスアドレ
スを判定回路１３へ出力する。判定回路１３は、入力さ
れた前記デバイスアドレスがバースト転送するか否かを
デバイステーブル１４上のフラグデータで判断する。も
し前記デバイスアドレスの入出力制御装置がバースト転
送をするものである場合、判定回路１３はメモリリクエ
スト出力回路１１に対して、主記憶装置２からバスアダ
プタ装置１６ｆへのデータ転送要求を出力するように制
御する。

【００６２】ところで、中央処理装置１ｃが主記憶装置
２に入出力制御情報の書き込みを行うときに、何らかの
エラーが発生すると、バスアダプタ装置１６ｆのデータ
転送制御回路１２に対して、障害通知信号線２９により
中央処理装置１ｃから主記憶装置２への入出力制御情報
の書き込みにおいて、障害が発生したことが通知され
る。データ転送制御回路１２は、この障害通知を受ける
と、メモリリクェスト出力回路１１が主記憶装置２へデ
ータ転送要求を出力しないように制御する。

【００６３】また、障害信号線２９により障害の通知を
受ける前に出力されたデータ転送要求に関しては転送さ
れたデータをバッファリングしないように制御する。

【００６４】以上のように、この実施の形態７によれ
ば、何らかのエラーをバスアダプタ装置が受けると、デ
ータ転送をしないようにするので、誤ったデータが転送
されなくなる。

【００６５】実施の形態８．図１０及び図１１は、本発
明によるバスアダプタ装置のさらに他の実施の形態を説
明する図で、図１０は、バスアダプタ装置の構成を示す
図、図１１は、その動作を時系列に示す図である。図１
０において、１６ｇはバスアダプタ装置、２６は入出力
制御情報の内容が主記憶装置２から入出力制御装置６へ
のデータ転送要求であることを検出する出力動作検出回
路であり、２７は主記憶装置２上のアドレスを基に入出
力制御装置からの要求が入出力制御情報の転送要求であ
ることを検出するアドレス検出回路である。なお、実施
の形態１と同等のものは、同一の符号を付して、その説
明を省略する。

【００６６】また、図１１において、３３は中央処理装
置１から主記憶装置２への入出力制御情報の書き込み、
３４は中央処理装置１からバスアダプタ装置１６ｇへ出
す入出力制御装置６の起動、３４ａは、この入出力制御
装置６の起動３４を受けて、バスアダプタ装置１６ｇが
入出力制御装置６へ出す入出力動作の起動、３５は入出
力制御装置６からバスアダプタ装置１６ｇへの入出力制
御情報の転送要求、３５ａはバスアダプタ装置１６ｇか
ら主記憶装置２への入出力制御情報の転送要求、３６は
主記憶装置２からバスアダプタ装置１６ｇへの入出力制
御情報の転送、３６ａはバスアダプタ装置１６ｇから入
出力制御装置２への入出力制御情報の転送、３１は、入
出力制御装置６がバスアダプタ装置１６ｇに出すデータ
転送要求、３１ａはバスアダプタ装置１６ｇが主記憶装
置２へ出すデータ転送要求、３２は主記憶装置２からバ
スアダプタ装置１６ｇへのデータ転送、３２ａはバスア
ダプタ装置１６ｇから入出力装置６へのデータ転送であ
る。

【００６７】以下、図を参照しながら、この実施の形態
８における動作について説明する。中央処理装置１は主
記憶装置２へ入出力制御情報の書き込み３３を行なった
後、入出力制御装置６に対する入出力の起動３４をバス
アダプタ装置１６ｇに送る。この入出力の起動３４を受
けたバスアダプタ装置１６ｇは、入出力制御装置６に対
して入出力の起動３４ａとして送信する。入出力制御装
置６では、主記憶装置２から入出力制御情報を取り込む
ために、入出力制御情報の転送要求３５をバスアダプタ
装置１６ｇに送る。バスアダプタ装置１６ｇは、この要
求を受けて、送られてきた入出力制御情報を読み取るた
めの主記憶装置２上のアドレスをアドレスバッファ８に
格納して、主記憶装置２に対して入出力制御情報の転送
要求３５ａを送る。また、アドレスをアドレス検出回路
２７は、このアドレスが入出力制御情報が格納されてい
るアドレスであるか否かを検出して、入出力制御情報が
格納されているアドレスである場合、出力動作検出回路
２６へ入出力制御情報の読み出しであることを通知す
る。

【００６８】入出力制御情報の転送要求３５ａを受け
た、主記憶装置２は、入出力制御情報の転送３６を実行
してバスアダプタ装置１６ｇに入出力制御情報を送る。
バスアダプタ装置１６ｇは、受け取った入出力制御情報
を入出力制御装置６に転送するため入出力制御情報の転
送３６ａを実行する。これにより、入出力制御装置６に
起動がかかる。また、バスアダプタ装置１６ｇの検出回
路２６は、主記憶装置２から転送された入出力制御情報
の内容を解析して、主記憶装置２から入出力制御装置６
へのデータ転送である場合、データ転送先のデバイスア
ドレスを判定回路回路１３に送る。判定回路１３は、検
出回路２６から入力されたデバイスアドレスを基にデバ
イステーブル１４をサーチして一致するデバイスアドレ
スがテーブル１４上にあるか否か検索する。該当するデ
バイスアドレスが存在するときには、そのデバイスアド
レスを持つ入出力制御装置６がバースト転送するか否か
をデバイステーブル１４上のフラグデータにより判定す
る。判定の結果、前記デバイスアドレスの入出力制御装
置６がバースト転送をするものである場合、判定回路１
３はデータ転送制御回路１２にデータ転送の開始をする
ように通知する。データ転送制御回路１２はデータ転送
メモリリクエスト出力回路１１に対して、バスアダプタ
装置１６ｇから主記憶装置２へのデータ転送要求を出力
するように制御する。この後、バスアダプタ装置１６ｇ
は実施の形態１における場合と同様にデータバッファ９
がバッファフルになるまで主記憶装置２との間でデータ
転送を行なう。

【００６９】一方、入出力制御装置６は、入出力制御情
報の転送３６ａを受けるとデータ転送要求３１を出す。
この時データ転送３２はすでに完了しているのでバスア
ダプタ装置６はデータ転送３２ａを行う。

【００７０】以上のようにこの実施の形態８によれば、
主記憶装置から入出力制御装置への入出力制御情報の転
送時に、バスアダプタ装置が主記憶へデータ転送要求を
出すことができるようにしたので、入出力制御装置に起
動がかかってからバスアダプタ装置が主記憶へデータ転
送要求を出すまでの時間を短くすることができる。

【００７１】なお、上記各実施の形態を種々組み合わせ
て実施することが可能なことはいうまでもない。

【００７２】

【発明の効果】以上のように、本発明によるバスアダプ
タ装置においては、入出力制御装置がバースト転送を行
うか否かを示すフラグを入出力制御装置のアドレスと対
応させて格納したテーブルと、主記憶制御装置から入出
力制御装置に転送するデータを格納するデータ記憶手段
と、中央処理装置から入出力制御装置に発行した入出力
制御情報を解析して、この入出力制御情報で示される入
出力動作が出力動作であることを検出する出力動作検出
手段と、この出力動作検出手段が検出した出力動作を行
う入出力制御装置のアドレスを基に前記テーブルを検索
して入出力制御装置がバースト転送を行うか否かを判定
する判定手段と、を設けるようにして、入出力制御装置
がバスアダプタ装置へデータ転送要求を出す前にバスア
ダプタ装置が主記憶装置に対してデータ転送要求を出す
ことができるのようにしたので、入出力制御装置に起動
がかかってからバスアダプタ装置がデータ転送要求をだ
すまでの時間を短くすることができる。また、入出力制
御装置からデータ転送要求を受ける前にデータ記憶手段
に前記入出力制御装置に転送するデータを先取りして格
納しておくことが可能となり、システムのスループット
が向上する。

【００７３】また、入出力制御装置がバースト転送を行
うか否かを示すフラグを入出力制御装置のアドレスと対
応させて格納したテーブルと、主記憶制御装置から入出
力制御装置に転送するデータを格納するデータ記憶手段
と、入出力制御装置が入出力制御情報を取り込むために
要求してきた主記憶装置上のアドレスを検出して保持し
ている、入出力制御情報の格納アドレスと一致するか否
かを比較するアドレス検出手段と、このアドレス検出手
段からの一致の通知を受け、主記憶装置からの読み込ん
だ入出力制御情報を解析して、この入出力制御情報で示
される入出力動作が出力動作であることを検出する出力
動作検出手段と、この出力動作検出手段が検出した出力
動作を行う入出力制御装置のアドレスを基に前記テーブ
ルを検索して入出力制御装置がバースト転送を行うか否
かを判定する判定手段と、を設けるようにしたので、同
等の効果を奏する。

【００７４】また、前記テーブルには、バースト転送を
行う入出力制御装置のアドレスのみを格納するようにし
たので、前記テーブルの容量を少なくすることができる
と共に、入出力制御装置がバースト転送をするか否かの
判定時間を短縮することができる。

【００７５】また、前記出力動作検出手段が前記入出力
バス上のデータを基に解析するように構成したので、前
記入出力バス上の特定のビットをモニタすることでバス
上のデータが入出力制御情報であることを認識すること
ができる。

【００７６】また、前記出力動作検出手段が前記システ
ムバス上のデータを基に解析するように構成したので、
より一層早いタイミングでバス上のデータが入出力制御
情報であることを認識することができる。

【００７７】また、中央処理装置に前記テーブルに格納
するデータを設定するシフトレジスタを設け、前記テー
ブルをシフトレジスタで構成し、システム起動時に前記
テーブルに、前記シフトレジスタを用いてデータを設定
するようにしたので、システムの構成を柔軟にすること
ができる。

【００７８】また、前記テーブルを複数のレジスタで構
成し、このレジスタと前記中央処理装置とのインタフェ
ースをとるインタフェース回路を設け、前記中央処理装
置から前記テーブルにデータを設定するようにしたの
で、いつでもテーブルの変更を行うことが可能となり、
より柔軟なシステム構成ができる。

【００７９】また、入出力制御情報が格納される主記憶
装置上のアドレスを保持して、システムバス上のデータ
をモニタして、アドレスに対する格納動作を検出して入
出力制御情報が主記憶装置に格納されるタイミングを検
出するようにしたので、主記憶装置上の固定のアドレス
に入出力制御情報が格納される時に有効である。

【００８０】また、入出力制御情報が格納される主記憶
装置上のアドレスを設定するアドレスレジスタと、シス
テムバス上のアドレスデータをモニタするアドレス検出
手段と、アドレスレジスタとアドレス検出手段の検出ア
ドレスとを比較して入出力制御情報が主記憶装置に格納
されるタイミングを検出するようにしたので、入出力制
御情報が格納される主記憶装置上のアドレスが固定でな
くとも有効である。

【００８１】また、中央処理装置から主記憶装置への入
出力制御情報の格納動作に障害が発生したことを認識す
る認識手段を設け、前記認識手段が前記障害の発生を認
識すると、開始された前記主記憶装置からのデータ転送
を中止するようにしたので、誤ったデータを入出力装置
に転送することがなくなる。

【図面の簡単な説明】

【図１】 本発明によるバスアダプタ装置の実施の形態
１の構成を示す図である。

【図２】 実施の形態１における動作を時系列に示す図
である。

【図３】 本発明によるバスアダプタ装置の実施の形態
２の構成を示す図である。

【図４】 本発明によるバスアダプタ装置の実施の形態
３の構成を示す図である。

【図５】 本発明によるバスアダプタ装置の実施の形態
４の構成を示す図である。

【図６】 実施の形態１における動作を時系列に示す図
である。

【図７】 本発明によるバスアダプタ装置の実施の形態
５の構成を示す図である。

【図８】 本発明によるバスアダプタ装置の実施の形態
６の構成を示す図である。

【図９】 本発明によるバスアダプタ装置の実施の形態
７の構成を示す図である。

【図１０】 本発明によるバスアダプタ装置の実施の形
態８の構成を示す図である。

【図１１】 実施の形態８における動作を時系列に示す
図である。

【図１２】 従来の計算機システムの構成を示す図であ
る。

【図１３】 従来のバスアダプタ装置の構成を示す図で
ある。

【図１４】 従来例におけるバスアダプタ装置の動作の
一例を時系列に説明する図である。

【図１５】 従来例におけるバスアダプタ装置の動作の
他の例を時系列に説明する図である。

【符号の説明】

１、１ａ、１ｂ、１ｃ 中央処理装置、２ 主記憶装
置、３ システムバス、１６、１６ａ，１６ｂ、１６
ｃ、１６ｄ、１６ｅ、１６ｆ、１６ｇ バスアダプタ装
置、５ 入出力バス、６ 入出力制御装置、８ アドレ
スバッファ、９ データバッファ、１１ メモリリクエ
スト出力回路、１２ データ転送制御回路、１３ 判定
回路、１４、１４ａ、１４ｂ デバイステーブル、１５
出力動作検出回路、１７ シフトレジスタ、１８ ス
キャン制御回路、１９ バスインタフェース回路、２０
出力動作検出回路、２１ 制御信号線、２２、２３
アドレス検出回路、２４ アドレスレジスタ、２５ 比
較回路、２６ 出力動作検出回路、２７ アドレス検出
回路、２８ 比較回路、２９ 障害通知信号線。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三部 健 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 舩倉 英俊 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 一方がシステムバスを介して中央処理装
   置と主記憶制御装置に接続され、他方が入出力バスを介
   して入出力制御装置に接続されるバスアダプタ装置にお
   いて、 前記入出力制御装置がバースト転送を行うか否かを示す
   フラグを前記入出力制御装置のデバイスアドレスと対応
   させて格納したテーブルと、 前記主記憶制御装置から前記入出力制御装置に転送する
   データを格納するデータ記憶手段と、 前記中央処理装置から前記入出力制御装置に発行した入
   出力制御情報を解析して、前記入出力制御情報で示され
   る入出力動作が出力動作であることを検出する出力動作
   検出手段と、 この出力動作検出手段が検出した出力動作を行う前記入
   出力制御装置のアドレスを基に前記テーブルを検索して
   前記入出力制御装置がバースト転送を行うか否かを判定
   する判定手段と、を備え、 前記入出力制御装置からデータ転送要求を受ける前に前
   記データ記憶手段に前記入出力制御装置に転送するデー
   タを先取りして格納しておくことを特徴とするバスアダ
   プタ装置。
2. 【請求項２】 一方がシステムバスを介して中央処理装
   置と主記憶制御装置に接続され、他方が入出力バスを介
   して入出力制御装置に接続されるバスアダプタ装置にお
   いて、 前記入出力制御装置がバースト転送を行うか否かを示す
   フラグと主記憶装置上にある入出力制御情報の格納アド
   レスを前記入出力制御装置のデバイスアドレスと対応さ
   せて格納したテーブルと、 前記主記憶制御装置から前記入出力制御装置に転送する
   データを格納するデータ記憶手段と、 前記入出力制御装置が入出力制御情報を取り込むために
   要求してきた前記主記憶装置上のアドレスを検出して保
   持している、入出力制御情報の格納アドレスと一致する
   か否かを比較するアドレス検出手段と、 このアドレス検出手段からの一致の通知を受け、前記主
   記憶装置からの読み込んだ入出力制御情報を解析して、
   前記入出力制御情報で示される入出力動作が出力動作で
   あることを検出する出力動作検出手段と、 この出力動作検出手段が検出した出力動作を行う前記入
   出力制御装置のアドレスを基に前記テーブルを検索して
   前記入出力制御装置がバースト転送を行うか否かを判定
   する判定手段と、を備え、 前記入出力制御装置からデータ転送要求を受ける前に前
   記データ記憶手段に前記入出力制御装置に転送するデー
   タを先取りして格納しておくことを特徴とするバスアダ
   プタ装置。
3. 【請求項３】 前記テーブルには、バースト転送を行う
   入出力制御装置のアドレスのみを格納したことを特徴と
   する請求項１または請求項２に記載のバスアダプタ装
   置。
4. 【請求項４】 前記出力動作検出手段が前記入出力バス
   上のデータを基に解析するように構成したことを特徴と
   する請求項１または請求項２に記載のバスアダプタ装
   置。
5. 【請求項５】 前記出力動作検出手段が前記システムバ
   ス上のデータを基に解析するように構成したことを特徴
   とする請求項１または請求項３または請求項４に記載の
   バスアダプタ装置。
6. 【請求項６】 前記中央処理装置に前記テーブルに格納
   するデータを設定するシフトレジスタを設け、前記テー
   ブルをシフトレジスタで構成し、システム起動時に前記
   テーブルに、前記シフトレジスタを用いてデータを設定
   することを特徴とする請求項１乃至請求項５のいずれか
   に記載のバスアダプタ装置。
7. 【請求項７】 前記テーブルを複数のレジスタで構成
   し、このレジスタと前記中央処理装置とのインタフェー
   スをとるインタフェース回路を設け、前記中央処理装置
   から前記テーブルにデータを設定することを特徴とする
   請求項１乃至請求項５のいずれかに記載のバスアダプタ
   装置。
8. 【請求項８】 前記入出力制御情報が格納される前記主
   記憶装置上のアドレスを保持して、前記システムバス上
   のデータをモニタして、前記アドレスに対する格納動作
   を検出して、前記出力動作検出手段に通知するアドレス
   レジスタを設けたことを特徴とする請求項５に記載のバ
   スアダプタ装置。
9. 【請求項９】 前記入出力制御情報が格納される前記主
   記憶装置上のアドレスを設定するアドレスレジスタと、
   前記システムバス上のアドレスデータをモニタするアド
   レス検出手段と、前記アドレスレジスタと前記アドレス
   検出手段の検出アドレスとを比較して、一致したことを
   前記出力動作検出手段に通知する比較手段と、を設けた
   ことを特徴とする請求項５に記載のバスアダプタ装置。
10. 【請求項１０】 前記中央処理装置から前記主記憶装置
    への入出力制御情報の格納動作に障害が発生したことを
    認識する認識手段を設け、前記認識手段が前記障害の発
    生を認識すると、開始された前記主記憶装置からのデー
    タ転送を中止することを特徴とする請求項１乃至請求項
    ９のいずれかに記載のバスアダプタ装置。