JPH09180471A - 多値記憶式不揮発性半導体メモリ装置とそのデータ読出、プログラム及び検証方法 - Google Patents
多値記憶式不揮発性半導体メモリ装置とそのデータ読出、プログラム及び検証方法Info
- Publication number
- JPH09180471A JPH09180471A JP32864996A JP32864996A JPH09180471A JP H09180471 A JPH09180471 A JP H09180471A JP 32864996 A JP32864996 A JP 32864996A JP 32864996 A JP32864996 A JP 32864996A JP H09180471 A JPH09180471 A JP H09180471A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- program
- verification
- programming
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
- G11C11/5635—Erasing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5634—Reference cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
体メモリ装置の回路構成を提供する。 【解決手段】 多値記憶式のフローティングゲート形の
メモリセル107を多数有する不揮発性半導体メモリ装
置において、ビットラインごとにそれぞれ設けられて対
応するメモリセルの読出、プログラム及び検証を遂行す
る回路部100と、複数のビットラインにおけるメモリ
セルのコントロールゲートへプログラムコントロール論
理回路109の制御に応じて複数の基準電圧を供給する
1つの基準電圧ドライバ部118と、を備える。単位セ
ルリード、プログラム、プログラム検証のための回路部
100のみが各セル別に独立的に必要とされるだけであ
り、セルのコントロールゲートにリード電圧やプログラ
ム電圧を提供する多値基準電圧ドライバ部118は1つ
を共通に使用可能である。
Description
プログラム可能な不揮発性半導体メモリに関し、特に、
1つのセルで多値情報を記憶する多値記憶式不揮発性半
導体メモリ装置におけるプログラム、プログラム検証、
リード(読出)に関する。
能な不揮発性半導体メモリ装置(EEPROM)のメモ
リセルは、フローティングゲート形のMOSトランジス
タにより構成され、そのしきい値をコントロールするこ
とによりデータが記憶される。このようなセルトランジ
スタのしきい値電圧は、コントロールゲートとチャネル
との間に適切な電圧を印加してフローティングゲートの
電子注入/放出を行うことで決定される。一般に、フロ
ーティングゲートへの電子注入をプログラムと称し、電
子放出を消去と称する。
トロールゲートに一定電圧を印加したときにチャネルを
通じて流れる電流量を感知することにより行われる。1
つのセルに1ビットを記憶する従来のEEPROMで
は、1基準電流が設定され、リード時のセル電流がその
基準電流より大きいと1又は0と認識され、小さいとそ
の逆が認識されるようになっている。
る多値記憶式では、フローティングゲートの電荷量を細
分化することで多値認識を行う。即ち、セルのコントロ
ールゲートの電圧とセルのしきい値電圧との差が大きい
ほどセル電流は増加するので、これを利用してフローテ
ィングゲートの電荷量差に応じるセル電流の変化を感知
することでリードを行う。従って、1ビット記憶のとき
にはセル状態が2つに区分されるので1基準電流を用い
ていたが、2ビット記憶のためには、セル状態が4つに
区分されるので3基準電流が必要となり、1つのセルで
nビット記憶を実施するためには、セル状態が2nに区
分されることになるので、2n−1の基準電流が必要で
ある。
装置のセンスアンプ、プログラム、検証のための回路を
示している。
クトトランジスタ213を介してフローティングゲート
形のセルトランジスタ214が接続され、これによる電
流を多値センスアンプ200が感知する。この多値セン
スアンプ200は、基準ライン212に両ゲートが接続
され、基準ライン212とビットラインとでカレントミ
ラーを構成するPMOSFETの負荷トランジスタ20
1,202と、ゲートにそれぞれクロック信号CLK
1,CLK2,CLK3を受けて制御され、ビットライ
ンの状態を伝達するNMOSFETの伝達トランジスタ
203〜205と、これら伝達トランジスタ203〜2
05を介し伝達されたデータをラッチする対向並列接続
のラッチインバータ206〜211と、から構成され
る。
0が接続されてその基準電流が複数段階で調整される。
即ち多値基準セル部300は、基準ライン212に接続
されてゲートに入力されるクロック信号CLK1,CL
K2,CLK3に従いオンするNMOSFETの伝達ト
ランジスタ218〜220と、いずれかオンした伝達ト
ランジスタ218〜220により基準ライン212へ選
択的に接続される第1基準セル221、第2基準セル2
22、第3基準セル223と、から構成される。
プログラム進行可否のデータをビット形態に変更するた
めのビットデコーダ217が接続され、そして、ビット
デコーダ217の出力を入力して多値基準セル部300
へビット形態のデータを伝送するためのビットエンコー
ダ224が設けられている。このビットエンコーダ22
4の出力は多値基準セル部300内の基準セル221,
222,223をターンオンさせる役割をもち、クロッ
ク信号CLK1,CLK2,CLK3のいずれかがエネ
ーブルされることで、基準セル中の1つによる基準電流
がノード212へ提供される。また、多値センスアンプ
200の出力端子には更にNORゲート216が接続さ
れ、このNORゲート216の出力に基づいてプログラ
ム動作を進行するか中断するかを調節するためのプログ
ラム禁止回路215が設けられている。
電流は、セルに記憶可能な値を識別するセル電流の境界
値に該当する。例えば、第1状態のセルのしきい値電圧
が最も低く、第4状態のセルのしきい値電圧が最も高い
とすると、第1基準セル221による基準電流は、第1
状態のセル電流よりも小さく且つ第2状態のセル電流よ
りは大きいものとされる。
ットデコーダ217を経てラッチ206〜211へ入れ
られ、そしてクロック信号CLK1,CLK2,CLK
3の1つが選択される。選択されたセルのフローティン
グゲートに電子を注入するプログラムは、プログラムパ
ルス(プログラム電圧)を印加して検証する動作をセル
が所望のしきい値電圧に至るまで繰り返しながら行われ
る。その結果、検証セル電流が基準電流より小さくなる
と、選択されたパスのラッチデータは“ロウ”に変わ
り、最終的にSAO1,SAO2,SAO3が全て“ロ
ウ”状態になることでNORゲート216の出力が“ハ
イ”になってプログラム禁止回路215を動作させ、追
加プログラムが中断されることになる。
ード及びプログラムするときは、上記のような回路が各
ビットラインごとに必要であり、使用されるトランジス
タの量は大幅に増加することになる。つまり、フローテ
ィングゲートへ電子を注入するプログラム速度を向上さ
せるためには並行プログラム単位を増加させなければな
らないが、例えばフラッシュEEPROMの新しい応用
分野である固体状態ディスク(solid statedisk)では2
56バイトや512バイトを一単位とするページプログ
ラムが使用されており、512バイトページプログラミ
ングになると、計4096個のセルを同時にプログラム
しなればならない結果となり、図1のような従来技術で
はかなりの数のトランジスタが必要となる。メモリの集
積度が高くなるにつれてビットラインピッチは急激に減
少するので、上記従来技術によるリード及びプログラム
回路をビットラインごとに形成するレイアウトは非常に
難しいという解決課題がある。
れる多値記憶式不揮発性半導体メモリ装置の回路構成を
提供可能にすることにある。
は、多値記憶式のフローティングゲート形のメモリセル
を多数有する不揮発性半導体メモリ装置において、ビッ
トラインごとにそれぞれ設けられて対応するメモリセル
の読出、プログラム及び検証を遂行する回路部と、複数
のビットラインにおけるメモリセルのコントロールゲー
トへプログラムコントロール論理回路の制御に応じて複
数の基準電圧を供給する1つの基準電圧ドライバ部と、
を備えることを特徴とする。
部は、基準電圧ドライバ部から基準電圧を受けたメモリ
セルに従うビットライン電流によるリードデータを感知
するセンスアンプと、このセンスアンプのリードデータ
をデコードしてビット出力するビットデコーダと、この
ビットデコーダに従いビットラインへプログラム禁止電
圧を提供するプログラム禁止回路と、を備えてなるもの
とすることができる。具体的には読出、プログラム及び
検証を遂行する回路部は、ビットライン電圧に従いオン
オフする第1の感知トランジスタと、この第1の感知ト
ランジスタに接続された第1のデコーダラッチと、この
第1のデコーダラッチとビットラインとの間に設けら
れ、プログラム信号に従いオンオフする第1のプログラ
ムトランジスタと、前記第1の感知トランジスタに対し
直列に設けられ、リード信号に従いオンオフするリード
トランジスタと、前記第1の感知トランジスタに対し直
列に設けられ、検証信号に従いオンオフする第1の検証
トランジスタと、ビットライン電圧に従いオンオフする
第2の感知トランジスタと、この第2の感知トランジス
タに接続された第2のデコーダラッチと、この第2のデ
コーダラッチとビットラインとの間に設けられ、プログ
ラム信号に従いオンオフする第2のプログラムトランジ
スタと、前記第2の感知トランジスタに直列接続され、
検証信号に従いオンオフする第2の検証トランジスタ
と、前記第1の感知トランジスタとリードトランジスタ
との間に設けられ、前記第2のデコーダラッチに従いオ
ンオフするリード制御トランジスタと、前記第1の感知
トランジスタと第1の検証トランジスタとの間に設けら
れ、前記第2のデコーダラッチに従い前記リード制御ト
ランジスタとは相補的にオンオフする検証制御トランジ
スタと、から構成されるものとする。また、基準電圧ド
ライバ部は、ワードライン単位で基準電圧を供給するよ
うにするとよい。
としたメモリセルのしきい値電圧を制御する多値記憶式
不揮発性半導体メモリ装置のプログラム及び検証方法に
おいて、ワードライン単位で、しきい値電圧を低くする
メモリセルから高くするメモリセルへ順次にプログラム
及び検証を行うことを特徴とするプログラム及び検証方
法が提供される。
リセルのしきい値電圧を制御する多値記憶式不揮発性半
導体メモリ装置のデータ読出方法において、ワードライ
ン単位でメモリセルのコントロールゲートへ複数の基準
電圧を選択的に印加し、これに応じる各ビットラインの
電圧をそれぞれ感知することを特徴とするデータ読出方
法が提供される。
付図面を参照して詳細に説明する。
装置のセンスアンプとプログラム及び検証のための回路
を示している。即ち、セルアレイ中の選択セル107の
コントロールゲートに数種の基準電圧を印加するための
基準電圧ドライバ部118と、この基準電圧ドライバ部
118をプログラム時に制御するためのプログラムコン
トロール論理回路109と、選択セル107のリード、
プログラム、プログラム検証のための回路部100と、
が示されている。単位セルリード、プログラム、プログ
ラム検証のための回路部100は、セルのリード及びプ
ログラム検証を行うセンスアンプ102と、このセンス
アンプ102のリードデータからビット(BIT)1、
ビット2を出力するためのビットデコーダ105と、検
証結果に応答するプログラム禁止回路106と、を備え
ている。
るためには、従来技術では、プログラム対象のセルごと
に図1の全ての回路が必要であった。これに対して本発
明によれば、単位セルリード、プログラム、プログラム
検証のための回路部100のみが各セル別に独立的に必
要とされるだけであり、セルのコントロールゲートにリ
ード電圧やプログラム電圧を提供する多値基準電圧ドラ
イバ部118は1つを共通に使用可能である。尚、この
多値基準電圧ドライバ部118は、従来回路を応用して
構成すればよい。また、説明の便宜上、4つ値を記憶す
る場合を例にあげているが、これに限定されるものでは
ないのは勿論である。
ロール回路は大きく減少することになるが、これに従
い、従来技術では各セルにそれぞれ独立的にプログラム
を行って各セル別にプログラム状態に該当する基準電流
とセル電流とを比較してプログラム検証を遂行していた
のに対し、本発明では、各セルについて順次にしきい値
電圧の低い領域から高い領域へプログラム及び検証を行
うようにする。従って、従来技術の場合、プログラム途
中の特定検証時点でセルごとにプログラム検証用の基準
電流が異なるのに対し、本発明の場合、同じワードライ
ン基準電圧(ページ単位)で検証が行われる。また、従
来技術においてセルのコントロールゲートの検証電圧が
プログラム状態にかかわらず一定であるのに対し、本発
明においては、セルのプログラム値ごとに1ずつの対応
した検証電圧を提供する。
動作手順を示したフローチャートである。図示のよう
に、プログラムデータを各セル別にエンコーディングし
てデータラッチ(ページバッファ)にロードするステッ
プ301と、データロード完了で第1状態のプログラム
を始めるステップ302と、フローティングゲートに電
子を注入するための高電圧をコントロールゲートに一定
時間印加するステップ303と、第1状態に該当する第
1基準電圧で検証するステップ304と、セルのしきい
値電圧が第1基準電圧より高くなりオフセル状態になる
ことを、該当するラッチのデータが反転するセンスアン
プで感知することにより、第1状態にプログラムされる
べき全てのセルがプログラムされたことが検証されるま
でプログラム及び検証動作を繰り返すステップ306,
307,308,309と、第1状態のプログラム完了
で第2状態のプログラムを始めるステップ310と、フ
ローティングゲートに電子を注入するための高電圧をコ
ントロールゲートに一定時間印加するステップ311
と、第2状態に該当する第2基準電圧で検証するステッ
プ312と、第1状態のときと同じようにして第2状態
にプログラムされるべき全てのセルのプログラム及び検
証が完了するまで繰り返すステップ313,314,3
15,316,317と、同様にして第N状態のプログ
ラム及び検証まで行うステップ318,319,32
0,321,322,323,324,326と、プロ
グラム及び検証動作の終了でプログラムを終えるステッ
プ325と、を実施する。
数には一定の制限があり、その制限回数繰り返してもプ
ログラムが終わらないときには、次の状態のプログラム
に進入する。次の状態にプログラムされるべきセルまで
すべてのプログラムが終わることになると、プログラム
が中断され、すべての状態プログラムにおいてフェイル
フラグがセットされないときのみパス状態と判定され
る。
ルリード、プログラム検証の回路部100に該当する詳
細回路である。ブロック400はNAND型フラッシュ
セルの構造、即ち、NAND構造のメモリセルストリン
グに接続されたビットラインに対してそれぞれ提供され
ており、プログラム動作時ごとに、ビットラインが0V
であればプログラムされ、プログラム禁止はビットライ
ンをVccにバイアスしてなされる。プログラム区間で
はトランジスタ402,410(図2中の104に相
当)の中のいずれか1つがターンオン状態となり、これ
により、該当プログラムに応じてSAO1又はSAO2
のデータがビットラインへ伝達される(図2中の103
=418、107=419)。ビット1はビットデコー
ダ出力であって“ロウ”ビットに該当し、ビット2は
“ハイ”ビットに該当する。プログラム動作は、しきい
値電圧が低い状態から高い状態へ順次に遂行される。プ
ログラム動作時は、プログラム信号PGM1とPGM2
の中の1つが論理“ハイ”になり、プログラム禁止をビ
ットデコーダラッチ404,405,411,412か
ら選択的に行わせるようにする。最初のプログラム及び
プログラム検証はビット1についてのみ行われる。
ログラム電圧)を印加した後、ビットラインに基準電流
を流して一定時間経過後にノード417が“ハイ”状態
になると、ビット1のクロック検証信号VFY1をエネ
ーブルさせたときに、ノード403がトランジスタ40
6,413,414のパスで放電されてSAO1が“ハ
イ”にフリップされる。その後のプログラム区間におい
て、トランジスタ413のゲートがSAO2のフィード
バックを受けているため、SAO2が“ロウ”にローデ
ィングされているラッチはフリップされない。即ち、初
期にSAO1とSAO2が両方とも“0”にロードされ
た場合、SAO1が続けてフェイルするようになるの
で、プログラム検証動作は、SAO2が論理“ロウ”で
あるデコーダを除いたSAO1がすべて論理“ハイ”に
なったか否かを確認して行われる。第1状態のプログラ
ムが終わってから第2状態のプログラムが始められる。
第2状態のプログラム動作ではビット2デコーダにより
プログラム及び検証動作が遂行され、この動作は第1状
態のプログラムと同様である。第3状態のプログラムは
SAO1とSAO2がすべて“0”にロードされて第1
状態のプログラムのときに検証されなかったビット1に
対して行われる。SAO2が第2状態のプログラム時に
“ハイ”になったので、VFY1で検証が可能になる。
め印加されるクロックの状態を示す表である。即ち、単
位セルリード、プログラム検証回路400のクロック及
びVcgの状態を示す表である。図6は、セル状態に応
じてリード、プログラム、及び検証のために印加される
基準電圧とセルのしきい値電圧を示す。
証時、Vcgは図6のようにリードのときより若干高く
印加する。その理由は、センシングマージンの確保とフ
ローティングゲート内のチャージロスに対する補償であ
る。
ために印加されるクロックの動作タイミングを示し、図
8は、図2及び図4の各セル状態のプログラム、検証が
順次に進行するに従うビットデコーダ105のラッチ出
力を示す。
ドライバ部を共通使用可能であるので、簡素化した多値
記憶式不揮発性半導体メモリ装置を実現できる。尚、プ
ログラムを順次に進行することにより、基準セル別に独
立的に遂行する場合に比べてプログラム時間を多く要す
ることになると考えられるが、F−Nトンネリング方式
でプログラムする場合、プログラム時間はしきい値電圧
Vtが最も高いセルをプログラムするときに消費される
ので、順次的プログラムであるとしても、低いしきい値
電圧から高いしきい値電圧に進行するのであれば実際の
プログラム時間には差がない。これとは異なり、プログ
ラムがしきい値電圧を低くするものである場合、即ち、
消去動作時にVcgに高電圧を印加して電子を注入し、
プログラム動作時に電子を放出する場合には、検証電圧
は高い方から低い方へ減少させる順に進行すればよい。
リ装置のセンスアンプ、プログラム及び検証のための回
路を示した回路図。
装置のセンスアンプ、プログラム及び検証のための回路
を示した回路図。
ャート。
図。
れるクロックの状態を示した表。
のために印加される基準電圧とセルのしきい値電圧を示
したグラフ。
れるクロックの動作タイミングを示す電圧波形図。
グラム、検証が順次に進行するに従うビットデコーダ1
05のラッチ出力を示した説明図。
Claims (6)
- 【請求項1】 多値記憶式のフローティングゲート形の
メモリセルを多数有する不揮発性半導体メモリ装置にお
いて、 ビットラインごとにそれぞれ設けられて対応するメモリ
セルの読出、プログラム及び検証を遂行する回路部と、
複数のビットラインにおけるメモリセルのコントロール
ゲートへプログラムコントロール論理回路の制御に応じ
て複数の基準電圧を供給する1つの基準電圧ドライバ部
と、を備えることを特徴とする不揮発性半導体メモリ装
置。 - 【請求項2】 読出、プログラム及び検証を遂行する回
路部は、基準電圧ドライバ部から基準電圧を受けたメモ
リセルに従うビットライン電流によるリードデータを感
知するセンスアンプと、このセンスアンプのリードデー
タをデコードしてビット出力するビットデコーダと、こ
のビットデコーダに従いビットラインへプログラム禁止
電圧を提供するプログラム禁止回路と、を備えてなる請
求項1記載の不揮発性半導体メモリ装置。 - 【請求項3】 読出、プログラム及び検証を遂行する回
路部は、ビットライン電圧に従いオンオフする第1の感
知トランジスタと、この第1の感知トランジスタに接続
された第1のデコーダラッチと、この第1のデコーダラ
ッチとビットラインとの間に設けられ、プログラム信号
に従いオンオフする第1のプログラムトランジスタと、
前記第1の感知トランジスタに対し直列に設けられ、リ
ード信号に従いオンオフするリードトランジスタと、前
記第1の感知トランジスタに対し直列に設けられ、検証
信号に従いオンオフする第1の検証トランジスタと、ビ
ットライン電圧に従いオンオフする第2の感知トランジ
スタと、この第2の感知トランジスタに接続された第2
のデコーダラッチと、この第2のデコーダラッチとビッ
トラインとの間に設けられ、プログラム信号に従いオン
オフする第2のプログラムトランジスタと、前記第2の
感知トランジスタに直列接続され、検証信号に従いオン
オフする第2の検証トランジスタと、前記第1の感知ト
ランジスタとリードトランジスタとの間に設けられ、前
記第2のデコーダラッチに従いオンオフするリード制御
トランジスタと、前記第1の感知トランジスタと第1の
検証トランジスタとの間に設けられ、前記第2のデコー
ダラッチに従い前記リード制御トランジスタとは相補的
にオンオフする検証制御トランジスタと、から構成され
る請求項2記載の不揮発性半導体メモリ装置。 - 【請求項4】 基準電圧ドライバ部は、ワードライン単
位で基準電圧を供給する請求項1〜3のいずれか1項に
記載の不揮発性半導体メモリ装置。 - 【請求項5】 フローティングゲート形としたメモリセ
ルのしきい値電圧を制御する多値記憶式不揮発性半導体
メモリ装置のプログラム及び検証方法において、ワード
ライン単位で、しきい値電圧を低くするメモリセルから
高くするメモリセルへ順次にプログラム及び検証を行う
ようにしたことを特徴とするプログラム及び検証方法。 - 【請求項6】 フローティングゲート形としたメモリセ
ルのしきい値電圧を制御する多値記憶式不揮発性半導体
メモリ装置のデータ読出方法において、ワードライン単
位でメモリセルのコントロールゲートへ複数の基準電圧
を選択的に印加し、これに応じる各ビットラインの電圧
をそれぞれ感知するようにしたことを特徴とするデータ
読出方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1995P47555 | 1995-12-07 | ||
KR1019950047555A KR0172401B1 (ko) | 1995-12-07 | 1995-12-07 | 다수상태 불휘발성 반도체 메모리 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09180471A true JPH09180471A (ja) | 1997-07-11 |
Family
ID=19438362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32864996A Pending JPH09180471A (ja) | 1995-12-07 | 1996-12-09 | 多値記憶式不揮発性半導体メモリ装置とそのデータ読出、プログラム及び検証方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5768191A (ja) |
JP (1) | JPH09180471A (ja) |
KR (1) | KR0172401B1 (ja) |
TW (1) | TW326531B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001076496A (ja) * | 1999-09-02 | 2001-03-23 | Fujitsu Ltd | 不揮発性メモリのデータ化け防止回路およびその方法 |
US6243290B1 (en) | 1999-08-31 | 2001-06-05 | Hitachi, Ltd. | Nonvolatile semiconductor memory device |
JP2012069201A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 不揮発性半導体記憶装置 |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69024086T2 (de) * | 1989-04-13 | 1996-06-20 | Sundisk Corp | EEprom-System mit Blocklöschung |
US5218569A (en) * | 1991-02-08 | 1993-06-08 | Banks Gerald J | Electrically alterable non-volatile memory with n-bits per memory cell |
KR100470575B1 (ko) * | 1995-01-31 | 2005-06-27 | 가부시끼가이샤 히다치 세이사꾸쇼 | 불휘발성메모리 |
US6353554B1 (en) | 1995-02-27 | 2002-03-05 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
JP3062730B2 (ja) | 1996-07-10 | 2000-07-12 | 株式会社日立製作所 | 不揮発性半導体記憶装置および書込み方法 |
US6320785B1 (en) | 1996-07-10 | 2001-11-20 | Hitachi, Ltd. | Nonvolatile semiconductor memory device and data writing method therefor |
US6078518A (en) * | 1998-02-25 | 2000-06-20 | Micron Technology, Inc. | Apparatus and method for reading state of multistate non-volatile memory cells |
US5771346A (en) | 1996-10-24 | 1998-06-23 | Micron Quantum Devices, Inc. | Apparatus and method for detecting over-programming condition in multistate memory device |
US5764568A (en) | 1996-10-24 | 1998-06-09 | Micron Quantum Devices, Inc. | Method for performing analog over-program and under-program detection for a multistate memory cell |
JP3090066B2 (ja) * | 1996-10-29 | 2000-09-18 | 日本電気株式会社 | 多値不揮発性半導体メモリ |
GB2325546B (en) * | 1997-05-21 | 2001-10-17 | Motorola Inc | Electrically programmable memory and method of programming |
US6046934A (en) * | 1999-01-12 | 2000-04-04 | Macronix International Co., Ltd. | Method and device for multi-level programming of a memory cell |
US6108238A (en) * | 1997-09-11 | 2000-08-22 | Kabushiki Kaisha Toshiba | Programmable semiconductor memory device having program voltages and verify voltages |
JPH1196774A (ja) * | 1997-09-25 | 1999-04-09 | Sharp Corp | 不揮発性半導体メモリセルのデータ書き込み方法 |
US5910914A (en) * | 1997-11-07 | 1999-06-08 | Silicon Storage Technology, Inc. | Sensing circuit for a floating gate memory device having multiple levels of storage in a cell |
US6137726A (en) * | 1997-11-25 | 2000-10-24 | Samsung Electronics Co., Ltd. | Multi-level memory devices having memory cell referenced word line voltage generations |
KR100283029B1 (ko) * | 1997-12-29 | 2001-03-02 | 윤종용 | 반도체 메모리 장치의 워드 라인 전압 발생 회로 |
KR100266748B1 (ko) | 1997-12-31 | 2000-10-02 | 윤종용 | 반도체 메모리 장치 및 그 장치의 에러 정정 방법 |
JP3883687B2 (ja) * | 1998-02-16 | 2007-02-21 | 株式会社ルネサステクノロジ | 半導体装置、メモリカード及びデータ処理システム |
US6333871B1 (en) | 1998-02-16 | 2001-12-25 | Hitachi, Ltd. | Nonvolatile semiconductor memory including a controller for providing an improved reprogram operation |
JP3366264B2 (ja) * | 1998-09-28 | 2003-01-14 | エヌイーシーマイクロシステム株式会社 | 不揮発性メモリ、メモリ検査方法 |
US5936906A (en) * | 1998-10-29 | 1999-08-10 | Winbond Electronics Corp. | Multilevel sense device for a flash memory |
KR100290283B1 (ko) | 1998-10-30 | 2001-05-15 | 윤종용 | 불휘발성 반도체 메모리 장치 및 그의 워드 라인 구동 방법 |
JP4036552B2 (ja) * | 1998-12-17 | 2008-01-23 | 富士通株式会社 | 不揮発性半導体記憶装置 |
US6567302B2 (en) | 1998-12-29 | 2003-05-20 | Micron Technology, Inc. | Method and apparatus for programming multi-state cells in a memory device |
DE69927967T2 (de) | 1999-08-03 | 2006-07-27 | Stmicroelectronics S.R.L., Agrate Brianza | Programmierungverfahren eines nichtflüchtigen Multibit Speichers durch Regelung der Gatespannung |
US6327178B1 (en) * | 2000-07-18 | 2001-12-04 | Micron Technology, Inc. | Programmable circuit and its method of operation |
US6331951B1 (en) * | 2000-11-21 | 2001-12-18 | Advanced Micro Devices, Inc. | Method and system for embedded chip erase verification |
US7071771B2 (en) * | 2000-12-11 | 2006-07-04 | Kabushiki Kaisha Toshiba | Current difference divider circuit |
JP2002184190A (ja) * | 2000-12-11 | 2002-06-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
US6542403B1 (en) * | 2001-02-08 | 2003-04-01 | Advanced Micro Devices, Inc. | Piggyback programming using voltage control for multi-level cell flash memory designs |
US6671207B1 (en) * | 2001-02-08 | 2003-12-30 | Advanced Micro Devices, Inc. | Piggyback programming with staircase verify for multi-level cell flash memory designs |
US6538923B1 (en) * | 2001-02-26 | 2003-03-25 | Advanced Micro Devices, Inc. | Staircase program verify for multi-level cell flash memory designs |
US6522580B2 (en) | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
KR100443792B1 (ko) * | 2001-10-15 | 2004-08-09 | 주식회사 하이닉스반도체 | 플래시 이이피롬의 프로그램회로 및 이를 이용한 프로그램방법 |
US6967872B2 (en) * | 2001-12-18 | 2005-11-22 | Sandisk Corporation | Method and system for programming and inhibiting multi-level, non-volatile memory cells |
KR100471167B1 (ko) * | 2002-05-13 | 2005-03-08 | 삼성전자주식회사 | 프로그램된 메모리 셀들을 검증하기 위한 페이지 버퍼를구비한 반도체 메모리 장치 |
DE10224956A1 (de) * | 2002-06-05 | 2004-01-08 | Infineon Technologies Ag | Verfahren zur Einstellung der Einsatzspannung eines Feldeffekttansistors, Feldeffekttransistor sowie integrierte Schaltung |
US6621745B1 (en) * | 2002-06-18 | 2003-09-16 | Atmel Corporation | Row decoder circuit for use in programming a memory device |
US6714448B2 (en) * | 2002-07-02 | 2004-03-30 | Atmel Corporation | Method of programming a multi-level memory device |
US6781877B2 (en) * | 2002-09-06 | 2004-08-24 | Sandisk Corporation | Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells |
KR100521364B1 (ko) * | 2002-11-18 | 2005-10-12 | 삼성전자주식회사 | 플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한문턱 전압 산포를 가질 수 있는 플레쉬 메모리 장치 및 그프로그램 검증 방법 |
US7038944B2 (en) * | 2004-07-06 | 2006-05-02 | Oki Electric Industry Co., Ltd. | Non-volatile memory device |
US7352618B2 (en) * | 2004-12-15 | 2008-04-01 | Samsung Electronics Co., Ltd. | Multi-level cell memory device and associated read method |
ITMI20042538A1 (it) * | 2004-12-29 | 2005-03-29 | Atmel Corp | Metodo e sistema per la riduzione del soft-writing in una memoria flash a livelli multipli |
JP4772363B2 (ja) * | 2005-04-12 | 2011-09-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2006294144A (ja) * | 2005-04-12 | 2006-10-26 | Toshiba Corp | 不揮発性半導体記憶装置 |
US7656710B1 (en) | 2005-07-14 | 2010-02-02 | Sau Ching Wong | Adaptive operations for nonvolatile memories |
JP4846314B2 (ja) * | 2005-09-22 | 2011-12-28 | 株式会社東芝 | 半導体記憶装置 |
US7307887B2 (en) * | 2005-12-29 | 2007-12-11 | Sandisk Corporation | Continued verification in non-volatile memory write operations |
US7352629B2 (en) * | 2005-12-29 | 2008-04-01 | Sandisk Corporation | Systems for continued verification in non-volatile memory write operations |
US7336532B2 (en) * | 2006-05-12 | 2008-02-26 | Elite Semiconductor Memory | Method for reading NAND memory device and memory cell array thereof |
US7411832B2 (en) * | 2006-05-18 | 2008-08-12 | Micron Technology, Inc. | Programming a non-volatile memory device |
JP2008085196A (ja) * | 2006-09-28 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体不揮発性メモリ、データ書き込み方法、半導体不揮発性メモリの製造方法、及びデータ書き込みプログラム |
KR100841980B1 (ko) * | 2006-12-19 | 2008-06-27 | 삼성전자주식회사 | 소거된 셀의 산포를 개선할 수 있는 플래시 메모리 장치의소거 방법 |
US7508715B2 (en) * | 2007-07-03 | 2009-03-24 | Sandisk Corporation | Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing |
US7599224B2 (en) * | 2007-07-03 | 2009-10-06 | Sandisk Corporation | Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing |
US7813188B2 (en) * | 2007-09-10 | 2010-10-12 | Hynix Semiconductor Inc. | Non-volatile memory device and a method of programming a multi level cell in the same |
US7688638B2 (en) * | 2007-12-07 | 2010-03-30 | Sandisk Corporation | Faster programming of multi-level non-volatile storage through reduced verify operations |
US7916544B2 (en) * | 2008-01-25 | 2011-03-29 | Micron Technology, Inc. | Random telegraph signal noise reduction scheme for semiconductor memories |
US7983089B2 (en) * | 2008-06-06 | 2011-07-19 | Spansion Llc | Sense amplifier with capacitance-coupled differential sense amplifier |
US7830716B2 (en) * | 2008-06-06 | 2010-11-09 | Spansion Llc | Non-volatile memory string module with buffer and method |
US7838342B2 (en) * | 2008-06-06 | 2010-11-23 | Spansion Llc | Memory device and method |
KR20110078747A (ko) * | 2009-12-31 | 2011-07-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 동작 방법 |
US8817543B2 (en) | 2012-07-11 | 2014-08-26 | Ememory Technology Inc. | Flash memory |
US9123414B2 (en) * | 2013-11-22 | 2015-09-01 | Micron Technology, Inc. | Memory systems and memory programming methods |
US9336875B2 (en) | 2013-12-16 | 2016-05-10 | Micron Technology, Inc. | Memory systems and memory programming methods |
US9443606B2 (en) | 2014-10-28 | 2016-09-13 | Sandisk Technologies Llc | Word line dependent two strobe sensing mode for nonvolatile storage elements |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
US5163021A (en) * | 1989-04-13 | 1992-11-10 | Sundisk Corporation | Multi-state EEprom read and write circuits and techniques |
US5218569A (en) * | 1991-02-08 | 1993-06-08 | Banks Gerald J | Electrically alterable non-volatile memory with n-bits per memory cell |
US5450341A (en) * | 1992-08-31 | 1995-09-12 | Nippon Steel Corporation | Non-volatile semiconductor memory device having memory cells, each for at least three different data writable thereinto selectively and a method of using the same |
US5440505A (en) * | 1994-01-21 | 1995-08-08 | Intel Corporation | Method and circuitry for storing discrete amounts of charge in a single memory element |
US5497119A (en) * | 1994-06-01 | 1996-03-05 | Intel Corporation | High precision voltage regulation circuit for programming multilevel flash memory |
US5523972A (en) * | 1994-06-02 | 1996-06-04 | Intel Corporation | Method and apparatus for verifying the programming of multi-level flash EEPROM memory |
US5539690A (en) * | 1994-06-02 | 1996-07-23 | Intel Corporation | Write verify schemes for flash memory with multilevel cells |
US5541886A (en) * | 1994-12-27 | 1996-07-30 | Intel Corporation | Method and apparatus for storing control information in multi-bit non-volatile memory arrays |
KR0172831B1 (ko) * | 1995-09-18 | 1999-03-30 | 문정환 | 비휘발성 메모리를 프로그램하는 방법 |
-
1995
- 1995-12-07 KR KR1019950047555A patent/KR0172401B1/ko not_active IP Right Cessation
-
1996
- 1996-11-28 TW TW085114724A patent/TW326531B/zh not_active IP Right Cessation
- 1996-12-06 US US08/761,302 patent/US5768191A/en not_active Expired - Lifetime
- 1996-12-09 JP JP32864996A patent/JPH09180471A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6243290B1 (en) | 1999-08-31 | 2001-06-05 | Hitachi, Ltd. | Nonvolatile semiconductor memory device |
JP2001076496A (ja) * | 1999-09-02 | 2001-03-23 | Fujitsu Ltd | 不揮発性メモリのデータ化け防止回路およびその方法 |
JP2012069201A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US5768191A (en) | 1998-06-16 |
KR970051333A (ko) | 1997-07-29 |
KR0172401B1 (ko) | 1999-03-30 |
TW326531B (en) | 1998-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09180471A (ja) | 多値記憶式不揮発性半導体メモリ装置とそのデータ読出、プログラム及び検証方法 | |
US6826082B2 (en) | Programmable memory devices with latching buffer circuit and methods for operating the same | |
US7660159B2 (en) | Method and device for programming control information | |
JP3784163B2 (ja) | 不揮発性半導体メモリ装置 | |
US5299162A (en) | Nonvolatile semiconductor memory device and an optimizing programming method thereof | |
US7551487B2 (en) | Nonvolatile memory device and related programming method | |
US7315473B2 (en) | Semiconductor storage device having page copying function | |
US6937524B2 (en) | Nonvolatile semiconductor memory device having a write control circuit | |
US5959882A (en) | Nonvolatile semiconductor memory device and data writing method therefor | |
KR100512181B1 (ko) | 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법 | |
US6721207B2 (en) | Non-volatile memory system including a control device to control writing, reading and storage and output operations of non-volatile devices including memory cells and data latches | |
US5991201A (en) | Non-volatile memory with over-program protection and method therefor | |
US8234440B2 (en) | Nonvolatile semiconductor memory device with advanced multi-page program operation | |
US6172917B1 (en) | Semiconductor memory device and regulator | |
US6411551B1 (en) | Multi-state nonvolatile semiconductor memory device which is capable of regularly maintaining a margin between threshold voltage distributions | |
US20050015539A1 (en) | Memory system and memory card | |
US20010010644A1 (en) | Non-volatile memory device | |
US20110019483A1 (en) | Adaptive erase and soft programming for memory | |
JP3940570B2 (ja) | 半導体記憶装置 | |
US6614683B1 (en) | Ascending staircase read technique for a multilevel cell NAND flash memory device | |
US7227778B2 (en) | Semiconductor device and writing method | |
JP5264047B2 (ja) | 半導体メモリ装置の制御情報をプログラムするための方法と装置 | |
US7173860B2 (en) | Source controlled operation of non-volatile memories | |
JP3662725B2 (ja) | 単一ビットセル及び多量ビットセル動作の同時的な遂行が可能な不揮発性半導体メモリ装置 | |
JP2004171686A (ja) | 不揮発性半導体記憶装置およびそのデータ消去方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040831 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040902 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040922 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041220 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050425 |