JPH09167825A - 複合マイクロ波集積回路 - Google Patents
複合マイクロ波集積回路Info
- Publication number
- JPH09167825A JPH09167825A JP26108796A JP26108796A JPH09167825A JP H09167825 A JPH09167825 A JP H09167825A JP 26108796 A JP26108796 A JP 26108796A JP 26108796 A JP26108796 A JP 26108796A JP H09167825 A JPH09167825 A JP H09167825A
- Authority
- JP
- Japan
- Prior art keywords
- antenna
- substrate
- layer
- integrated circuit
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Waveguide Aerials (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
(57)【要約】
【課題】高周波モジュール部とアンテナ部を一体化する
ことにより、構造を簡略化し、かつ、外部からの干渉の
防止、及び気密、放熱特性等の向上を図る。 【解決手段】誘電体多層基板の2つの層の導体層による
グランド面を上層と下層に形成し、2つのグランド面を
短絡するビアホールを接続して、一体化構造とする。そ
して、半導体搭載面と同一方向のグランド面の一部にア
ンテナ部への給電部としてのスロット8またはアンテナ
7としてのスロット8を設ける。また、上層と中層の位
置合わせが精度が必要なところで中層にアライメントし
ながらパターニングまたはマウントすることにより特性
確保を実現する。
ことにより、構造を簡略化し、かつ、外部からの干渉の
防止、及び気密、放熱特性等の向上を図る。 【解決手段】誘電体多層基板の2つの層の導体層による
グランド面を上層と下層に形成し、2つのグランド面を
短絡するビアホールを接続して、一体化構造とする。そ
して、半導体搭載面と同一方向のグランド面の一部にア
ンテナ部への給電部としてのスロット8またはアンテナ
7としてのスロット8を設ける。また、上層と中層の位
置合わせが精度が必要なところで中層にアライメントし
ながらパターニングまたはマウントすることにより特性
確保を実現する。
Description
【0001】
【発明の属する技術分野】本発明はマイクロ波集積回路
に関し、特に誘電体多層基板を用いた複数の半導体チッ
プを搭載したマイクロ波およびミリ波等の通信機などに
使用される複合マイクロ波集積回路に関する。
に関し、特に誘電体多層基板を用いた複数の半導体チッ
プを搭載したマイクロ波およびミリ波等の通信機などに
使用される複合マイクロ波集積回路に関する。
【0002】
【従来の技術】通信機等に使用されるマイクロ波複合集
積回路は、金属のベースプレートに、誘電体基板が溶接
されていた。そして、誘電体基板上に半導体素子等を搭
載しパッケージに組み立て、導波管や同軸線路等のイン
ターフェースを介してアンテナまで構成していた。
積回路は、金属のベースプレートに、誘電体基板が溶接
されていた。そして、誘電体基板上に半導体素子等を搭
載しパッケージに組み立て、導波管や同軸線路等のイン
ターフェースを介してアンテナまで構成していた。
【0003】このようなマイクロ波複合集積回路の従来
の外観図を図4に示す。図4は、マイクロ波帯等の送信
用高周波回路を実装した場合の構成を示している。
の外観図を図4に示す。図4は、マイクロ波帯等の送信
用高周波回路を実装した場合の構成を示している。
【0004】ここで、1は誘電体多層基板、2は誘電体
多層基板1に溶接した金属のベースプレートである。ま
た、誘電体多層基板1は、最上層と最下層は導体層とな
っている。そして、中層に高周波回路の発振器4、増幅
器6、ミキサー12、帯域ろ波器13を形成している。
さらに、帯域ろ波器13の出力は、減衰器(ATT)1
4を介して高周波電力増幅器(PA)6に入力される。
そして、PA6の出力は、マイクロストリップラインを
通って出力端子部15に接続されている。
多層基板1に溶接した金属のベースプレートである。ま
た、誘電体多層基板1は、最上層と最下層は導体層とな
っている。そして、中層に高周波回路の発振器4、増幅
器6、ミキサー12、帯域ろ波器13を形成している。
さらに、帯域ろ波器13の出力は、減衰器(ATT)1
4を介して高周波電力増幅器(PA)6に入力される。
そして、PA6の出力は、マイクロストリップラインを
通って出力端子部15に接続されている。
【0005】以上説明した発振回路4、増幅器6、ミキ
サー12、減衰器14、PA6は全て誘電体層の中層に
実装されている。また、表面層から該中層まで切削して
穴を形成し、各高周波部品の実装、調整の容易性が図ら
れている。さらに、これら穴には金属性キャップ10に
よって電気的シールドがとられていた。
サー12、減衰器14、PA6は全て誘電体層の中層に
実装されている。また、表面層から該中層まで切削して
穴を形成し、各高周波部品の実装、調整の容易性が図ら
れている。さらに、これら穴には金属性キャップ10に
よって電気的シールドがとられていた。
【0006】出力端子部15から出力された高周波信号
は、誘電体多層基板1上に設けられたアンテナに接続さ
れる。
は、誘電体多層基板1上に設けられたアンテナに接続さ
れる。
【0007】ここで、図5は、出力端子部15からアン
テナ接続までの構造を示す断面図である。PA6を経た
信号は図5に示すように出力端子部15の同軸−ストリ
ップライン変換回路を通して同軸線路に供給される。最
終的なアンテナ部までには同軸−導波管変換回路を有す
る筐体17からなる導波管16を経てインターフェース
される。
テナ接続までの構造を示す断面図である。PA6を経た
信号は図5に示すように出力端子部15の同軸−ストリ
ップライン変換回路を通して同軸線路に供給される。最
終的なアンテナ部までには同軸−導波管変換回路を有す
る筐体17からなる導波管16を経てインターフェース
される。
【0008】なお、同図における2はベースプレート、
19は同軸中心導体の支持用誘電体、20は同軸線路の
中心導体、18は同軸導波管変換アンテナ、21はグラ
ンド接触用金属板である。
19は同軸中心導体の支持用誘電体、20は同軸線路の
中心導体、18は同軸導波管変換アンテナ、21はグラ
ンド接触用金属板である。
【0009】
【発明が解決しようとする課題】マイクロ波複合集積回
路は導体層で囲まれた誘電体多層基板内に高周波回路を
形成しており、また裏面に放熱をかねた補強板を取り付
けられる。本構造において、図5のように高周波回路と
アンテナ間にストリップライン−同軸変換及び同軸−導
波管変換等の複雑な構造を必要とするのみならず、特性
上もモード変換等の影響を受け良好な特性確保が困難で
あるという問題点があった。
路は導体層で囲まれた誘電体多層基板内に高周波回路を
形成しており、また裏面に放熱をかねた補強板を取り付
けられる。本構造において、図5のように高周波回路と
アンテナ間にストリップライン−同軸変換及び同軸−導
波管変換等の複雑な構造を必要とするのみならず、特性
上もモード変換等の影響を受け良好な特性確保が困難で
あるという問題点があった。
【0010】高周波数回路とアンテナのインターフェー
スの構成に関し、図5のようにストリップライン−同軸
変換及び同軸−導波管変換を用いない方法も知られてい
る。
スの構成に関し、図5のようにストリップライン−同軸
変換及び同軸−導波管変換を用いない方法も知られてい
る。
【0011】例えば、セラミック多層基板の両面を用い
てアンテナと増幅器等を一体化したものがアクティブフ
ェイズドアレイアンテナのアンテナ装置として特開平5
−160635号公報に記載されている。
てアンテナと増幅器等を一体化したものがアクティブフ
ェイズドアレイアンテナのアンテナ装置として特開平5
−160635号公報に記載されている。
【0012】このアンテナ装置は、低温焼成セラミック
の多層基板の一方の表面に高周波増幅用ICチップ等の
増幅器を搭載する。また多層基板の他方の表面にビアホ
ールを介して前記増幅器と接続されたアンテナパターン
の導体層とを備え、多層基板の一方の側をマザーボード
に取り付ける構成を有する。
の多層基板の一方の表面に高周波増幅用ICチップ等の
増幅器を搭載する。また多層基板の他方の表面にビアホ
ールを介して前記増幅器と接続されたアンテナパターン
の導体層とを備え、多層基板の一方の側をマザーボード
に取り付ける構成を有する。
【0013】しかし、上記特開平5−160635号公
報記載の構造では、アンテナは反対面からビアホールを
介して増幅器等の接続された信号回路から給電する必要
がある。そのため、ミリ波の様な高周波ではビアホール
による給電ではモード変換等の現象が起こり、特性確保
が困難である。さらにミリ波では波長が短いために層間
の位置ずれ等の影響も顕著にあらわれ、アンテナを反対
面に形成するのは製造上でも困難である。
報記載の構造では、アンテナは反対面からビアホールを
介して増幅器等の接続された信号回路から給電する必要
がある。そのため、ミリ波の様な高周波ではビアホール
による給電ではモード変換等の現象が起こり、特性確保
が困難である。さらにミリ波では波長が短いために層間
の位置ずれ等の影響も顕著にあらわれ、アンテナを反対
面に形成するのは製造上でも困難である。
【0014】さらに、上記特開平5−160635号公
報に示された構造では、低温焼成セラミックは一般に熱
抵抗が高く、半導体素子を実装する場合放熱を考慮した
構造にする必要があるため、放熱に難点がある。また気
密封止構造となっていないため高周波数用途のICチッ
プを搭載するには、信頼度上も問題がある。
報に示された構造では、低温焼成セラミックは一般に熱
抵抗が高く、半導体素子を実装する場合放熱を考慮した
構造にする必要があるため、放熱に難点がある。また気
密封止構造となっていないため高周波数用途のICチッ
プを搭載するには、信頼度上も問題がある。
【0015】また、他のアンテナの例としては図6に示
すようなMMIC(Monolithic micro
wave integrated circvit)ア
ンテナが知られている。
すようなMMIC(Monolithic micro
wave integrated circvit)ア
ンテナが知られている。
【0016】本図において、GaAs基板43の下層に
マイクロストリップ線路41を設け、GaAs基板43
の上層にマイクロストリップ線41とクロスするスロッ
ト42を設ける。そして、GaAs基板43の上に低い
誘電率の基板44を取り付けその上部にアンテナパッチ
45が設けられる構造をしている。
マイクロストリップ線路41を設け、GaAs基板43
の上層にマイクロストリップ線41とクロスするスロッ
ト42を設ける。そして、GaAs基板43の上に低い
誘電率の基板44を取り付けその上部にアンテナパッチ
45が設けられる構造をしている。
【0017】本アンテナもストリップライン−同軸変換
及び同軸−導波管変換等を用いずに構成できる利点はあ
る。
及び同軸−導波管変換等を用いずに構成できる利点はあ
る。
【0018】しかし、本アンテナはMMICに使用され
るものであるため、多層基板と一体的にアンテナを構成
するものではない。また、マイクロストリップライン4
1やパッチ45が基板43,44の表面に表われるた
め、高周波シールドをとるのが難しい。さらに、放熱を
とることも難しい。
るものであるため、多層基板と一体的にアンテナを構成
するものではない。また、マイクロストリップライン4
1やパッチ45が基板43,44の表面に表われるた
め、高周波シールドをとるのが難しい。さらに、放熱を
とることも難しい。
【0019】また、本アンテナで最も問題となるのは、
GaAs基板43と誘電体基板44とを取り付ける必要
があるため、それらの取り付け精度がとれないことにあ
る。その結果、GaAs基板43のスロット42の中心
と誘電体基板44の中心との位置ズレは、アンテナの給
電損失の増大やアンテナ放射特性の劣化が生ずる問題が
ある。
GaAs基板43と誘電体基板44とを取り付ける必要
があるため、それらの取り付け精度がとれないことにあ
る。その結果、GaAs基板43のスロット42の中心
と誘電体基板44の中心との位置ズレは、アンテナの給
電損失の増大やアンテナ放射特性の劣化が生ずる問題が
ある。
【0020】以上詳述したように、本発明の目的は、従
来のアンテナ構成における問題を解決し、導波管等を使
用せずに高周波回路を構成する多層基板と一体的にアン
テナを構成し、且つ、気密、干渉及び放熱を考慮し、更
に特性の改善を図ることができるマイクロ波複合集積回
路を提供するにある。
来のアンテナ構成における問題を解決し、導波管等を使
用せずに高周波回路を構成する多層基板と一体的にアン
テナを構成し、且つ、気密、干渉及び放熱を考慮し、更
に特性の改善を図ることができるマイクロ波複合集積回
路を提供するにある。
【0021】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、誘電体多層基板の内層に複数の高周波回
路を搭載した複合マイクロ波集積回路において、前記誘
電体多層基板にグランド用導体層を最上層と最下層に形
成し、前記2つのグランド層をビアホールで接続して一
体化構造とし、前記最上層に平面アンテナ用基板を装着
してアンテナを形成し、前記最下層にベースプレートを
取り付ける。また、前記アンテナは、前記平面アンテナ
用基板の下側にて前記誘電体多層基板の最上層にスロッ
トを設け、前記スロットとストリップ−スロット結合す
るマイクロストリップラインを前記内層に設けている。
め、本発明は、誘電体多層基板の内層に複数の高周波回
路を搭載した複合マイクロ波集積回路において、前記誘
電体多層基板にグランド用導体層を最上層と最下層に形
成し、前記2つのグランド層をビアホールで接続して一
体化構造とし、前記最上層に平面アンテナ用基板を装着
してアンテナを形成し、前記最下層にベースプレートを
取り付ける。また、前記アンテナは、前記平面アンテナ
用基板の下側にて前記誘電体多層基板の最上層にスロッ
トを設け、前記スロットとストリップ−スロット結合す
るマイクロストリップラインを前記内層に設けている。
【0022】更に、前記アンテナの構成としては、前記
平面アンテナ用基板の下側にて前記誘電体多層基板に開
口を設け、前記平面アンテナ用基板の下面に設けられた
スロットと前記開口下部の内層面に設けられたマイクロ
ストリップラインとによりストリップ−スロット結合す
る。この場合、前記アンテナ基板は透光性基板とし、前
記内層面に設けられた前記位置決め表示位置に対応する
開口を設けると好適である。
平面アンテナ用基板の下側にて前記誘電体多層基板に開
口を設け、前記平面アンテナ用基板の下面に設けられた
スロットと前記開口下部の内層面に設けられたマイクロ
ストリップラインとによりストリップ−スロット結合す
る。この場合、前記アンテナ基板は透光性基板とし、前
記内層面に設けられた前記位置決め表示位置に対応する
開口を設けると好適である。
【0023】互いの2層短絡した導体層に囲まれた誘電
体多層基板内に高周波回路をモジュール部、アンテナ部
を一体化することにより電気的なシールドをとることが
できるため、外部からの干渉を防ぐことができる。基本
的に半導体搭載面にアンテナを配しているため、裏面に
放熱を兼ねた補強板をつけることができるため低熱抵抗
となり、消費電力の大きい部品を搭載することも可能に
なる。半導体搭載面にアンテナをつけることにより、中
層の信号回路と上層にアンテナパターンの精度の出る位
置合わせをおこなうことが可能となる。
体多層基板内に高周波回路をモジュール部、アンテナ部
を一体化することにより電気的なシールドをとることが
できるため、外部からの干渉を防ぐことができる。基本
的に半導体搭載面にアンテナを配しているため、裏面に
放熱を兼ねた補強板をつけることができるため低熱抵抗
となり、消費電力の大きい部品を搭載することも可能に
なる。半導体搭載面にアンテナをつけることにより、中
層の信号回路と上層にアンテナパターンの精度の出る位
置合わせをおこなうことが可能となる。
【0024】
【発明の実施の形態】図1は、本発明の第1の実施の形
態を示す複合マイクロ波集積回路の外観図である。図1
は、図4で示した構造と類似の構造をしており、相違す
る点は、主にアンテナ接続構造にある。
態を示す複合マイクロ波集積回路の外観図である。図1
は、図4で示した構造と類似の構造をしており、相違す
る点は、主にアンテナ接続構造にある。
【0025】多層に重ね合わせた誘電体基板1の二つの
層、例えば最上層と最下層のそれぞれの上面と下面にグ
ランド用の導体層を形成する。この誘電体基板の上層と
下層の間の中層部に信号伝送のためマイクロストリップ
ライン22を1つ以上の導体層を利用して形成する。ま
た、後述するように信号回路は、ほぼこれに沿って信号
回路の両側を挟むように2つのグランド用導体層間にビ
アホールを配しシールド及びアンテナ給電特性を向上す
るように構成する。
層、例えば最上層と最下層のそれぞれの上面と下面にグ
ランド用の導体層を形成する。この誘電体基板の上層と
下層の間の中層部に信号伝送のためマイクロストリップ
ライン22を1つ以上の導体層を利用して形成する。ま
た、後述するように信号回路は、ほぼこれに沿って信号
回路の両側を挟むように2つのグランド用導体層間にビ
アホールを配しシールド及びアンテナ給電特性を向上す
るように構成する。
【0026】また、信号の伝送のための中層より上の誘
電体層には穴23を穿ち、信号伝送部に対応する位置に
発振回路4、周波数逓倍器5、増幅器6等を構成するM
MIC等の半導体素子を内部に実装し、穿った穴の部分
は半導体素子の実装後に導体板(キャップ)10を用い
て覆う。
電体層には穴23を穿ち、信号伝送部に対応する位置に
発振回路4、周波数逓倍器5、増幅器6等を構成するM
MIC等の半導体素子を内部に実装し、穿った穴の部分
は半導体素子の実装後に導体板(キャップ)10を用い
て覆う。
【0027】半導体素子を搭載する方向のグランド面に
マイクロストリップライン22にクロスする方向のスロ
ット8を形成してアンテナ給電回路を構成する。
マイクロストリップライン22にクロスする方向のスロ
ット8を形成してアンテナ給電回路を構成する。
【0028】また、スロット8は、そのままスロットア
ンテナとしてのアンテナを構成して出力とする。
ンテナとしてのアンテナを構成して出力とする。
【0029】更に、スロット8を給電回路とするため、
スロット8上にアンテナパターンを設けた低誘電率の平
面アンテナ用基板7を装着する。
スロット8上にアンテナパターンを設けた低誘電率の平
面アンテナ用基板7を装着する。
【0030】前記グランド面に前記スロット8を形成し
たり、アンテナパターンを有する基板7を取り付ける等
の製造においては、正確な位置決めが必要となる。その
ため、前記多層基板には中層の信号回路のマイクロスト
リップライン22の層に目合わせ(位置決め)用のマー
ク9を形成し、その上層の誘電体基板1には穴31を穿
ってパターニングする際の目合わせにする。
たり、アンテナパターンを有する基板7を取り付ける等
の製造においては、正確な位置決めが必要となる。その
ため、前記多層基板には中層の信号回路のマイクロスト
リップライン22の層に目合わせ(位置決め)用のマー
ク9を形成し、その上層の誘電体基板1には穴31を穿
ってパターニングする際の目合わせにする。
【0031】本実施の形態では上述のように、主要な高
周波回路部は誘電体多層基板上に構成され、シールドさ
れるアンテナ給電部は基本的にグランド面に形成されて
いる。従って、インターフェース部のアンテナ以外はシ
ールドされており、外部からの干渉等を受けにくくなっ
ている。さらに、反対面は放熱と補強のための板をつけ
ることができ、気密封止構造とすることが可能であるた
め、ベアチップを使用することができる。また、アンテ
ナ給電部では上層と中層は位置合わせの精度がいるた
め、上層は下層のパターンに目合わせすることで位置合
わせの精度を出す。
周波回路部は誘電体多層基板上に構成され、シールドさ
れるアンテナ給電部は基本的にグランド面に形成されて
いる。従って、インターフェース部のアンテナ以外はシ
ールドされており、外部からの干渉等を受けにくくなっ
ている。さらに、反対面は放熱と補強のための板をつけ
ることができ、気密封止構造とすることが可能であるた
め、ベアチップを使用することができる。また、アンテ
ナ給電部では上層と中層は位置合わせの精度がいるた
め、上層は下層のパターンに目合わせすることで位置合
わせの精度を出す。
【0032】図2は、図1のアンテナ給電回路について
具体的にビアホール24を配置、形成した複合マイクロ
波集積回路の構成を示す図である。
具体的にビアホール24を配置、形成した複合マイクロ
波集積回路の構成を示す図である。
【0033】同図の複合マイクロ波集積回路は、誘電体
多層基板1の一部にコープレート線路を採用したマイク
ロストリップ線路を採用している。ビアホール24は誘
電体多層基板1の上面及び下面導体間を接続するように
設ける。前記ビアホール24はマイクロストリップ線路
22及びコープレート線路等のマイクロストリップライ
ンに沿った位置及びその周囲に配置する。これにより、
回路ブロック及び配線パターン等の相互の信号の結合を
減少させる効果がある。
多層基板1の一部にコープレート線路を採用したマイク
ロストリップ線路を採用している。ビアホール24は誘
電体多層基板1の上面及び下面導体間を接続するように
設ける。前記ビアホール24はマイクロストリップ線路
22及びコープレート線路等のマイクロストリップライ
ンに沿った位置及びその周囲に配置する。これにより、
回路ブロック及び配線パターン等の相互の信号の結合を
減少させる効果がある。
【0034】特に、アンテナ給電スロット8部分を包囲
するように配置することにより、ストリップ−スロット
結合を良好にし効率を向上させるとともに、この結合部
分で発生しやすい不要高周波の影響を効果的に抑制する
効果もある。
するように配置することにより、ストリップ−スロット
結合を良好にし効率を向上させるとともに、この結合部
分で発生しやすい不要高周波の影響を効果的に抑制する
効果もある。
【0035】本発明の第2の実施の形態に係る外観図を
図3に示す。本実施の形態においてはアンテナ部を上面
グランドのスロットとせずに、マイクロストリップライ
ンのある中層の誘電体まで穴32を穿ち、下面にスロッ
ト33を設けた導体面と上面にアンテナパターンを設け
たアンテナ基板11を用いる。アンテナ基板11は、前
記穴32を覆うようにその下面を多層基板1の上面グラ
ンドに接続する。この場合、前記平面アンテナを設けた
基板11は石英その他の透明な材料を用い、前記中層基
板と前記基板11の下面の導体面にそれぞれ目合わせ9
と開孔34を設けることでパターン同士の位置合わせを
可能とする。
図3に示す。本実施の形態においてはアンテナ部を上面
グランドのスロットとせずに、マイクロストリップライ
ンのある中層の誘電体まで穴32を穿ち、下面にスロッ
ト33を設けた導体面と上面にアンテナパターンを設け
たアンテナ基板11を用いる。アンテナ基板11は、前
記穴32を覆うようにその下面を多層基板1の上面グラ
ンドに接続する。この場合、前記平面アンテナを設けた
基板11は石英その他の透明な材料を用い、前記中層基
板と前記基板11の下面の導体面にそれぞれ目合わせ9
と開孔34を設けることでパターン同士の位置合わせを
可能とする。
【0036】
【発明の効果】以上説明したように、本発明は、ビアホ
ールにより互いの2層短絡した導体層に囲まれた誘電体
多層基板内に高周波回路をモジュール部、アンテナ部を
一体化することにより、これまで必要だった導波管接続
を省く効果を有する。
ールにより互いの2層短絡した導体層に囲まれた誘電体
多層基板内に高周波回路をモジュール部、アンテナ部を
一体化することにより、これまで必要だった導波管接続
を省く効果を有する。
【0037】また、電気的なシールドをとることができ
るため、外部からの干渉を防ぐ効果もある。また基本的
に半導体搭載面にアンテナを配しているため、放熱を兼
ねた補強板をつけることができるため低熱抵抗となり、
消費電力の大きい部品を搭載することも可能な気密封止
構造になり信頼性向上を図る効果もある。
るため、外部からの干渉を防ぐ効果もある。また基本的
に半導体搭載面にアンテナを配しているため、放熱を兼
ねた補強板をつけることができるため低熱抵抗となり、
消費電力の大きい部品を搭載することも可能な気密封止
構造になり信頼性向上を図る効果もある。
【0038】さらに、上層と中層の位置合わせ精度が必
要なところで中層にアライメントしながらパターニング
またはマウントすることにより特性確保も図る効果を有
する。
要なところで中層にアライメントしながらパターニング
またはマウントすることにより特性確保も図る効果を有
する。
【図1】本発明の第1の実施の形態を示す図である。
【図2】図1のアンテナ給電回路の構成を示す図であ
る。
る。
【図3】本発明の第2の実施の形態を示す図である。
【図4】従来のマイクロ波複合集積回路の外観図を示
す。
す。
【図5】図4の出力端子部からアンテナ接続までの構造
を示す断面図である。
を示す断面図である。
【図6】従来のMMIC用アンテナの構造を示す図であ
る。
る。
1 誘電体多層基板 2 ベースプレート(放熱板) 3 電源用コネクタ 4 電圧制御発振器(VCO) 5 周波数逓倍器(MULT) 6 増幅器 7 アンテナ基板 8 アンテナ給電用スロット 9 中層−上層目合わせパターン 10 キャップ(CAP) 11 アンテナ基板(透光性基板) 12 ミキサー(MIX) 13 バンドパスフィルタ(BPF) 14 アッテネータ(ATT) 15 出力端子部 16 アンテナフィード導波管部 17 筐体 18 同軸導波管変換アンテナ 19 支持用誘電体 20 ばね性中心導体 21 グランド接触用金属板 22 信号回路 23 穴 24 ビアホール
Claims (6)
- 【請求項1】 誘電体多層基板の内層に複数の高周波回
路を搭載した複合マイクロ波集積回路において、前記誘
電体多層基板にグランド用導体層を最上層と最下層に形
成し、前記2つのグランド用導体層をビアホールで接続
して一体化構造とし、前記最上層に平面アンテナ用基板
を装着してアンテナを形成し、前記最下層にベースプレ
ートを取り付けたことを特徴とする複合マイクロ波集積
回路。 - 【請求項2】 前記アンテナは前記平面アンテナ用基板
の下側にて前記誘電体多層基板の最上層にスロットを設
け、前記スロットとストリップ−スロット結合するマイ
クロストリップラインを前記内層に設けたことを特徴と
する請求項1記載の複合マイクロ波集積回路。 - 【請求項3】 前記誘電体多層基板の内層面に位置決め
表示を設け、前記位置決め表示に対応して前記誘電体多
層基板の最上層から内層面まで第1の開口を設けたこと
を特徴とする請求項1記載の複合マイクロ波集積回路。 - 【請求項4】 前記アンテナは、前記平面アンテナ用基
板の下側にて前記誘電体多層基板に第2の開口を設け、
前記平面アンテナ用基板の下面に設けられたスロットと
前記第2の開口下部の内層面に設けられたマイクロスト
リップラインとによりストリップ−スロット結合するこ
とを特徴とする請求項1記載の複合マイクロ波集積回
路。 - 【請求項5】 前記平面アンテナ基板は透光性基板と
し、前記内層面に設けられた前記位置決め表示位置に対
応して第3の開口を設けたことを特徴とする請求項4記
載の複合マイクロ波集積回路。 - 【請求項6】 前記ビアホールは前記マイクロストリッ
プラインの両側に沿って複数個設けたことを特徴とする
請求項1記載の複合マイクロ波集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26108796A JP2798070B2 (ja) | 1995-10-11 | 1996-10-02 | 複合マイクロ波集積回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26300895 | 1995-10-11 | ||
JP7-263008 | 1995-10-11 | ||
JP26108796A JP2798070B2 (ja) | 1995-10-11 | 1996-10-02 | 複合マイクロ波集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09167825A true JPH09167825A (ja) | 1997-06-24 |
JP2798070B2 JP2798070B2 (ja) | 1998-09-17 |
Family
ID=26544894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26108796A Expired - Fee Related JP2798070B2 (ja) | 1995-10-11 | 1996-10-02 | 複合マイクロ波集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2798070B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11266172A (ja) * | 1998-03-17 | 1999-09-28 | Nec Eng Ltd | 送受信機フロントエンド |
JP2000013138A (ja) * | 1998-06-18 | 2000-01-14 | Mitsubishi Electric Corp | アレーアンテナ給電装置 |
US6114716A (en) * | 1996-03-22 | 2000-09-05 | The Whitaker Corporation | Heterolithic microwave integrated circuits |
JP2002198852A (ja) * | 2000-12-26 | 2002-07-12 | Sharp Corp | アンテナ一体化ミリ波回路 |
US6674347B1 (en) | 1999-03-23 | 2004-01-06 | Nec Corporation | Multi-layer substrate suppressing an unwanted transmission mode |
JP2009058450A (ja) * | 2007-08-31 | 2009-03-19 | Fujitsu Ten Ltd | レーダ装置のユニットシャーシ |
-
1996
- 1996-10-02 JP JP26108796A patent/JP2798070B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6114716A (en) * | 1996-03-22 | 2000-09-05 | The Whitaker Corporation | Heterolithic microwave integrated circuits |
JPH11266172A (ja) * | 1998-03-17 | 1999-09-28 | Nec Eng Ltd | 送受信機フロントエンド |
JP2000013138A (ja) * | 1998-06-18 | 2000-01-14 | Mitsubishi Electric Corp | アレーアンテナ給電装置 |
US6674347B1 (en) | 1999-03-23 | 2004-01-06 | Nec Corporation | Multi-layer substrate suppressing an unwanted transmission mode |
JP2002198852A (ja) * | 2000-12-26 | 2002-07-12 | Sharp Corp | アンテナ一体化ミリ波回路 |
JP2009058450A (ja) * | 2007-08-31 | 2009-03-19 | Fujitsu Ten Ltd | レーダ装置のユニットシャーシ |
Also Published As
Publication number | Publication date |
---|---|
JP2798070B2 (ja) | 1998-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5369174B2 (ja) | 回路基板、ならびに、高周波モジュールおよびレーダ装置 | |
EP1515389B1 (en) | Multilayer high frequency device with planar antenna thereon and manufacturing method thereof | |
EP0595346B1 (en) | Composite microwave module assembly and its connection structure | |
US7701728B2 (en) | Electronic component module and radio comunications equipment | |
JP5309209B2 (ja) | 導波構造体、ならびに、導波構造体を含む高周波モジュールおよびレーダ装置 | |
US6320543B1 (en) | Microwave and millimeter wave circuit apparatus | |
JP2008244289A (ja) | 電磁シールド構造 | |
JP2798070B2 (ja) | 複合マイクロ波集積回路 | |
JP2001345419A (ja) | 一体型高周波無線回路モジュール | |
JP4448461B2 (ja) | 半導体パッケージの作製方法 | |
JPH1117063A (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
JP2001326319A (ja) | アンテナ素子一体型高周波回路モジュール | |
JP2004297465A (ja) | 高周波用パッケージ | |
JP2001257415A (ja) | 光半導体装置 | |
JP2001088097A (ja) | ミリ波多層基板モジュール及びその製造方法 | |
JPH06232608A (ja) | 複合マイクロ波回路モジュール | |
JP2643858B2 (ja) | 複合マイクロ波集積回路 | |
JPH11345910A (ja) | 高周波用配線基板の接続構造 | |
JPH11340370A (ja) | 高周波用モジュール | |
JP2023170889A (ja) | 高周波モジュール | |
JP2003046301A (ja) | 高周波用配線基板 | |
JP2004363276A (ja) | 高周波回路モジュール | |
JP2000278005A (ja) | 分布定数素子及びその製造方法 | |
JP2004172449A (ja) | モノリシックマイクロ波集積回路パッケージ | |
JP2001015678A (ja) | 高周波モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |
|
LAPS | Cancellation because of no payment of annual fees |