JPH09138683A - 画像表示制御装置 - Google Patents

画像表示制御装置

Info

Publication number
JPH09138683A
JPH09138683A JP7294074A JP29407495A JPH09138683A JP H09138683 A JPH09138683 A JP H09138683A JP 7294074 A JP7294074 A JP 7294074A JP 29407495 A JP29407495 A JP 29407495A JP H09138683 A JPH09138683 A JP H09138683A
Authority
JP
Japan
Prior art keywords
character
storage device
data
attribute data
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7294074A
Other languages
English (en)
Other versions
JP3578533B2 (ja
Inventor
Keiichi Iwasaki
敬一 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP29407495A priority Critical patent/JP3578533B2/ja
Priority to US08/747,886 priority patent/US5870074A/en
Publication of JPH09138683A publication Critical patent/JPH09138683A/ja
Application granted granted Critical
Publication of JP3578533B2 publication Critical patent/JP3578533B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/42Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 サイズの異なるキャラクタを混在させて表示
できる機能を簡単な構成できるとともに、表示効果を高
める反転機能やスクロール機能の追加が容易な画像表示
制御装置を提供する。 【解決手段】 キャラクタテーブル4上に格納されてい
る各キャラクタの属性データを読み出すとともに、この
属性データを基本サイズのキャラクタごとの基本サイズ
属性データに加工してこれをヒットバッファ6上に構築
する第1書込制御回路5と、前記ヒットバッファ6上に
構築された基本サイズ属性データに基づき画像メモリ8
から画像データを読み出すとともに当該画像データをラ
インバッファ9上に書き込んでいく第2書込制御回路7
とを備えた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パーソナルコンピ
ューターやビデオゲーム機などの走査型ディスプレイ上
に画像(特に、文字、図形、記号等)を表示する装置に
用いられる画像表示制御装置に関する。
【0002】
【従来の技術】従来のこの種の技術としては、複数個の
動画キャラクタを表示させるために、1水平期間中に表
示可能な動画キャラクタの個数分のシフトレジスタを備
え、動画キャラクタの各々の表示するタイミングに合わ
せてデータをシフトさせるようにしたテレビゲーム装置
(特公平2−7478号公報参照)、行バッファ及び列
バッファの構成を二組有しCPUがCRTディスプレイ
で表示すべき移動標体の属性情報を属性情報記憶手段に
書き込むだけでよいように構成し、この書込期間以外は
CPUが他の処理動作すなわちゲームの制御のための動
作が行えるようにした走査型ディスプレイの表示制御方
法(特公平2−44078号公報参照)が提案されてい
る。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来の技術では、一般に固定サイズのキャラクタの表示に
しか対応できないという欠点がある。また、固定サイズ
のキャラクタよりも大きなサイズの表示対象を表現する
ために、当該表示対象を複数の固定サイズの図形素片に
分割して扱うことが考えられるが、これでは当該表示対
象を動かすために、複数の固定サイズごとの属性情報を
変更する必要があり、ソフトウェアによる負担が増大
し、CPUの稼働率が低下するという問題点がある。
【0004】そこで、上記問題点を解決するために、一
走査線上に表示すべき情報を走査線の映像データとして
記憶する編集メモリに映像データを書き込む際に、この
書込を水平表示サイズ情報により制御し、表示サイズの
異なる複数の動画図形を混在させて表示させる動画表示
装置(特公平4−43595号公報参照)が提案されて
いる。
【0005】しかし、上記の動画表示装置は、水平表示
サイズ情報に基づいて映像データの書き込みを制御する
ため、映像データを格納しているメモリに対し効率的な
アクセスが行えないという欠点がある。
【0006】この発明は、上記の事情み鑑み、簡単な回
路構成で効率的なメモリアクセスを実現しつつ異なるサ
イズのキャラクタを混在させて表示でき、更に種々の表
示効果を得ることができる画像表示制御装置を提供する
ことを目的とする。
【0007】
【課題を解決するための手段】本発明の画像表示制御装
置は、各キャラクタの属性データとして少なくともキャ
ラクタネームと水平方向キャラクタサイズと垂直方向キ
ャラクタサイズと水平表示座標と垂直表示座標とを保有
する第1記憶装置と、表示画面上の水平位置及び垂直位
置を示すカウンタ値を出力するカウンタと、前記カウン
タのカウンタ値と前記属性データとに基づいて前記第1
記憶装置から該当キャラクタの属性データを読み出すと
ともに、前記カウンタ値に基づき表示されるべきと判断
された前記該当キャラクタの部分を構成することになる
基本サイズのキャラクタについての基本サイズ属性デー
タを前記属性データに基づいて生成し、前記基本サイズ
属性データを第2記憶装置に書き込む第1書込制御手段
と、キャラクタ画像データが格納される第3記憶装置
と、前記第2記憶装置から基本サイズ属性データを読み
出し、この基本サイズ属性データに基づいてアドレスを
生成して前記第3記憶装置からキャラクタ画像データを
読み出し、このキャラクタ画像データを第4記憶装置に
書き込む第2書込制御手段と、前記第4記憶装置に格納
されている画像データを前記水平位置を示すカウンタ値
に同期して読み出す手段とを備えたことを特徴とする。
【0008】このような構成であれば、第1記憶装置に
格納されている或るキャラクタが複数の基本サイズに相
当する大きさを持つ場合に、第1書込制御手段が当該キ
ャラクタの属性データに基づき、当該キャラクタを構成
する基本サイズのキャラクタの基本サイズ属性データを
第2記憶装置上に構築する。そして、第2書込制御手段
は、第2記憶装置上の基本サイズ属性データに従って第
3記憶装置画像データを読み出して第4記憶装置に書き
込む処理を行う。
【0009】これにより、サイズの異なる種々のキャラ
クタを混在させて表示させることが可能になることは勿
論、第2書込制御手段は、基本サイズのキャラクタを扱
うのと同様の処理によって画像データを第3記憶装置か
ら読み出し第4記憶装置に格納していけばよいため、水
平表示サイズ情報に基づいて画像データを処理をする従
来構成に比べ、第3記憶装置へのアクセスを効率的に行
うことができ、表示可能なキャラクタの数を多くできる
とともに、ハード構成を複雑化せず、LSI化が容易と
なる。
【0010】キャラクタの水平方向の大きさは、前記水
平方向キャラクタサイズによって基本サイズのキャラク
タの整数倍に設定され、垂直方向の大きさは、前記垂直
方向キャラクタサイズによって基本サイズのキャラクタ
の整数倍に設定され、前記基本サイズのキャラクタは水
平方向及び垂直方向に所定ドット数の大きさを持つよう
にするのが望ましい。
【0011】第1記憶装置に格納される水平表示座標及
び/又は垂直表示座標に割り当てられるビットが、表示
画面の水平方向及び/又は垂直方向の座標範囲を越える
ことができるビット数に設定されていてもよい。これに
より、表示画面よりも大きな仮想画面を得ることがで
き、キャラクタの表示座標の値を適当に変化させること
によってキャラクタが画面の縦方向或いは横方向に現れ
て消えていくといった動画表示をスムーズに行わせるこ
とができる。また、第1記憶装置に格納されている特定
のキャラクタを表示対象から外したいような場合には、
当該キャラクタの表示座標に仮想画面上の値を与えてお
けばよいことになる。
【0012】第1書込制御手段は、水平走査期間内の表
示期間に第1記憶装置から各キャラクタの属性データを
読み出し、次の水平走査期間に表示されるべきと判断さ
れた部分を構成することになる基本サイズのキャラクタ
についての基本サイズ属性データを第2記憶装置に書き
込むように構成され、前記第2書込制御手段は、水平帰
線期間に第2記憶装置から基本サイズ属性データを順次
読み出し、この基本サイズ属性データに基づくアドレス
を第3記憶装置に与えて画像データを読み出し、この画
像データを第4記憶装置に書き込むように構成されてい
てもよい。
【0013】このように、水平帰線期間を有効に用いる
ので、ラスタ走査型のディスプレイ装置においてスムー
ズに画像表示を行わせることができる。
【0014】第1書込制御手段は、前記垂直方向を示す
カウンタのカウンタ値と属性データにおける垂直表示座
標及び垂直方向キャラクタサイズとに基づいて前記第1
記憶装置から読み出されたキャラクタが該当キャラクタ
となるか否かを判定する判定回路と、前記判定結果及び
属性データにおける水平方向キャラクタサイズに基づき
第2記憶装置に対する1回又は複数回の書込制御信号を
発生する書込制御信号発生手段と、垂直方向を示すカウ
ンタ値と属性データにおける垂直表示座標、キャラクタ
ネーム、水平方向キャラクタサイズ、及び垂直方向キャ
ラクタサイズとに基づいて第1の書込データを発生する
第1加工部と、垂直方向を示すカウンタ値と属性データ
における垂直方向キャラクタサイズ及び垂直表示座標と
に基づいて第2の書込データを発生する第2加工部と、
属性データにおける水平方向キャラクタサイズと水平表
示座標とに基づいて第3の書込データを発生する第3加
工部とを備え、これら加工部によって基本サイズ属性デ
ータを生成するようになっていてもよい。
【0015】第2記憶装置は、基本サイズ属性データが
格納されるメモリ部と、前記第1書込制御手段が前記メ
モリ部にデータを書き込むときに前記メモリ部に対する
アドレスを昇順または降順に発生させる一方、第2書込
制御手段が前記メモリ部からデータを読み出すときに前
記メモリ部対するアドレスを降順又は昇順に発生させる
アドレス発生回路とを備えていてもよい。
【0016】ここで、第1書込制御手段において表示さ
れるべきと判断された部分を構成することになる基本サ
イズのキャラクタの個数が一定個数を越える場合には、
その越える基本サイズ属性データは第2記憶装置に格納
されず、不備のあるキャラクタができることになる。そ
して、各キャラクタの属性データの表示座標値が重複或
いは近接していればキャラクタの表示位置が重なる(第
4記憶装置上でそのように画像データが形成される)こ
とになる。前記不備のあるキャラクタにおける基本サイ
ズ属性データが第2記憶装置から最後に読み出されてし
まうと、当該不備のあるキャラクタが先に読み出された
不備のないキャラクタを消してしまうことになるが、上
記の構成であれば、第2記憶装置への基本サイズ属性デ
ータの書込順とは逆の順で第2記憶装置からデータを読
み出すので、かかる不具合は生じない。
【0017】第2記憶装置は、前記アドレス発生回路が
第1所定アドレスを発生するときにセットされる第1フ
ラグと、前記アドレス発生回路が第2所定アドレスを発
生するときにセットされる第2フラグとを備え、前記第
1書込制御手段は、前記第1フラグがセットされている
ときに第2記憶装置へのデータの書き込みを禁止し、そ
れ以外のときにはデータの書き込みを要求する書込要求
発生手段を備え、前記第2書込制御手段は、前記第2フ
ラグがセットされているときに前記第2記憶装置からの
データの読み出しを中止し、それ以外のときにはデータ
の読み出しを要求する読出要求発生手段を備えていても
よい。
【0018】第1書込制御手段は、前記第1フラグがセ
ットされている状態で前記第2記憶装置へデータを書き
込もうとしたときにセットされる第3フラグを備えてい
てもよい。特に、第1記憶装置に格納される属性データ
の内容が中央処理装置の指令により書き換えられること
が可能であるとともに、前記中央処理装置は前記第3フ
ラグのセット状態を割込信号として認識するように構成
されていれば、例えば、第3フラグのセット状態とされ
た場合に、第1記憶装置におけるキャラクタの順序を入
れ換える処理を行い、次の表示において表示優先度の高
いキャラクタを優先して表示させることなどが可能とな
る。
【0019】また、第1記憶装置に格納される属性デー
タの一つとして表示選択フラグが設定されるとともに、
二組以上の前記第4記憶装置が備えられ、第2書込制御
手段は前記表示選択フラグに基づいて前記複数の第4記
憶装置のいずれかにデータを書き込むように構成されて
いてもよい。これによれば、飛行機が山の前を右から左
へ飛び、次に左から右へ山の後ろを飛ぶような動画を簡
単に行うことができる。また、第1記憶装置を2分割す
る境界となるアドレス値が格納される境界レジスタと、
二組以上の前記第4記憶装置とを備え、第2書込制御手
段は前記アドレス値に基づいて前記複数の第4記憶装置
のいずれかにデータを書き込むように構成されていても
よい。これにより、例えば、“飛行機”の絵を成すキャ
ラクタが同位置に配置される“太陽”の絵を成すキャラ
クタの裏に隠れてしまうといった不具合を防止できる。
【0020】第1記憶装置に格納される属性データの一
つとして色選択フラグが設定されるとともに、前記第2
書込制御手段は、前記の色選択フラグにより指定される
データを画像データに付加して第4記憶装置に書き込む
ようになっていてもよい。
【0021】第1記憶装置に格納される属性データの一
つとして反転フラグが設定されるとともに、前記第1書
込制御手段は、前記反転フラグを加味して基本サイズ属
性データを生成し、前記第2書込制御手段は、前記反転
フラグを加味して第4記憶装置に与える画像データを生
成するようになっていてもよい。これにより、反転処理
を簡単に行うことができる。
【0022】画面上のオフセット位置を示すオフセット
レジスタを備えるとともに、前記第1書込制御手段は前
記オフセットレジスタ値を加味して基本サイズ属性デー
タを生成するようになっていてもよい。これにより、画
面スクロールなどの処理を簡単に行うことができる。
【0023】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。
【0024】図1は、この実施の形態の画像表示制御装
置の概略構成を示したブロック図である。
【0025】水平カウンタ1は、分周器50からの信号
に応じて1ドット表示期間を示すドットクロック(CL
K)をカウントする。このカウント値Hは、水平帰線期
間を含む1水平期間の水平方向のドット表示位置に対応
するデータとなる。また、水平方向カウンタ1は、カウ
ント値が1周(水平帰線期間を含む1水平期間に対応)
するごとに、垂直カウントイネーブル信号を出力する。
【0026】垂直方向カウンタ2は、前記の水平方向カ
ウンタ1から垂直カウントイネーブル信号を受けるごと
にドットクロックをカウントする。このカウント値V
は、垂直帰線期間を含む1画面表示期間の垂直方向のド
ット表示位置に対応するデータとなるものである。
【0027】ビデオ制御信号発生器3は、水平カウンタ
値H及び垂直カウンタ値Vを入力して水平同期信号(H
SYNC)及び垂直同期信号(VSYNC)を出力す
る。
【0028】キャラクタテーブル(第1記憶装置)4
は、走査型ディスプレイの1フレームで表示可能な最大
数のキャラクタの属性データを記憶している。この実施
の形態では、図3に示すように、♯0〜♯127の合計
128個のキャラクタについての属性データを保有する
ようになっている。また、属性データとしては、1キャ
ラクタについて、キャラクタネーム(12ビット)、水
平方向キャラクタサイズ(3ビット)、垂直方向キャラ
クタサイズ(3ビット)、水平表示座標(9ビット)、
垂直表示座標(9ビット)、色選択フラグ(2ビッ
ト)、X反転フラグ(1ビット)、及びY反転フラグ
(1ビット)などがある。なお、キャラクタネームと
は、後述する画像データメモリ8に格納されている当該
キャラクタの画像データを読み出すためのアドレスに相
当するものである。
【0029】キャラクタは、単一のサイズに固定される
ものではなく、図2に示しているように、種々のサイズ
を持つ。この図2では、表示画面A及びこの表示画面よ
りも大きなサイズの仮想画面B上に配置されたキャラク
タを示している。例えば、キャラクタC1 は8×8ドッ
トの基本サイズのキャラクタであり、キャラクタC2
6 ,C7 ,C8 は基本サイズの縦横2×2倍のキャラ
クタであり、キャラクタC3 は基本サイズの縦横4×4
倍のキャラクタであり、キャラクタC4 は基本サイズの
縦横4×2倍のキャラクタであり、キャラクタC5 は基
本サイズの縦横2×4倍のキャラクタである。また、キ
ャラクタC6 については、仮想画面B上に位置する部分
をC6aで表し、仮想画面Bから折り返されて表示画面A
上に位置する部分をC6bで表している。また、キャラク
タC7 については、仮想画面B上に位置する部分をC7a
で表し、仮想画面Bから折り返されて表示画面A上に位
置する部分をC7bで表している。更に、キャラクタC8
は、その全ての部分が仮想画面B上に位置している。
【0030】なお、仮想画面は、属性データである水平
表示座標及び垂直表示座標として、表示画面Aの座標値
を越える座標値を与えることで仮想的に作り出すことが
できる。
【0031】また、図2中の各キャラクタの左上隅に付
記された×印は、当該キャラクタの表示起点位置を示す
ものであり、前述の垂直表示座標および水平表示座標に
よって特定される。
【0032】第1書込制御回路5は、前記のキャラクタ
テーブル4から♯0〜♯127の順で各キャラクタの属
性データを読み出す。そして、この読み出した属性デー
タに基づき、当該キャラクタが次の1水平期間で表示す
べきキャラクタか否かを判定する。具体的には、第1書
込制御回路5は、図4に示すように、判定回路5dを備
える。この判定回路5dは、属性データのうちの垂直表
示座標及び垂直方向キャラクタサイズによって当該キャ
ラクタが画面(或いは仮想画面)上のどの走査ラインか
ら始まってどの走査ラインに至って表示されるべきかを
知るとともに、垂直カウンタ値Vから認識される表示走
査ライン位置を知ることにより、次の1水平期間で表示
すべきキャラクタであるか否かを判断することができ
る。以下、表示すべきキャラクタであると判断されるこ
とを、“ヒット”と称する。ヒットのときには、判定回
路5dのヒット信号(Hit)がアクティブになる。
【0033】そして、第1書込制御回路5は、ヒットし
たキャラクタに対しては、その属性データを加工し、こ
の加工した属性データをヒットバッファ(第2記憶装
置)6に書き込む。第1書込制御回路5は、図3に示し
ているように、第1加工部5a、第2加工部5b、及び
第3加工部5cを有している。
【0034】第1加工部5aは、キャラクタネーム、水
平方向キャラクタサイズ、垂直方向キャラクタサイズ、
X反転フラグ、及びY反転フラグの各データを入力し、
基本サイズキャラクタネームを生成してこれをヒットバ
ッファ6に書き込む。例えば、図6に示すように、キャ
ラクタネームA0のキャラクタが、縦横4×4の合計1
6個の基本サイズキャラクタ(キャラクタネームA0〜
A15)から成っているとし、表示走査ラインが、基本
サイズキャラクタA8〜A11の並びに位置していれ
ば、基本サイズキャラクタネームとして、A8,A9,
A10,A11が生成される。
【0035】基本サイズキャラクタネームA8,A9,
A10,A11の生成は、以下のように行われる。即
ち、キャラクタ(キャラクタネームA0)の表示起点位
置と表示走査ラインとの相対的位置関係に基づき、キャ
ラクタネームA0により判断される画像データメモリ8
上のアドレスに対し上記相対的位置関係に相当するアド
レスを加算したアドレスに相当するものが基本サイズキ
ャラクタネームA8となり、更に基本サイズキャラクタ
が8ドット×8ドットからなるのであれば、8ドット分
の画像データのアドレスを加算したアドレスに相当する
ものが基本サイズキャラクタネームA9となる。このよ
うにして、基本サイズキャラクタネームA8,A9,A
10,A11を生成することができる。
【0036】このように、基本サイズキャラクタネーム
は、画像データメモリ8に格納されている当該基本サイ
ズキャラクタの画像データを読み出すためのアドレスに
相当するものとなる。
【0037】なお、ここでは、X反転フラグ及びY反転
フラグがそれぞれ“0”、即ち反転を行わないとして説
明を続ける。X反転およびY反転については、後述す
る。
【0038】第2加工部5bは、垂直方向キャラクタサ
イズ、垂直表示座標、Y反転フラグ、及び垂直カウンタ
値Vを入力し、Yラインを生成する。Yラインとは、上
記の例でいえば、図6に示しているように、キャラクタ
ネームA8,A9,A10,A11の基本キャラクタの
最上位置から表示位置までのドット数を表すものであ
る。
【0039】第3加工部5bは、水平方向キャラクタサ
イズ、水平表示座標、及び水平オフセットを入力し、基
本サイズ水平表示座標を生成する。基本サイズ水平表示
座標は、上記の例でいえば、図6に示しているように、
キャラクタネームA8,A9,A10,A11の各々の
基本キャラクタの表示起点位置P8 ,P9 ,P10,P 11
の水平座標値を表すものである。
【0040】ヒットバッファ(第2記憶装置)6は、前
記図6に示した例でいえば、ヒットした一つのキャラク
タA0について、図5に示すように、4つの基本サイズ
のキャラクタ(キャラクタネームA8,A9,A10,
A11)の各々の属性データを保持する。また、この実
施の形態では、基本サイズに換算して32個分(♯0〜
♯31)のキャラクタの属性データを保持できるように
している。即ち、1水平期間に32個の基本サイズのキ
ャラクタが表示できるようになっている。
【0041】なお、図5に示しているように、ヒットし
たキャラクタ個数を基本サイズに換算した個数が32個
を越える場合には、その越えるキャラクタの基本サイズ
部分の属性データはヒットバッファ6には格納されな
い。例えば、図5において、キャラクタテーブル4の♯
124のキャラクタを構成する4つの基本キャラクタの
うちの最も最後のキャラクタの属性データがヒットバッ
ファ6に格納されない。ヒットバッファ6からの属性デ
ータの読み出しは、書込順と逆の順に行うようにしてい
る。このためには、例えば、先入れ後出し(FILO)
レジスタを用いることができる。
【0042】第2書込制御回路7は、ヒットバッファ6
から読み出した基本キャラクタの属性データのうち、基
本キャラクタネーム及びYラインに基づいて生成したア
ドレスを画像データメモリ8に与え、この画像データメ
モリ8から当該基本キャラクタの処理対象である走査ラ
イン上の画像データを読み出す。そして、この読み出し
た画像データを、基本サイズ水平表示座標に基づいてラ
インバッファ9の所定アドレスに格納する。なお、画像
データメモリ8から読み出した画像データが透明を示す
コード(例えば、オール“0”)の場合は、当該画像デ
ータをラインバッファ9に書き込まない。ラインバッフ
ァ9は、1水平期間の画像データを格納する。なお、色
選択フラグの活用については、後述のカラールックアッ
プテーブル10とともに説明する。
【0043】ラインバッファ9の画像データは、図示し
ない読出手段にて前記水平カウンタ値に同期して読み出
される。カラールックアップテーブル10は、ラインバ
ッファ9から読み出された画像データをRGB信号に変
換し、図示しない画像表示装置に出力する。なお、カラ
ールックアップテーブル10のアドレスが256(8ビ
ット)で、画像データが4ビットであるとすると、カラ
ールックアップテーブル10に不足分の4ビットを追加
してやらねばならない。そこで、第2書込制御回路7
は、2ビットの前記色選択フラグに基づいて、4種類の
4ビット補助データを生成し、4ビットの画像データに
付加して8ビット(4ビット補助データを上位に、4ビ
ットの画像データを下位)とした画像データをラインバ
ッファ9に書き込むようにしている。
【0044】図7は、キャラクタテーブル4、ヒットバ
ッファ6、及びラインバッファ9の1水平期間のデータ
読出/書込のタイミングチャートである。第2書込制御
回路7は、水平走査期間中にヒットバッファ6から属性
データを読み出し、この属性データに基づいて画像デー
タメモリ8から画像データを読み出してこれをラインバ
ッファ9に書き込む。ラインバッファ9に書き込まれた
画像データは、表示期間に読み出される。また、この表
示期間において、次に表示すべき画像データを生成すべ
く、第1書込制御回路5はキャラクタテーブル4から属
性データを読み出し、これを加工した基本サイズ属性デ
ータをヒットバッファ9に書き込む。
【0045】なお、ラインバッファ9から該当ドットの
画像データを読み出した後には、当該ドットに透明コー
ド(例えば、オール“0”)を書き込んでクリアをした
後、次のドットの画像データを読み出す。また、図2に
おいて、ヒットバッファ6の一単位のリードデータに対
してラインバッファ9に二単位のデータが書き込まれる
ように図示しているが、これは、例えば、基本キャラク
タの水平幅のビット数が8ドット分で、各ドットが4ビ
ットのデータから成るとすると、全体で32ビットデー
タとなり、画像データメモリ8の1ワードが16ビット
であれば、32ビットデータを得るために、画像データ
メモリ8から2回の読出処理を行ってラインバッファ9
に2回の書込処理を行うことを示している。
【0046】以上説明したように、この実施の形態の画
像表示制御装置は、キャラクタテーブル4に格納されて
いる或るキャラクタが複数の基本サイズに相当する大き
さを持つ場合に、第1書込制御回路5が当該キャラクタ
の属性データに基づき、当該キャラクタを構成する基本
サイズのキャラクタの属性データをヒットバッファ6上
に構築する。そして、第2の書込制御回路7は、当該基
本サイズのキャラクタの属性データに従って画像データ
メモリ8から画像データを読み出してラインバッファ9
に書き込む処理を行う。
【0047】これにより、サイズの異なる種々のキャラ
クタを混在させて表示させることが可能になることは勿
論、第2の書込制御回路7は、基本サイズのキャラクタ
を扱うのと同様の処理によって画像データを画像データ
メモリ8から読み出しラインバッファ9に格納していけ
ばよいため、水平表示サイズ情報に基づいて画像データ
を処理する従来構成に比べ、画像データメモリ8へのア
クセスを効率的に行うことができ、表示可能なキャラク
タの数を多くできるとともに、例えば、2組の行列バッ
ファを用いる従来構成に比べ、ハード構成を複雑化せ
ず、LSI化が容易である。
【0048】また、この実施の形態では、キャラクタの
属性データである水平・垂直表示座標に適当な値を与え
るだけで表示画面Aよりも大きな仮想画面B上にキャラ
クタを配置することができ、そして、当該キャラクタの
表示座標の値を適当に変化させることによってキャラク
タが画面の縦方向或いは横方向に現れて消えていくとい
った動画表示をスムーズに行わせることができる。ま
た、キャラクタテーブル4に格納されている特定のキャ
ラクタを表示対象から外したいような場合には当該キャ
ラクタの表示座標に仮想画面B上の値を与えておけばよ
いことになる。
【0049】また、前述したように、ヒットしたキャラ
クタ個数を基本サイズに換算した個数が32個を越える
場合には、その越えるキャラクタの基本サイズ部分の属
性データはヒットバッファ6に格納されず、不備のある
キャラクタができることになる。そして、各キャラクタ
の属性データの表示座標値が重複或いは近接していれば
キャラクタの表示位置が重なる(ラインバッファ9上で
そのように画像データが形成される)ことになる。前記
不備のあるキャラクタがヒットバッファ6から最後に読
み出されてしまうと、当該不備のあるキャラクタが先に
読み出された不備のないキャラクタを消してしまうこと
になるが、この実施の形態では、前述したように、ヒッ
トバッファ6への属性データの書込順とは逆の順にデー
タを読み出すようにしているので、かかる不具合は生じ
ない。
【0050】また、この事柄は、たとえ、1水平期間に
表示可能なキャラクタの個数(この実施の形態では、基
本キャラクタで32個)を越える個数を表示するような
データをキャラクタテーブル4に設定していたとして
も、表示の優先度の高いキャラクタは必ず表示できるこ
とを意味する。そして、表示の優先度の高いキャラクタ
を必ず表示する構成は、前述のごとく、読み出し順序の
設定で簡単に実現でき、回路構成を複雑化することはな
い。
【0051】次に、図8を用いて、この実施の形態の画
像表示制御装置における第1書込制御回路5とヒットバ
ッファ6と第2書込制御回路7との関係を更に詳しく説
明する。
【0052】第1書込制御回路5は、書込要求発生回路
5eを有している。書込要求発生回路5eは、判定回路
5d(図8には示していない)のヒット信号(Hit)
を入力し、ヒット信号がアクティブのときには、ヒット
バッファ6の書込/読出制御部6aに書込を要求する信
号を出力する。
【0053】書込/読出制御部6aは、前記書込要求信
号と、後述の読出要求発生回路7aからの読出要求信号
とに基づいて、メモリ部6cに対する属性データの書込
と読出を切り換える制御を行う。
【0054】アドレス発生回路6bは、書込/読出制御
部6aから書込要求を受け取ったときと読出要求を受け
取ったときとで、Up/Downを切り換えてアドレス
を発生し、このアドレスをメモリ部6cに与える。
【0055】メモリ部6cには、前記アドレスに従って
基本サイズ属性データが記憶されたり、基本サイズ属性
データが読み出されたりするようになっている。
【0056】また、アドレス発生回路6bからのアドレ
スは、EMPTYフラグ6dおよびFULLフラグ6e
に供給される。
【0057】EMPTYフラグ6dは、メモリ部6cの
先頭アドレス値に一致するアドレスを受け取ったとき
に、メモリ部6cが空であると判断し、“1”を立て
る。
【0058】第2書込制御回路7は、EMPTYフラグ
6dに“1”が立てられるまでは、連続して絶え間なく
属性データを読み出し、ラインバッファ9に画像データ
を書き込む。EMPTYフラグ6dに“1”が立てられ
ると、属性データを読みだすのを止める。
【0059】一方、FULLフラグ6eは、メモリ部6
cの最終アドレス値に一致するアドレスを受け取ったと
きに、メモリ部6cの空きが無くなったと判断し、
“1”を立てる。FULLフラグ6eに“1”が立てら
れている状態でヒット信号がアクティブになると、書込
要求発生回路5eは、OVERフラグ5fに“1”を立
てさせる。図示しないCPUは、CPUインターフェイ
ス11を介してOVERフラグ5fの状態を確認するこ
とができる。或いは、CPUインターフェイス11を介
してCPUに割込がかけられる。従って、表示されない
キャラクタが存在することをCPUに知らせることがで
き、例えば、優先度の低いキャラクタをヒットの対象か
ら外すような処理をCPUに行わせたり、キャラクタテ
ーブル内の属性データの配置位置を入れ換えたり、或い
は、ソフトチェックを行わせたりすること等ができる。
【0060】次に、X反転,Y反転について説明する。
【0061】X反転とはキャラクタをその中心を通る垂
直軸回りに回転させることであり、Y反転とはキャラク
タをその中心を通る水平軸回りに回転させることであ
る。例えば、図9(a)に示すように、4つの基本サイ
ズのキャラクタB0(基本サイズキャラクタネームB
0,B1,B2,B3)をY反転させると、同図(b)
のようになる。
【0062】Y反転を行う場合は、基本キャラクタの並
びが上下に逆転し、各基本キャラクタの上下のドットの
並びも逆転することになるが、各基本キャラクタの左右
のドットの並びに変化はない。ゆえに、Y反転フラグが
“1”のときには、当該フラグを受け取った第1書込制
御回路5の第1加工部5aは、基本キャラクタの上下並
びの逆転に対応すべく、表示位置が図9(b)の例であ
れば、基本キャラクタネームB2,B3ではなく、同図
(c)に示すように、基本キャラクタネームB0,B1
のキャラクタの属性データをヒットバッファ6に書き込
む。また、第2加工部5は、Y反転に応じたYラインを
生成することになる。Yラインの生成は、反転なしのY
ラインのデータのが例えば“010”(ビット並び)で
あれば、“101”になるため、回路的な付加は少な
い。
【0063】X反転を行う場合は、基本キャラクタの並
びが左右に逆転し、各基本キャラクタの左右のドットの
並びも逆転することになるが、各基本キャラクタの上下
のドットの並びに変化はない。ゆえに、X反転フラグが
“1”のときには、当該フラグを受け取った第1書込制
御回路5の第1加工部5aは、基本キャラクタの左右並
びの逆転に対応させたキャラクタの属性データをヒット
バッファ6に書き込むことになる。また、ヒットバッフ
ァ6には、図3に示しているように、X反転フラグが格
納されるので、当該フラグを受け取った第2書込制御回
路7は、各基本キャラクタの左右のドットの並びが逆転
するように、画像データをラインバッファ9に格納す
る。
【0064】次に、図10に基づいて、第1のラインバ
ッファ10aと第2のラインバッファ10bを備える構
成について説明する。このように二つのラインバッファ
を設けたのは、例えば、“太陽”の絵を成すキャラクタ
と“飛行機”の絵を成すキャラクタとでは、同一の画面
位置において“飛行機”の方が優先的に表示されるべき
であり、このような優先処理を簡単に行うためである。
【0065】そこで、前記図3に示したキャラクタテー
ブル4において、その属性データの一つに表示選択フラ
グの項目を追加するとともに、この表示選択フラグがヒ
ットバッファ6にそのまま転送されるようにしておく。
そして、上記の例でいえば、優先順位が高い“飛行機”
の絵を成すキャラクタにおける属性データの表示選択フ
ラグに“1”を立てておく。第2書込制御回路7は、表
示選択フラグに“1”が立っているときには、第1ライ
ンバッファ9aに画像データを書き込む一方、表示選択
フラグが“0”にリセットされているときには、第2ラ
インバッファ9bに画像データを書き込むようにしてお
く。第1,第2ラインバッファ9a,9bの出力画像デ
ータは、優先順位制御回路17を介してカラールックア
ップテーブル10に供給される。
【0066】また、背景画面(例えば、“山”の絵を成
す画面)の画像データをビットマップメモリ15に格納
しておき、表示制御回路16によってビットマップメモ
リ15から画像データを読み出す。この読み出された画
像データは、優先順位制御回路17を介しててカラール
ックアップテーブル10に供給される。
【0067】ここで、図11に示すように、第1ライン
バッファ9aによる表示画面G1とビットマップメモリ
による背景画面G2と、第2ラインバッファ9bによる
表示画面G3とにおいて、優先順位は図の手前側のもの
ほど高いとする。
【0068】優先順位制御回路17は、第1,第2ライ
ンバッファ9a,9bからの画像データおよびビットマ
ップメモリ15からの画像データを入力し、例えば、3
つの画像データ全てが透明色コード以外のデータであれ
ば、第1ラインバッファ9aの画像データを採用し、第
1ラインバッファ9aのデータが透明色コードで他の2
者が透明色コード以外のデータであれば、ビットマップ
メモリ15からの画像データを採用し、第1ラインバッ
ファ9a及びビットマップメモリ15のデータが透明色
コードで第2ラインバッファ9bのデータが透明色コー
ド以外のデータであれば、第2ラインバッファ9bから
の画像データを採用するようになっている。
【0069】また、優先順位制御回路17は、背景画面
G2とラインバッファによる表示画面G1又はG3の優
先順位を切り換えることが可能であり、例えば、“飛行
機”が左から右に移動するときに“山”の手前を飛び、
“飛行機”が右から左に移動するときに“山”の奥側を
飛ぶように表示することができる。また、ラインバッフ
ァを3つ以上備えて同様の処理を行うことも可能であ
る。
【0070】なお、上記の例では、第1,第2ラインバ
ッファ9a,9bへの画像データの書き分けを表示選択
フラグによって行うようにしたが、その他、境界レジス
タ(図示せず)を設けることで書き分けを行うこともで
きる。境界レジスタには、キャラクタテーブル4を2分
割する境界となるアドレスが格納される。そして、第1
書込制御回路5は、キャラクタテーブル4の属性データ
を加工してヒットバッファ6に格納するときに、キャラ
クタの属性データのアドレスと前記境界レジスタの値と
を比較し、その比較結果をヒットバッファ6に書き込
む。これにより、第2書込制御回路7がヒットバッファ
6の基本サイズ属性データに基づいて画像データをライ
ンバッファに書き込むときに、上記比較結果に基づいて
第1,第2ラインバッファ9a,9bへの画像データの
書き分けを行うことができる。
【0071】次に、図12を用い、オフセット処理につ
いて説明する。このオフセット処理は、例えば、カーナ
ビゲーションにおける画像表示のように、画面上の各キ
ャラクタを全体として同じ方向に動かす(スクロールす
る)ときに有用となる。オフセット処理のためには、垂
直オフセット値及び水平オフセット値がそれぞれ格納さ
れる二つのオフセットレジスタを備える。
【0072】垂直オフセット処理は、図4に示した判定
回路5dが、前記オフセットレジスタから垂直オフセッ
ト値を入力し、このオフセット値を加算した位置に存在
することになるキャラクタをヒットすることにより実現
できる。また、水平オフセット処理は、図3に示した第
3加工部5cが、前記オフセットレジスタから水平オフ
セット値を入力し、このオフセット値を加算して基本サ
イズ水平表示座標を発生させてヒットバッファ6に格納
すればよい。
【0073】このように、キャラクタテーブル4に格納
されている属性データを変更することなく、オフセット
処理を簡単に実現することができる。
【0074】
【発明の効果】以上のように、本発明によれば、サイズ
の異なる種々のキャラクタを混在させて表示できること
は勿論、画像データメモリへのアクセスを効率的に行う
ことができ、表示可能なキャラクタの数を多くできると
ともに、ハード構成を複雑化せず、LSI化が容易にな
り、また、キャラクタの反転処理やオフセット処理など
により優れた表示効果を得ることができる等の優れた諸
効果を奏する。
【図面の簡単な説明】
【図1】本発明の画像表示制御装置の概略構成を示すブ
ロック図である。
【図2】本発明の仮想画面と表示画面と各キャラクタと
の関係を示す説明図である。
【図3】本発明のキャラクタテーブルと第1書込制御回
路とヒットバッファとの具体的関係を示す概念図であ
る。
【図4】本発明の第1書込制御回路の判定回路とその入
力信号との関係を示す説明図である。
【図5】本発明のキャラクタテーブルとヒットバッファ
との具体的関係および読出/書込順を示す概念図であ
る。
【図6】本発明のキャラクタとこれを構成する基本サイ
ズキャラクタとの関係を示す図であって、同図(a)は
表示位置が基本キャラクタA8〜A11上に位置してい
る様子を示し、同図(b)は同図(a)のキャラクタの
属性データから生成される基本サイズ属性データにおけ
る基本サイズキャラクタネームおよびYラインを示す説
明図である。
【図7】本発明のデータ書込/読出のタイミングを示す
タイミングチャートである。
【図8】本発明の第1書込制御回路とヒットバッファメ
モリと第2書込制御回路との具体的関係を示すブロック
図である。
【図9】本発明の反転処理を説明する図であって、同図
(a)はキャラクタを示し、同図(b)はそのY反転状
態を示し、同図(c)は基本サイズ属性データにおける
基本キャラクタとYラインを示す説明図である。
【図10】本発明の二つのラインバッファを有する画像
表示制御装置の概略構成を示すブロック図である。
【図11】本発明のビットマップ画像と第1ラインバッ
ファの画像と第2ラインバッファの画像との関係を示す
説明図である。
【図12】本発明のオフセット処理を示す説明図であ
る。
【符号の説明】
1 水平カウンタ 2 垂直カウンタ 4 キャラクタテーブル(第1記憶装置) 5 第1書込制御回路 6 ヒットバッファ(第2記憶装置) 7 第2書込制御回路 8 画像データメモリ(第3記憶装置) 9 ラインバッファ(第4記憶装置)

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 各キャラクタの属性データとして少なく
    ともキャラクタネームと水平方向キャラクタサイズと垂
    直方向キャラクタサイズと水平表示座標と垂直表示座標
    とを保有する第1記憶装置と、表示画面上の水平位置及
    び垂直位置を示すカウンタ値を出力するカウンタと、前
    記カウンタのカウンタ値と前記属性データとに基づいて
    前記第1記憶装置から該当キャラクタの属性データを読
    み出すとともに、前記カウンタ値に基づき表示されるべ
    きと判断された前記該当キャラクタの部分を構成するこ
    とになる基本サイズのキャラクタについての基本サイズ
    属性データを前記属性データに基づいて生成し、前記基
    本サイズ属性データを第2記憶装置に書き込む第1書込
    制御手段と、キャラクタ画像データが格納される第3記
    憶装置と、前記第2記憶装置から基本サイズ属性データ
    を読み出し、この基本サイズ属性データに基づいてアド
    レスを生成して前記第3記憶装置からキャラクタ画像デ
    ータを読み出し、このキャラクタ画像データを第4記憶
    装置に書き込む第2書込制御手段と、前記第4記憶装置
    に格納されている画像データを前記水平位置を示すカウ
    ンタ値に同期して読み出す手段とを備えたことを特徴と
    する画像表示制御装置。
  2. 【請求項2】 前記キャラクタの水平方向の大きさは、
    前記水平方向キャラクタサイズによって基本サイズのキ
    ャラクタの整数倍に設定され、垂直方向の大きさは、前
    記垂直方向キャラクタサイズによって基本サイズのキャ
    ラクタの整数倍に設定され、前記基本サイズのキャラク
    タは水平方向及び垂直方向に所定ドット数の大きさを持
    つことを特徴とする請求項1に記載の画像表示制御装
    置。
  3. 【請求項3】 前記第1記憶装置に格納される水平表示
    座標及び/又は垂直表示座標に割り当てられるビット
    が、表示画面の水平方向及び/又は垂直方向の座標範囲
    を越えることができるビット数に設定されていることを
    特徴とする請求項1又は請求項2に記載の画像表示制御
    装置。
  4. 【請求項4】 前記第1書込制御手段は、水平走査期間
    内の表示期間に第1記憶装置から各キャラクタの属性デ
    ータを読み出し、次の水平走査期間に表示されるべきと
    判断された部分を構成することになる基本サイズのキャ
    ラクタについての基本サイズ属性データを第2記憶装置
    に書き込むように構成され、前記第2書込制御手段は、
    水平帰線期間に第2記憶装置から基本サイズ属性データ
    を順次読み出し、この基本サイズ属性データに基づくア
    ドレスを第3記憶装置に与えて画像データを読み出し、
    この画像データを第4記憶装置に書き込むように構成さ
    れていることを特徴とする請求項1乃至請求項3のいず
    れかに記載の画像表示制御装置。
  5. 【請求項5】 前記第1書込制御手段は、前記垂直方向
    を示すカウンタのカウンタ値と属性データにおける垂直
    表示座標及び垂直方向キャラクタサイズとに基づいて前
    記第1記憶装置から読み出されたキャラクタが該当キャ
    ラクタとなるか否かを判定する判定回路と、前記判定結
    果及び属性データにおける水平方向キャラクタサイズに
    基づき第2記憶装置に対する1回又は複数回の書込制御
    信号を発生する書込制御信号発生手段と、垂直方向を示
    すカウンタ値と属性データにおける垂直表示座標、キャ
    ラクタネーム、水平方向キャラクタサイズ、及び垂直方
    向キャラクタサイズとに基づいて第1の書込データを発
    生する第1加工部と、垂直方向を示すカウンタ値と属性
    データにおける垂直方向キャラクタサイズ及び垂直表示
    座標とに基づいて第2の書込データを発生する第2加工
    部と、属性データにおける水平方向キャラクタサイズと
    水平表示座標とに基づいて第3の書込データを発生する
    第3加工部とを備えていることを特徴とする請求項1乃
    至請求項4のいずれかに記載の画像表示制御装置。
  6. 【請求項6】 前記第2記憶装置は、基本サイズ属性デ
    ータが格納されるメモリ部と、前記第1書込制御手段が
    前記メモリ部にデータを書き込むときに前記メモリ部に
    対するアドレスを昇順または降順に発生させる一方、第
    2書込制御手段が前記メモリ部からデータを読み出すと
    きに前記メモリ部対するアドレスを降順又は昇順に発生
    させるアドレス発生回路とを備えていることを特徴とす
    る請求項1乃至請求項5のいずれかに記載の画像表示制
    御装置。
  7. 【請求項7】 前記第2記憶装置は、前記アドレス発生
    回路が第1所定アドレスを発生するときにセットされる
    第1フラグと、前記アドレス発生回路が第2所定アドレ
    スを発生するときにセットされる第2フラグとを備え、
    前記第1書込制御手段は、前記第1フラグがセットされ
    ているときに第2記憶装置へのデータの書き込みを禁止
    し、それ以外のときにはデータの書き込みを要求する書
    込要求発生手段を備え、前記第2書込制御手段は、前記
    第2フラグがセットされているときに前記第2記憶装置
    からのデータの読み出しを中止し、それ以外のときには
    データの読み出しを要求する読出要求発生手段を備えて
    いることを特徴とする請求項6に記載の画像表示制御装
    置。
  8. 【請求項8】 前記第1書込制御手段は、前記第1フラ
    グがセットされている状態で前記第2記憶装置へデータ
    を書き込もうとしたときにセットされる第3フラグを備
    えていることを特徴とする請求項7に記載の画像表示制
    御装置。
  9. 【請求項9】 前記第1記憶装置に格納される属性デー
    タの内容が中央処理装置の指令により書き換えられるこ
    とが可能であるとともに、前記中央処理装置は前記第3
    フラグのセット状態を割込信号として認識するように構
    成されていることを特徴とする請求項8に記載の画像表
    示制御装置。
  10. 【請求項10】 前記第1記憶装置に格納される属性デ
    ータの一つとして表示選択フラグが設定されるととも
    に、二組以上の前記第4記憶装置が備えられ、第2書込
    制御手段は前記表示選択フラグに基づいて前記複数の第
    4記憶装置のいずれかにデータを書き込むように構成さ
    れていることを特徴とする請求項1乃至請求項9のいず
    れかに記載の画像表示制御装置。
  11. 【請求項11】 前記第1記憶装置を2分割する境界と
    なるアドレス値が格納される境界レジスタと、二組以上
    の前記第4記憶装置とを備え、第2書込制御手段は前記
    アドレス値に基づいて前記複数の第4記憶装置のいずれ
    かにデータを書き込むように構成されていることを特徴
    とする請求項1乃至請求項10のいずれかに記載の画像
    表示制御装置。
  12. 【請求項12】 前記第1記憶装置に格納される属性デ
    ータの一つとして色選択フラグが設定されるとともに、
    前記第2書込制御手段は、前記の色選択フラグにより指
    定されるデータを画像データに付加して第4記憶装置に
    書き込むようになっていることを特徴とする請求項1乃
    至請求項11のいずれかに記載の画像表示制御装置。
  13. 【請求項13】 前記第1記憶装置に格納される属性デ
    ータの一つとして反転フラグが設定されるとともに、前
    記第1書込制御手段は、前記反転フラグを加味して基本
    サイズ属性データを生成し、前記第2書込制御手段は、
    前記反転フラグを加味して第4記憶装置に与える画像デ
    ータを生成するようになっていることを特徴とする請求
    項1乃至請求項12のいずれかに記載の画像表示制御装
    置。
  14. 【請求項14】 画面上のオフセット位置を示すオフセ
    ットレジスタを備えるとともに、前記第1書込制御手段
    は前記オフセットレジスタ値を加味して基本サイズ属性
    データを生成するようになっていることを特徴とする請
    求項1乃至請求項13のいずれかに記載の画像表示制御
    装置。
JP29407495A 1995-11-13 1995-11-13 画像表示制御装置 Expired - Fee Related JP3578533B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP29407495A JP3578533B2 (ja) 1995-11-13 1995-11-13 画像表示制御装置
US08/747,886 US5870074A (en) 1995-11-13 1996-11-13 Image display control device, method and computer program product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29407495A JP3578533B2 (ja) 1995-11-13 1995-11-13 画像表示制御装置

Publications (2)

Publication Number Publication Date
JPH09138683A true JPH09138683A (ja) 1997-05-27
JP3578533B2 JP3578533B2 (ja) 2004-10-20

Family

ID=17802954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29407495A Expired - Fee Related JP3578533B2 (ja) 1995-11-13 1995-11-13 画像表示制御装置

Country Status (2)

Country Link
US (1) US5870074A (ja)
JP (1) JP3578533B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020110506A1 (ja) * 2018-11-28 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 表示装置および表示制御装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240341B1 (en) * 1999-01-18 2001-05-29 Honeywell International Inc. Flight management system (FMS) with integrated bit mapped data charts
US7176929B1 (en) * 2001-07-17 2007-02-13 National Semiconductor Corporation Low cost animated sequence function for low cost OSD devices
JP4976086B2 (ja) * 2006-09-14 2012-07-18 株式会社リコー 昇降圧dc−dcコンバータ
US9098938B2 (en) 2011-11-10 2015-08-04 The Directv Group, Inc. System and method for drawing anti-aliased lines in any direction
US20130120657A1 (en) * 2011-11-10 2013-05-16 The Directv Group, Inc. System and method for rendering anti-aliased text to a video screen
US10078375B2 (en) 2012-11-30 2018-09-18 Polyglotte Inc. Multilingual keyboard
US10843089B2 (en) * 2018-04-06 2020-11-24 Rovi Guides, Inc. Methods and systems for facilitating intra-game communications in a video game environment

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758803B2 (ja) * 1988-06-24 1995-06-21 日産自動車株式会社 光スイッチング装置
JPH0662348B2 (ja) * 1988-08-02 1994-08-17 イーグル工業株会社社 多孔質セラミックス複合材料およびその製造方法
EP0466936B1 (en) * 1990-02-05 1997-04-16 Ricoh Company, Ltd Animation display unit and external memory used therefor
JPH0443595A (ja) * 1990-06-08 1992-02-13 Ryoda Sato 照明装置
JPH08163457A (ja) * 1994-10-05 1996-06-21 Mitsubishi Electric Corp オンスクリ−ン表示装置及びオンスクリ−ン表示方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020110506A1 (ja) * 2018-11-28 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 表示装置および表示制御装置
JPWO2020110506A1 (ja) * 2018-11-28 2021-10-14 ソニーセミコンダクタソリューションズ株式会社 表示装置および表示制御装置
US11837145B2 (en) 2018-11-28 2023-12-05 Sony Semiconductor Solutions Corporation Display apparatus and display control apparatus

Also Published As

Publication number Publication date
US5870074A (en) 1999-02-09
JP3578533B2 (ja) 2004-10-20

Similar Documents

Publication Publication Date Title
US5515494A (en) Graphics control planes for windowing and other display operations
US5500654A (en) VGA hardware window control system
US5748174A (en) Video display system including graphic layers with sizable, positionable windows and programmable priority
JPH0327119B2 (ja)
JPH0695273B2 (ja) デイスプレイ制御装置
US5512918A (en) High speed method and apparatus for generating animation by means of a three-region frame buffer and associated region pointers
JPS6049391A (ja) ラスタ走査表示システム
US5146211A (en) Bit mapped color cursor
US4570158A (en) Horizontal and vertical image inversion circuit for a video display
JP3477666B2 (ja) 画像表示制御装置
US6606094B1 (en) Method and apparatus for text image stretching
JP3578533B2 (ja) 画像表示制御装置
JP3481913B2 (ja) 画像処理装置
JPH07234773A (ja) 表示制御装置
JP3322109B2 (ja) 表示制御装置
JP2898482B2 (ja) コンピュータゲーム装置
JPH06180574A (ja) コンピュータ画像処理装置
JP3514763B6 (ja) スクロール画面表示回路
JP3514763B2 (ja) スクロール画面表示回路
US7348983B1 (en) Method and apparatus for text image stretching
JPH04354069A (ja) 画像処理装置
JPH077266B2 (ja) 表示制御装置
JPH04186295A (ja) 画像処理装置
JPS62249188A (ja) キヤラクタデ−タのデイスプレイ方法および装置
JPH10222151A (ja) 走査型画像生成回路手段

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040713

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070723

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees