JPH077266B2 - 表示制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はラスタスキャン型陰極線ブラウン管（以下CRT
という）を用いた表示装置に関し、特にCRT画面上にお
ける表示装置を任意に変更しながら複数の図形を基本画
面、例えば文章，画像などの表示画面に重ね合せ表示す
る表示制御装置に関する。

〔従来の技術〕

文章，図形等の情報が編集，記憶されている表示メモリ
の内容をCRTなどの表示機器に表示する表示装置は、OA
機器をはじめさまざまな分野に普及し、マンマシンイン
ターフェイスの１つとして情報処理装置に不可決なもの
となっている。

このように表示装置には、CRT画面上を規則的に小区画
に区分けし各区画に文字や図形素片を対応させ、文章や
図形をこれらの連なりとして表現する表示方式と、画面
上に表示すべき図形などを表示イメージに直接１対１に
対応した画素の連なりとして表現する表示方式が一般に
広く採用されている。

しかし、最近、普及が著しい低価格のパーソナルコンピ
ュータやテレビゲーム機器では比較的小さな表示対象を
背景画などの基本画面の上に重ね合せて任意の位置に表
示したり、任意の位置に少しずつ移動させるといった従
来の表示方式とは全く異質な多重表示方式が用いられて
おり装置全体の性能をも左右する重要な機能となってい
る。

このように多重表示の制御はまず任意の位置に重ね合せ
て表示する図形（以下、多重図形という）の種類に示す
情報（ここでは、多重図形の表示パターンが格納されて
いる表示メモリのアドレス情報とする）と画面上を論理
的に定義した水平−垂直方向の座標で示した表示位置と
色や輝度等を含む情報を１組の属性情報としてメモリに
格納しておき、表示期間中の各水平走査毎にこの属性情
報を読み出してCRTの走査位置と表示位置から表示すべ
き多重図形を検索し、表示処理する。属性メモリに格納
された垂直表示位置情報から、各垂直走査位置毎に表示
すべき多重図形を検出して、対応する表示パターンを処
理することによって、垂直方向の表示位置を制御し、こ
の表示パターンを輝度信号などの表示に直接対応した映
像信号に変換して出力する際の画素データの出力タイミ
ングによって水平方向の表示位置を制御している。ま
た、画面上の表示位置を変えたり、少しづつ移動させる
場合には、中央処理装置（以下、CPUと略す）または、
外部入力機器などによって表示位置情報を変更すること
で実現している。

このように、多重図形の表示制御では、従来の表示制御
とは異なり表示対象の表示位置が刻々と変化するため、
その過程では、大きさ，形状の異なる複数の図形が様々
な位置に散在し、表示画面は極めて複雑な表示状態とな
る。例えば、同一水平走査線上に多重図形が集中してし
まう状態が生じることがある。このような場合には、１
水平走査期間など限られた期間内に多数の図形の表示処
理、すなわち表示すべき多重図形の表示パターンを表示
メモリから読出して光学的に表示信号に直接対応した画
素データに変換して編集する処理が何度も繰返して行な
われるため、背景画などの表示処理を行なう時間が充分
に確保できなくなり、正常な表示が出来なくなる場合が
ある。

しかし、表示可能な多重図形の最大個数は、表示すべき
多重図形の検索に使用するアドレス指定手段（通常はカ
ウンタで構成されている）によって固定であり、用途に
応じて使用する個数を制限することはできない。また、
ゲーム機器などの用途では、なるべく多数の表示対象が
必要となるため最大個数が使用されるがOA機器などで
は、例えばグラフィックカーソルとして1,2個を使用す
るだけで他はほとんど使用しない場合が多く、余剰とな
っている。このような場合にも属性情報をメモリから読
み出すためのアドレス指定手段が固定であるため、未使
用な属性情報も読み出されてしまう。例えば、アドレス
指定手段を５ビットのカウンタとすると多重図形は最大
32個まで定義でき、利用できるがカウンタは初期値が16
進表現（以下（Ｈ）と略す）で“00（Ｈ）”から最大値
の“1F（Ｈ）”まで計数し終るまではこの値に応じた属
性情報を順次読み出し、検索する動作は、継続し、途中
で打ち切ることはできない。従って未使用な図形の属性
情報の表示位置情報を有効表示領域以外に指定し、不要
な検出がおこり表示パターンが間違って表示されないよ
うに操作する必要が生じていた。また、属性情報を格納
するメモリ容量も必要最小限の図形の分だけではなく未
使用分も備えなければならない。例えば前述の例では少
なくとも32個分の属性情報を格納する容量を常に必要と
していた。このように属性情報を読み出すためのアドレ
ス指定手段が固定であると時間的にも経済的にも無駄が
多く、いろいろな面で著しく不都合となっていた。

〔発明が解決しようとする課題〕

このように従来の表示制御装置では、表示すべき多重図
形を検索するために属性情報を読出すアドレス指定手段
がハードウェアにより固定であるため、同一水平走査線
上に多数の多重図形が集中し、表示が正常に行われなく
なることを回避するために、表示位置や表示サイズから
常時、図形間の位置関係を把握しておき、表示処理を禁
止したり、片寄らないように表示位置の変更時に制限を
得るなど複雑な位置管理をする必要があった。また、最
大個数を全て使用しない場合には未使用の多重図形の表
示位置情報を全て有効表示領域外に指定するなどCPUに
おけるソフトウェア処理の大幅な負担となって、装置全
体の性能を低下させる大きな要因となっていた。さら
に、属性情報を格納するメモリなどの有効活用ができな
いという欠点がある。

本発明の目的は、使用する多重図形の最大数をプログラ
マブルに設定する機能を簡単なハードウェアで実現し、
CPUにおける処理負担を大幅に軽減でき、また用途に応
じて最適設計が可能な、表示制御装置を提供することで
ある。

〔発明の従来技術に対する相違点〕

上述した従来の表示制御装置に対し、本発明は、属性情
報が格納されるメモリ（以下属性メモリという）のアド
レス指定手段におけるアドレス発生方法の変更や、検索
動作の許可，停止などといった動作指示情報をあらかじ
め属性メモリに格納しておき、表示動作時に多重図形を
制御する属性情報の一緒に読み出して、この動作指示情
報に応じてアドレス指定手段の動作制御するという相違
点を有している。

〔課題を解決するための手段〕

本発明の表示制御装置は、１つの表示図形につき少なく
とも図形の種類を示す識別情報と表示位置情報と表示サ
イズ情報および動作指示とを１組の属性情報として複数
組を記憶する属性メモリと、この属性メモリからの各図
形の属性情報を読み出すためにアドレス指定情報を生成
する検索アドレス発生回路と、前記表示位置情報と表示
サイズ情報を基にして表示図形の中から水平走査毎に各
走査線上で表示すべき図形を検出する表示図形検出回路
と、検出された図形の識別情報を基にして表示メモリの
アドレス情報を順次生成し、表示パターンを読み出すア
ドレス発生回路と、１走査線上に表示すべき表示パター
ンを走査線の画素データとして記憶する編集メモリと、
前記属性メモリから前記動作指示情報を読出して動作指
示情報応じて前記検索アドレス発生回路の動作を制御す
る手段と、各水平走査毎の検索動作終了を示す検索終了
信号を発生する手段とを有する。

〔実施例〕

次に、本発明の実施例について、図面を用いて説明す
る。

第１図は本発明の表示制御装置の一実施例を示すブロッ
ク図である。

本実施例の表示制御装置は、多重図形の表示パターンを
記憶する表示メモリ１と１つの多重図形につき、その識
別情報，表示位置，表示サイズおよび動作指示情報を１
組とした属性情報を記憶する属性メモリ２と属性情報を
順次読み出すためにアドレス指定する検索アドレス発生
回路３と、表示位置情報から各水平走査で表示すべき多
重図形を検出して検出信号21を生成する表示図形検出回
路４と検出された多重図形の表示パターンを表示メモリ
１から読み出すために識別情報を基にして表示メモリ１
とアドレス情報を生成するアドレス発生回路５と表示パ
ターンを表示信号出力に直接対応した画素データに変
換，編集して記憶する編集メモリ６と表示位置情報およ
び走査位置情報を基にして編集メモリ６のアドレス情報
を生成する編集メモリアドレス制御回路７と、表示メモ
リ１から読出した表示パターンを色，輝度などの情報に
応じて画素データに変換する編集メモリ６の書込み制御
回路８とCRT12の走査タイミング信号と走査位置情報を
生成する走査信号発生回路９と走査系に同期して編集メ
モリ６から読出した画素データを並列−直列変換する映
像データレジスタ10と直列表示信号13,走査タイミング
信号および背景画など基本画面の表示信号14を混合して
CRT12を直接駆動する映像信号を生成する映像信号発生
回路11とアドレスライン19とデータ入出力ライン20と、
アドレス選択回路15,16とデータバスバッファ17,18から
構される。表示メモリ１と属性メモリ２はCPUのアドレ
スライン19およびデータ入出力ライン20,アドレス選択
回路15,16,データバスバッファ17,18を介して接続され
ている。

表示動作に先立ってCPUはこれらの制御ラインを介して
多重図形の表示パターンを表示メモリ１に、また属性情
報を属性メモリ２にそれぞれ格納する。第２図に本実施
例における属性情報の構成例を示す。１組の属性情報は
図に示すように、垂直表示位置Yp,水平表示位置Xp,表示
サイズYs,Xs,識別情報SPDA,検索アドレス発生回路の動
作指示情報としての検索終了情報FNおよび色情報COLか
ら構成されている。

編集メモリ６は少なくとも１水平走査線の表示に必要な
画素数に相当する画素データの記憶容量を有し、画素デ
ータを非表示期間に表示タイミングや映像信号レベルな
ど直接表示に対応する画素データに変換，編集して記憶
する。

次に、表示動作制御について説明する。まず、各水平走
査で表示すべき多重図形を属性情報を基にして検索する
ために、検索アドレス発生回路３を動作させ、属性メモ
リ２のアドレス情報を生成する。アドレス選択回路16は
検索アドレス発生回路３の出力を属性メモリ２のアドレ
ス指定情報として選択して、属性メモリ２から多重図形
の属性情報を順次読出す。

まず、垂直表示位置Yp,垂直方向の表示サイズYsと検索
終了情報FNを同時に読出して、垂直表示位置Yp,表示サ
イズYsを表示図形検出回路４に検索終了情報FNを検索終
了フラグレジスタ23にそれぞれ取り込む。

表示図形検出回路４では、垂直表示位置，表示サイズと
走査信号発生回路９の垂直走査位置とを比較して、該走
査線上に少なくともその一部を表示すべきである該当図
形であるか判断し、検出する。ここで検索アドレス発生
回路３は検索終了フラグレジスタ23の出力、すなわち、
検索終了情報FNの値に応じて、FNが“0"の場合には通常
動作として内容を更新し、FNが“1"の場合には、カウン
ト動作を中止し、検索終了信号22を活性化して検索動作
を終了する。検索終了信号22はステータス信号，割込み
信号などしてCPUまたは、装置内部に多重図形検出動作
が終了した状態を知らしめる目的で使用する。

第３図は検索アドレス発生回路３の論理回路図であり以
下この図を基にして動作を説明する。本実施例の検索ア
ドレス発生回路はカウンタ50a〜50eと２個のアンドゲー
ト51,52と２個のオアゲート53,54から構成される。オア
ゲート53は走査信号発生回路から供給される帰線期間信
号55と水平同期期間の開始に発生する水平同期リセット
信号56を入力しカウンタ50a〜50eのリセット信号57を生
成する。アンドゲート52はカウンタ50a〜50eの各ビット
の出力を入力し、カウント値が1F（Ｈ）になったことを
検出する。アンドゲート51は、第１図の実施例の表示図
形検出回路４で表示すべき多重図形を検出して表示デー
タ処理している時に発生される検出信号21と検索終了フ
ラブレジスタの出力信号24と帰線期間信号55およびアン
ドゲート52の信号をそれぞれ反転して入力して、カウン
タ50a〜50eのカウント動作許可状態を発生する。また、
オアゲート54は、アンドゲート52の出力と検出フラグレ
ジスタの出力信号24を入力し、カウント値が最大値であ
る1F（Ｈ）に達したまたは、検索終了情報FNが“1"の多
重図形が読み出されたとき、検索終了信号22を発生す
る。

このように検索アドレス発生回路３は各水平走査毎に第
１個目（この場合はカウント値は“00（Ｈ）”である）
の多重図形の属性情報のアドレス情報から順次発生し、
検索終了情報FNが全て“0"のときには最大値の第32個目
の多重図形の属性情報を読出すべきアドレス情報を発生
した後、次の水平走査が開始するまでの検索動作を停止
する。また、途中で検索終了情報FNが“1"の多重図形が
読み出された場合には、その時点で検索動作を終了す
る。従って多重図形の検索は検索終了情報FNが“1"の属
性情報を読出すまで行なわれ、水平走査毎に繰返され
る。

次に、第１図実施例の表示図形検出回路４で表示すべき
図形が検出された場合には、表示図形検出回路４は検出
信号21を活性化し、検索アドレス発生回路３におけるア
ドレスの更新を保留して属性メモリ２のアドレス指定情
報を保持する。すなわち、検出された多重図形の表示デ
ータ処理を行なうために表示図形の検索を一時中断す
る。同時に、検出された多重図形の表示データ処理を起
動する。アドレス発生回路５は検出された多重図形の識
別情報SPDAを取込んで表示メモリ１のアドレス情報を生
成し、アドレス選択回路15を介して表示メモリ１をアク
セスする。表示メモリ１から読出された表示パターンは
書込み制御回路で属性メモリ２から読出した色情報COL
を付加し、表示タイミングや映像信号レベルなど直接表
示し対応する画素データに変換，編集され、編集メモリ
アドレス制御回路７で水平表示位置Xpを基に生成したア
ドレス指定位置の編集メモリ６に格納される。

検出された多重図形の表示データ処理を終了すると再び
属性情報を読出して検索を開始し、上記動作を繰り返す
ことにより、１水平走査線上に表示すべき多重図形を順
次検索し、画素データを生成して、編集メモリ６に走査
線上に必要な画素データを構成する。

こうして編集メモリ６に編集，記憶された画素データ
は、表示期間中に編集メモリアドレス制御回路７で水平
走査情報をアドレス指定情報として選択することによっ
て順次読出され、映像データレジスタ10で並列−直列変
換され、直列表示信号13となる。直列信号13は映像信号
発生回路11で背景画の表示信号14などに混合されて映像
信号となりCRT12に供給される。

このように本実施例では、表示処理する多重図形の個数
を制限したい場合に、未使用となる最初に図形に相当す
る検索終了情報FNに“1"を書き込んでおけばこの図形以
降の検索動作は起動されない。従って用途に応じて属性
メモリの検索終了情報FNを書き換えれば、表示可能な多
重図形の個数を任意に設定できる。例えば、32個中、16
個のみ使用する場合に、第17個目の図形の検索終了情報
FNを“1"にしておけば、16個については表示処理が行な
われ、第17個目の図形の属性情報を読出した時点で検索
動作は終了する。

また、本実施例では、検索アドレス発生回路を構成する
カウンタを具体的に５ビットのカウンタとして説明した
が本発明はこのビット数に制約されることなく実現でき
ることは言うまでもない。

次に、他の実施例について説明する。

第４図は本発明の第２の実施例のブロック図である。こ
の実施例では、動作情報として続いて検索する多重図形
の属性情報を指定するアドレス情報（以下ネクストアド
レス情報NAという）を図５に示すように定義する。ま
た、ネクストアドレス情報の最上位ビットSTPは検索終
了を示す情報とする。本実施例は、検索アドレス発生回
路３がネクストアドレス情報NAを基にしてアドレス指定
情報を生成することと検索アドレス発生回路３の初期値
を格納するアドレスレジスタ30を設けていることが前述
の実施例と異なる。それ以外の構成は、前述の実施例と
同様であり、重複する部分は同一の番号を付し、詳細な
説明は省略している。表示動作が開始すると、まず、検
索アドレス発生回路３にアドレスレジスタ30の出力値を
取り込み、属性情報を順次読み出すための第１回目のア
ドレスを生成し、アドレス選択回路16を介して属性メモ
リ２に供給する。このアドレスから読み出された１組の
属性情報の内表示位置Yp,表示サイズYsは表示図形検出
回路４に取込まれ、表示検出制御に用いられる。同時に
検索終了情報STPを含むネクストアドレス情報NAは検索
アドレス発生回路３に供給される。検索アドレス発生回
路３では、これらの情報を基にして続いて検索する多重
図形の属性情報を読み出すためのアドレス指定情報及び
検索終了信号22を生成する。

第６図に、本実施例におけるアドレスレジスタ30と検索
アドレス発生回路３の部分の論理回路図を示す。アドレ
スレジスタ30は５ビットのラッチ回路30a〜30eで構成さ
れ、CPU1からの書き込み信号64によりデータ入出力ライ
ン20上のデータをラッチする。アドレスレジスタ30に
は、表示開始までにCPU1により属性情報を読み出すため
の第１回目のアドレスを格納する、検索アドレス発生回
路３は、選択回路70とラッチ回路60a〜60e,STPラッチ回
路65とアンドゲート61,反転回路62から構成される。選
択回路70はラッチ回路60a〜60eへの入力をアドレスレジ
スタ30の出力と属性メモリ２の出力（即ちネクストアド
レス情報NA）とから選択する回路で水平同期リセット信
号56がアクティブの期間には、トランスファゲート71a
〜71eがオンし属性メモリ２の出力値をそれぞれ選択す
る。STPラッチ回路65にはクロックとして基本クロック6
3の反転信号が反転回路62により供給されており基本ク
ロックのロウレベル期間に、検索終了情報STPをラッチ
する。また、STPラッチ回路65は水平同期リセット信号5
6によりリセットされる。アンドゲート61は、検出信号2
1の反転信号,STPラッチ回路65の出力信号即ち、検索終
了信号22の反転信号の基本クロック63とを入力して選択
回路70の出力値をラッチ回路60a〜60eに一斉に取込むラ
ッチクロック信号66を生成する。このように検索アドレ
ス発生回路３ではまず、水平同期リセット信号56がアク
ティブの期間にアドレスレジスタ30の出力値を取込み属
性情報を読み出すための第１回目のアドレスを生成し、
次にこの先頭アドレスを基にして属性メモリ２から読み
出されたネクストアドレス情報NAを取込み、続いて検索
すべき多重図形の属性情報のアドレス指定情報を生成す
るというようにして順次繰返す。ここで、該走査線上に
表示すべき多重図形が検索され、検出信号21が活性化す
るとアンドゲート61の出力値はロウレベルとなり、ラッ
チクロック信号66は発生せずラッチ回路60a〜60eの出力
値を、検出された多重図形の表示データ処理が終了し、
検出信号21がリセットされるまで保持する。また、STP
＝１のネクストアドレス情報即ち、検索終了情報を検知
すると、検索終了信号22を活性化し、検索動作を終了す
る。検索終了信号22の反転信号はアンドゲート61に入力
しており検索終了状態でも、ラッチクロック信号66は発
生せず、アドレス生成動作は停止する。

次に検索動作の具体例について、第７図，第８図を用い
て説明する。まず、表示開始までにアドレスレジスタ30
に属性情報の検索の第１回目のアドレスとしてｎを設定
する。表示動作が開始すると、水平同期リセット期間に
検索アドレス発生回路３はアドレスレジスタ30の出力値
（ｎ）を取込み、ｎをアドレス指定情報として出力し、
第ｎ組の属性情報を読み出す。第ｎ組のNAには第７図に
示すようにｎ＋１が書き込まれており、検索アドレス発
生回路３はｎ＋１を取込みｎ＋１を次のアドレス指定情
報として出力し、第ｎ＋１組の属性情報を読み出す。以
下同様にしてNAに従って属性情報を読み出す。第ｎ＋２
組の属性情報を読み出したところで、表示検出制御によ
り表示すべき多重図形として検出され、検出信号21が活
性化するため、アドレス指定情報は所定の表示データ処
理が終了するまでｎ＋２を保持する。検出信号21が非活
性化すると第ｎ＋２組のNA（ｎ＋４）を取込み、ｎ＋４
を次のアドレス指定情報として出力し、再びNAに応じた
アドレス指定情報の生成、属性情報の読出しを繰返す。
このようにして、第ｎ＋８組を読出したところでNAのST
Pが“1"のため検出動作を終了する。以上の動作タイン
ミングを第８図に示している。このように、第７図に示
す属性情報の例では、第ｎ＋３組、第ｎ＋７組の属性情
報の読み出し、検索をスキップし、第ｎ＋８組までで検
索動作を終了させることができる。以上のように本実施
例ではアドレスレジスタ30または、ネクストアドレス情
報を書き換えるだけで属性メモリのアドレス指定情報を
任意に更新、変更できるため、表示データ処理する多重
図形の個数、組合わせや処理する順番を自由に換えら
れ、極めて融通性の高いものとなっている。

〔発明の効果〕

以上説明したように本発明は属性メモリに検索動作を規
定する情報を格納しておき、この情報に応じて検索動作
を制御することによって次のような効果がある。

表示処理する多重図形の最大数をプログラマブルに
制御でき多重図形の表示処理以外の他の期間を背景画な
どの表示処理、表示メモリや属性メモリの書き換え処理
などに割当てることができるため、トータルの表示処理
を最適化できる。

必要最少限の属性情報を定義するだけでよく、未使
用分にも属性メモリを割当て、確保しておくといった無
駄を省けるためメモリの有効利用ができる。

属性メモリのアドレス発生回路をカウンタ回路では
なく、ラッチ回路などの極めて簡単なハードウェアで実
現することが可能となるなどハードウェアの最適設計が
できる。

ネクストアドレス情報を属性メモリに格納しておく
ことによって属性メモリのアドレス情報を任意に更新，
変更できるため、表示処理する多重図形の組合せや順番
を変える場合にも従来のように属性情報の並びに全てCP
Uが書き換える必要がなく、ソフトウェア処理の負担を
軽減し、装置全体に性能を著しく向上できる。

属性メモリから属性情報を読み出すための開始アド
レスを指定するなどといった回路が容易に構成でき、ハ
ードウェアの拡張性が極めて高い。

【図面の簡単な説明】

第１図は、本発明の表示制御装置の一実施例のブロック
図、第２図は第１図実施例の１組の属性情報の内容を示
す図、第３図は第１図実施例の検索アドレス発生回路の
論理回路図、第４図は、本発明の第２実施例のブロック
構成図、第５図は第２実施例の１組の属性情報の内容を
示す図、第６図は、第２実施例の検索アドレス発生回路
とアドレスレジスタ部分の論理回路図、第７図は第２実
施例における属性情報の構成例を示す図、第８図は、第
２図実施例における動作タイミング図である。 １……表示メモリ、２……属性メモリ、３……検索アド
レス発生回路、４……表示図形検出回路、５……アドレ
ス発生回路、６……編集メモリ、７……編集メモリアド
レス制御回路、８……書込み制御回路、９……走査信号
発生回路、10……映像データレジスタ、11……映像信号
発生回路、12……CRT、13……直列表示信号、14……背
景画表示信号、15,16……アドレス選択回路、17,18……
データバッファ、19……アドレスライン、20……データ
入出力ライン、21……検出信号、22……検索終了信号、
23……検索終了フラグレジスタ、24……検索終了フラグ
レジスタ出力信号、30……アドレスレジスタ、30a,30b,
30c,30d,30e……アドレスレジスタの各ビット、50a,50
b,50c,50d,50e……カウンタの各ビット、51,52,61……
アンドゲート、53,54……オアゲート、55……帰線期間
信号、56……水平同期リセット信号、57……リセット信
号、58……カウントクロック、60a,60b,60c,60d,60e…
…ラッチ回路の各ビット、62……反転回路、63……基本
クロック信号、64……書き込み信号、65……STPラッチ
回路、66……ラッチクロック信号、70……選択回路、71
a,71b,71c,71e,72a,72b,72c,72d,72e……トランスファ
ーゲート。

Claims (1)

【特許請求の範囲】
1. 【請求項１】表示メモリに記憶されている図形の表示パ
   ターンを読み出して表示機器機への映像信号を発生する
   表示制御装置であって、１つの表示図形につき、少なく
   とも種類を示す識別情報と表示位置情報と表示サイズ情
   報および動作指示情報とを１組の属性情報として複数組
   を記憶する属性メモリと、該属性メモリからの各図形の
   属性情報を読み出すためにアドレス指定情報を生成する
   検索アドレス発生回路と、前記表示位置情報と表示サイ
   ズ情報を基にして表示図形の中から水平走査毎に各走査
   線上で表示すべき図形を検索する表示図形検出回路と、
   検出された図形の識別情報を基にして前記表示メモリの
   アドレス情報を順次生成し、表示パターンを読み出すア
   ドレス発生回路と、１走査線上に表示すべき表示パター
   ンを走査線の画素データとして記憶する編集メモリと、
   表示図形の検索時に前記属性メモリから前記動作指示情
   報を読み出して該動作指示情報に基いて前記検索アドレ
   ス発生回路の動作を制御する手段と、各水平走査毎の表
   示すべき図形の検索動作終了を示す検索終了信号を発生
   する手段とを有することを特徴とする表示制御装置。