JPH09107385A - 位相検波方式 - Google Patents
位相検波方式Info
- Publication number
- JPH09107385A JPH09107385A JP26274395A JP26274395A JPH09107385A JP H09107385 A JPH09107385 A JP H09107385A JP 26274395 A JP26274395 A JP 26274395A JP 26274395 A JP26274395 A JP 26274395A JP H09107385 A JPH09107385 A JP H09107385A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- clock
- phase
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】デジタル信号により位相変調された搬送波信号
を入力し、位相検波を行う位相検波方式の位相計測精度
を上げる。 【解決手段】入力搬送波周波数Ｆ0 、ボータイミング信
号周波数Ｆｓとの関係が数式（１）によってクロック信
号の周波数Ｆｃを与える。 【数１】
を入力し、位相検波を行う位相検波方式の位相計測精度
を上げる。 【解決手段】入力搬送波周波数Ｆ0 、ボータイミング信
号周波数Ｆｓとの関係が数式（１）によってクロック信
号の周波数Ｆｃを与える。 【数１】
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル信号によ
り位相変調された搬送波信号を入力し、位相検波を行う
位相検波方式の位相計測精度を上げるためのクロック周
波数の決定方式に関する。
り位相変調された搬送波信号を入力し、位相検波を行う
位相検波方式の位相計測精度を上げるためのクロック周
波数の決定方式に関する。
【０００２】
【従来の技術】位相検波方式を用いた復調方式として特
開平３−１８８７３７号があり、入力搬送波周波数の整
数倍のクロックによりカウンタを分周し、このカウンタ
の値を搬送波のゼロ・クロッシングによりサンプルする
ことによりデジタル的に搬送波の絶対位相を計測する。
この動作原理図を図５に示す。図５において１６倍のク
ロック信号を用いており、クロック信号により分周され
たカウンタ出力は０〜１５の値をとり、ボータイミング
信号をリミッタされた信号により同期化しそのタイミン
グでカウンタ出力をラッチする。無変調波であるとき
は、このときボータイング信号をリミッタされた信号毎
にカウンタは１を出力し、復調に遅延検波を用いたと
き、１−１＝０の引き算より図６に示す位相平面上の０
に位相が位置する。
開平３−１８８７３７号があり、入力搬送波周波数の整
数倍のクロックによりカウンタを分周し、このカウンタ
の値を搬送波のゼロ・クロッシングによりサンプルする
ことによりデジタル的に搬送波の絶対位相を計測する。
この動作原理図を図５に示す。図５において１６倍のク
ロック信号を用いており、クロック信号により分周され
たカウンタ出力は０〜１５の値をとり、ボータイミング
信号をリミッタされた信号により同期化しそのタイミン
グでカウンタ出力をラッチする。無変調波であるとき
は、このときボータイング信号をリミッタされた信号毎
にカウンタは１を出力し、復調に遅延検波を用いたと
き、１−１＝０の引き算より図６に示す位相平面上の０
に位相が位置する。
【０００３】
【発明が解決しようとする課題】従来の図５に示す搬送
波周波数の整数倍のクロックによりカウンタを分周する
方式ではπ／４シフトＱＰＳＫ変調波を想定したときに
は、図６において１６倍のクロックを用いたとき、位相
平面をＸ−Ｙ軸で４つの象限に分け１，２，３のとき、
５，６，７のとき、９，１０，１１のとき、１３，１
４，１５の４状態に分けることができる。しかしＸ−Ｙ
軸上の０，４，８，１２の値をとるときにはどちらの象
限に入れるかが不定となる。入力変調波には雑音がのっ
ており、例えばクロック周波数が３２倍によりカウンタ
を分周するときには図６の位相平面の分解能が増え、３
２倍のクロック周波数で１の位置は１６倍のクロック周
波数では０，１のどちらの値をとるかを決定できないた
め０と決定したときには位相の判定に誤りをきたす。こ
のため実際にはクロック周波数を搬送波周波数の３２倍
以上にする必要があり、クロック周波数を２倍高くする
ことで消費電力も２倍となり携帯機にとって無視できな
い消費電力の増加が生じるとともに回路を高速で動作さ
せる必要が生じ集積化が困難となる問題があった。
波周波数の整数倍のクロックによりカウンタを分周する
方式ではπ／４シフトＱＰＳＫ変調波を想定したときに
は、図６において１６倍のクロックを用いたとき、位相
平面をＸ−Ｙ軸で４つの象限に分け１，２，３のとき、
５，６，７のとき、９，１０，１１のとき、１３，１
４，１５の４状態に分けることができる。しかしＸ−Ｙ
軸上の０，４，８，１２の値をとるときにはどちらの象
限に入れるかが不定となる。入力変調波には雑音がのっ
ており、例えばクロック周波数が３２倍によりカウンタ
を分周するときには図６の位相平面の分解能が増え、３
２倍のクロック周波数で１の位置は１６倍のクロック周
波数では０，１のどちらの値をとるかを決定できないた
め０と決定したときには位相の判定に誤りをきたす。こ
のため実際にはクロック周波数を搬送波周波数の３２倍
以上にする必要があり、クロック周波数を２倍高くする
ことで消費電力も２倍となり携帯機にとって無視できな
い消費電力の増加が生じるとともに回路を高速で動作さ
せる必要が生じ集積化が困難となる問題があった。
【０００４】本発明はかかる点に着目し、デジタル信号
により位相変調された信号を位相検波するときに、低い
クロック周波数でも精度の良い位相計測を提供すること
を特徴とするクロック周波数の決定方法である。
により位相変調された信号を位相検波するときに、低い
クロック周波数でも精度の良い位相計測を提供すること
を特徴とするクロック周波数の決定方法である。
【０００５】
【課題を解決するための手段】本発明は従来技術のこれ
らの課題を解決するために、デジタル位相変調された信
号を入力し、その振幅をリミッタにより論理レベルに変
換する手段と、入力されたボータイミング信号を前期論
理レベル信号により同期化する手段と、クロック信号を
カウンタにより分周する手段と、そのカウンタ出力を前
記同期化された信号によりラッチする手段を有し、入力
搬送波周波数Ｆ0 とボータイミング信号周波数Ｆｓとの
関係が下記の数式（１）によってクロック信号の周波数
Ｆｃを与えることを特徴とする。
らの課題を解決するために、デジタル位相変調された信
号を入力し、その振幅をリミッタにより論理レベルに変
換する手段と、入力されたボータイミング信号を前期論
理レベル信号により同期化する手段と、クロック信号を
カウンタにより分周する手段と、そのカウンタ出力を前
記同期化された信号によりラッチする手段を有し、入力
搬送波周波数Ｆ0 とボータイミング信号周波数Ｆｓとの
関係が下記の数式（１）によってクロック信号の周波数
Ｆｃを与えることを特徴とする。
【０００６】
【数１】
【０００７】さらに本発明は従来技術のこれらの課題を
解決するために、デジタル位相変調された信号を入力
し、その振幅をリミッタにより論理レベルに変換する手
段と、クロック信号により前記論理レベル信号を同期化
する手段と、クロック信号をカウンタにより分周する手
段と、そのカウンタ出力を前記同期化された信号により
ラッチする手段と、入力されたボータイミング信号をク
ロック信号により同期化する手段と、その同期化された
信号により、前記ラッチされた信号を更にラッチする手
段を有し、入力搬送波周波数Ｆ0 とボータイミング信号
周波数Ｆｓとの関係が下記の数式（１）によってクロッ
ク信号の周波数Ｆｃを与えることを特徴とする。
解決するために、デジタル位相変調された信号を入力
し、その振幅をリミッタにより論理レベルに変換する手
段と、クロック信号により前記論理レベル信号を同期化
する手段と、クロック信号をカウンタにより分周する手
段と、そのカウンタ出力を前記同期化された信号により
ラッチする手段と、入力されたボータイミング信号をク
ロック信号により同期化する手段と、その同期化された
信号により、前記ラッチされた信号を更にラッチする手
段を有し、入力搬送波周波数Ｆ0 とボータイミング信号
周波数Ｆｓとの関係が下記の数式（１）によってクロッ
ク信号の周波数Ｆｃを与えることを特徴とする。
【０００８】
【数１】
【０００９】
【発明の実施の形態】以下図面を用いて本発明の実施形
態を説明する。図１は本発明に係わる第１の実施形態を
示すブロック図である。リミッタ１、同期化回路２、ク
ロック発振器３、カウンタ４、ラッチ５を用い、クロッ
ク発振器３の周波数Ｆｃは数式（１）で決定される。
態を説明する。図１は本発明に係わる第１の実施形態を
示すブロック図である。リミッタ１、同期化回路２、ク
ロック発振器３、カウンタ４、ラッチ５を用い、クロッ
ク発振器３の周波数Ｆｃは数式（１）で決定される。
【００１０】次に、このような構成における動作につい
て説明する。受信信号として周波数Ｆ0 のπ／４シフト
ＱＰＳＫ信号を想定する。入力された周波数Ｆｓのボー
タイミング信号は同期化回路２により同期化され、論理
レベルとなった搬送波信号の立ち上がりによりサンプル
される。この結果サンプルされたボータイミング信号の
立ち上がりは搬送波信号のゼロクロッシングと一致す
る。また、クロック発振器３の発振周波数Ｆｃは数式
（１）により決定される。図２は図１の動作原理図であ
り数式（２）においてｎを１６としたときのクロック信
号を用いている。
て説明する。受信信号として周波数Ｆ0 のπ／４シフト
ＱＰＳＫ信号を想定する。入力された周波数Ｆｓのボー
タイミング信号は同期化回路２により同期化され、論理
レベルとなった搬送波信号の立ち上がりによりサンプル
される。この結果サンプルされたボータイミング信号の
立ち上がりは搬送波信号のゼロクロッシングと一致す
る。また、クロック発振器３の発振周波数Ｆｃは数式
（１）により決定される。図２は図１の動作原理図であ
り数式（２）においてｎを１６としたときのクロック信
号を用いている。
【００１１】
【数２】
【００１２】図１のカウンタ４により発振周波数Ｆｃの
クロック信号を１６分周するためカウンタ出力は０〜１
５の値をとる。また、カウンタ４によりカウントされた
出力周波数と入力周波数の関係は図２に示すようにボー
タイミング信号をリミッタされた信号により同期化され
たタイミングの立ち上がり（ｔ1 ）から次の立ち上がり
（ｔ2 ）までに−０．５だけずれを生ずる。図３は図２
のときの位相平面図であり、リミッタされた無変調信号
のとき、カウンタ出力は０，１の変化点の値をとり、
１，２，３，４の象限か１３，１４，１５，０の象限に
入れるかを決定できない。しかし、実際にはデジタル信
号により位相変調された信号が入力されるため無変調波
は特別な場合であり問題とはならない。また、図６（従
来例）の１６倍のクロック周波数を用いたときは各象限
の分解能が３であったが図３においては分解能が４に増
える。更に、図６（従来例）において３２倍のクロック
周波数を用いたときの１及び７の位相平面上の位置と図
３の１及び４の位相平面上の位置とが同じであるため３
２倍のクロック周波数のときより分解能が低いにもかか
わらず入力搬送波信号の雑音における位相判定がほぼ同
等の性能を得ることができる。
クロック信号を１６分周するためカウンタ出力は０〜１
５の値をとる。また、カウンタ４によりカウントされた
出力周波数と入力周波数の関係は図２に示すようにボー
タイミング信号をリミッタされた信号により同期化され
たタイミングの立ち上がり（ｔ1 ）から次の立ち上がり
（ｔ2 ）までに−０．５だけずれを生ずる。図３は図２
のときの位相平面図であり、リミッタされた無変調信号
のとき、カウンタ出力は０，１の変化点の値をとり、
１，２，３，４の象限か１３，１４，１５，０の象限に
入れるかを決定できない。しかし、実際にはデジタル信
号により位相変調された信号が入力されるため無変調波
は特別な場合であり問題とはならない。また、図６（従
来例）の１６倍のクロック周波数を用いたときは各象限
の分解能が３であったが図３においては分解能が４に増
える。更に、図６（従来例）において３２倍のクロック
周波数を用いたときの１及び７の位相平面上の位置と図
３の１及び４の位相平面上の位置とが同じであるため３
２倍のクロック周波数のときより分解能が低いにもかか
わらず入力搬送波信号の雑音における位相判定がほぼ同
等の性能を得ることができる。
【００１３】また、図２及び図３は数式（２）で決定さ
れたクロック周波数のときであり、数式（１）で表され
るようにクロック周波数は２種類存在し、もう片方のク
ロック周波数のときには無変調波のときカウンタ出力は
１、２の変化点の値を通り、＋０．５のずれを生じる。
れたクロック周波数のときであり、数式（１）で表され
るようにクロック周波数は２種類存在し、もう片方のク
ロック周波数のときには無変調波のときカウンタ出力は
１、２の変化点の値を通り、＋０．５のずれを生じる。
【００１４】図４は本発明に係わる第２の実施形態を示
すブロック図である。リミッタ１、同期化回路６，７、
クロック発振器８、カウンタ９、ラッチ１０，１１を用
い、クロック発振器８の周波数Ｆｃは数１で決定され
る。
すブロック図である。リミッタ１、同期化回路６，７、
クロック発振器８、カウンタ９、ラッチ１０，１１を用
い、クロック発振器８の周波数Ｆｃは数１で決定され
る。
【００１５】次に、このような構成における動作につい
て説明する。論理レベルとなった周波数Ｆ0 の搬送波信
号は数１で決定されたクロック発振器８の周波数Ｆｃに
より同期化回路７により同期化され、カウンタ９の出力
をラッチ１０でサンプルされる。また、周波数Ｆｓのボ
ータイミング信号もクロック発振器８の周波数Ｆｃによ
り同期化回路６により同期化され、ラッチ１０の出力を
さらにラッチ１１によりサンプルされる。この結果、数
式（１）で決定されたクロック周波数Ｆｃを用いるため
発振器８のクロック周波数Ｆｃと入力周波数の関係はボ
ータイミング信号を同期化されたタイミングの立ち上が
りから次の立ち上がりまでにラッチ出力１１において数
１で決定される２種類のクロック周波数により＋０．５
または−０．５だけずれを生じることができ第１の実施
例と同じ効果を出すことができる。
て説明する。論理レベルとなった周波数Ｆ0 の搬送波信
号は数１で決定されたクロック発振器８の周波数Ｆｃに
より同期化回路７により同期化され、カウンタ９の出力
をラッチ１０でサンプルされる。また、周波数Ｆｓのボ
ータイミング信号もクロック発振器８の周波数Ｆｃによ
り同期化回路６により同期化され、ラッチ１０の出力を
さらにラッチ１１によりサンプルされる。この結果、数
式（１）で決定されたクロック周波数Ｆｃを用いるため
発振器８のクロック周波数Ｆｃと入力周波数の関係はボ
ータイミング信号を同期化されたタイミングの立ち上が
りから次の立ち上がりまでにラッチ出力１１において数
１で決定される２種類のクロック周波数により＋０．５
または−０．５だけずれを生じることができ第１の実施
例と同じ効果を出すことができる。
【００１６】
【発明の効果】以上説明したように本発明に係わる位相
検波方式は数式（１）のクロック周波数を用いることに
より位相平面上の各象限の分解能が増し、入力搬送波の
整数倍のクロック周波数を用いたときに比べて約１／２
のクロック周波数で入力搬送波信号の雑音における位相
判定がほぼ同等の性能を得ることができるためクロック
周波数を低くすることができ消費電力を低くすることが
できるとともに回路を低速で動作させるため集積化が容
易となる。
検波方式は数式（１）のクロック周波数を用いることに
より位相平面上の各象限の分解能が増し、入力搬送波の
整数倍のクロック周波数を用いたときに比べて約１／２
のクロック周波数で入力搬送波信号の雑音における位相
判定がほぼ同等の性能を得ることができるためクロック
周波数を低くすることができ消費電力を低くすることが
できるとともに回路を低速で動作させるため集積化が容
易となる。
【図１】本発明の第１の発明に係わる実施形態のブロッ
ク図。
ク図。
【図２】本発明の第１の発明に係わる実施形態の動作原
理図。
理図。
【図３】本発明の第１の発明に係わる実施形態の位相平
面図。
面図。
【図４】本発明の第２の発明に係わる実施例のブロック
図。
図。
【図５】従来例の動作原理図。
【図６】従来例の位相平面図。
１ リミッタ ２，６，７ 同期化回路 ３，８ クロック発振器 ４，９ カウンタ ５，１０，１１ ラッチ
Claims (2)
- 【請求項１】デジタル位相変調された信号を入力し、そ
の振幅をリミッタにより論理レベルに変換する手段と、
入力されたボータイミング信号を前記論理レベル信号に
より同期化する手段と、クロック信号をカウンタにより
分周する手段と、そのカウンタ出力を前記同期化された
信号によりラッチする手段を有し、入力搬送波周波数Ｆ
0 とボータイミング信号周波数Ｆｓとの関係が下記の数
式（１）によってクロック信号の周波数Ｆｃを与えるこ
とを特徴とする位相検波方式。 【数１】 - 【請求項２】デジタル位相変調された信号を入力し、そ
の振幅をリミッタにより論理レベルに変換する手段と、
クロック信号により前記論理レベル信号を同期化する手
段と、クロック信号をカウンタにより分周する手段と、
そのカウンタ出力を前記同期化された信号によりラッチ
する手段と、入力されたボータイミング信号をクロック
信号により同期化する手段と、その同期化された信号に
より、前記ラッチされた信号を更にラッチする手段を有
し、入力搬送波周波数Ｆ0 とボータイミング信号周波数
Ｆｓとの関係が下記の数式（１）によってクロック信号
の周波数Ｆｃを与えることを特徴とする位相検波方式。 【数１】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26274395A JPH09107385A (ja) | 1995-10-11 | 1995-10-11 | 位相検波方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26274395A JPH09107385A (ja) | 1995-10-11 | 1995-10-11 | 位相検波方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09107385A true JPH09107385A (ja) | 1997-04-22 |
Family
ID=17379972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26274395A Pending JPH09107385A (ja) | 1995-10-11 | 1995-10-11 | 位相検波方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09107385A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107250760A (zh) * | 2015-02-10 | 2017-10-13 | 恩德莱斯和豪瑟尔两合公司 | 用于确定和/或监视介质的至少一个过程变量的装置 |
-
1995
- 1995-10-11 JP JP26274395A patent/JPH09107385A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107250760A (zh) * | 2015-02-10 | 2017-10-13 | 恩德莱斯和豪瑟尔两合公司 | 用于确定和/或监视介质的至少一个过程变量的装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8223909B2 (en) | Digital sampling apparatuses and methods | |
| US4686484A (en) | Phase detection circuit | |
| JPH09107385A (ja) | 位相検波方式 | |
| US4592075A (en) | Phase-shift keying demodulator | |
| JP3729366B2 (ja) | パケットｆｓｋ受信機用クロック再生回路 | |
| US4618830A (en) | PSK demodulator using asynchronous local oscillator | |
| US6680991B1 (en) | Detection of frequency differences between signals | |
| JP2005210436A (ja) | キャリア周波数検出方法 | |
| JPH059978B2 (ja) | ||
| US5063577A (en) | High-speed bit synchronizer | |
| JP2841935B2 (ja) | 位相復調器 | |
| US6169774B1 (en) | Phase comparator for determining in which direction the phase of a signal changes on the basis of a rotary vector | |
| JPH0552882A (ja) | 周波数測定回路 | |
| JP3353331B2 (ja) | クロック抽出方法及びクロック抽出回路 | |
| RU2019055C1 (ru) | Демодулятор сигналов шестнадцатипозиционной квадратурной амплитудной манипуляции | |
| JPH05103027A (ja) | 遅延検波回路 | |
| JPS6360580B2 (ja) | ||
| JPH09298567A (ja) | デジタル位相変調方式判定表示方法 | |
| JPH02203645A (ja) | 準同期型復調器 | |
| JP2553643B2 (ja) | キャリア同期装置 | |
| JP3162729B2 (ja) | データ再生回路 | |
| JPS5834658A (ja) | デイジタル変調器 | |
| JPS61142842A (ja) | 搬送波引込み補助方式 | |
| JP2591239B2 (ja) | ビット同期回路 | |
| JPH05276206A (ja) | 周波数検波復調装置 |