JPH02203645A - 準同期型復調器 - Google Patents
準同期型復調器Info
- Publication number
- JPH02203645A JPH02203645A JP2462189A JP2462189A JPH02203645A JP H02203645 A JPH02203645 A JP H02203645A JP 2462189 A JP2462189 A JP 2462189A JP 2462189 A JP2462189 A JP 2462189A JP H02203645 A JPH02203645 A JP H02203645A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- symbol
- frequency
- data
- quasi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 10
- 238000011084 recovery Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 2
- 238000005070 sampling Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000008929 regeneration Effects 0.000 description 5
- 238000011069 regeneration method Methods 0.000 description 5
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ディジタル周波数弁別器を含むAFCループによって局
部発振周波数を受信周波数に引き込む準同期型復調器に
関し、 4逓倍器を取り除くことを目的とし、 該周波数弁別器が、1/2シンボルで遅延器の遅延動作
を行うように構成する。
部発振周波数を受信周波数に引き込む準同期型復調器に
関し、 4逓倍器を取り除くことを目的とし、 該周波数弁別器が、1/2シンボルで遅延器の遅延動作
を行うように構成する。
本発明は、準同期型復調器に関し、特にディジタル周波
数弁別器を含むAFCループによって局部発振周波数を
受信周波数に引き込む準同期型復調器に関するものであ
る。
数弁別器を含むAFCループによって局部発振周波数を
受信周波数に引き込む準同期型復調器に関するものであ
る。
近年、衛星を利用した通信が盛んに行われている。特に
、V S AT(Very Small Apertu
re Ter −minal)の出現で、その利用価値
は、更に高まりつつある。この衛星を利用した通信を行
う場合、周波数の変動が問題となる。その原因として、
受信装置の局部発振周波数の温度変化に伴う周波数の変
動、ドプラー効果等が考えられる。
、V S AT(Very Small Apertu
re Ter −minal)の出現で、その利用価値
は、更に高まりつつある。この衛星を利用した通信を行
う場合、周波数の変動が問題となる。その原因として、
受信装置の局部発振周波数の温度変化に伴う周波数の変
動、ドプラー効果等が考えられる。
このため、復調器では局部発振器の周波数(基準搬送波
周波数)をその変移に追従させる必要があり、AFC(
自動周波飲料rn: Automatic Frequ
ency Control)ループを設ける必要がある
。
周波数)をその変移に追従させる必要があり、AFC(
自動周波飲料rn: Automatic Frequ
ency Control)ループを設ける必要がある
。
第3図はAFCループを備えた一般的な4相−PSK準
同期型復調器を概略的に示したもので、入力信号を4相
直交検波器1)でアナログのl軸信号とQ軸信号とに分
離し、これを更にA/D変換器12でディジタル信号に
変換した後、ディジタルトランスバーサルフィルタ(D
TP)13で線路等化してl軸及びQ軸のディジタル等
化出力を発生し、該ディジタル等化出力に基づいて搬送
波再生回路(CR)14がI軸データとQ軸データとを
復調する。
同期型復調器を概略的に示したもので、入力信号を4相
直交検波器1)でアナログのl軸信号とQ軸信号とに分
離し、これを更にA/D変換器12でディジタル信号に
変換した後、ディジタルトランスバーサルフィルタ(D
TP)13で線路等化してl軸及びQ軸のディジタル等
化出力を発生し、該ディジタル等化出力に基づいて搬送
波再生回路(CR)14がI軸データとQ軸データとを
復調する。
この場合、受信信号の周波数1.に対する局部発振周波
数fLの偏差Δfが数10kllz以上の場合、搬送波
再生回路14は正常に動作しない可能性がある。
数fLの偏差Δfが数10kllz以上の場合、搬送波
再生回路14は正常に動作しない可能性がある。
そこでAFCをかけて局部発振周波数fLを、搬送波再
生回路14が正常に動作できる周波数に変化させること
により周波数偏差を除去する必要があり、これを行うた
め、フィルタ13のディジタル等化出力をAFC制御電
圧発生回路15に入力し、その出力電圧の高周波数成分
をループフィルタ(LPF)16で除去し、この復調器
の局部発振器としての電圧制御発振器(VCXO)l
7に制御電圧を与えることにより、4相検波器1)の局
部発振周波数rtを制御し、以て点線で示すAFCルー
プを形成している。
生回路14が正常に動作できる周波数に変化させること
により周波数偏差を除去する必要があり、これを行うた
め、フィルタ13のディジタル等化出力をAFC制御電
圧発生回路15に入力し、その出力電圧の高周波数成分
をループフィルタ(LPF)16で除去し、この復調器
の局部発振器としての電圧制御発振器(VCXO)l
7に制御電圧を与えることにより、4相検波器1)の局
部発振周波数rtを制御し、以て点線で示すAFCルー
プを形成している。
また、この復調器の各部の動作は、シンボルタイミング
再生回路(STR)1Bが、搬送波再生回路14の出力
に基づいて生成したシンボルタイミングクロックCLK
1を用いて行われ、特にAFC制御電圧発生回路15
にはシンボルタイミング再生回路18から後述する別の
クロックCLK2が与えられている。尚、クロックCL
K 1.2は共にシンボルレートの2倍の周波数を有し
ており、またAFC@41)電圧発生回路15及び搬送
波再生回路14にシンボルタイミング再生回路18から
与えられるクロックCLK3はシンボルレートと同じ周
波数である。
再生回路(STR)1Bが、搬送波再生回路14の出力
に基づいて生成したシンボルタイミングクロックCLK
1を用いて行われ、特にAFC制御電圧発生回路15
にはシンボルタイミング再生回路18から後述する別の
クロックCLK2が与えられている。尚、クロックCL
K 1.2は共にシンボルレートの2倍の周波数を有し
ており、またAFC@41)電圧発生回路15及び搬送
波再生回路14にシンボルタイミング再生回路18から
与えられるクロックCLK3はシンボルレートと同じ周
波数である。
ヰ
第を図は、このAFC制御電圧発生回路15を示したブ
ロック図で、フィルター3でディジタル等化されたl軸
及びQ軸信号を4逓倍器21で4逓倍することにより余
分な変調データを除去し、更に周波数弁別器22で周波
数偏差を弁別し、ディジタルループフィルタ(低域通過
フィルタ)23で帯域制御I(雑音除去)した後、D/
A変換器24でアナログ信号に変換して局部発振器17
のための制御電圧を発生する。
ロック図で、フィルター3でディジタル等化されたl軸
及びQ軸信号を4逓倍器21で4逓倍することにより余
分な変調データを除去し、更に周波数弁別器22で周波
数偏差を弁別し、ディジタルループフィルタ(低域通過
フィルタ)23で帯域制御I(雑音除去)した後、D/
A変換器24でアナログ信号に変換して局部発振器17
のための制御電圧を発生する。
更に、周波数弁別器22は、lシンボルτ(クロック)
分だけ遅延させるための遅延器2.3と、これらlシン
ボル1分だけ遅延されたl軸信号又はQ軸信号と遅延さ
れないQ軸信号又はl軸信号とをそれぞれ掛は合わせる
乗算器4.5と、乗算器4.5の出力差を計算する減算
器6とで構成されている。
分だけ遅延させるための遅延器2.3と、これらlシン
ボル1分だけ遅延されたl軸信号又はQ軸信号と遅延さ
れないQ軸信号又はl軸信号とをそれぞれ掛は合わせる
乗算器4.5と、乗算器4.5の出力差を計算する減算
器6とで構成されている。
そして、周波数弁別器22の遅延器21.22の遅延動
作はシンボルタイミング再生回路18からのクロックC
LK2によって行われる。このクロックCLK2は、受
信信号のアイパターンの最も開いた時点に対応して発生
されるものである。
作はシンボルタイミング再生回路18からのクロックC
LK2によって行われる。このクロックCLK2は、受
信信号のアイパターンの最も開いた時点に対応して発生
されるものである。
ここで周波数弁別器22の出力は周波数偏差に応じて振
幅が変化し、AFC動作による周波数の引込が行われる
。
幅が変化し、AFC動作による周波数の引込が行われる
。
但し、4相検波器1)でAFCにより周波数偏差Δfを
圧縮するが、完全な同期検波は行わず、ベースバンド処
理型の搬送波再生回路14で周波数偏差Δf及び位相誤
差Δθを完全に除去する準同期型の復調器を形成してい
る。
圧縮するが、完全な同期検波は行わず、ベースバンド処
理型の搬送波再生回路14で周波数偏差Δf及び位相誤
差Δθを完全に除去する準同期型の復調器を形成してい
る。
このような準同期型復調器においては、4相PSK復調
の場合、DTF 13によって帯域制限ヰ されたl軸、Q軸横波信号a、b(第う図参照〉は、 a:cos(2xΔft+θ+(2に4)x/4)
(k=1−4)b : 5in(2xΔft+θ+
(2に−1) E /4)で表されるので、無変調時(
データが変化していない時)においては、(2に−1)
π八という項が無くなるため、周波数弁別器22の出力
dは、d =sin(2πΔfτ) となり、l軸、Q軸の各データには周波数偏差に応じた
情報のみが含まれており4逓倍器は必要にならない。
の場合、DTF 13によって帯域制限ヰ されたl軸、Q軸横波信号a、b(第う図参照〉は、 a:cos(2xΔft+θ+(2に4)x/4)
(k=1−4)b : 5in(2xΔft+θ+
(2に−1) E /4)で表されるので、無変調時(
データが変化していない時)においては、(2に−1)
π八という項が無くなるため、周波数弁別器22の出力
dは、d =sin(2πΔfτ) となり、l軸、Q軸の各データには周波数偏差に応じた
情報のみが含まれており4逓倍器は必要にならない。
しかしながら、変調時(データが変化している時)にお
いては、■軸、Q軸の各データには上記のように伝送さ
れる情報と周波数偏差に応じた情報の2つの成分の情報
が含まれることになるので、周波数弁別器に不必要な(
2に−1)π/4という項に係る変調データを除去して
周波数偏差に応じた情報のみにする必要がある。
いては、■軸、Q軸の各データには上記のように伝送さ
れる情報と周波数偏差に応じた情報の2つの成分の情報
が含まれることになるので、周波数弁別器に不必要な(
2に−1)π/4という項に係る変調データを除去して
周波数偏差に応じた情報のみにする必要がある。
ここで、!軸、Q軸の各データに伝送される情報のみが
含まれる場合、データは第合図に示すように4点となり
、変調している場合にはこの4点がランダムに変化する
。この各データの角度01〜θ4を4倍することにより
各データはX印に集まり、伝送される情報が除去されデ
ータの変動が無くなると共に実際の周波数偏差に4倍し
たデータが出力される。
含まれる場合、データは第合図に示すように4点となり
、変調している場合にはこの4点がランダムに変化する
。この各データの角度01〜θ4を4倍することにより
各データはX印に集まり、伝送される情報が除去されデ
ータの変動が無くなると共に実際の周波数偏差に4倍し
たデータが出力される。
+
このような観点から従来より第呑図に示すように41倍
器21が用いられており、回路規模が大きくなるという
という問題点があった。
器21が用いられており、回路規模が大きくなるという
という問題点があった。
従って、本発明は、ディジタル周波数弁別器を含むAF
Cループによって局部発振周波数を受信周波数に引き込
む準同期型復調器において、4通倍器を取り除くことを
目的とする。
Cループによって局部発振周波数を受信周波数に引き込
む準同期型復調器において、4通倍器を取り除くことを
目的とする。
上記の課題を解決するため、本発明に係る準同期型復調
器では、第1図に概念的に示すように、ディジタル周波
数弁別器1が、1/2シンボルで遅延器2及び3の遅延
動作を行うようにしている。
器では、第1図に概念的に示すように、ディジタル周波
数弁別器1が、1/2シンボルで遅延器2及び3の遅延
動作を行うようにしている。
本発明を第2図により説明すると、同図(a)は4相−
PSK復調によるベースバンドでの位相面を示し、デー
タ(1,Q)の変化の仕方を4通り示している。
PSK復調によるベースバンドでの位相面を示し、デー
タ(1,Q)の変化の仕方を4通り示している。
即ち、現在、周波数弁別器1への1軸、Q軸入力信号a
lStllが(1,Q)であるとすると、このデータ(
1,Q)が1シンボル後に取り得るデータは(−1,Q
)、(−1,−Q)、(+。
lStllが(1,Q)であるとすると、このデータ(
1,Q)が1シンボル後に取り得るデータは(−1,Q
)、(−1,−Q)、(+。
Q)及び同じ位相のデータである。
これに鑑み、本発明では遅延器2.3の遅延更新動作を
同図の)に示すように1シンボル毎のサンプリング時点
■、■・・・(アイパターンが最も開いた時点)に加え
て1/2シンボルのサンプリング時点■・・・(アイパ
ターンが“0”になる時点)を加えて行うと次のように
なる。
同図の)に示すように1シンボル毎のサンプリング時点
■、■・・・(アイパターンが最も開いた時点)に加え
て1/2シンボルのサンプリング時点■・・・(アイパ
ターンが“0”になる時点)を加えて行うと次のように
なる。
今、同図(a)に示すようにデータ(1,Q)がデータ
(−1,Q)に変化する場合(同図(a)、(C)の(
i))を考えると、サンプリング時点■では信号a+
、bIはそれぞれI、 Qであるが、l/2シンボル後
のサンプリング時点■での信号al、blは同図(a)
に示すようにQ軸データはそのままであるが、l軸デー
タは°°0″となる。そして、この時には信号a+、b
l は1/2シンボル前のサンプリング時点■での信号
a3、bI となる。従って、これらを乗算器4.5及
び減算器6で演算して得た周波数弁別出力信号dはiQ
となる。そして、更に1/2シンボル経過した時点■で
の信号dも1−Qとなる。
(−1,Q)に変化する場合(同図(a)、(C)の(
i))を考えると、サンプリング時点■では信号a+
、bIはそれぞれI、 Qであるが、l/2シンボル後
のサンプリング時点■での信号al、blは同図(a)
に示すようにQ軸データはそのままであるが、l軸デー
タは°°0″となる。そして、この時には信号a+、b
l は1/2シンボル前のサンプリング時点■での信号
a3、bI となる。従って、これらを乗算器4.5及
び減算器6で演算して得た周波数弁別出力信号dはiQ
となる。そして、更に1/2シンボル経過した時点■で
の信号dも1−Qとなる。
次にデータ(1,Q)が1シンボル後にデータ(−1,
−Q)に変化する場合(同図(a)、(C)の(ii)
)には、1/2シンボル後のサンプリング時点■におい
てI軸及びQ軸データ共に“0”となるので、出力信号
dも0″となる。これは、サンプリング時点■において
も同じである。
−Q)に変化する場合(同図(a)、(C)の(ii)
)には、1/2シンボル後のサンプリング時点■におい
てI軸及びQ軸データ共に“0”となるので、出力信号
dも0″となる。これは、サンプリング時点■において
も同じである。
更にデータ(1,Q)が1シンボル後にデータ(+、−
Q)に変化する場合(同図(a)、(C)の(in))
には、1/2シンボル後のサンプリング時点■において
■軸データは変化せずQ軸データが“O”となるので、
出力信号dは一1Qとなる。これは、サンプリング時点
■においても同じである。
Q)に変化する場合(同図(a)、(C)の(in))
には、1/2シンボル後のサンプリング時点■において
■軸データは変化せずQ軸データが“O”となるので、
出力信号dは一1Qとなる。これは、サンプリング時点
■においても同じである。
また、データ(1,Q)が位相不変の場合(同図(a)
、(C)の(iv))には、1/2シンボル後のデータ
を(1’ 、Q’ )とし、更に1/2シンボル後のデ
ータを(1’“、Ql)とすると、出力信号dは時点■
でI−Q’−1’ ・Q、時点■でビQ”−ビ・Qo
となる。
、(C)の(iv))には、1/2シンボル後のデータ
を(1’ 、Q’ )とし、更に1/2シンボル後のデ
ータを(1’“、Ql)とすると、出力信号dは時点■
でI−Q’−1’ ・Q、時点■でビQ”−ビ・Qo
となる。
ここで、同図(C)を眺めると、 (1)〜(iii
)を加算するとき0″になり、 (iv)のみが残るこ
とが分かる。即ち、遅延器2.3の遅延動作を1/2シ
ンボル毎に行うと、同図(C)の(i)〜(iii)の
ような変化は互いに相殺されてしまい、同位相(1v)
のデータだけが周波数弁別出力として有効となり、4逓
倍器を用いなくとも変調データ成分が除去できることに
なる。
)を加算するとき0″になり、 (iv)のみが残るこ
とが分かる。即ち、遅延器2.3の遅延動作を1/2シ
ンボル毎に行うと、同図(C)の(i)〜(iii)の
ような変化は互いに相殺されてしまい、同位相(1v)
のデータだけが周波数弁別出力として有効となり、4逓
倍器を用いなくとも変調データ成分が除去できることに
なる。
本発明による1/2シンボル遅延動作を行うには種々の
方法が考えられるが、シンボルタイミング再生(STR
)回路1BからA/D変換器12に与えられるクロック
は元々シンボルレートの2倍の周波数を有している。
方法が考えられるが、シンボルタイミング再生(STR
)回路1BからA/D変換器12に与えられるクロック
は元々シンボルレートの2倍の周波数を有している。
そこで、従来例において説明したように第3図に示した
シンボルタイミング再生回路1日の出力クロックCLK
2をそのまま遅延器2.3の遅延更新動作クロックとし
て用いることができる。
シンボルタイミング再生回路1日の出力クロックCLK
2をそのまま遅延器2.3の遅延更新動作クロックとし
て用いることができる。
その他、フィルタ13からの出力データによりシンボル
タイミングクロックを生成するシンボルタイミング再生
回路の出力クロックも同様に遅延クロックとして用いる
ことができる。
タイミングクロックを生成するシンボルタイミング再生
回路の出力クロックも同様に遅延クロックとして用いる
ことができる。
このように、本発明に係る準同期型復調器によれば、A
FCループのディジタル周波数弁別器の遅延器の遅延動
作を1/2シンボルレートで行うように構成したので、
4逓倍器が不要となり、装置全体の規模を小型化するこ
とができる。
FCループのディジタル周波数弁別器の遅延器の遅延動
作を1/2シンボルレートで行うように構成したので、
4逓倍器が不要となり、装置全体の規模を小型化するこ
とができる。
第1図は本発明に係る準同期型復調器を原理的に示した
ブロック構成図、 第2図は本発明に係る準同期型復調器の動作原理を説明
するための図、 第3図は一般的な4相−PSK準同期型復y4器を概略
的に示したブロック図、 第4図は従来のAFCIIIil電圧発生回路を示した
ブロック図、 第5図は4逓倍器の動作説明図、である。 第1図において、 l・・・周波数弁別器、 2.3・・−遅延器。 図中、同一符号は同−又は相当部分を示す。
ブロック構成図、 第2図は本発明に係る準同期型復調器の動作原理を説明
するための図、 第3図は一般的な4相−PSK準同期型復y4器を概略
的に示したブロック図、 第4図は従来のAFCIIIil電圧発生回路を示した
ブロック図、 第5図は4逓倍器の動作説明図、である。 第1図において、 l・・・周波数弁別器、 2.3・・−遅延器。 図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 ディジタル周波数弁別器(1)を含むAFCループによ
って局部発振周波数を受信周波数に引き込む準同期型復
調器において、 該周波数弁別器(1)が、1/2シンボルで遅延器(2
)(3)の遅延動作を行うようにしたことを特徴とした
準同期型復調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2462189A JPH02203645A (ja) | 1989-02-02 | 1989-02-02 | 準同期型復調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2462189A JPH02203645A (ja) | 1989-02-02 | 1989-02-02 | 準同期型復調器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02203645A true JPH02203645A (ja) | 1990-08-13 |
Family
ID=12143220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2462189A Pending JPH02203645A (ja) | 1989-02-02 | 1989-02-02 | 準同期型復調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02203645A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04167646A (ja) * | 1990-10-26 | 1992-06-15 | Nec Corp | 自動周波数制御方式 |
US6868131B2 (en) | 2000-11-22 | 2005-03-15 | Fujitsu Limited | Demodulation apparatus, broadcasting system and broadcast receiving apparatus |
-
1989
- 1989-02-02 JP JP2462189A patent/JPH02203645A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04167646A (ja) * | 1990-10-26 | 1992-06-15 | Nec Corp | 自動周波数制御方式 |
US6868131B2 (en) | 2000-11-22 | 2005-03-15 | Fujitsu Limited | Demodulation apparatus, broadcasting system and broadcast receiving apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0787145A (ja) | Afc回路 | |
JP2000022772A (ja) | 搬送波再生回路並びに搬送波再生方法 | |
EP0486839B1 (en) | Quasi-coherent MPSK demodulator | |
JPH02203645A (ja) | 準同期型復調器 | |
JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
JPH05211535A (ja) | 復調器のafc回路 | |
JP3479882B2 (ja) | 復調器 | |
JPH059978B2 (ja) | ||
JPH06237277A (ja) | Psk搬送波信号再生装置 | |
JP3206581B2 (ja) | 復調器 | |
JP2518860B2 (ja) | 位相同期回路 | |
JPH0897874A (ja) | オフセットqpsk復調器 | |
JPH02290319A (ja) | 自動周波数制御回路 | |
JP2853728B2 (ja) | ディジタル復調回路 | |
JP3265052B2 (ja) | デジタル変調波の復調装置 | |
JP3487221B2 (ja) | クロック再生装置およびクロック再生方法 | |
JPH0479183B2 (ja) | ||
JPH066397A (ja) | 遅延検波器 | |
JP2553643B2 (ja) | キャリア同期装置 | |
JP2002009862A (ja) | 自動利得制御回路を備えた復調器 | |
JPS6173458A (ja) | Dpsk信号の遅延検波回路装置 | |
JPS60189354A (ja) | 通信方式 | |
JPH0257038A (ja) | Afc制御電圧発生回路 | |
JPH06120997A (ja) | デジタル復調回路 | |
JPS62200848A (ja) | 復調方式 |