JPH05276206A - 周波数検波復調装置 - Google Patents
周波数検波復調装置Info
- Publication number
- JPH05276206A JPH05276206A JP6722492A JP6722492A JPH05276206A JP H05276206 A JPH05276206 A JP H05276206A JP 6722492 A JP6722492 A JP 6722492A JP 6722492 A JP6722492 A JP 6722492A JP H05276206 A JPH05276206 A JP H05276206A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- frequency
- clock
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 周波数弁別器を使用し、ノイズに拘らず、良
好なクロック再生を行える周波数検波復調装置。 【構成】 所定周波数のＰＳＫ変調波信号を周波数電圧
信号に変換する周波数弁別器（２０）と、周波数電圧信
号を所定期間積分して、積分信号を、積分放電タイミン
グ信号に基づいて、放電する積分放電器（３０）と、積
分信号からシンボルを判定して復調データを生成する判
定回路（５０）と、ＰＳＫ変調波信号を、所定の基準信
号によって、位相データに変換する位相データ変換器
（６０）と、位相データと隣り合ったシンボル間の位相
差を演算して、位相差ゼロクロスを検出する位相差ゼロ
クロス検出器と（７０）と、位相差ゼロクロス検出器の
出力信号に基づいて、クロック再生を行い、積分放電器
に積分放電タイミング信号を供給するクロック再生器
（８０）とから構成される周波数検波復調装置。
好なクロック再生を行える周波数検波復調装置。 【構成】 所定周波数のＰＳＫ変調波信号を周波数電圧
信号に変換する周波数弁別器（２０）と、周波数電圧信
号を所定期間積分して、積分信号を、積分放電タイミン
グ信号に基づいて、放電する積分放電器（３０）と、積
分信号からシンボルを判定して復調データを生成する判
定回路（５０）と、ＰＳＫ変調波信号を、所定の基準信
号によって、位相データに変換する位相データ変換器
（６０）と、位相データと隣り合ったシンボル間の位相
差を演算して、位相差ゼロクロスを検出する位相差ゼロ
クロス検出器と（７０）と、位相差ゼロクロス検出器の
出力信号に基づいて、クロック再生を行い、積分放電器
に積分放電タイミング信号を供給するクロック再生器
（８０）とから構成される周波数検波復調装置。
Description
【０００１】
【産業上の利用分野】本発明はＰＳＫ変調波信号を周波
数検波する周波数検波復調装置に関する。
数検波する周波数検波復調装置に関する。
【０００２】
【従来の技術】図１０には、従来におけるＰＳＫ変調波
を周波数検波復調する周波数検波復調装置の一構成例が
示されている。
を周波数検波復調する周波数検波復調装置の一構成例が
示されている。
【０００３】この従来例は入力端子１１０から取り込ん
だ変調波を振幅制限するリミタ１０と、変調波の周波数
変化成分を電圧に変換する周波数弁別器２０と、周波数
弁別器２０の電圧出力を１シンボル時間積分し、クロッ
ク再生器４０からのタイミングで放電する積分放電器３
０と、周波数弁別器２０の出力から、積分放電器３０の
放電タイミングを供給するクロック再生器４０と、積分
放電器３０の積分結果から１，０，データを判定する判
定回路５０とを備えている。
だ変調波を振幅制限するリミタ１０と、変調波の周波数
変化成分を電圧に変換する周波数弁別器２０と、周波数
弁別器２０の電圧出力を１シンボル時間積分し、クロッ
ク再生器４０からのタイミングで放電する積分放電器３
０と、周波数弁別器２０の出力から、積分放電器３０の
放電タイミングを供給するクロック再生器４０と、積分
放電器３０の積分結果から１，０，データを判定する判
定回路５０とを備えている。
【０００４】次に、従来の問題点を明らかにするため、
図１１を用いてクロック再生器４０の動作を説明する。
図１１を用いてクロック再生器４０の動作を説明する。
【０００５】図１１は、π／４ＱＰＳＫ変調波を周波数
弁別器２０に入力したときの出力波形の例である。縦軸
は電圧を示し、横軸は時間を示す。また×は積分放電器
３０の放電タイミングを示す。つまり、クロック再生器
４０は、図１１で示す様な波形から、×で示すタイミン
グを作り出す回路である。その方法として、電圧の中央
値を周波数弁別器２０の出力電圧が横切るタイミングを
検出する方法や、電圧のピークを検出して連続する２つ
のピークの中間時刻を出力する方法等がある。
弁別器２０に入力したときの出力波形の例である。縦軸
は電圧を示し、横軸は時間を示す。また×は積分放電器
３０の放電タイミングを示す。つまり、クロック再生器
４０は、図１１で示す様な波形から、×で示すタイミン
グを作り出す回路である。その方法として、電圧の中央
値を周波数弁別器２０の出力電圧が横切るタイミングを
検出する方法や、電圧のピークを検出して連続する２つ
のピークの中間時刻を出力する方法等がある。
【０００６】電圧の中央値を周波数弁別器２０の出力電
圧が横切るタイミングを検出する方法は、コンパレータ
を使用し、コンパレータの一方の入力には電圧の中央値
をリファレンスとして供給し、もう一方の入力には、周
波数弁別器２０の出力を供給する。
圧が横切るタイミングを検出する方法は、コンパレータ
を使用し、コンパレータの一方の入力には電圧の中央値
をリファレンスとして供給し、もう一方の入力には、周
波数弁別器２０の出力を供給する。
【０００７】電圧のピークを検出する方法は、周波数弁
別器２０の出力を時間微分し、その極性が変化する時刻
をピークとするものである。
別器２０の出力を時間微分し、その極性が変化する時刻
をピークとするものである。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
周波数検波復調装置では、以上の様にクロック再生を周
波数弁別器出力信号にて行なっているため、ノイズのあ
る場合、その出力電圧が中央値を横切るタイミングがず
れたり、ピークの位置がずれる等の影響で、正しい動作
をしない問題がある。
周波数検波復調装置では、以上の様にクロック再生を周
波数弁別器出力信号にて行なっているため、ノイズのあ
る場合、その出力電圧が中央値を横切るタイミングがず
れたり、ピークの位置がずれる等の影響で、正しい動作
をしない問題がある。
【０００９】そこで、本発明は、上記欠点に鑑み、ノイ
ズの有無に係らず、良好なクロック再生が行える周波数
検波復調装置を提供することである。
ズの有無に係らず、良好なクロック再生が行える周波数
検波復調装置を提供することである。
【００１０】
【課題を解決するための手段】本発明によれば、所定周
波数のＰＳＫ変調波信号を周波数電圧信号に変換する周
波数弁別器と、前記周波数電圧信号を所定期間積分し
て、積分信号を、積分放電タイミング信号に基づいて、
放電する積分放電器と、前記積分信号からシンボルを判
定して復調データを生成する判定回路とを有し、前記Ｐ
ＳＫ変調波信号を周波数検波復調する周波数検波復調装
置において、前記ＰＳＫ変調波信号を、所定の基準信号
によって、位相データに変換する位相データ変換器と、
前記位相データと隣り合ったシンボル間の位相差を演算
して、位相差ゼロクロスを検出する位相差ゼロクロス検
出器と、該位相差ゼロクロス検出器の出力信号に基づい
て、クロック再生を行い、前記積分放電器に前記積分放
電タイミング信号を供給するクロック再生器とを設けた
ことを特徴とする周波数検波復調装置が得られる。
波数のＰＳＫ変調波信号を周波数電圧信号に変換する周
波数弁別器と、前記周波数電圧信号を所定期間積分し
て、積分信号を、積分放電タイミング信号に基づいて、
放電する積分放電器と、前記積分信号からシンボルを判
定して復調データを生成する判定回路とを有し、前記Ｐ
ＳＫ変調波信号を周波数検波復調する周波数検波復調装
置において、前記ＰＳＫ変調波信号を、所定の基準信号
によって、位相データに変換する位相データ変換器と、
前記位相データと隣り合ったシンボル間の位相差を演算
して、位相差ゼロクロスを検出する位相差ゼロクロス検
出器と、該位相差ゼロクロス検出器の出力信号に基づい
て、クロック再生を行い、前記積分放電器に前記積分放
電タイミング信号を供給するクロック再生器とを設けた
ことを特徴とする周波数検波復調装置が得られる。
【００１１】即ち、本発明はこれらの欠点を除去するた
め、リミタ出力を位相データ変換器で位相データに変換
し、１シンボル時間に相当する２つの位相データの差を
とり、その値が０度を横切るタイミングを検出し、その
タイミングを基にクロック再生をすることを特徴とす
る。
め、リミタ出力を位相データ変換器で位相データに変換
し、１シンボル時間に相当する２つの位相データの差を
とり、その値が０度を横切るタイミングを検出し、その
タイミングを基にクロック再生をすることを特徴とす
る。
【００１２】
【作用】本発明の周波数検波復調装置は、リミタ出力を
位相データに変換し、１シンボル時間に相当する２つの
位相データの差をとり、その値が０度を横切るタイミン
グを利用しているため、ノイズによる影響を直接うける
ことが少なく、良好なクロック再生ができる。
位相データに変換し、１シンボル時間に相当する２つの
位相データの差をとり、その値が０度を横切るタイミン
グを利用しているため、ノイズによる影響を直接うける
ことが少なく、良好なクロック再生ができる。
【００１３】
【実施例】次に本発明の実施例を、図面を参照して説明
する。
する。
【００１４】図１には本発明の一実施例に係る周波数検
波復調装置の構成が示されている。
波復調装置の構成が示されている。
【００１５】この実施例について、先ず、全体の構成と
動作概要を説明する。入力端子１１０から入力されたＰ
ＳＫ変調波信号は、リミタ１０により振幅制限された
後、２分岐され、一方は周波数弁別器２０へ、もう一方
は位相データ変換器６０へそれぞれ供給される。
動作概要を説明する。入力端子１１０から入力されたＰ
ＳＫ変調波信号は、リミタ１０により振幅制限された
後、２分岐され、一方は周波数弁別器２０へ、もう一方
は位相データ変換器６０へそれぞれ供給される。
【００１６】周波数弁別器２０は、ＰＳＫ変調波信号の
周波数変化成分を電圧に変換し、積分放電器に供給す
る。積分放電器３０は、１シンボル分の電圧値を積分
し、クロック再生器８０からの信号で決まるタイミング
で放電をする。このとき放電する直前の積分された電圧
値を判定回路５０にとり込み、その電圧値に従って１，
０データを復調し、復調データ出力端子１２０から出力
する。
周波数変化成分を電圧に変換し、積分放電器に供給す
る。積分放電器３０は、１シンボル分の電圧値を積分
し、クロック再生器８０からの信号で決まるタイミング
で放電をする。このとき放電する直前の積分された電圧
値を判定回路５０にとり込み、その電圧値に従って１，
０データを復調し、復調データ出力端子１２０から出力
する。
【００１７】また、リミタ１０から位相データ変換器６
０へ供給されたＰＳＫ変調波信号はここで位相成分が抽
出され、位相データとしてゼロクロス検出器７０へ供給
される。ゼロクロス検出器７０はクロック再生器８０か
らのタイミングで決まる１シンボル時間に相当する２つ
の位相データの差を演算し、位相差信号ｄとしてクロッ
ク再生器８０に供給する。
０へ供給されたＰＳＫ変調波信号はここで位相成分が抽
出され、位相データとしてゼロクロス検出器７０へ供給
される。ゼロクロス検出器７０はクロック再生器８０か
らのタイミングで決まる１シンボル時間に相当する２つ
の位相データの差を演算し、位相差信号ｄとしてクロッ
ク再生器８０に供給する。
【００１８】この位相差信号ｄの位相０度を示すデータ
が、積分放電器３０の放電から次の放電までの中間時刻
を示すことになる。クロック再生器８０は、この位相差
信号ｄが０度を示すタイミングに合わせて、クロック再
生を行ない、必要なタイミングを積分放電器３０やゼロ
クロス検出器７０等に供給すると共に、再生クロック出
力端子１３０から出力する。
が、積分放電器３０の放電から次の放電までの中間時刻
を示すことになる。クロック再生器８０は、この位相差
信号ｄが０度を示すタイミングに合わせて、クロック再
生を行ない、必要なタイミングを積分放電器３０やゼロ
クロス検出器７０等に供給すると共に、再生クロック出
力端子１３０から出力する。
【００１９】次に位相データ変換器６０の動作につい
て、さらに詳細に説明する。図２には位相データ変換器
６０の１構成例が示されている。この例で示される位相
データ変換器６０は、ローカルマスタ発振器６２と分周
器６３とシフトレジスタ６４とフリップフロップ（以下
ＦＦ）群６５とエンコーダ６６とから構成される。
て、さらに詳細に説明する。図２には位相データ変換器
６０の１構成例が示されている。この例で示される位相
データ変換器６０は、ローカルマスタ発振器６２と分周
器６３とシフトレジスタ６４とフリップフロップ（以下
ＦＦ）群６５とエンコーダ６６とから構成される。
【００２０】ローカルマスタ発振器６２は、入力端子６
１から入力するＰＳＫ変調波の搬送波周波数ｆ0 のｍ倍
（ｍは自然数）で発振し、分周器６３とシフトレジスタ
６４とのクロックに供給する。この例ではｍ＝８であ
る。分周器６３は周波数ｍ×ｆ0 の信号を、この例では
ｍ分の一に分周し、周波数ｆ0 としてシフトレジスタ６
４に供給する。シフトレジスタ６４は、このｆ0 信号を
ｍ＋ｆ0 信号によりシフトすることで、位相の異なる８
つの基準信号θ1 ，θ2 ，…，θ8 として、それぞれＦ
Ｆ６５−１，６５−２，…，６５−８のデータ入力に供
給する。
１から入力するＰＳＫ変調波の搬送波周波数ｆ0 のｍ倍
（ｍは自然数）で発振し、分周器６３とシフトレジスタ
６４とのクロックに供給する。この例ではｍ＝８であ
る。分周器６３は周波数ｍ×ｆ0 の信号を、この例では
ｍ分の一に分周し、周波数ｆ0 としてシフトレジスタ６
４に供給する。シフトレジスタ６４は、このｆ0 信号を
ｍ＋ｆ0 信号によりシフトすることで、位相の異なる８
つの基準信号θ1 ，θ2 ，…，θ8 として、それぞれＦ
Ｆ６５−１，６５−２，…，６５−８のデータ入力に供
給する。
【００２１】ＦＦ６５−１，６５−２，…，６５−８の
クロック入力は変調波信号が、入力端子６１を通して入
力されている。
クロック入力は変調波信号が、入力端子６１を通して入
力されている。
【００２２】ＦＦ６５−１，６５−２，…，６５−８
は、変調波信号の持つ位相と、基準位相θ1 〜θ8 との
位相差を８個のＨＬ値で、エンコーダ６６に供給するこ
とになる。エンコーダ６６は、８個の信号から、３ビッ
トに量子化された位相データを生成し、出力する。
は、変調波信号の持つ位相と、基準位相θ1 〜θ8 との
位相差を８個のＨＬ値で、エンコーダ６６に供給するこ
とになる。エンコーダ６６は、８個の信号から、３ビッ
トに量子化された位相データを生成し、出力する。
【００２３】次にこの動作について説明する。図３は位
相データ変換器の構成例１の動作がタイミングチャート
として示されている。この図に示される様に、基準信号
θ1〜θ8 はそれぞれ４５°ずつ異なる位相を有してい
る。例えば、基準信号θ1 は２２．５°、基準信号θ2
は６７．５°…基準信号θ8 は３３７．５°の位相を有
している。ここで、（ｎ−１）の時刻において変調波信
号θn-1 が入力された場合を考える。このときＦＦ６５
−１，６５−２，…，６５−８は、それぞれ基準信号θ
1 ，θ2 ，…，θ8 を変調波信号の立ち上がりで取り込
むことで、Ｈ値又はＬ値を出力する。
相データ変換器の構成例１の動作がタイミングチャート
として示されている。この図に示される様に、基準信号
θ1〜θ8 はそれぞれ４５°ずつ異なる位相を有してい
る。例えば、基準信号θ1 は２２．５°、基準信号θ2
は６７．５°…基準信号θ8 は３３７．５°の位相を有
している。ここで、（ｎ−１）の時刻において変調波信
号θn-1 が入力された場合を考える。このときＦＦ６５
−１，６５−２，…，６５−８は、それぞれ基準信号θ
1 ，θ2 ，…，θ8 を変調波信号の立ち上がりで取り込
むことで、Ｈ値又はＬ値を出力する。
【００２４】変調波信号θn-1 が、例えば１７０°の位
相を有していた場合、基準信号θ1〜θ4 の位相は１７
０°より小さいため、ＦＦ６５−１〜６５−４の出力は
Ｈ値になる。しかし、ＦＦ６５−５に供給される基準信
号θ5 の位相が２０２．５°であることから、ＦＦ６５
−５の出力はＬ値となる。同様にＦＦ６５−６〜６５−
８の出力もＬ値となる。従って、エンコーダ６６に供給
される信号はＦＦ６５の昇順でいうと、ＨＨＨＨＬＬＬ
Ｌとなる。
相を有していた場合、基準信号θ1〜θ4 の位相は１７
０°より小さいため、ＦＦ６５−１〜６５−４の出力は
Ｈ値になる。しかし、ＦＦ６５−５に供給される基準信
号θ5 の位相が２０２．５°であることから、ＦＦ６５
−５の出力はＬ値となる。同様にＦＦ６５−６〜６５−
８の出力もＬ値となる。従って、エンコーダ６６に供給
される信号はＦＦ６５の昇順でいうと、ＨＨＨＨＬＬＬ
Ｌとなる。
【００２５】エンコーダ６６においては、ＦＦ６５−
１，６５−２，…，６５−８から供給される信号に基づ
き変調波信号θn-1 の属する位相の範囲を判定する。こ
の場合、ＦＦ６５−１〜６５−４から供給される信号が
Ｈ値、ＦＦ６５−５〜６５−８から供給される信号がＬ
値であることから、変調波信号θn-1 の位相が１５７．
５°から２０２．５°の範囲を代表する値、例えば１８
０°を位相データとして出力する。
１，６５−２，…，６５−８から供給される信号に基づ
き変調波信号θn-1 の属する位相の範囲を判定する。こ
の場合、ＦＦ６５−１〜６５−４から供給される信号が
Ｈ値、ＦＦ６５−５〜６５−８から供給される信号がＬ
値であることから、変調波信号θn-1 の位相が１５７．
５°から２０２．５°の範囲を代表する値、例えば１８
０°を位相データとして出力する。
【００２６】同様に、ｎの時刻において変調波信号θn
が供給された場合、この変調波信号θn が２６５°の位
相を有しているとすれば、ＦＦ６５−１〜６５−８の昇
順にＨＨＬＬＬＬＨＨを出力する。エンコーダ６６は、
変調波θn-1 のときと同様に判定し、２４７．５°〜２
９２．５°を代表する値である２７５°を位相データと
して出力する。
が供給された場合、この変調波信号θn が２６５°の位
相を有しているとすれば、ＦＦ６５−１〜６５−８の昇
順にＨＨＬＬＬＬＨＨを出力する。エンコーダ６６は、
変調波θn-1 のときと同様に判定し、２４７．５°〜２
９２．５°を代表する値である２７５°を位相データと
して出力する。
【００２７】図４には、位相データ変換器６０の構成例
２が示されている。この例は、ローカルマスタ発振器１
０４と、分周器１０５、セットリセットフリップフロッ
プ（以後ＳＲＦＦ）１０２と、カウンタ１０３と、ラッ
チ１０７から構成する。
２が示されている。この例は、ローカルマスタ発振器１
０４と、分周器１０５、セットリセットフリップフロッ
プ（以後ＳＲＦＦ）１０２と、カウンタ１０３と、ラッ
チ１０７から構成する。
【００２８】この構成例の動作を、図５に示す位相デー
タ変換器の構成例２の動作説明図を基に説明する。ロー
カルマスタ発振器１０４は、入力端子１００から入力す
る変調波の搬送波周波数ｆ0 のｍ倍（ｍは自然数）で発
振し、分周器１０５とカウンタ１０３のクロックに供給
する。分周器１０５は周波数ｍ×ｆ0 の信号をｍ分の一
に分周し、周波数ｆ0 の信号Ａ１を生成し、ＳＲＦＦ１
０２のリセット入力に供給すると共に、Ａ１と周波数が
等しい負のパルスＡ２を生成し、カウンタ１０３のリセ
ット入力に供給する。また、パルスＡ２はインバータ１
０６を介して、ラッチ１０７のクロックに供給する。
タ変換器の構成例２の動作説明図を基に説明する。ロー
カルマスタ発振器１０４は、入力端子１００から入力す
る変調波の搬送波周波数ｆ0 のｍ倍（ｍは自然数）で発
振し、分周器１０５とカウンタ１０３のクロックに供給
する。分周器１０５は周波数ｍ×ｆ0 の信号をｍ分の一
に分周し、周波数ｆ0 の信号Ａ１を生成し、ＳＲＦＦ１
０２のリセット入力に供給すると共に、Ａ１と周波数が
等しい負のパルスＡ２を生成し、カウンタ１０３のリセ
ット入力に供給する。また、パルスＡ２はインバータ１
０６を介して、ラッチ１０７のクロックに供給する。
【００２９】変調波は入力端子１００からＳＲＦＦ１０
２のセット入力に供給され、その立ち上がりでＳＲＦＦ
１０２の出力ＢをＨ値にする。前述した様にＳＲＦＦ１
０２のリセット入力には信号Ａ１が供給されており、Ｓ
ＲＦＦ１０２は信号Ａ１の立ち上がりで、出力ＢをＬ値
にする。すなわち、ＳＲＦＦ１０２の出力Ｂの正パルス
幅は変調波の立ち上がりから、信号Ａ１の立ち上がりま
でとなる。このＳＲＦＦ１０２の出力Ｂは、カウンタ１
０３のカウンタイネーブルに供給されている。
２のセット入力に供給され、その立ち上がりでＳＲＦＦ
１０２の出力ＢをＨ値にする。前述した様にＳＲＦＦ１
０２のリセット入力には信号Ａ１が供給されており、Ｓ
ＲＦＦ１０２は信号Ａ１の立ち上がりで、出力ＢをＬ値
にする。すなわち、ＳＲＦＦ１０２の出力Ｂの正パルス
幅は変調波の立ち上がりから、信号Ａ１の立ち上がりま
でとなる。このＳＲＦＦ１０２の出力Ｂは、カウンタ１
０３のカウンタイネーブルに供給されている。
【００３０】カウンタ１０３は、ＳＲＦＦ１０２の出力
ＢがＨ値の区間ｍ×ｆ0 信号でカウンタ動作を行ない、
カウンタ値Ｃをラッチ１０７に供給する。このカウンタ
値Ｃは、パルスＡ２の立ち下がりクロックでラッチ１０
７にラッチされると同時に、０にリセットされる。
ＢがＨ値の区間ｍ×ｆ0 信号でカウンタ動作を行ない、
カウンタ値Ｃをラッチ１０７に供給する。このカウンタ
値Ｃは、パルスＡ２の立ち下がりクロックでラッチ１０
７にラッチされると同時に、０にリセットされる。
【００３１】従って、カウンタ１０３は、カウンタイネ
ーブル入力の立ち上がり、つまり変調波の立ち上がりか
らリセット入力の立ち上がりつまりＡ１の立ち上がりま
でを、周波数ｍ×ｆ0 のクロックでカウントし、そのカ
ウント値がラッチ１０７でラッチされると共に０にリセ
ットされることになる。その結果、ラッチ１０７の出力
は変調波と信号Ａ１との位相差つまり位相データとして
出力される。
ーブル入力の立ち上がり、つまり変調波の立ち上がりか
らリセット入力の立ち上がりつまりＡ１の立ち上がりま
でを、周波数ｍ×ｆ0 のクロックでカウントし、そのカ
ウント値がラッチ１０７でラッチされると共に０にリセ
ットされることになる。その結果、ラッチ１０７の出力
は変調波と信号Ａ１との位相差つまり位相データとして
出力される。
【００３２】図６に位相データ変換器６０の出力例を示
す。この例はπ／４ＱＰＳＫ変調波の場合を位相平面上
に現わしたものであり、見易すくするためにリミタを用
いずに振幅成分も表現し、また位相の分解能も充分大き
くとってある。
す。この例はπ／４ＱＰＳＫ変調波の場合を位相平面上
に現わしたものであり、見易すくするためにリミタを用
いずに振幅成分も表現し、また位相の分解能も充分大き
くとってある。
【００３３】次にゼロクロス検出器７０の動作について
さらに詳細に説明する。図７はゼロクロス検出器７０の
構成例を示す。この例では、ゼロクロス検出器はラッチ
７３群と減算器７４から構成される。次にこの動作を説
明する。入力端子７１から入力した位相データは２分岐
し、一方はラッチ７３−１に供給し、もう一方は減算器
７４の負の入力に供給する。また入力端子７２から入力
する信号は、この例では積分放電器３０の放電タイミン
グと、放電から放電の中間時刻を示すタイミングとし、
これをラッチ７３−１，７３−２のクロックに供給す
る。ラッチ７３−１，７３−２は、シフトレジスタとし
て機能し、クロックに従い位相データをラッチする。ラ
ッチ７３−２の出力は減算器７４の正の入力に供給す
る。従って減算器７４の２つの入力に供給される位相デ
ータは、放電と放電の間隔つまり、１シンボルに相当す
る時間差を持つことになる。減算器７４は、この２つの
位相データの差をｍｏｄ３６０°で演算し出力する。こ
の位相データの差が、位相平面上で０度を横切ることを
ゼロクロスと呼ぶ。減算器７４に入力する２つの位相デ
ータの時間差を変えることなく、ラッチ７３の段数を増
加し、それに従ってクロックを早くすることで、より正
確なゼロクロス情報が出力される構成に拡張することは
容易である。
さらに詳細に説明する。図７はゼロクロス検出器７０の
構成例を示す。この例では、ゼロクロス検出器はラッチ
７３群と減算器７４から構成される。次にこの動作を説
明する。入力端子７１から入力した位相データは２分岐
し、一方はラッチ７３−１に供給し、もう一方は減算器
７４の負の入力に供給する。また入力端子７２から入力
する信号は、この例では積分放電器３０の放電タイミン
グと、放電から放電の中間時刻を示すタイミングとし、
これをラッチ７３−１，７３−２のクロックに供給す
る。ラッチ７３−１，７３−２は、シフトレジスタとし
て機能し、クロックに従い位相データをラッチする。ラ
ッチ７３−２の出力は減算器７４の正の入力に供給す
る。従って減算器７４の２つの入力に供給される位相デ
ータは、放電と放電の間隔つまり、１シンボルに相当す
る時間差を持つことになる。減算器７４は、この２つの
位相データの差をｍｏｄ３６０°で演算し出力する。こ
の位相データの差が、位相平面上で０度を横切ることを
ゼロクロスと呼ぶ。減算器７４に入力する２つの位相デ
ータの時間差を変えることなく、ラッチ７３の段数を増
加し、それに従ってクロックを早くすることで、より正
確なゼロクロス情報が出力される構成に拡張することは
容易である。
【００３４】図８にはゼロクロス検出器７０の出力信号
の例を示す。この例はπ／４ＱＰＳＫ変調波の場合を位
相平面上に現わしたものであり、見易すくするためにリ
ミタを用いずに振幅成分も表現し、また位相の分解能も
充分大きくとってある。
の例を示す。この例はπ／４ＱＰＳＫ変調波の場合を位
相平面上に現わしたものであり、見易すくするためにリ
ミタを用いずに振幅成分も表現し、また位相の分解能も
充分大きくとってある。
【００３５】ゼロクロスをしている経路が、多数存在す
ることがわかる。
ることがわかる。
【００３６】次にクロック再生器８０の動作についてさ
らに詳細に説明する。図９にクロック再生器８０の構成
例を示す。この例ではクロック再生器は遅れ進み検出器
８２と、ループフィルタ８３と、可変分周回路８４と、
クロック再生マスタ発振器８５から構成し、ごく一般的
な１次のＤｉｇｉｔａｌ Ｐｈａｓｅｌｏｃｋ Ｌｏｏ
ｐである。
らに詳細に説明する。図９にクロック再生器８０の構成
例を示す。この例ではクロック再生器は遅れ進み検出器
８２と、ループフィルタ８３と、可変分周回路８４と、
クロック再生マスタ発振器８５から構成し、ごく一般的
な１次のＤｉｇｉｔａｌ Ｐｈａｓｅｌｏｃｋ Ｌｏｏ
ｐである。
【００３７】前述したゼロクロス検出器７０の出力は、
入力端子８１から遅れ進み検出器８２の一方の入力に供
給する。遅れ進み検出器８２は、もう一方の入力から可
変分周回路８４の再生クロックを入力し、可変分周回路
８４の出力がゼロクロスに対して遅れているか進んでい
るかの信号をループフィルタ８３に供給する。ループフ
ィルタ８３は、この遅れ進み情報を積分し、可変分周回
路８４へ供給する。可変分周回路８４は、ループフィル
タ８３からの遅れ進み情報を基に、クロック再生マスタ
発振器８５からのマスタクロックの分周比を変えること
で、再生するクロック位相の遅れ進みを制御し、遅れ進
み検出器８２へ再生クロックを供給する。可変分周回路
８４はまた、積分放電器３０やゼロクロス検出器７０等
が要求するタイミングを供給すると共に、判定後のビッ
レートに応じたクロックを出力する。
入力端子８１から遅れ進み検出器８２の一方の入力に供
給する。遅れ進み検出器８２は、もう一方の入力から可
変分周回路８４の再生クロックを入力し、可変分周回路
８４の出力がゼロクロスに対して遅れているか進んでい
るかの信号をループフィルタ８３に供給する。ループフ
ィルタ８３は、この遅れ進み情報を積分し、可変分周回
路８４へ供給する。可変分周回路８４は、ループフィル
タ８３からの遅れ進み情報を基に、クロック再生マスタ
発振器８５からのマスタクロックの分周比を変えること
で、再生するクロック位相の遅れ進みを制御し、遅れ進
み検出器８２へ再生クロックを供給する。可変分周回路
８４はまた、積分放電器３０やゼロクロス検出器７０等
が要求するタイミングを供給すると共に、判定後のビッ
レートに応じたクロックを出力する。
【００３８】以上の動作により、可変分周回路８４の再
生クロック出力位相は、ゼロクロス検出器７０のゼロク
ロスタイミングと一致する。言い換えると、積分放電器
３０の放電と次の放電の中間時刻と一致するので、その
中間タイミングを持つクロックが、積分放電器３０の放
電タイミングとなる。
生クロック出力位相は、ゼロクロス検出器７０のゼロク
ロスタイミングと一致する。言い換えると、積分放電器
３０の放電と次の放電の中間時刻と一致するので、その
中間タイミングを持つクロックが、積分放電器３０の放
電タイミングとなる。
【００３９】このクロック再生器８０の構成例は１次の
Ｄｉｇｉｔａｌ Ｐｈａｓｅｌｏｃｋ Ｌｏｏｐである
が、２次のＰｈａｓｅｌｏｃｋ Ｌｏｏｐであっても同
じことは言うまでもない。また、遅れ進み検出器８２は
位相比較器に、ループフィルタ８３はローパスフィルタ
や積分要素に、可変分周回路８４とクロック再生マスタ
発振器８５はボテージコントロールオシレータにそれぞ
れ置き換えて考えてもかまわない。
Ｄｉｇｉｔａｌ Ｐｈａｓｅｌｏｃｋ Ｌｏｏｐである
が、２次のＰｈａｓｅｌｏｃｋ Ｌｏｏｐであっても同
じことは言うまでもない。また、遅れ進み検出器８２は
位相比較器に、ループフィルタ８３はローパスフィルタ
や積分要素に、可変分周回路８４とクロック再生マスタ
発振器８５はボテージコントロールオシレータにそれぞ
れ置き換えて考えてもかまわない。
【００４０】最後に、ここではπ／４ＱＰＳＫ変調で説
明したが、このクロック再生回路は周波数検波復調が可
能な変調方式であれば応用可能である。
明したが、このクロック再生回路は周波数検波復調が可
能な変調方式であれば応用可能である。
【００４１】
【発明の効果】以上説明したように本発明によれば、リ
ミタ出力を位相データ変換器で位相データに変換し、１
シンボル時間に相当する２つのデータの差をとり、その
値が０度を横切るタイミングを検出し、そのタイミング
を基にクロック再生をするので、良好なクロック再生が
行なえる。
ミタ出力を位相データ変換器で位相データに変換し、１
シンボル時間に相当する２つのデータの差をとり、その
値が０度を横切るタイミングを検出し、そのタイミング
を基にクロック再生をするので、良好なクロック再生が
行なえる。
【図１】実施例の構成を示すブロック図。
【図２】この実施例における位相データ変換器の構成例
１。
１。
【図３】位相データ変換器の構成例１の動作説明図。
【図４】この実施例における位相データ変換器の構成例
２。
２。
【図５】位相データ変換器の構成例２の動作説明図。
【図６】位相データ変換器の出力信号の例。
【図７】この実施例におけるゼロクロス検出器の構成
例。
例。
【図８】ゼロクロス検出器の出力信号の例。
【図９】この実施例におけるクロック再生器の構成例。
【図１０】従来の構成例。
【図１１】周波数弁別器出力波形。
１０ リミタ ２０ 周波数弁別器 ３０ 積分放電器 ５０ 判定回路 ６０ 位相データ変換器 ７０ ゼロクロス検出器 ８０ クロック再生器 １１０ ＰＳＫ変調波信号入力端子 １２０ 復調データ出力端子 １３０ 再生クロック出力端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鳥居 理恵 東京都三鷹市下連雀５丁目１番１号日本無 線株式会社内
Claims (1)
- 【請求項１】 所定周波数のＰＳＫ変調波信号を周波数
電圧信号に変換する周波数弁別器と、前記周波数電圧信
号を所定期間積分して、積分信号を、積分放電タイミン
グ信号に基づいて、放電する積分放電器と、前記積分信
号からシンボルを判定して復調データを生成する判定回
路とを有し、前記ＰＳＫ変調波信号を周波数検波復調す
る周波数検波復調装置において、 前記ＰＳＫ変調波信号を、所定の基準信号によって、位
相データに変換する位相データ変換器と、 前記位相データと隣り合ったシンボル間の位相差を演算
して、位相差ゼロクロスを検出する位相差ゼロクロス検
出器と、 該位相差ゼロクロス検出器の出力信号に基づいて、クロ
ック再生を行い、前記積分放電器に前記積分放電タイミ
ング信号を供給するクロック再生器とを設けたことを特
徴とする周波数検波復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6722492A JPH05276206A (ja) | 1992-03-25 | 1992-03-25 | 周波数検波復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6722492A JPH05276206A (ja) | 1992-03-25 | 1992-03-25 | 周波数検波復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05276206A true JPH05276206A (ja) | 1993-10-22 |
Family
ID=13338729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6722492A Withdrawn JPH05276206A (ja) | 1992-03-25 | 1992-03-25 | 周波数検波復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05276206A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101997543A (zh) * | 2010-11-30 | 2011-03-30 | 四川和芯微电子股份有限公司 | 鉴频器及实现鉴频的方法 |
-
1992
- 1992-03-25 JP JP6722492A patent/JPH05276206A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101997543A (zh) * | 2010-11-30 | 2011-03-30 | 四川和芯微电子股份有限公司 | 鉴频器及实现鉴频的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122758A (en) | Differential phase demodulator for psk-modulated signals | |
| JP3033520B2 (ja) | クロック抽出回路 | |
| JP2804755B2 (ja) | Ｆｓｋ信号復調回路 | |
| US6980500B2 (en) | ATIP bit data generator and method for generating ATIP bit data in optical discs | |
| JP3729366B2 (ja) | パケットｆｓｋ受信機用クロック再生回路 | |
| JPH06338916A (ja) | データ端末 | |
| JPH05276206A (ja) | 周波数検波復調装置 | |
| US4618830A (en) | PSK demodulator using asynchronous local oscillator | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| JPS62183247A (ja) | 位相変調信号復調方式 | |
| JP3383717B2 (ja) | 位相変調波の復調装置 | |
| JP2841935B2 (ja) | 位相復調器 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JPS5975743A (ja) | クロツク再生回路 | |
| JP3048134B2 (ja) | クロック信号再生装置 | |
| JPH05198101A (ja) | タイミング再生装置とオートスライサ装置 | |
| JP3462084B2 (ja) | バイフェーズ符号信号識別装置 | |
| JPH01293738A (ja) | 復調回路 | |
| JP2536428B2 (ja) | 同期検出回路 | |
| JPH04119737A (ja) | データ復調回路 | |
| JPH01212038A (ja) | ピーク値演算型位相保持方式 | |
| JPH06224891A (ja) | クロック再生回路 | |
| JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
| JPH11205399A (ja) | Ｇｍｓｋ符号データ再生装置 | |
| JP4034131B2 (ja) | ディジタルｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |