JPH0897403A

JPH0897403A - 光ｐｎｐｎスイッチ

Info

Publication number: JPH0897403A
Application number: JP6227976A
Authority: JP
Inventors: Mitsuru Mariyama; 満鞠山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-09-22
Filing date: 1994-09-22
Publication date: 1996-04-12
Anticipated expiration: 2016-07-03
Also published as: JP3181178B2

Abstract

(57)【要約】【目的】１チップで交流のスイッチングを行うことが
でき、しかも転流特性を改善できる光ＰＮＰＮスイッチ
を提供する。【構成】Ｎ型またはＰ型のうち一方の導電型を持つシ
リコン基板１の表面側に、Ｎ型またはＰ型のうち他方の
導電型を持つアノード拡散領域２と、このアノード拡散
領域２に対向する上記他方の導電型を持つゲート拡散領
域３と、このゲート拡散領域３内に形成され上記一方の
導電型を持つカソード拡散領域３とを有するＰＮＰＮ部
を一対備える。この一対のＰＮＰＮ部ｃｈ１，ｃｈ２
は、上記基板表面の一方向両側に、互いに離間して設け
られ、上記一対のＰＮＰＮ部ｃｈ１，ｃｈ２の間に、上
記基板表面から基板内に止まる深さを持つ切り込み溝１
５が形成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は光ＰＮＰＮスイッチに
関する。より詳しくは、交流回路のスイッチとして動作
をする際の転流特性を改善した光ＰＮＰＮスイッチに関
する。

【０００２】

【従来の技術】従来の光ＰＮＰＮスイッチとしては、図
５および図６に示すようなチップ構造を持つものがあ
る。図５はチップの概略パターンレイアウト、図６は図
５におけるＣ−Ｃ線矢視断面をそれぞれ示している。図
５に示すように、この光ＰＮＰＮスイッチは、Ｎ型シリ
コン基板１０１の表面側に、アノード拡散領域（Ｐ型）
１０２と、このアノード拡散領域１０２に対向するＰゲ
ート拡散領域（Ｐ型）１０３とを、それぞれ図において
上側、下側に左右反対の状態で備えている。各Ｐゲート
拡散領域１０３内にはカソード拡散領域（Ｎ型）１０７
が設けられている。これにより、アノード拡散領域１０
２からカソード拡散領域１０７に向かってＰＮＰＮ部が
構成されている。便宜上、図５において右上側のアノー
ド１０２から左上側のカソード１０７へ電流が流れる経
路をｃｈ（チャネル）１、左下側のアノード１０２から
右下側のカソード１０７へ電流が流れる経路をｃｈ（チ
ャネル）２と呼ぶ。ｃｈ１のＰゲート拡散領域１０３と
ｃｈ２のアノード拡散領域１０２との間にｃｈ１側のゲ
ート抵抗（Ｐ型）１０６、ｃｈ２のＰゲート拡散領域１
０３とｃｈ１のアノード拡散領域１０２との間にｃｈ２
側のゲート抵抗（Ｐ型）１０６がそれぞれ形成されてい
る。ｃｈ１のカソード拡散領域１０７とｃｈ２のアノー
ド拡散領域１０２、ｃｈ２のカソード拡散領域１０７と
ｃｈ１のアノード拡散領域１０２とがそれぞれ図示しな
いＡｌパターン配線で接続されている。上記各Ａｌパタ
ーン配線の一部にボンディングパッド（破線で示す）１
１０，１１１が設けられ、これらのボンディングパッド
１１０，１１１がＡｕワイヤ１１２，１１３によってリ
ードフレームＴ₁，Ｔ₂に接続されている。１０９はチッ
プ周辺に設けられたチャネルストッパとしてのＮ型拡散
領域である。

【０００３】なお、この例では、チップの左側周辺、右
側周辺に沿ってそれぞれｃｈ１、ｃｈ２の光感度を向上
させるためのフォトトランジスタＱ₃，Ｑ₃が設けられて
いる。各フォトトランジスタＱ₃は、ベース拡散領域
（Ｐ型）１０４と、このベース拡散領域１０４内に形成
されたエミッタ拡散領域（Ｎ型）１０８と、コレクタと
して働くＮ型シリコン基板１０１とで構成されている。
各フォトトランジスタＱ₃のベース拡散領域１０４とエ
ミッタ拡散領域１０８との間には、図６中に示すよう
に、ベース抵抗１０５が存在する。

【０００４】チップ全体としての等価回路は、ｃｈ１，
ｃｈ２のＰＮＰＮ部をそれぞれ２つのトランジスタ
Ｑ₁，Ｑ₂で表した場合、例えば図７のように表される。
交流回路のスイッチとして動作するときには、端子
Ｔ₁，Ｔ₂に交流電圧が印加される。例えばＴ₁側がＴ₂側
よりも正電位（約１．５Ｖ以上）とする。この状態で、
チップ表面に光（通常はＧaＡs系発光ダイオードが発す
る赤外光）が入射されると、まずベース領域１０４が発
生する光電流の寄与によってｃｈ１側のフォトトランジ
スタＱ₃がオン状態となる。すると、ｃｈ１側のＰＮＰ
トランジスタＱ₁のベース電流を引き出すことになり、
このＰＮＰトランジスタＱ₁がオンする。続いて、この
ＰＮＰトランジスタＱ₁のコレクタ電流によってｃｈ１
側のＮＰＮトランジスタＱ₂のベース電流が供給され、
このＮＰＮトランジスタＱ₂がオンする。すると、ＰＮ
ＰトランジスタＱ₁のベース電流が供給され、正帰還に
よりｃｈ１側のＰＮＰＮ部がオンして、端子Ｔ₁から端
子Ｔ₂へ交流回路の負荷に応じたオン電流が流れる。こ
のときｃｈ２側では、バイアス印加の向きが逆であるか
らＰＮＰＮ部の正帰還が起こらず、１次光電流のみが流
れる。一方、Ｔ₂側がＴ₁側よりも正電位にある場合は、
ｃｈ２側のＰＮＰＮ部が全く同様に正帰還動作してオン
し、ｃｈ１側では１次光電流のみが流れる。

【０００５】なお、Ｎ型シリコン基板の不純物濃度は通
常１０¹³〜１０¹⁵ｃｍ^-3、各Ｐ型拡散領域の不純物濃度
（ボロン等）は１０¹⁵〜１０¹⁹ｃｍ^-3、各Ｎ型拡散領域
の不純物濃度（リン等）は１０²⁰ｃｍ^-3以上に設定され
ている。

【０００６】

【発明が解決しようとする課題】ところで、上に述べた
ような、１チップ内に双方向のチャネルｃｈ１，ｃｈ２
を持ち、交流回路のスイッチとして用いられる素子は、
転流特性が重要な評価基準となっている。つまり、正常
動作では、ｃｈ１がオンしている交流の半サイクル期間
中に光入射が無くなったとき、この半サイクル期間中は
ＰＮＰＮ部の電流保持特性によりオン状態が続くが、次
の半サイクルに入ると、光入射が無い限りｃｈ２はオン
しない。しかし、スイッチングする交流回路にＬ負荷が
存在する場合、交流電圧の位相よりもオン電流の位相が
遅れることから、ｃｈ１がオフした時点でｃｈ２側に急
峻な立ち上がりを示す電圧が印加される。このため、Ｎ
型シリコン基板１０１中に残存している正孔がｃｈ２側
のＰゲート拡散領域１０３やベース拡散領域１０４（図
５参照）へ移動してｃｈ２側の正帰還作用を促し、ｃｈ
２がオンするという誤動作（転流失敗）を起こすことが
ある。

【０００７】この問題を解決するために、ｃｈ１とｃｈ
２とを別チップとし、２チップで双方向の光ＰＮＰＮス
イッチを構成したものが知られている。しかし、２チッ
プ構成とした場合、様々な問題が生ずる。すなわち、同
一フレーム上に２チップを並べてダイボンドする工程
で、双方のチップが接触してチップの欠け、割れ等の不
具合が生ずる。また、双方のチップ間の距離が必要以上
に広がると、双方のチップと入力側の発光ダイオードチ
ップとの距離が広がるとともに、距離のばらつきが生じ
る。このため、最小トリガ電流が増大したり、ばらつき
が生じるという不具合が生じる。また、２チップ構成と
した場合、各チップの周辺面積を確保する必要から、ト
ータルのチップサイズが１チップ構成に比して大きくな
る。しかも、アセンブリの手間も余計にかかる。このた
め、コストが高くつくという問題がある。

【０００８】例えば、チップの分離に関連して、「沖電
気研究開発」第１３１号，Ｖol.５３，Ｎo.３（昭和６
１年７月）の第２５頁には、予め素子を形成したＳｉ基
板と、保持板とを樹脂により加熱圧着し、その後ダイシ
ングソーを用いてＳｉ基板表面側から樹脂部分まで切り
込み溝を形成して素子分離を行う方法（カナル分離法）
が開示されている。しかし、この方法は、上に述べたよ
うに、Ｓｉ基板と保持板との加熱圧着という余計な手間
がかかり、コスト高となる欠点がある。また、上記切り
込み溝は、ｃｈ１，ｃｈ２を含む双方向の素子と、同様
の構成のｃｈ１，ｃｈ２を含む双方向の素子との間を分
離するものであって、ｃｈ１とｃｈ２との間を分離する
ものではない。つまり、交流のスイッチングを行う素子
の転流特性を改善しようとするものではない。

【０００９】そこで、この発明の目的は、１チップで交
流のスイッチングを行うことができ、しかも転流特性を
改善できる光ＰＮＰＮスイッチを提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の光ＰＮＰＮスイッチは、Ｎ型また
はＰ型のうち一方の導電型を持つシリコン基板の表面側
に、Ｎ型またはＰ型のうち他方の導電型を持つアノード
拡散領域と、このアノード拡散領域に対向する上記他方
の導電型を持つゲート拡散領域と、このゲート拡散領域
内に形成され上記一方の導電型を持つカソード拡散領域
とを有するＰＮＰＮ部を一対備えた光ＰＮＰＮスイッチ
において、上記一対のＰＮＰＮ部は、上記基板表面の一
方向両側に、互いに離間して設けられ、上記一対のＰＮ
ＰＮ部の間に、上記基板表面から基板内に止まる深さを
持つ切り込み溝が形成されていることを特徴としてい
る。

【００１１】また、請求項２に記載の光ＰＮＰＮスイッ
チは、請求項１に記載の光ＰＮＰＮスイッチにおいて、
上記切り込み溝の深さは３μｍ乃至２００μｍの範囲内
に設定されていることを特徴としている。

【００１２】また、請求項３に記載の光ＰＮＰＮスイッ
チは、請求項１または２に記載の光ＰＮＰＮスイッチに
おいて、上記切り込み溝の両側の基板表面側に、上記各
ＰＮＰＮ部の光感度を増大するためのフォトトランジス
タがそれぞれ設けられていることを特徴としている。

【００１３】

【作用】請求項１の光ＰＮＰＮスイッチでは、シリコン
基板の表面側にＰＮＰＮ部を一対備えているので、ワイ
ヤ等によってこの一対のＰＮＰＮ部を逆並列に接続する
ことによって、１チップで交流のスイッチングを行うこ
とが可能となる。しかも、上記一対のＰＮＰＮ部は互い
に離間し、その間に、上記基板表面から基板内に止まる
深さを持つ切り込み溝が形成されているので、この切り
込み溝によってシリコン基板内の少数キャリアの移動が
制限される。また、切り込み溝の側面は少数キャリアを
トラップして消滅させる効果も奏する。したがって、例
えばｃｈ１がオフした時、ｃｈ１側のシリコン基板中に
残存している少数キャリアがｃｈ２側へ移動しにくくな
る。したがって、ｃｈ２側の正帰還作用によってｃｈ２
がオンするという誤動作（転流失敗）が抑制され、転流
特性が改善される。

【００１４】請求項２の光ＰＮＰＮスイッチでは、上記
切り込み溝の深さは３μｍ乃至２００μｍの範囲内に設
定されている。

【００１５】上記切り込み溝の深さを３μｍ以上とした
理由は次の通りである。すなわち、シリコン基板の表面
反転による耐圧低下防止のために、上記切り込み溝の両
側に沿ってチャネルストッパが設けられる。ここで、上
記切り込み溝の深さがこのチャネルストッパの深さ（通
常３μｍ以上に設定される）に達しない場合、シリコン
基板内の少数キャリアの移動を制限する効果が発揮され
ない。そこで、切り込み溝の深さは、チャネルストッパ
の深さを越えるように３μｍ以上に設定するのが好まし
い。

【００１６】また、上記切り込み溝の深さを２００μｍ
以下とした理由は次の通りである。すなわち、転流特性
を改善する観点からは、切り込み溝の深さはシリコン基
板内の少数キャリアの拡散距離を考慮する必要がある。
少数キャリアの拡散距離は、シリコン基板の不純物濃度
と結晶性に依存して定まる。この種の光ＰＮＰＮスイッ
チでは、シリコン基板とアノード拡散領域、ゲート拡散
領域との接合耐圧を確保するために、シリコン基板の不
純物濃度が１０¹³〜１０¹⁵ｃｍ^-3の範囲内、典型的には
１０¹⁴ｃｍ^-3程度に設定される。シリコン基板の結晶性
は、作製工程の熱処理に依存する。結果として、少数キ
ャリアの拡散距離は２００μｍ程度となる。一方、チッ
プ表面に切り込み溝が存在すると、アセンブリ工程でチ
ップに外力が加わったとき、この切り込み溝に沿ってチ
ップが割れるおそれがある。したがって、アセンブリの
観点からは、切り込み溝の深さは浅い方が好ましい。そ
こで、切り込み溝の深さは２００μｍ以下に設定するの
が好ましい。

【００１７】請求項３の光ＰＮＰＮスイッチでは、上記
切り込み溝の両側の基板表面に、上記各ＰＮＰＮ部の光
感度を増大するためのフォトトランジスタがそれぞれ設
けられているので、光感度が増大して、発光ダイオード
と組み合わせたときの最小トリガ電流を低くすることが
可能となる。

【００１８】

【実施例】以下、この発明の光ＰＮＰＮスイッチを実施
例により詳細に説明する。

【００１９】図１は一実施例の光ＰＮＰＮスイッチの概
略パターンレイアウトを示し、図２は図１におけるＡ−
Ａ線矢視断面、図３は図１におけるＢ−Ｂ線矢視断面を
それぞれ示している。

【００２０】図１に示すように、この光ＰＮＰＮスイッ
チは、Ｎ型シリコン基板１の表面側に、アノード拡散領
域（Ｐ型）２と、このアノード拡散領域２に対向するＰ
ゲート拡散領域（Ｐ型）３とを、それぞれ図において上
側１ａ、下側１ｂに左右反対の状態で備えている。各Ｐ
ゲート拡散領域３内にはカソード拡散領域（Ｎ型）７が
設けられている。これにより、チップの上側部分１ａ、
下側部分１ｂで、それぞれアノード拡散領域２からカソ
ード拡散領域７に向かってＰＮＰＮ部が構成されてい
る。

【００２１】チップの上側部分１ａと下側部分１ｂとは
基板表面から基板内に止まる深さＤを持つ切り込み溝１
５（図３参照）によって仕切られている。便宜上、図１
において上側部分１ａで右側のアノード２からカソード
７へ電流が流れる経路をｃｈ（チャネル）１、下側部分
１ｂで左側のアノード２からカソード７へ電流が流れる
経路をｃｈ（チャネル）２と呼ぶ。

【００２２】この例では、チップの上側部分１ａ、下側
部分１ｂにそれぞれｃｈ１、ｃｈ２の光感度を向上させ
るためのフォトトランジスタＱ₃，Ｑ₃が設けられてい
る。各フォトトランジスタＱ₃は、Ｐゲート拡散距離３
のアノード拡散領域２と反対の側に設けられたベース拡
散領域（Ｐ型）４と、このベース拡散領域４内に形成さ
れたエミッタ拡散領域（Ｎ型）８と、コレクタとして働
くＮ型シリコン基板１とで構成されている。各フォトト
ランジスタＱ₃のベース拡散領域４とエミッタ拡散領域
８との間には、図２中に示すように、ベース抵抗１０５
が存在する。

【００２３】また、図１中に示すように、チップの上側
部分１ａ、下側部分１ｂでは、それぞれＰＮＰＮ部のＰ
ゲート拡散領域３と、フォトトランジスタＱ₃のベース
拡散領域４との間にゲート抵抗（Ｐ型）６が形成されて
いる。

【００２４】チップの上側部分１ａ、下側部分１ｂにお
いて、図２に示すように、それぞれカソード拡散領域７
とエミッタ拡散領域８とはＡｌパターン配線で接続され
ている。上記各Ａｌパターン配線の一部にボンディング
パッド（図１中に破線で示す）１１ａ，１１ｂが設けら
れている。また、各アノード拡散領域２にそれぞれＡｌ
パターン配線が設けられ、その一部にボンディングパッ
ド１０ａ，１０ｂが設けられている。これらのボンディ
ングパッド１０ａ，１１ｂがＡｕワイヤ１２ａ，１２ｂ
によってリードフレームＴ₁に接続される一方、ボンデ
ィングパッド１１ａ，１０ｂがＡｕワイヤ１３ａ，１３
ｂによってリードフレームＴ₂に接続されている。

【００２５】また、この例では、チップの上側部分１
ａ、下側部分１ｂのそれぞれの周辺に沿ってチャネルス
トッパとしてのＮ型拡散領域９ａ，９ｂが設けられてい
る。Ｎ型拡散領域９ａは、切り込み溝１５の上側に沿っ
た部分９ａｉと、チップ周辺に沿った部分９ａｏとを含
み、Ｎ型拡散領域９ｂは、切り込み溝１５の下側に沿っ
た部分９ｂｉと、チップ周辺に沿った部分９ｂｏとを含
んでいる。

【００２６】この光ＰＮＰＮスイッチは公知の手法によ
り次のようにして作製する。

【００２７】まず、図１に示すように、Ｎ型シリコン
基板１の表面にＰ型不純物としてボロンを拡散して、各
アノード拡散領域２と、各Ｐゲート拡散領域３とを同時
に形成する。シリコン基板１の不純物濃度は１０¹⁴ｃｍ
^-3程度である。

【００２８】次に、Ｎ型シリコン基板１の表面に再び
Ｐ型不純物としてボロンを拡散して、各ベース拡散領域
４と、各ゲート抵抗６とを同時に形成する。

【００２９】次に、各Ｐゲート拡散領域３の表面、各
ベース拡散領域４の表面にそれぞれＮ型不純物としてリ
ンを拡散して、各Ｐゲート拡散領域３、各ベース拡散領
域４内にカソード拡散領域７、エミッタ拡散領域８を形
成する。同時に、チップ周辺と中央とに、すなわち略
「日」の字状のパターンで、チャネルストッパとしての
Ｎ型拡散領域を形成する。なお、この段階では、チップ
の中央ではＮ型拡散領域９ａｉ，９ｂｉは上下に分離さ
れておらず、連続している。このＮ型拡散領域９ａ，９
ｂの深さは通常通り３μｍとする。

【００３０】熱処理（温度８００℃、３０分間）を行
った後、図示しないＡｌパターン配線を形成する。さら
に、チップ表面に図示しない保護膜を設け、この保護膜
のうちボンディングパッド１１ａ，１１ｂ，１２ａ，１
２ｂに相当する部分と、チャネルストッパとしてのＮ型
拡散領域上の部分を除去する。

【００３１】ウエハテストを行った後、チップの上側
部分１ａと下側部分１ｂとの境界に存するＮ型拡散領域
の中央をハーフダイシングして、基板表面から基板内に
止まる深さを持つ切り込み溝１５を形成する。この切り
込み溝１５により、Ｎ型拡散領域９ａｉ，９ｂｉを上下
に分離する。

【００３２】続いて、チップ周辺をフルダイシングし
て、チップ間を分離する。

【００３３】ダイボンドを行った後、ボンディングパ
ッド１０ａ，１１ｂとリードフレームＴ₁とをＡｕワイ
ヤ１２ａ，１２ｂによって接続する一方、ボンディング
パッド１１ａ，１０ｂとリードフレームＴ₂とをＡｕワ
イヤ１３ａ，１３ｂによって接続する。

【００３４】このようにチップの上側部分１ａ、下側部
分１ｂにそれぞれ設けたＰＮＰＮ部を逆並列に接続する
ことによって、１チップで交流のスイッチングを行うこ
とができる。

【００３５】しかも、上側部分１ａのＰＮＰＮ部と下側
部分１ｂのＰＮＰＮ部との間に切り込み溝１５を形成し
ているので、この切り込み溝１５によってＮ型シリコン
基板１内の少数キャリアである正孔の移動が制限され
る。また、切り込み溝１５の側面は正孔をトラップして
消滅させる効果も奏する。したがって、例えばｃｈ１が
オフした時、ｃｈ１側のシリコン基板１中に残存してい
る正孔がｃｈ２側へ移動しにくくなる。したがって、ｃ
ｈ２側の正帰還作用によってｃｈ２がオンするという誤
動作（転流失敗）を抑制でき、転流特性を改善できる。

【００３６】図４は、実際に切り込み溝１５の深さＤを
変化させた場合の転流特性との相関データを示してい
る。この図から分かるように、図１に示したパターンレ
イアウトのもの（図中「〇」印で示す）において、切り
込み溝１５の深さＤを０μｍ（切り込み溝なし）、５０
μｍ、１００μｍと増加させると、Ｌ負荷時に転流失敗
する電流値（この電流値以下であれば光ＰＮＰＮスイッ
チが正常動作する）を増大させることができた。なお、
参考のために切り込み溝を深くして２チップに分離した
もの（図中「◎」印で示す）は、当然ながら転流失敗は
起こらなかった。また、図１に示したパターンレイアウ
トのものは、図５に示したパターンレイアウトのもの
（図中「●」印で示す）に比して、切り込み溝１５が無
くとも転流特性が改善されている。これは、図１のもの
は、図５のものに比してｃｈ１のＰＮＰＮ部とｃｈ２と
のＰＮＰＮ部との距離が遠くなったからだと考えられ
る。

【００３７】上記切り込み溝１５の深さＤは、シリコン
基板１内の正孔の移動を制限する効果を発揮できるよう
に、少なくともチャネルストッパ９ａｉ，９ｂｉの深さ
を越える３μｍ以上に設定するのが好ましい。

【００３８】一方、チップ表面に切り込み溝１５が存在
すると、アセンブリ工程でチップに外力が加わったと
き、この切り込み溝１５に沿ってチップが割れるおそれ
がある。したがって、アセンブリの観点からは、切り込
み溝の深さは浅い方が好ましい。ここで、主にシリコン
基板１の不純物濃度１０¹⁴ｃｍ^-3程度と、上記熱処理
（温度８００℃、３０分間）の結果として、正孔の拡散
距離が２００μｍ程度となる。そこで、シリコン基板１
中の正孔の拡散距離を考慮して、切り込み溝の深さは２
００μｍ以下に設定するのが好ましい。

【００３９】なお、この実施例では、シリコン基板１の
導電型をＮ型としたが、当然ながらこれに限られるもの
ではない。シリコン基板１の導電型をＰ型とし、これに
応じて他の拡散領域の導電型を上記実施例のものと反対
にしても良い。

【００４０】

【発明の効果】以上より明らかなように、請求項１の光
ＰＮＰＮスイッチは、シリコン基板の表面側にＰＮＰＮ
部を一対備えているので、ワイヤ等によってこの一対の
ＰＮＰＮ部を逆並列に接続することによって、１チップ
で交流のスイッチングを行うことができる。しかも、上
記一対のＰＮＰＮ部は互いに離間し、その間に、上記基
板表面から基板内に止まる深さを持つ切り込み溝が形成
されているので、この切り込み溝によってシリコン基板
内の少数キャリアの移動が制限される。また、切り込み
溝の側面は少数キャリアをトラップして消滅させる効果
も奏する。したがって、例えばｃｈ１がオフした時、ｃ
ｈ１側のシリコン基板中に残存している少数キャリアが
ｃｈ２側へ移動しにくくなる。したがって、ｃｈ２側の
正帰還作用によってｃｈ２がオンするという誤動作（転
流失敗）を抑制でき、転流特性を改善できる。

【００４１】また、請求項２の光ＰＮＰＮスイッチで
は、上記切り込み溝の深さは３μｍ乃至２００μｍの範
囲内に設定されているので、転流特性を有効に改善でき
る上、アセンブリ工程でチップに外力が加わったとき、
チップの割れ欠けを無視できるレベルに抑えることがで
きる。

【００４２】また、請求項３の光ＰＮＰＮスイッチで
は、上記切り込み溝の両側の基板表面側に、上記各ＰＮ
ＰＮ部の光感度を増大するためのフォトトランジスタが
それぞれ設けられているので、光感度を増大させて、発
光ダイオードと組み合わせたときの最小トリガ電流を低
くすることができる。

【図面の簡単な説明】

【図１】この発明の一実施例の光ＰＮＰＮスイッチを
示す平面図である。

【図２】図１におけるＡ−Ａ線矢視断面図である。

【図３】図２におけるＢ−Ｂ線矢視断面図である。

【図４】上記光ＰＮＰＮスイッチの切り込み溝の深さ
と転流特性との関係を示す図である。

【図５】従来の光ＰＮＰＮスイッチを示す平面図であ
る。

【図６】図５におけるＣ−Ｃ線矢視断面図である。

【図７】図５に示した光ＰＮＰＮスイッチの等価回路
を示す図である。

【符号の説明】

１Ｎ型シリコン基板２アノード
拡散領域３Ｐゲート拡散領域４ベース拡
散領域７カソード拡散領域８エミッタ
拡散領域１５切り込み溝９ａ，９ｂ
チャネルストッパ

Claims

【特許請求の範囲】

【請求項１】Ｎ型またはＰ型のうち一方の導電型を持
つシリコン基板の表面側に、Ｎ型またはＰ型のうち他方
の導電型を持つアノード拡散領域と、このアノード拡散
領域に対向する上記他方の導電型を持つゲート拡散領域
と、このゲート拡散領域内に形成され上記一方の導電型
を持つカソード拡散領域とを有するＰＮＰＮ部を一対備
えた光ＰＮＰＮスイッチにおいて、上記一対のＰＮＰＮ部は、上記基板表面の一方向両側
に、互いに離間して設けられ、上記一対のＰＮＰＮ部の間に、上記基板表面から基板内
に止まる深さを持つ切り込み溝が形成されていることを
特徴とする光ＰＮＰＮスイッチ。
【請求項２】請求項１に記載の光ＰＮＰＮスイッチに
おいて、上記切り込み溝の深さは３μｍ乃至２００μｍの範囲内
に設定されていることを特徴とする光ＰＮＰＮスイッ
チ。
【請求項３】請求項１または２に記載の光ＰＮＰＮス
イッチにおいて、上記切り込み溝の両側の基板表面側に、上記各ＰＮＰＮ
部の光感度を増大するためのフォトトランジスタがそれ
ぞれ設けられていることを特徴とする光ＰＮＰＮスイッ
チ。