JP2003174168A - 絶縁ゲート型バイポーラトランジスタ及びその製造方法 - Google Patents
絶縁ゲート型バイポーラトランジスタ及びその製造方法Info
- Publication number
- JP2003174168A JP2003174168A JP2001371613A JP2001371613A JP2003174168A JP 2003174168 A JP2003174168 A JP 2003174168A JP 2001371613 A JP2001371613 A JP 2001371613A JP 2001371613 A JP2001371613 A JP 2001371613A JP 2003174168 A JP2003174168 A JP 2003174168A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- insulating film
- insulated gate
- region
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 184
- 239000000758 substrate Substances 0.000 claims description 167
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 32
- 230000002093 peripheral effect Effects 0.000 claims description 13
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052720 vanadium Inorganic materials 0.000 claims description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 2
- 239000010408 film Substances 0.000 description 117
- 239000010410 layer Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000004904 shortening Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 オン抵抗を低く保ちながらさらに高速スイッ
チング特性の改善されたＩＧＢＴを提供する。 【解決手段】 Ｎ-型の半導体基体の一方の表面に、こ
の半導体基体の厚さ方向に流れる電流のスイッチングを
行う絶縁ゲートトランジスタを有し、前記半導体基体の
他方の表面に、前記絶縁ゲートトランジスタのオン時に
前記半導体基体中にホールを注入して伝導度変調を起こ
させるためのショットキー接合を有する絶縁ゲート型バ
イポーラトランジスタであって、前記半導体基体の他方
の表面には部分的に開口された絶縁膜が形成されるとと
もに、この絶縁膜の表面側にさらにドレイン電極が形成
されることにより、前記絶縁膜が開口された領域におい
て半導体基体と前記ドレイン電極とによるショットキー
接合が形成されてなることを特徴とする絶縁ゲート型バ
イポーラトランジスタ。
チング特性の改善されたＩＧＢＴを提供する。 【解決手段】 Ｎ-型の半導体基体の一方の表面に、こ
の半導体基体の厚さ方向に流れる電流のスイッチングを
行う絶縁ゲートトランジスタを有し、前記半導体基体の
他方の表面に、前記絶縁ゲートトランジスタのオン時に
前記半導体基体中にホールを注入して伝導度変調を起こ
させるためのショットキー接合を有する絶縁ゲート型バ
イポーラトランジスタであって、前記半導体基体の他方
の表面には部分的に開口された絶縁膜が形成されるとと
もに、この絶縁膜の表面側にさらにドレイン電極が形成
されることにより、前記絶縁膜が開口された領域におい
て半導体基体と前記ドレイン電極とによるショットキー
接合が形成されてなることを特徴とする絶縁ゲート型バ
イポーラトランジスタ。
Description
【０００１】
【発明が属する技術分野】本発明は、絶縁ゲート型バイ
ポーラトランジスタ（Insulated Gate Bipolar Transis
tor、以下「ＩＧＢＴ」という。）及びその製造方法に
関する。さらに詳細には、オン抵抗を低く保ちながらさ
らに高速スイッチング特性が改善されたＩＧＢＴ及びそ
の製造方法に関する。
ポーラトランジスタ（Insulated Gate Bipolar Transis
tor、以下「ＩＧＢＴ」という。）及びその製造方法に
関する。さらに詳細には、オン抵抗を低く保ちながらさ
らに高速スイッチング特性が改善されたＩＧＢＴ及びそ
の製造方法に関する。
【０００２】
【従来の技術】ＩＧＢＴは、パワーＭＯＳＦＥＴの高速
スイッチング特性とバイポーラトランジスタの低いオン
抵抗特性を併せもつパワートランジスタである。図２０
は、このＩＧＢＴのうち、いわゆるＰＮ接合型のＩＧＢ
Ｔの部分断面図である。図２０に示されるように、この
ＩＧＢＴ８１０は、上部にＭＯＳＦＥＴ構造、下部にバ
イポーラトランジスタ構造を備えている。
スイッチング特性とバイポーラトランジスタの低いオン
抵抗特性を併せもつパワートランジスタである。図２０
は、このＩＧＢＴのうち、いわゆるＰＮ接合型のＩＧＢ
Ｔの部分断面図である。図２０に示されるように、この
ＩＧＢＴ８１０は、上部にＭＯＳＦＥＴ構造、下部にバ
イポーラトランジスタ構造を備えている。
【０００３】図２０を参照しながらこのＩＧＢＴの構造
及び動作を説明する。このＩＧＢＴ８１０は、Ｐ+コレ
クタ層８１２上に、Ｎ+バッファ層８１４Ａ及びＮ-ドリ
フト層８１４Ｂが形成されている（これらを総称して
「Ｎベース層」８１４という。）。そして、このＮ-ド
リフト層８１４Ｂの表面にはＤＳＡ（Double Diffusion
Self Align)法により、その表面が露出するようにＰウ
ェル領域８１６が形成されている。さらに、このＰウェ
ル領域８１６中にはその表面が露出するようにＮ +エミ
ッタ領域８１８が形成されている。そして、Ｐウェル領
域８１６の表面にはＳｉＯ2などの薄いゲート絶縁膜８
２２を介して、ポリシリコンなどからなるゲート電極８
２４が形成されている。このゲート電極８２４は、Ｐウ
ェル領域８１６をまたぎ、Ｎ+エミッタ領域８１８から
Ｎ-ドリフト層８１４Ｂに達するように配置されてい
る。このゲート電極８２４直下のＰウェル領域表面をチ
ャネル形成領域８２０という。Ｎ+エミッタ領域８１８
とＰウェル領域８１６とを表面で短絡するようにエミッ
タ電極８２８が形成され、このエミッタ電極８２８はエ
ミッタ端子Ｅに接続されている。このエミッタ電極８２
８はゲート電極８２４とは層間絶縁膜８２６で絶縁され
ている。ゲート電極８２４はゲート端子Ｇに接続されて
いる。Ｐ+コレクタ層８１２の表面にはコレクタ電極８
３０が形成され、このコレクタ電極８３０はコレクタ端
子Ｃに接続されている。
及び動作を説明する。このＩＧＢＴ８１０は、Ｐ+コレ
クタ層８１２上に、Ｎ+バッファ層８１４Ａ及びＮ-ドリ
フト層８１４Ｂが形成されている（これらを総称して
「Ｎベース層」８１４という。）。そして、このＮ-ド
リフト層８１４Ｂの表面にはＤＳＡ（Double Diffusion
Self Align)法により、その表面が露出するようにＰウ
ェル領域８１６が形成されている。さらに、このＰウェ
ル領域８１６中にはその表面が露出するようにＮ +エミ
ッタ領域８１８が形成されている。そして、Ｐウェル領
域８１６の表面にはＳｉＯ2などの薄いゲート絶縁膜８
２２を介して、ポリシリコンなどからなるゲート電極８
２４が形成されている。このゲート電極８２４は、Ｐウ
ェル領域８１６をまたぎ、Ｎ+エミッタ領域８１８から
Ｎ-ドリフト層８１４Ｂに達するように配置されてい
る。このゲート電極８２４直下のＰウェル領域表面をチ
ャネル形成領域８２０という。Ｎ+エミッタ領域８１８
とＰウェル領域８１６とを表面で短絡するようにエミッ
タ電極８２８が形成され、このエミッタ電極８２８はエ
ミッタ端子Ｅに接続されている。このエミッタ電極８２
８はゲート電極８２４とは層間絶縁膜８２６で絶縁され
ている。ゲート電極８２４はゲート端子Ｇに接続されて
いる。Ｐ+コレクタ層８１２の表面にはコレクタ電極８
３０が形成され、このコレクタ電極８３０はコレクタ端
子Ｃに接続されている。
【０００４】このＩＧＢＴ８１０は、エミッタ電極Ｅに
対してコレクタ端子Ｃに正電圧を印加した状態で、エミ
ッタ端子Ｅに対してゲート端子Ｇに閾値以上の正電圧を
印加することにより、ターンオンする。すなわち、ゲー
ト端子Ｇに閾値以上の正電圧が印加されると、ＭＯＳＦ
ＥＴ同様に、Ｐウェル領域８１６のチャネル形成領域８
２０の表面に反転チャネルが形成され、Ｎ+エミッタ領
域８１８から反転チャネルを通ってＮ-ベース層８１４
内に電子が流入する。すると、これに対応して、Ｐ+コ
レクタ層８１２からＮベース層８１４内にホールの注入
が起こり、Ｐ+コレクタ層８１２とＮ+バッファ層８１４
Ａ（Ｎ-ベース層８１４）のＰＮ接合は順バイアス状態
となり、Ｎ-ベース層８１４が伝導度変調を起こす。こ
のため、ＩＧＢＴ８１０は、本来は高抵抗に設定されて
いるＮ-ドリフト層８１４Ｂが伝導度変調により低抵抗
化するため、高耐圧素子であってもオン抵抗が低くなっ
ている。
対してコレクタ端子Ｃに正電圧を印加した状態で、エミ
ッタ端子Ｅに対してゲート端子Ｇに閾値以上の正電圧を
印加することにより、ターンオンする。すなわち、ゲー
ト端子Ｇに閾値以上の正電圧が印加されると、ＭＯＳＦ
ＥＴ同様に、Ｐウェル領域８１６のチャネル形成領域８
２０の表面に反転チャネルが形成され、Ｎ+エミッタ領
域８１８から反転チャネルを通ってＮ-ベース層８１４
内に電子が流入する。すると、これに対応して、Ｐ+コ
レクタ層８１２からＮベース層８１４内にホールの注入
が起こり、Ｐ+コレクタ層８１２とＮ+バッファ層８１４
Ａ（Ｎ-ベース層８１４）のＰＮ接合は順バイアス状態
となり、Ｎ-ベース層８１４が伝導度変調を起こす。こ
のため、ＩＧＢＴ８１０は、本来は高抵抗に設定されて
いるＮ-ドリフト層８１４Ｂが伝導度変調により低抵抗
化するため、高耐圧素子であってもオン抵抗が低くなっ
ている。
【０００５】一方、このＩＧＢＴ８１０は、エミッタ端
子Ｅに対してゲート端子Ｇに印加される電圧を閾値以下
の電圧とすることによりターンオフする。すなわち、ゲ
ート端子Ｇに印加される電圧が閾値以下となると、チャ
ネル形成領域８２０において反転チャネルは消滅し、Ｎ
+エミッタ領域８１８からの電子の流入が止まる。しか
し、Ｎ-ベース層８１４内には依然として電子が存在す
る。Ｎ-ベース層８１４内に蓄積したホールの大部分は
Ｐウェル領域８１６を通り、エミッタ電極８２６へ流入
するが、一部はＮ-ベース層８１４内に存在する電子と
再結合して消滅する。Ｎ-ベース層８１４内に蓄積した
ホールがすべて消滅した時点で素子は阻止状態となり、
ターンオフが完了する。
子Ｅに対してゲート端子Ｇに印加される電圧を閾値以下
の電圧とすることによりターンオフする。すなわち、ゲ
ート端子Ｇに印加される電圧が閾値以下となると、チャ
ネル形成領域８２０において反転チャネルは消滅し、Ｎ
+エミッタ領域８１８からの電子の流入が止まる。しか
し、Ｎ-ベース層８１４内には依然として電子が存在す
る。Ｎ-ベース層８１４内に蓄積したホールの大部分は
Ｐウェル領域８１６を通り、エミッタ電極８２６へ流入
するが、一部はＮ-ベース層８１４内に存在する電子と
再結合して消滅する。Ｎ-ベース層８１４内に蓄積した
ホールがすべて消滅した時点で素子は阻止状態となり、
ターンオフが完了する。
【０００６】しかしながら、ホールは少数キャリアであ
るため、消滅させるのに時間がかかり、ターンオフ時間
を短縮するのは容易ではない。すなわち、このＰＮ接合
型のＩＧＢＴは、ターンオン時には伝導度変調が起こる
ためオン電圧が低いという優れた特性を示す反面、ター
ンオフ時にはホールを消滅させるのに時間がかかるた
め、ターンオフ時間が長くなり高速スイッチング特性が
劣るという欠点があるのである。
るため、消滅させるのに時間がかかり、ターンオフ時間
を短縮するのは容易ではない。すなわち、このＰＮ接合
型のＩＧＢＴは、ターンオン時には伝導度変調が起こる
ためオン電圧が低いという優れた特性を示す反面、ター
ンオフ時にはホールを消滅させるのに時間がかかるた
め、ターンオフ時間が長くなり高速スイッチング特性が
劣るという欠点があるのである。
【０００７】ターンオフ時間を短縮化させる方法とし
て、半導体基体に金などのライフタイムキラーをドープ
したり、電子線や中性子を照射するなどして、キャリア
のライフタイムを短くする方法が提案されている。しか
しながら、これらの方法は、ターンオン時の伝導度変調
の度合を大きく低下させたり、導通時の電圧降下が大き
くなったり、高温時にライフタイムが長くなったりして
好ましくない。
て、半導体基体に金などのライフタイムキラーをドープ
したり、電子線や中性子を照射するなどして、キャリア
のライフタイムを短くする方法が提案されている。しか
しながら、これらの方法は、ターンオン時の伝導度変調
の度合を大きく低下させたり、導通時の電圧降下が大き
くなったり、高温時にライフタイムが長くなったりして
好ましくない。
【０００８】そこで、ＩＧＢＴのもつ上述した欠点を解
消するために、上述したＰＮ接合型のＩＧＢＴとは異な
る構造をもつ、いわゆるショットキー接合型のＩＧＢＴ
が提案されている（特開昭６１−１５０２８０号）。図
２１はこのショットキー接合型のＩＧＢＴの部分断面図
である。図２１に示されるように、このショットキー接
合型のＩＧＢＴ９１０もＰＮ接合型のＩＧＢＴ８１０と
同様に、上部にＭＯＳＦＥＴ構造、下部にバイポーラト
ランジスタ構造を備えている。
消するために、上述したＰＮ接合型のＩＧＢＴとは異な
る構造をもつ、いわゆるショットキー接合型のＩＧＢＴ
が提案されている（特開昭６１−１５０２８０号）。図
２１はこのショットキー接合型のＩＧＢＴの部分断面図
である。図２１に示されるように、このショットキー接
合型のＩＧＢＴ９１０もＰＮ接合型のＩＧＢＴ８１０と
同様に、上部にＭＯＳＦＥＴ構造、下部にバイポーラト
ランジスタ構造を備えている。
【０００９】図２２は、ショットキー接合型のＩＧＢＴ
９１０の一方の表面（以下、「素子面」ということもあ
る。）の構造を示す図である。図２２に示されるよう
に、このＩＧＢＴ９１０の素子面には、能動領域ＡＲ
と、この能動領域を取り囲むように配置された固定電位
拡散領域ＤＲと、チップ周囲に形成され、やはり能動領
域を取り囲むように配置されたガードリング領域ＧＲ
と、外部との接続に用いられるゲートパッド領域ＧＰと
が形成されている。
９１０の一方の表面（以下、「素子面」ということもあ
る。）の構造を示す図である。図２２に示されるよう
に、このＩＧＢＴ９１０の素子面には、能動領域ＡＲ
と、この能動領域を取り囲むように配置された固定電位
拡散領域ＤＲと、チップ周囲に形成され、やはり能動領
域を取り囲むように配置されたガードリング領域ＧＲ
と、外部との接続に用いられるゲートパッド領域ＧＰと
が形成されている。
【００１０】図２３及び図２４は、図２２の能動領域Ａ
ＲにおけるＣ部分の部分拡大図である。図２３では島状
に形成された多数のＩＧＢＴのユニットセル（ウェル領
域９１６及びソース領域９１８）が縦横に多数配列した
例が示されており、図２４ではストライプ状に形成され
た多数のＩＧＢＴのユニットセル（ウェル領域９１６及
びソース領域９１８）が横方向に多数配列した例子が示
されている。なお、図２３及び図２４においては、ゲー
ト電極などの他の表面構造は省略してある。
ＲにおけるＣ部分の部分拡大図である。図２３では島状
に形成された多数のＩＧＢＴのユニットセル（ウェル領
域９１６及びソース領域９１８）が縦横に多数配列した
例が示されており、図２４ではストライプ状に形成され
た多数のＩＧＢＴのユニットセル（ウェル領域９１６及
びソース領域９１８）が横方向に多数配列した例子が示
されている。なお、図２３及び図２４においては、ゲー
ト電極などの他の表面構造は省略してある。
【００１１】図２１を参照しながらショットキー接合型
のＩＧＢＴの構造及び動作を説明する。ショットキー接
合型のＩＧＢＴ９１０は、Ｎ-層９１４の表面にＤＳＡ
法により、その表面が露出するようにＰウェル領域９１
６が形成されている。さらに、このＰウェル領域９１６
中にはその表面が露出するようにＮ+ソース領域（Ｎ+エ
ミッタ領域ということもある。）９１８が形成されてい
る。そして、Ｐウェル領域９１６の表面にはＳｉＯ2な
どの薄いゲート絶縁膜９２２を介して、ポリシリコンな
どからなるゲート電極９２４が形成されている。このゲ
ート電極９２４は、Ｐウェル領域９１６をまたぎ、Ｎ+
ソース領域９１８からＮ-層９１４に達するように配置
されている。このゲート電極９２４直下のＰウェル領域
表面をチャネル形成領域９２０という。Ｎ+ソース領域
９１８とＰウェル領域９１６とを表面で短絡するように
ソース電極（エミッタ電極ということもある。）９２８
が形成され、このソース電極９２８はソース端子Ｓに接
続されている。このソース電極９２８はゲート電極９２
４とは層間絶縁膜９２６で絶縁されている。ゲート電極
９２４はゲート端子Ｇに接続されている。Ｎ-層９１４
の他方の表面には、「Ｎ-層９１４と接触することによ
りショットキー接合を形成する金属」の膜からなるドレ
イン電極（コレクタ電極ということもある。）９３０が
形成され、このドレイン電極９３０はドレイン端子Ｄに
接続されている。
のＩＧＢＴの構造及び動作を説明する。ショットキー接
合型のＩＧＢＴ９１０は、Ｎ-層９１４の表面にＤＳＡ
法により、その表面が露出するようにＰウェル領域９１
６が形成されている。さらに、このＰウェル領域９１６
中にはその表面が露出するようにＮ+ソース領域（Ｎ+エ
ミッタ領域ということもある。）９１８が形成されてい
る。そして、Ｐウェル領域９１６の表面にはＳｉＯ2な
どの薄いゲート絶縁膜９２２を介して、ポリシリコンな
どからなるゲート電極９２４が形成されている。このゲ
ート電極９２４は、Ｐウェル領域９１６をまたぎ、Ｎ+
ソース領域９１８からＮ-層９１４に達するように配置
されている。このゲート電極９２４直下のＰウェル領域
表面をチャネル形成領域９２０という。Ｎ+ソース領域
９１８とＰウェル領域９１６とを表面で短絡するように
ソース電極（エミッタ電極ということもある。）９２８
が形成され、このソース電極９２８はソース端子Ｓに接
続されている。このソース電極９２８はゲート電極９２
４とは層間絶縁膜９２６で絶縁されている。ゲート電極
９２４はゲート端子Ｇに接続されている。Ｎ-層９１４
の他方の表面には、「Ｎ-層９１４と接触することによ
りショットキー接合を形成する金属」の膜からなるドレ
イン電極（コレクタ電極ということもある。）９３０が
形成され、このドレイン電極９３０はドレイン端子Ｄに
接続されている。
【００１２】このショットキー接合型のＩＧＢＴ９１０
の動作は、上述したＰＮ接合型のＩＧＢＴ８１０の動作
と基本的に同じであるが、上述したＰＮ接合型のＩＧＢ
Ｔ８１０ではＰＮ接合を介してホールが注入されている
のに対して、このショットキー接合型のＩＧＢＴ９１０
では、ショットキー接合を介してホールが注入されると
ころが異なっている。このため、上述したＰＮ接合型の
ＩＧＢＴ８１０と比較してホール注入量が低レベルとな
っており、ターンオフ時に残留しているホールを少なく
することができる。その結果、従来のＰＮ接合型のＩＧ
ＢＴ８１０よりもさらにターンオフ時間が短縮され、高
速スイッチングが特性が改善されている。
の動作は、上述したＰＮ接合型のＩＧＢＴ８１０の動作
と基本的に同じであるが、上述したＰＮ接合型のＩＧＢ
Ｔ８１０ではＰＮ接合を介してホールが注入されている
のに対して、このショットキー接合型のＩＧＢＴ９１０
では、ショットキー接合を介してホールが注入されると
ころが異なっている。このため、上述したＰＮ接合型の
ＩＧＢＴ８１０と比較してホール注入量が低レベルとな
っており、ターンオフ時に残留しているホールを少なく
することができる。その結果、従来のＰＮ接合型のＩＧ
ＢＴ８１０よりもさらにターンオフ時間が短縮され、高
速スイッチングが特性が改善されている。
【００１３】
【発明が解決しようとする課題】しかしながら、このシ
ョットキー接合型のＩＧＢＴにおいても、ＩＧＢＴの応
用製品のインバーター特性を向上させるため、さらなる
高速スイッチング特性の改善が求められている。そこ
で、本発明の目的は、オン抵抗を低く保ちながらさらに
高速スイッチング特性の改善されたＩＧＢＴを提供する
ことにある。
ョットキー接合型のＩＧＢＴにおいても、ＩＧＢＴの応
用製品のインバーター特性を向上させるため、さらなる
高速スイッチング特性の改善が求められている。そこ
で、本発明の目的は、オン抵抗を低く保ちながらさらに
高速スイッチング特性の改善されたＩＧＢＴを提供する
ことにある。
【００１４】
【課題を解決するための手段】（１）本発明の絶縁ゲー
ト型バイポーラトランジスタは、Ｎ-型の半導体基体の
一方の表面に、この半導体基体の厚さ方向に流れる電流
のスイッチングを行う絶縁ゲートトランジスタを有し、
前記半導体基体の他方の表面に、前記絶縁ゲートトラン
ジスタのオン時に前記半導体基体中にホールを注入して
伝導度変調を起こさせるためのショットキー接合を有す
る絶縁ゲート型バイポーラトランジスタであって、前記
半導体基体の他方の表面には部分的に開口された絶縁膜
が形成されるとともに、この絶縁膜の表面側にさらにド
レイン電極が形成されることにより、前記絶縁膜が開口
された領域において前記半導体基体と前記ドレイン電極
とによるショットキー接合が形成されてなることを特徴
とする。
ト型バイポーラトランジスタは、Ｎ-型の半導体基体の
一方の表面に、この半導体基体の厚さ方向に流れる電流
のスイッチングを行う絶縁ゲートトランジスタを有し、
前記半導体基体の他方の表面に、前記絶縁ゲートトラン
ジスタのオン時に前記半導体基体中にホールを注入して
伝導度変調を起こさせるためのショットキー接合を有す
る絶縁ゲート型バイポーラトランジスタであって、前記
半導体基体の他方の表面には部分的に開口された絶縁膜
が形成されるとともに、この絶縁膜の表面側にさらにド
レイン電極が形成されることにより、前記絶縁膜が開口
された領域において前記半導体基体と前記ドレイン電極
とによるショットキー接合が形成されてなることを特徴
とする。
【００１５】ＰＮ接合型のＩＧＢＴは、図２０に示され
るように、Ｐ+コレクタ層８１２とＮベース層８１４と
Ｐウェル領域８１６とから構成されるＰＮＰバイポーラ
トランジスタを有しているため、このＰＮＰバイポーラ
トランジスタにおけるエミッタであるＰ+コレクタ層８
１２からＮベース層８１４中にホールが注入される。こ
れに対して、ショットキー接合型のＩＧＢＴは、図２１
に示されるように、ドレイン電極９３０とＮ-型半導体
基体９１４とＰウェル領域９１６とから構成されるバイ
ポーラトランジスタを有しているため、このバイポーラ
トランジスタのエミッタに相当するドレイン電極９３０
からＮ-型半導体基体９１４中にホールが注入される。
るように、Ｐ+コレクタ層８１２とＮベース層８１４と
Ｐウェル領域８１６とから構成されるＰＮＰバイポーラ
トランジスタを有しているため、このＰＮＰバイポーラ
トランジスタにおけるエミッタであるＰ+コレクタ層８
１２からＮベース層８１４中にホールが注入される。こ
れに対して、ショットキー接合型のＩＧＢＴは、図２１
に示されるように、ドレイン電極９３０とＮ-型半導体
基体９１４とＰウェル領域９１６とから構成されるバイ
ポーラトランジスタを有しているため、このバイポーラ
トランジスタのエミッタに相当するドレイン電極９３０
からＮ-型半導体基体９１４中にホールが注入される。
【００１６】図１は、本発明のＩＧＢＴの部分断面図を
示す図である。図１に示されるように、本発明のＩＧＢ
Ｔ１１０は、いわゆるショットキー接合型のＩＧＢＴで
あるため、従来のショットキー接合型のＩＧＢＴ９１０
の場合と同様に、ドレイン電極１３０とＮ-型半導体基
体１１４とＰウェル領域１１６とから構成されるバイポ
ーラトランジスタを有しているため、このバイポーラト
ランジスタのエミッタに相当するドレイン電極１３０か
らＮ-型半導体基体１１４中にホールが注入される。
示す図である。図１に示されるように、本発明のＩＧＢ
Ｔ１１０は、いわゆるショットキー接合型のＩＧＢＴで
あるため、従来のショットキー接合型のＩＧＢＴ９１０
の場合と同様に、ドレイン電極１３０とＮ-型半導体基
体１１４とＰウェル領域１１６とから構成されるバイポ
ーラトランジスタを有しているため、このバイポーラト
ランジスタのエミッタに相当するドレイン電極１３０か
らＮ-型半導体基体１１４中にホールが注入される。
【００１７】ここで、本発明のＩＧＢＴ１１０が、従来
のショットキー接合型のＩＧＢＴと異なるのは、半導体
基体の他方の表面の構造である。すなわち、従来のショ
ットキー接合型のＩＧＢＴ９１０ではその他方の表面が
全面に渡ってドレイン電極で覆われている構造を有して
いるのに対して、本発明のＩＧＢＴ１１０ではその他方
の表面には部分的に開口された絶縁膜が形成されるとと
もに、この絶縁膜の表面側にさらにドレイン電極が形成
された構造を有している。
のショットキー接合型のＩＧＢＴと異なるのは、半導体
基体の他方の表面の構造である。すなわち、従来のショ
ットキー接合型のＩＧＢＴ９１０ではその他方の表面が
全面に渡ってドレイン電極で覆われている構造を有して
いるのに対して、本発明のＩＧＢＴ１１０ではその他方
の表面には部分的に開口された絶縁膜が形成されるとと
もに、この絶縁膜の表面側にさらにドレイン電極が形成
された構造を有している。
【００１８】このため、従来のショットキー接合型のＩ
ＧＢＴ９１０ではドレイン電極全面からホールが注入さ
れるのに対して、本発明のＩＧＢＴ１１０では絶縁膜が
開口された領域からのみホールが注入されることにな
る。このため、本発明のＩＧＢＴ１１０におけるバイポ
ーラトランジスタは、従来のショットキー接合型のＩＧ
ＢＴ９１０におけるバイポーラトランジスタより小さい
バイポーラトランジスタとなる。このため、本発明のＩ
ＧＢＴ１１０に従来のショットキー接合型のＩＧＢＴ９
１０の場合と同じだけのコレクタ電流ＩCを流した場
合、電流密度が高くなる。すると、電流増幅率ｈFEが低
くなるため、従来よりもテール電流が小さなものとな
る。このため、ターンオフ時におけるホールの残存量が
基準値以下になるまでの時間が短縮される結果、ターン
オフ時間が短縮されることになる。一方、ターンオン時
には、ショットキー接合からのホール注入によって伝導
度変調が起こるので、オン抵抗は低く保たれている。こ
のため、本発明のＩＧＢＴは、オン抵抗を低く保ちなが
ら高速スイッチング特性が改善されている優れたＩＧＢ
Ｔとなる。
ＧＢＴ９１０ではドレイン電極全面からホールが注入さ
れるのに対して、本発明のＩＧＢＴ１１０では絶縁膜が
開口された領域からのみホールが注入されることにな
る。このため、本発明のＩＧＢＴ１１０におけるバイポ
ーラトランジスタは、従来のショットキー接合型のＩＧ
ＢＴ９１０におけるバイポーラトランジスタより小さい
バイポーラトランジスタとなる。このため、本発明のＩ
ＧＢＴ１１０に従来のショットキー接合型のＩＧＢＴ９
１０の場合と同じだけのコレクタ電流ＩCを流した場
合、電流密度が高くなる。すると、電流増幅率ｈFEが低
くなるため、従来よりもテール電流が小さなものとな
る。このため、ターンオフ時におけるホールの残存量が
基準値以下になるまでの時間が短縮される結果、ターン
オフ時間が短縮されることになる。一方、ターンオン時
には、ショットキー接合からのホール注入によって伝導
度変調が起こるので、オン抵抗は低く保たれている。こ
のため、本発明のＩＧＢＴは、オン抵抗を低く保ちなが
ら高速スイッチング特性が改善されている優れたＩＧＢ
Ｔとなる。
【００１９】（２）本発明の絶縁ゲート型バイポーラト
ランジスタは、Ｎ-型の半導体基体の一方の表面に、こ
の半導体基体の厚さ方向に流れる電流のスイッチングを
行う多数の絶縁ゲートトランジスタが形成された能動領
域と、非能動領域とを有し、前記半導体基体の他方の表
面に、前記絶縁ゲートトランジスタのオン時に前記半導
体基体中にホールを注入して伝導度変調を起こさせるた
めのショットキー接合を有する絶縁ゲート型バイポーラ
トランジスタであって、前記半導体基体の他方の表面の
うち少なくとも能動領域に対応する領域においては、部
分的に開口された絶縁膜が形成されるとともに、この絶
縁膜の表面側にさらにドレイン電極が形成されることに
より、前記絶縁膜が開口された領域において前記半導体
基体と前記ドレイン電極とによるショットキー接合が形
成されてなることを特徴とする。
ランジスタは、Ｎ-型の半導体基体の一方の表面に、こ
の半導体基体の厚さ方向に流れる電流のスイッチングを
行う多数の絶縁ゲートトランジスタが形成された能動領
域と、非能動領域とを有し、前記半導体基体の他方の表
面に、前記絶縁ゲートトランジスタのオン時に前記半導
体基体中にホールを注入して伝導度変調を起こさせるた
めのショットキー接合を有する絶縁ゲート型バイポーラ
トランジスタであって、前記半導体基体の他方の表面の
うち少なくとも能動領域に対応する領域においては、部
分的に開口された絶縁膜が形成されるとともに、この絶
縁膜の表面側にさらにドレイン電極が形成されることに
より、前記絶縁膜が開口された領域において前記半導体
基体と前記ドレイン電極とによるショットキー接合が形
成されてなることを特徴とする。
【００２０】本発明のＩＧＢＴは、少なくとも能動領域
においては、部分的に開口された絶縁膜が形成されると
ともに、この絶縁膜の表面側にさらにドレイン電極が形
成されることにより、前記絶縁膜が開口された領域にお
いて半導体基体とドレイン電極とによるショットキー接
合が形成されてなる。このため、本発明のＩＧＢＴは、
少なくとも能動領域に対応する領域においては、上記
（１）に記載のＩＧＢＴが有する効果と同様の効果を有
する。
においては、部分的に開口された絶縁膜が形成されると
ともに、この絶縁膜の表面側にさらにドレイン電極が形
成されることにより、前記絶縁膜が開口された領域にお
いて半導体基体とドレイン電極とによるショットキー接
合が形成されてなる。このため、本発明のＩＧＢＴは、
少なくとも能動領域に対応する領域においては、上記
（１）に記載のＩＧＢＴが有する効果と同様の効果を有
する。
【００２１】（３）上記（１）又は（２）に記載の絶縁
ゲート型バイポーラトランジスタにおいては、前記半導
体基体の他方の表面の外周部には、前記ドレイン電極の
半導体基体側に、前記絶縁膜と同一工程で形成された第
２の絶縁膜が形成されてなるとともに、前記ドレイン電
極は前記外周部の外側端部にまで延在しないように構成
されてなることが好ましい。
ゲート型バイポーラトランジスタにおいては、前記半導
体基体の他方の表面の外周部には、前記ドレイン電極の
半導体基体側に、前記絶縁膜と同一工程で形成された第
２の絶縁膜が形成されてなるとともに、前記ドレイン電
極は前記外周部の外側端部にまで延在しないように構成
されてなることが好ましい。
【００２２】このように構成すれば、ドレイン電極が外
周部の外側端部にまで延在していないため、ウエハをダ
イシングしてチップ化する際に、ドレイン電極を構成す
る金属がチップ側面（ダイシング面）にまわり込んでし
まうことを確実に防止することができる。その結果、極
めてショットキー接合面のリークの少ないＩＧＢＴとな
る。さらに、第２の絶縁膜は絶縁膜と同一工程で形成で
きるため、プロセスを複雑にすることもない。
周部の外側端部にまで延在していないため、ウエハをダ
イシングしてチップ化する際に、ドレイン電極を構成す
る金属がチップ側面（ダイシング面）にまわり込んでし
まうことを確実に防止することができる。その結果、極
めてショットキー接合面のリークの少ないＩＧＢＴとな
る。さらに、第２の絶縁膜は絶縁膜と同一工程で形成で
きるため、プロセスを複雑にすることもない。
【００２３】（４）上記（３）に記載の絶縁ゲート型バ
イポーラトランジスタにおいては、前記第２の絶縁膜が
形成された領域においては、前記半導体基体に、前記ド
レイン電極と接触しないように、かつ、前記半導体基体
の側面に露出するように、Ｎ+領域が形成されてなると
ともに、前記第２の絶縁膜が形成された領域において
は、前記半導体基体に、前記ドレイン電極と接触しない
ように、かつ、前記半導体基体の側面に露出しないよう
に、Ｐ領域が形成されてなることが好ましい。
イポーラトランジスタにおいては、前記第２の絶縁膜が
形成された領域においては、前記半導体基体に、前記ド
レイン電極と接触しないように、かつ、前記半導体基体
の側面に露出するように、Ｎ+領域が形成されてなると
ともに、前記第２の絶縁膜が形成された領域において
は、前記半導体基体に、前記ドレイン電極と接触しない
ように、かつ、前記半導体基体の側面に露出しないよう
に、Ｐ領域が形成されてなることが好ましい。
【００２４】このように構成すれば、第２の絶縁膜が形
成された領域においては、半導体基体に、半導体基体の
側面に露出するように、Ｎ+領域が形成されてなること
により、半導体基体の表面の反転層がこのＮ+領域で止
められるため、チャネル電流を低減することができる。
成された領域においては、半導体基体に、半導体基体の
側面に露出するように、Ｎ+領域が形成されてなること
により、半導体基体の表面の反転層がこのＮ+領域で止
められるため、チャネル電流を低減することができる。
【００２５】また、このように構成すれば、第２の絶縁
膜が形成された領域においては、半導体基体に、半導体
基体の側面に露出しないように、Ｐ領域が形成されてな
ることにより、ショットキー接合の空乏層が広がってＰ
領域まで到達し、さらにＰ領域の空乏層と一体となって
Ｐ領域を覆うように広がるので、第２の絶縁膜端部にお
ける電界強度は弱められる。このため、誤ってソース端
子とドレイン端子の間に逆極性の電圧を印加してしまっ
たときにも耐圧を確保することができ素子の破壊を防止
することができる。いわゆる逆接保護機能に優れたＩＧ
ＢＴとなる。そのうえ、Ｐ領域とドレイン電極とは接触
していないので、通常のＰＮ接合型のＩＧＢＴを構成す
る部分がない。このため、ターンオフ時間が長くなるこ
とによるスイッチング損失の増大もない。
膜が形成された領域においては、半導体基体に、半導体
基体の側面に露出しないように、Ｐ領域が形成されてな
ることにより、ショットキー接合の空乏層が広がってＰ
領域まで到達し、さらにＰ領域の空乏層と一体となって
Ｐ領域を覆うように広がるので、第２の絶縁膜端部にお
ける電界強度は弱められる。このため、誤ってソース端
子とドレイン端子の間に逆極性の電圧を印加してしまっ
たときにも耐圧を確保することができ素子の破壊を防止
することができる。いわゆる逆接保護機能に優れたＩＧ
ＢＴとなる。そのうえ、Ｐ領域とドレイン電極とは接触
していないので、通常のＰＮ接合型のＩＧＢＴを構成す
る部分がない。このため、ターンオフ時間が長くなるこ
とによるスイッチング損失の増大もない。
【００２６】（５）上記（１）乃至（４）のいずれかに
記載の絶縁ゲート型バイポーラトランジスタにおいて
は、前記半導体基体がシリコンからなり、前記ドレイン
電極を構成する金属のうち少なくとも前記半導体基体と
接触する部分が、白金、金、バナジウム、アルミニウム
又はモリブデンであることが好ましい。
記載の絶縁ゲート型バイポーラトランジスタにおいて
は、前記半導体基体がシリコンからなり、前記ドレイン
電極を構成する金属のうち少なくとも前記半導体基体と
接触する部分が、白金、金、バナジウム、アルミニウム
又はモリブデンであることが好ましい。
【００２７】このように構成すれば、Ｎ-型のシリコン
からなる半導体基体とこれらの金属と接触することにな
るから確実にショットキー接合が形成される。
からなる半導体基体とこれらの金属と接触することにな
るから確実にショットキー接合が形成される。
【００２８】（６）上記（１）乃至（５）のいずれかに
記載の絶縁ゲート型バイポーラトランジスタにおいて
は、前記絶縁膜及び前記第２の絶縁膜として、無機絶縁
膜又は有機絶縁膜を用いることができる。無機絶縁膜と
しては、絶縁性、化学的安定性、耐熱性などの観点か
ら、ＳｉＯ2膜やＳｉ3Ｎ4膜などを好ましく用いること
ができ、有機絶縁膜としては同様の観点からポリイミド
を好ましく用いることができる。これらのなかでも、ガ
スの放出の少ないＳｉＯ2膜を特に好ましく用いること
ができる。
記載の絶縁ゲート型バイポーラトランジスタにおいて
は、前記絶縁膜及び前記第２の絶縁膜として、無機絶縁
膜又は有機絶縁膜を用いることができる。無機絶縁膜と
しては、絶縁性、化学的安定性、耐熱性などの観点か
ら、ＳｉＯ2膜やＳｉ3Ｎ4膜などを好ましく用いること
ができ、有機絶縁膜としては同様の観点からポリイミド
を好ましく用いることができる。これらのなかでも、ガ
スの放出の少ないＳｉＯ2膜を特に好ましく用いること
ができる。
【００２９】（７）本発明の絶縁ゲート型バイポーラト
ランジスタは、上記（１）又は（２）に記載の絶縁ゲー
ト型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工
程と、（ｂ）この半導体基板の一方の表面に絶縁ゲート
トランジスタを形成する絶縁ゲートトランジスタ形成工
程と、（ｃ）前記半導体基板の他方の表面側を表面加工
することによって前記半導体基板を薄くして、Ｎ-型の
半導体基体を形成する半導体基体形成工程と、（ｄ）前
記半導体基体の他方の表面に、部分的に開口された絶縁
膜を形成する絶縁膜形成工程と、（ｅ）前記半導体基体
の他方の表面に、ドレイン電極を構成する金属膜を形成
する金属膜形成工程と、を有することを特徴とする。
ランジスタは、上記（１）又は（２）に記載の絶縁ゲー
ト型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工
程と、（ｂ）この半導体基板の一方の表面に絶縁ゲート
トランジスタを形成する絶縁ゲートトランジスタ形成工
程と、（ｃ）前記半導体基板の他方の表面側を表面加工
することによって前記半導体基板を薄くして、Ｎ-型の
半導体基体を形成する半導体基体形成工程と、（ｄ）前
記半導体基体の他方の表面に、部分的に開口された絶縁
膜を形成する絶縁膜形成工程と、（ｅ）前記半導体基体
の他方の表面に、ドレイン電極を構成する金属膜を形成
する金属膜形成工程と、を有することを特徴とする。
【００３０】このため、本発明のＩＧＢＴの製造方法
は、通常のショットキー接合型のＩＧＢＴの製造工程に
おける金属膜形成工程の前に、半導体基体の他方の表面
に、部分的に開口された絶縁膜を形成する絶縁膜形成工
程を追加するだけの簡単な方法である。このように簡単
な方法でありながら、オン抵抗を低く保ちながらさらに
ターンオフ時間を短縮して高速スイッチング特性の改善
されたＩＧＢＴを製造することができる。
は、通常のショットキー接合型のＩＧＢＴの製造工程に
おける金属膜形成工程の前に、半導体基体の他方の表面
に、部分的に開口された絶縁膜を形成する絶縁膜形成工
程を追加するだけの簡単な方法である。このように簡単
な方法でありながら、オン抵抗を低く保ちながらさらに
ターンオフ時間を短縮して高速スイッチング特性の改善
されたＩＧＢＴを製造することができる。
【００３１】（８）本発明の絶縁ゲート型バイポーラト
ランジスタの製造方法は、上記（３）に記載の絶縁ゲー
ト型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工
程と、（ｂ）この半導体基板の一方の表面に絶縁ゲート
トランジスタを形成する絶縁ゲートトランジスタ形成工
程と、（ｃ）前記半導体基板の他方の表面側を表面加工
することによって前記半導体基板を薄くして、Ｎ-型の
半導体基体を形成する半導体基体形成工程と、（ｄ）前
記半導体基体の他方の表面に、部分的に開口された絶縁
膜と第２の絶縁膜とを形成する絶縁膜形成工程と、
（ｅ）前記半導体基体の他方の表面に、ドレイン電極を
構成する金属膜を形成する金属膜形成工程と、（ｆ）前
記半導体基体の他方の表面の外周部において、前記ドレ
イン電極を構成する金属膜を除去する金属膜除去工程
と、を有することを特徴とする。
ランジスタの製造方法は、上記（３）に記載の絶縁ゲー
ト型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工
程と、（ｂ）この半導体基板の一方の表面に絶縁ゲート
トランジスタを形成する絶縁ゲートトランジスタ形成工
程と、（ｃ）前記半導体基板の他方の表面側を表面加工
することによって前記半導体基板を薄くして、Ｎ-型の
半導体基体を形成する半導体基体形成工程と、（ｄ）前
記半導体基体の他方の表面に、部分的に開口された絶縁
膜と第２の絶縁膜とを形成する絶縁膜形成工程と、
（ｅ）前記半導体基体の他方の表面に、ドレイン電極を
構成する金属膜を形成する金属膜形成工程と、（ｆ）前
記半導体基体の他方の表面の外周部において、前記ドレ
イン電極を構成する金属膜を除去する金属膜除去工程
と、を有することを特徴とする。
【００３２】このため、本発明のＩＧＢＴの製造方法
は、上記（７）に記載のＩＧＢＴの製造工程において、
その絶縁膜形成工程で第２の絶縁膜も同時に形成すると
ともに、その金属膜形成工程の後に、半導体基体の他方
の表面の外周部においてドレイン電極を構成する金属膜
を除去する金属膜除去工程を追加するだけの簡単な方法
である。このように簡単な方法でありながら、上記
（７）に記載の絶縁ゲート型バイポーラトランジスタの
製造方法が有しているの効果に加えて、以下の効果を有
する。
は、上記（７）に記載のＩＧＢＴの製造工程において、
その絶縁膜形成工程で第２の絶縁膜も同時に形成すると
ともに、その金属膜形成工程の後に、半導体基体の他方
の表面の外周部においてドレイン電極を構成する金属膜
を除去する金属膜除去工程を追加するだけの簡単な方法
である。このように簡単な方法でありながら、上記
（７）に記載の絶縁ゲート型バイポーラトランジスタの
製造方法が有しているの効果に加えて、以下の効果を有
する。
【００３３】すなわち、ウエハをダイシングしてチップ
化する際に、ドレイン電極を構成する金属がチップ側面
（ダイシング面）にまわり込んでしまうことを確実に防
止することができるため、極めてショットキー接合面の
リークの少ないＩＧＢＴを製造することができる。
化する際に、ドレイン電極を構成する金属がチップ側面
（ダイシング面）にまわり込んでしまうことを確実に防
止することができるため、極めてショットキー接合面の
リークの少ないＩＧＢＴを製造することができる。
【００３４】（９）本発明の絶縁ゲート型バイポーラト
ランジスタの製造方法は、上記（４）に記載の絶縁ゲー
ト型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工
程と、（ｂ）この半導体基板の一方の表面に絶縁ゲート
トランジスタを形成する絶縁ゲートトランジスタ形成工
程と、（ｃ）前記半導体基板の他方の表面側を表面加工
することによって前記半導体基板を薄くして、Ｎ-型の
半導体基体を形成する半導体基体形成工程と、化学的安
定性や耐熱性の観点から、（ｄ）前記半導体基体の他方
の表面の所定位置にＰ領域を形成するＰ領域形成工程
と、（ｅ）前記半導体基体の他方の表面の所定位置にＮ
+領域を形成するＮ+領域形成工程と、（ｆ）前記半導体
基体の他方の表面に、部分的に開口された絶縁膜と第２
の絶縁膜とを形成する絶縁膜形成工程と、（ｇ）前記半
導体基体の他方の表面に、ドレイン電極を構成する金属
膜を形成する金属膜形成工程と、（ｈ）前記半導体基体
の他方の表面の外周部において、前記ドレイン電極を構
成する金属膜を除去する金属膜除去工程と、を有するこ
とを特徴とする。
ランジスタの製造方法は、上記（４）に記載の絶縁ゲー
ト型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工
程と、（ｂ）この半導体基板の一方の表面に絶縁ゲート
トランジスタを形成する絶縁ゲートトランジスタ形成工
程と、（ｃ）前記半導体基板の他方の表面側を表面加工
することによって前記半導体基板を薄くして、Ｎ-型の
半導体基体を形成する半導体基体形成工程と、化学的安
定性や耐熱性の観点から、（ｄ）前記半導体基体の他方
の表面の所定位置にＰ領域を形成するＰ領域形成工程
と、（ｅ）前記半導体基体の他方の表面の所定位置にＮ
+領域を形成するＮ+領域形成工程と、（ｆ）前記半導体
基体の他方の表面に、部分的に開口された絶縁膜と第２
の絶縁膜とを形成する絶縁膜形成工程と、（ｇ）前記半
導体基体の他方の表面に、ドレイン電極を構成する金属
膜を形成する金属膜形成工程と、（ｈ）前記半導体基体
の他方の表面の外周部において、前記ドレイン電極を構
成する金属膜を除去する金属膜除去工程と、を有するこ
とを特徴とする。
【００３５】このため、本発明のＩＧＢＴの製造方法
は、上記（８）に記載のＩＧＢＴの製造工程において、
その絶縁膜形成工程の前に半導体基体の他方の表面の所
定位置にＰ領域を形成するＰ領域形成工程と、半導体基
体の他方の表面の所定位置にＮ +領域を形成するＮ+領域
形成工程とを追加するだけの簡単な方法である。このよ
うに簡単な方法でありながら、上記（８）に記載の絶縁
ゲート型バイポーラトランジスタの製造方法が有する効
果に加えて、以下の効果を有する。
は、上記（８）に記載のＩＧＢＴの製造工程において、
その絶縁膜形成工程の前に半導体基体の他方の表面の所
定位置にＰ領域を形成するＰ領域形成工程と、半導体基
体の他方の表面の所定位置にＮ +領域を形成するＮ+領域
形成工程とを追加するだけの簡単な方法である。このよ
うに簡単な方法でありながら、上記（８）に記載の絶縁
ゲート型バイポーラトランジスタの製造方法が有する効
果に加えて、以下の効果を有する。
【００３６】すなわち、半導体基体に形成されたＮ+領
域の作用により、半導体基体の表面の反転層がこのＮ+
領域で止められるため、チャネル電流を低減することが
できる。また、半導体基体に形成されたＰ領域の作用に
より、誤ってソース端子とドレイン端子の間に逆極性の
電圧を印加してしまったときにも耐圧を確保することが
でき素子の破壊を防止することができる。いわゆる逆接
保護機能に優れたＩＧＢＴとなる。そのうえ、このＰ領
域とドレイン電極とは接触していないので、通常のＰＮ
接合型のＩＧＢＴを構成する部分がない。このため、タ
ーンオフ時間が長くなることによるスイッチング損失の
増大もない。
域の作用により、半導体基体の表面の反転層がこのＮ+
領域で止められるため、チャネル電流を低減することが
できる。また、半導体基体に形成されたＰ領域の作用に
より、誤ってソース端子とドレイン端子の間に逆極性の
電圧を印加してしまったときにも耐圧を確保することが
でき素子の破壊を防止することができる。いわゆる逆接
保護機能に優れたＩＧＢＴとなる。そのうえ、このＰ領
域とドレイン電極とは接触していないので、通常のＰＮ
接合型のＩＧＢＴを構成する部分がない。このため、タ
ーンオフ時間が長くなることによるスイッチング損失の
増大もない。
【００３７】なお、上記（７）乃至（９）のいずれかに
記載の絶縁ゲート型バイポーラトランジスタの製造方法
においては、半導体基体形成工程における表面加工の方
法としては、研削及び研磨、研削及びＣＭＰ、研削及び
エッチング、並びにエッチングの方法などを好ましく用
いることができる。
記載の絶縁ゲート型バイポーラトランジスタの製造方法
においては、半導体基体形成工程における表面加工の方
法としては、研削及び研磨、研削及びＣＭＰ、研削及び
エッチング、並びにエッチングの方法などを好ましく用
いることができる。
【００３８】また、上記（７）乃至（９）のいずれかに
記載の絶縁ゲート型バイポーラトランジスタの製造方法
においては、（ａ）〜（ｅ）（又は（ａ）〜（ｆ）若し
くは（ａ）〜（ｈ））の順序で工程を実施するのが好ま
しいが、必ずしもこの順序で工程を実施する必要はな
い。例えば、（ｂ）の絶縁ゲートトランジスタ形成工程
のうちの一工程（例：ソース電極形成工程）又は二工程
以上を（ｃ）工程以降に実施することもできる。また、
（９）に記載の絶縁ゲート型バイポーラトランジスタの
製造方法においては、（ｄ）と（ｅ）を入れ替えること
もできる。
記載の絶縁ゲート型バイポーラトランジスタの製造方法
においては、（ａ）〜（ｅ）（又は（ａ）〜（ｆ）若し
くは（ａ）〜（ｈ））の順序で工程を実施するのが好ま
しいが、必ずしもこの順序で工程を実施する必要はな
い。例えば、（ｂ）の絶縁ゲートトランジスタ形成工程
のうちの一工程（例：ソース電極形成工程）又は二工程
以上を（ｃ）工程以降に実施することもできる。また、
（９）に記載の絶縁ゲート型バイポーラトランジスタの
製造方法においては、（ｄ）と（ｅ）を入れ替えること
もできる。
【００３９】
【発明の実施の形態】以下、図面を用いて、本発明の実
施の形態を詳しく説明する。
施の形態を詳しく説明する。
【００４０】（実施形態１）図１は、本発明の実施形態
１に係るＩＧＢＴの部分断面図を示す図である。図１
は、従来のＩＧＢＴ９１０の断面図である図２１に対応
している。また、図２は、実施形態１に係るＩＧＢＴ１
１０の他方の表面（以下、「裏面」ということもあ
る。）の構造を示す図である。また、図３は、図２にお
けるＤ部分の部分拡大図であって、実施形態１に係るＩ
ＧＢＴの裏面の第１の構造例を示す部分拡大図である。
図１、図２及び図３を参照しながら、実施形態１に係る
ＩＧＢＴ１１０を説明する。
１に係るＩＧＢＴの部分断面図を示す図である。図１
は、従来のＩＧＢＴ９１０の断面図である図２１に対応
している。また、図２は、実施形態１に係るＩＧＢＴ１
１０の他方の表面（以下、「裏面」ということもあ
る。）の構造を示す図である。また、図３は、図２にお
けるＤ部分の部分拡大図であって、実施形態１に係るＩ
ＧＢＴの裏面の第１の構造例を示す部分拡大図である。
図１、図２及び図３を参照しながら、実施形態１に係る
ＩＧＢＴ１１０を説明する。
【００４１】図１に示されるように、実施形態１に係る
ＩＧＢＴ１１０は、ショットキー接合型のＩＧＢＴであ
るため、基本的には、従来のショットキー接合型のＩＧ
ＢＴ９１０と場合と同様の構造を有している。このた
め、本発明のＩＧＢＴ１１０は、ドレイン電極１３０と
Ｎ-型半導体基体１１４とＰウェル領域１１６とから構
成されるバイポーラトランジスタを有しており、このバ
イポーラトランジスタのエミッタに相当するドレイン電
極１３０からＮ-型半導体基体１１４中にホールが注入
される。
ＩＧＢＴ１１０は、ショットキー接合型のＩＧＢＴであ
るため、基本的には、従来のショットキー接合型のＩＧ
ＢＴ９１０と場合と同様の構造を有している。このた
め、本発明のＩＧＢＴ１１０は、ドレイン電極１３０と
Ｎ-型半導体基体１１４とＰウェル領域１１６とから構
成されるバイポーラトランジスタを有しており、このバ
イポーラトランジスタのエミッタに相当するドレイン電
極１３０からＮ-型半導体基体１１４中にホールが注入
される。
【００４２】ここで、実施形態１に係るＩＧＢＴ１１０
が、従来のショットキー接合型のＩＧＢＴ９１０と異な
るのは、半導体基体１１４の他方の表面の構造である。
すなわち、従来のショットキー接合型のＩＧＢＴ９１０
ではその他方の表面が全面に渡ってドレイン電極９３０
で覆われている構造を有しているのに対して、実施形態
１に係るＩＧＢＴ１１０ではその他方の表面には部分的
に開口された絶縁膜１３２が形成されるとともに、この
絶縁膜１３２の表面側にさらにドレイン電極１３０が形
成された構造を有している。
が、従来のショットキー接合型のＩＧＢＴ９１０と異な
るのは、半導体基体１１４の他方の表面の構造である。
すなわち、従来のショットキー接合型のＩＧＢＴ９１０
ではその他方の表面が全面に渡ってドレイン電極９３０
で覆われている構造を有しているのに対して、実施形態
１に係るＩＧＢＴ１１０ではその他方の表面には部分的
に開口された絶縁膜１３２が形成されるとともに、この
絶縁膜１３２の表面側にさらにドレイン電極１３０が形
成された構造を有している。
【００４３】実施形態１に係るＩＧＢＴ１１０におい
て、絶縁膜１３２は、能動領域全体に渡って形成されて
いるが、拡大して見れば、図３に示されるように、島状
に（互いに離散した状態で）形成されており、部分的に
開口された絶縁膜となっている。
て、絶縁膜１３２は、能動領域全体に渡って形成されて
いるが、拡大して見れば、図３に示されるように、島状
に（互いに離散した状態で）形成されており、部分的に
開口された絶縁膜となっている。
【００４４】このため、従来のショットキー接合型のＩ
ＧＢＴ９１０ではドレイン電極全面からホールが注入さ
れるのに対して、実施形態１に係るＩＧＢＴ１１０では
絶縁膜１３２が開口された領域からのみホールが注入さ
れることになる。このため、実施形態１に係るＩＧＢＴ
１１０におけるバイポーラトランジスタは、従来のショ
ットキー接合型のＩＧＢＴ９１０におけるバイポーラト
ランジスタと比較してより小さいバイポーラトランジス
タとなる。このため、図４に示されるように、実施形態
１に係るＩＧＢＴ１１０に従来のショットキー接合型の
ＩＧＢＴ９１０の場合と同じだけのコレクタ電流（例え
ば５Ａ（アンペア））を流した場合、より電流密度が高
くなるため、電流増幅率（ｈFE）が低くなる。このた
め、図５に示されるように、従来よりもテール電流が小
さなものとなる。このため、ターンオフ時におけるホー
ルの残存量が基準値以下になるまでの時間が短縮される
結果、ターンオフ時間が短縮されることになる。一方、
ターンオン時には、ショットキー接合からのホール注入
によって伝導度変調が起こるので、オン抵抗は低く保た
れている。このため、実施形態１に係るＩＧＢＴは、オ
ン抵抗を低く保ちながら高速スイッチング特性が改善さ
れている優れたＩＧＢＴとなる。
ＧＢＴ９１０ではドレイン電極全面からホールが注入さ
れるのに対して、実施形態１に係るＩＧＢＴ１１０では
絶縁膜１３２が開口された領域からのみホールが注入さ
れることになる。このため、実施形態１に係るＩＧＢＴ
１１０におけるバイポーラトランジスタは、従来のショ
ットキー接合型のＩＧＢＴ９１０におけるバイポーラト
ランジスタと比較してより小さいバイポーラトランジス
タとなる。このため、図４に示されるように、実施形態
１に係るＩＧＢＴ１１０に従来のショットキー接合型の
ＩＧＢＴ９１０の場合と同じだけのコレクタ電流（例え
ば５Ａ（アンペア））を流した場合、より電流密度が高
くなるため、電流増幅率（ｈFE）が低くなる。このた
め、図５に示されるように、従来よりもテール電流が小
さなものとなる。このため、ターンオフ時におけるホー
ルの残存量が基準値以下になるまでの時間が短縮される
結果、ターンオフ時間が短縮されることになる。一方、
ターンオン時には、ショットキー接合からのホール注入
によって伝導度変調が起こるので、オン抵抗は低く保た
れている。このため、実施形態１に係るＩＧＢＴは、オ
ン抵抗を低く保ちながら高速スイッチング特性が改善さ
れている優れたＩＧＢＴとなる。
【００４５】図６及び図７は、実施形態１に係るＩＧＢ
Ｔ１１０の製造工程を示す図である。図６及び図７を参
照しながら、実施形態１に係るＩＧＢＴの製造方法を説
明する。
Ｔ１１０の製造工程を示す図である。図６及び図７を参
照しながら、実施形態１に係るＩＧＢＴの製造方法を説
明する。
【００４６】実施形態１に係るＩＧＢＴ１１０の製造方
法は、以下の工程（ａ）〜（ｅ）を有している。 （ａ）半導体基板準備工程 まず、Ｎ-型の半導体基板１０８を準備する。 （ｂ）絶縁ゲートトランジスタ形成工程 次に、ＤＳＡ法などを用いて、半導体基板１０８の素子
面の能動領域ＡＲに絶縁ゲートトランジスタを形成す
る。 （ｃ）半導体基体形成工程 次に、半導体基板１０８の裏面側を研削及び研磨するこ
とによって半導体基板を薄くしてＮ-型の半導体基体１
１４を形成する。 （ｄ）絶縁膜形成工程 次に、半導体基体１０８の裏面に、部分的に開口された
絶縁膜１３２を形成する。 （ｅ）金属膜形成工程 次に、半導体基体１０８の裏面に、白金、モリブデン、
チタン、ニッケル、銀の薄膜を順次積層させてドレイン
電極１３０を形成する。
法は、以下の工程（ａ）〜（ｅ）を有している。 （ａ）半導体基板準備工程 まず、Ｎ-型の半導体基板１０８を準備する。 （ｂ）絶縁ゲートトランジスタ形成工程 次に、ＤＳＡ法などを用いて、半導体基板１０８の素子
面の能動領域ＡＲに絶縁ゲートトランジスタを形成す
る。 （ｃ）半導体基体形成工程 次に、半導体基板１０８の裏面側を研削及び研磨するこ
とによって半導体基板を薄くしてＮ-型の半導体基体１
１４を形成する。 （ｄ）絶縁膜形成工程 次に、半導体基体１０８の裏面に、部分的に開口された
絶縁膜１３２を形成する。 （ｅ）金属膜形成工程 次に、半導体基体１０８の裏面に、白金、モリブデン、
チタン、ニッケル、銀の薄膜を順次積層させてドレイン
電極１３０を形成する。
【００４７】上記製造工程を経て、図１に示したような
実施形態１に係るＩＧＢＴ１１０が得られた。このよう
に、この製造方法は、通常のショットキー接合型のＩＧ
ＢＴの製造工程における金属膜形成工程の前に、半導体
基体の裏面に、部分的に開口された絶縁膜を形成する絶
縁膜形成工程を追加するだけの簡単な方法である。この
ように簡単な方法でありながら、オン抵抗を低く保ちな
がらさらにターンオフ時間を短縮して高速スイッチング
特性の改善されたＩＧＢＴを製造することができる。
実施形態１に係るＩＧＢＴ１１０が得られた。このよう
に、この製造方法は、通常のショットキー接合型のＩＧ
ＢＴの製造工程における金属膜形成工程の前に、半導体
基体の裏面に、部分的に開口された絶縁膜を形成する絶
縁膜形成工程を追加するだけの簡単な方法である。この
ように簡単な方法でありながら、オン抵抗を低く保ちな
がらさらにターンオフ時間を短縮して高速スイッチング
特性の改善されたＩＧＢＴを製造することができる。
【００４８】図８は、実施形態１に係るＩＧＢＴ１１０
の他方の表面の第２の構造例を示す部分拡大図である。
図８中、破線は、第２の構造例に係るＩＧＢＴ１１０の
素子面におけるユニットセルを示している。図８に示さ
れるように、この第２の構造例では、島状の絶縁膜が各
ユニットセルの間に形成されている。この第２の構造例
に係るＩＧＢＴの特性を評価したところ、第１の構造例
の場合と同様に、オン抵抗も低く、ターンオフ時間も短
く、高速スイッチング特性も改善されていることがわか
った。
の他方の表面の第２の構造例を示す部分拡大図である。
図８中、破線は、第２の構造例に係るＩＧＢＴ１１０の
素子面におけるユニットセルを示している。図８に示さ
れるように、この第２の構造例では、島状の絶縁膜が各
ユニットセルの間に形成されている。この第２の構造例
に係るＩＧＢＴの特性を評価したところ、第１の構造例
の場合と同様に、オン抵抗も低く、ターンオフ時間も短
く、高速スイッチング特性も改善されていることがわか
った。
【００４９】図９は、実施形態１に係るＩＧＢＴ１１０
の他方の表面の第３の構造例を示す部分拡大図である。
図９中、破線は、第３の構造例に係るＩＧＢＴ１１０の
素子面におけるユニットセルを示している。図９に示さ
れるように、この第３の構造例は第１の構造例とは逆の
パターン構造を有していて、この構造例の絶縁膜では、
開口部が島状に配置されるように、形成されている。第
３の構造例に係るＩＧＢＴの特性を評価したところ、第
１の構造例や第２の構造例の場合と同様に、オン抵抗も
低く、ターンオフ時間も短く、高速スイッチング特性も
改善されていることがわかった。
の他方の表面の第３の構造例を示す部分拡大図である。
図９中、破線は、第３の構造例に係るＩＧＢＴ１１０の
素子面におけるユニットセルを示している。図９に示さ
れるように、この第３の構造例は第１の構造例とは逆の
パターン構造を有していて、この構造例の絶縁膜では、
開口部が島状に配置されるように、形成されている。第
３の構造例に係るＩＧＢＴの特性を評価したところ、第
１の構造例や第２の構造例の場合と同様に、オン抵抗も
低く、ターンオフ時間も短く、高速スイッチング特性も
改善されていることがわかった。
【００５０】図１０は、実施形態１に係るＩＧＢＴ１１
０の他方の表面の第４の構造例を示す図である。図９
中、破線は、第４の構造例に係るＩＧＢＴ１１０の素子
面におけるユニットセルを示している。図９に示される
ように、この第４の構造例では、ストライプ状の絶縁膜
がストライプ状に形成された各ユニットセルに対応して
互いに離隔して設けられている。第４の構造例に係るＩ
ＧＢＴの特性を評価したところ、第１の構造例〜第３の
構造例の場合と同様に、オン抵抗も低く、ターンオフ時
間も短く、高速スイッチング特性も改善されていること
がわかった。
０の他方の表面の第４の構造例を示す図である。図９
中、破線は、第４の構造例に係るＩＧＢＴ１１０の素子
面におけるユニットセルを示している。図９に示される
ように、この第４の構造例では、ストライプ状の絶縁膜
がストライプ状に形成された各ユニットセルに対応して
互いに離隔して設けられている。第４の構造例に係るＩ
ＧＢＴの特性を評価したところ、第１の構造例〜第３の
構造例の場合と同様に、オン抵抗も低く、ターンオフ時
間も短く、高速スイッチング特性も改善されていること
がわかった。
【００５１】（実施形態２）図１１は、本発明の実施形
態２に係るＩＧＢＴの裏面構造を説明するための図であ
り、図１２は、図１１のＡ−Ａ線における、実施形態２
に係るＩＧＢＴの断面図である。図１３は、図１１のＢ
−Ｂ線における、実施形態２に係るＩＧＢＴの断面図で
ある。図１１、図１２及び図１３を参照しながら、実施
形態２に係るＩＧＢＴ２１０を説明する。
態２に係るＩＧＢＴの裏面構造を説明するための図であ
り、図１２は、図１１のＡ−Ａ線における、実施形態２
に係るＩＧＢＴの断面図である。図１３は、図１１のＢ
−Ｂ線における、実施形態２に係るＩＧＢＴの断面図で
ある。図１１、図１２及び図１３を参照しながら、実施
形態２に係るＩＧＢＴ２１０を説明する。
【００５２】図１１に示されるように、実施形態２のＩ
ＧＢＴ２１０は、Ｎ-型の半導体基体２１４の素子面
に、能動領域ＡＲと、この能動領域ＡＲの両側に形成さ
れた固定電位拡散領域ＤＲと、チップ周囲に配置された
ガードリングＧＲと、中央部に配置されたゲートパッド
領域ＧＰが形成されており、従来のショットキー接合型
のＩＧＢＴ９１０と同じである。なお、図１１において
は、素子面上に形成されている構造も参考のために一部
表されている。また、実施形態２に係るＩＧＢＴ２１０
は、裏面の能動領域に対応する領域には部分的に開口さ
れた絶縁膜１３２が形成されるとともに、この絶縁膜１
３２の表面側にさらにドレイン電極１３０が形成された
構造を有しており、この点については実施形態１に係る
ＩＧＢＴ１１０と同じである。
ＧＢＴ２１０は、Ｎ-型の半導体基体２１４の素子面
に、能動領域ＡＲと、この能動領域ＡＲの両側に形成さ
れた固定電位拡散領域ＤＲと、チップ周囲に配置された
ガードリングＧＲと、中央部に配置されたゲートパッド
領域ＧＰが形成されており、従来のショットキー接合型
のＩＧＢＴ９１０と同じである。なお、図１１において
は、素子面上に形成されている構造も参考のために一部
表されている。また、実施形態２に係るＩＧＢＴ２１０
は、裏面の能動領域に対応する領域には部分的に開口さ
れた絶縁膜１３２が形成されるとともに、この絶縁膜１
３２の表面側にさらにドレイン電極１３０が形成された
構造を有しており、この点については実施形態１に係る
ＩＧＢＴ１１０と同じである。
【００５３】しかしながら、実施形態２に係るＩＧＢＴ
２１０は、半導体基体２１４の裏面の外周部には、ドレ
イン電極２３０の半導体基体側に、絶縁膜２３２と同一
工程で形成された第２の絶縁膜２３３が形成されてなる
とともに、ドレイン電極２３０は外周部の外側端部にま
で延在しないように構成されてなることを特徴としてい
る。このため、ウエハをダイシングしてチップ化する際
に、ドレイン電極２３０を構成する金属がチップ側面２
６０（ダイシング面）にまわり込んでしまうことを確実
に防止することができる。その結果、極めてショットキ
ー接合面のリークの少ないＩＧＢＴとなる。なお、実施
形態２においては、第２の絶縁膜２３３は絶縁膜２３２
と同一工程で形成できるため、プロセスを複雑にするこ
ともない。
２１０は、半導体基体２１４の裏面の外周部には、ドレ
イン電極２３０の半導体基体側に、絶縁膜２３２と同一
工程で形成された第２の絶縁膜２３３が形成されてなる
とともに、ドレイン電極２３０は外周部の外側端部にま
で延在しないように構成されてなることを特徴としてい
る。このため、ウエハをダイシングしてチップ化する際
に、ドレイン電極２３０を構成する金属がチップ側面２
６０（ダイシング面）にまわり込んでしまうことを確実
に防止することができる。その結果、極めてショットキ
ー接合面のリークの少ないＩＧＢＴとなる。なお、実施
形態２においては、第２の絶縁膜２３３は絶縁膜２３２
と同一工程で形成できるため、プロセスを複雑にするこ
ともない。
【００５４】このように、実施形態２に係るＩＧＢＴ２
１０は、実施形態１に係るＩＧＢＴ１１０と同様に、オ
ン抵抗を低く保ちながら高速スイッチング特性が改善さ
れている優れたＩＧＢＴとなるはもちろん、極めてショ
ットキー接合面のリークの少ないさらに優れたＩＧＢＴ
となる。
１０は、実施形態１に係るＩＧＢＴ１１０と同様に、オ
ン抵抗を低く保ちながら高速スイッチング特性が改善さ
れている優れたＩＧＢＴとなるはもちろん、極めてショ
ットキー接合面のリークの少ないさらに優れたＩＧＢＴ
となる。
【００５５】図１４及び図１５は、実施形態２に係るＩ
ＧＢＴ２１０の製造工程を示す図である。図１４及び図
１５を参照しながら、実施形態２に係るＩＧＢＴ２１０
の製造方法を説明する。
ＧＢＴ２１０の製造工程を示す図である。図１４及び図
１５を参照しながら、実施形態２に係るＩＧＢＴ２１０
の製造方法を説明する。
【００５６】実施形態２に係るＩＧＢＴ２１０の製造方
法は、以下の工程（ａ）〜（ｆ）を有している。 （ａ）半導体基板準備工程 まず、Ｎ-型の半導体基板２０８を準備する。 （ｂ）絶縁ゲートトランジスタ形成工程 次に、ＤＳＡ法などを用いて、半導体基板２０８の素子
面の能動領域ＡＲに絶縁ゲートトランジスタを形成す
る。 （ｃ）半導体基体形成工程 次に、半導体基板２０８の裏面側を研削及び研磨するこ
とによって半導体基板を薄くしてＮ-型の半導体基体２
１４を形成する。 （ｄ）絶縁膜形成工程 次に、半導体基体２１４の裏面に、部分的に開口された
絶縁膜２３２と第２の絶縁膜２３３とを形成する。 （ｅ）金属膜形成工程 次に、半導体基体２１４の裏面に、ドレイン電極２３０
を構成する金属膜を形成する。 （ｆ）金属膜除去工程 次に、半導体基体２１４の裏面外周部において、ドレイ
ン電極２３０を構成する金属膜を除去する。
法は、以下の工程（ａ）〜（ｆ）を有している。 （ａ）半導体基板準備工程 まず、Ｎ-型の半導体基板２０８を準備する。 （ｂ）絶縁ゲートトランジスタ形成工程 次に、ＤＳＡ法などを用いて、半導体基板２０８の素子
面の能動領域ＡＲに絶縁ゲートトランジスタを形成す
る。 （ｃ）半導体基体形成工程 次に、半導体基板２０８の裏面側を研削及び研磨するこ
とによって半導体基板を薄くしてＮ-型の半導体基体２
１４を形成する。 （ｄ）絶縁膜形成工程 次に、半導体基体２１４の裏面に、部分的に開口された
絶縁膜２３２と第２の絶縁膜２３３とを形成する。 （ｅ）金属膜形成工程 次に、半導体基体２１４の裏面に、ドレイン電極２３０
を構成する金属膜を形成する。 （ｆ）金属膜除去工程 次に、半導体基体２１４の裏面外周部において、ドレイ
ン電極２３０を構成する金属膜を除去する。
【００５７】上記製造工程を経て、図１２及び図１３に
示したような、実施形態２に係るＩＧＢＴ１１０が得ら
れた。このように、この製造方法は、実施形態１に係る
ＩＧＢＴの製造工程において、その絶縁膜形成工程で第
２の絶縁膜２３３も同時に形成するとともに、その金属
膜形成工程の後に、半導体基体２１４の裏面の外周部に
おいてドレイン電極１３０を構成する金属膜を除去する
金属膜除去工程を追加するだけの簡単な方法である。こ
のように簡単な方法でありながら、実施形態１に係るＩ
ＧＢＴの製造方法が有しているの効果に加えて、以下の
効果を有する。
示したような、実施形態２に係るＩＧＢＴ１１０が得ら
れた。このように、この製造方法は、実施形態１に係る
ＩＧＢＴの製造工程において、その絶縁膜形成工程で第
２の絶縁膜２３３も同時に形成するとともに、その金属
膜形成工程の後に、半導体基体２１４の裏面の外周部に
おいてドレイン電極１３０を構成する金属膜を除去する
金属膜除去工程を追加するだけの簡単な方法である。こ
のように簡単な方法でありながら、実施形態１に係るＩ
ＧＢＴの製造方法が有しているの効果に加えて、以下の
効果を有する。
【００５８】すなわち、ウエハをダイシングしてチップ
化する際に、ドレイン電極を構成する金属がチップ側面
（ダイシング面）にまわり込んでしまうことを確実に防
止することができるため、極めてショットキー接合面の
リークの少ないＩＧＢＴを製造することができる。
化する際に、ドレイン電極を構成する金属がチップ側面
（ダイシング面）にまわり込んでしまうことを確実に防
止することができるため、極めてショットキー接合面の
リークの少ないＩＧＢＴを製造することができる。
【００５９】（実施形態３）図１６及び図１７は、実施
形態３に係るＩＧＢＴの断面図である。図１６は、実施
形態２に係るＩＧＢＴ２１０の断面図である図１２に対
応する図であり、図１７は、実施形態２に係るＩＧＢＴ
２１０の断面図である図１３に対応する図である。図１
６及び図１７を参照しながら、実施形態３に係るＩＧＢ
Ｔ３１０を説明する。
形態３に係るＩＧＢＴの断面図である。図１６は、実施
形態２に係るＩＧＢＴ２１０の断面図である図１２に対
応する図であり、図１７は、実施形態２に係るＩＧＢＴ
２１０の断面図である図１３に対応する図である。図１
６及び図１７を参照しながら、実施形態３に係るＩＧＢ
Ｔ３１０を説明する。
【００６０】図１６及び図１７に示されるように、実施
形態３に係るＩＧＢＴ３１０は、実施形態２に係るＩＧ
ＢＴ２１０とよく似た構造を有している。すなわち、実
施形態３に係るＩＧＢＴ３１０は、裏面の能動領域に対
応する領域には部分的に開口された絶縁膜３３２が形成
されるとともに、この絶縁膜３３２の表面側にさらにド
レイン電極３３０が形成された構造を有している。ま
た、実施形態３に係るＩＧＢＴ３１０は、半導体基体３
１４の裏面の外周部には、ドレイン電極３３０の半導体
基体側に、絶縁膜３３２と同一工程で形成された第２の
絶縁膜３３３が形成されてなるとともに、ドレイン電極
３３０は外周部の外側端部にまで延在しないように構成
されてなることを特徴としている。
形態３に係るＩＧＢＴ３１０は、実施形態２に係るＩＧ
ＢＴ２１０とよく似た構造を有している。すなわち、実
施形態３に係るＩＧＢＴ３１０は、裏面の能動領域に対
応する領域には部分的に開口された絶縁膜３３２が形成
されるとともに、この絶縁膜３３２の表面側にさらにド
レイン電極３３０が形成された構造を有している。ま
た、実施形態３に係るＩＧＢＴ３１０は、半導体基体３
１４の裏面の外周部には、ドレイン電極３３０の半導体
基体側に、絶縁膜３３２と同一工程で形成された第２の
絶縁膜３３３が形成されてなるとともに、ドレイン電極
３３０は外周部の外側端部にまで延在しないように構成
されてなることを特徴としている。
【００６１】しかしながら、実施形態３に係るＩＧＢＴ
３１０は、第２の絶縁膜３３３が形成された領域におい
ては、半導体基体３１４に、ドレイン電極３３０と接触
しないように、かつ、半導体基体３１４の側面３６０に
露出するように、Ｎ+領域３３６が形成されている。ま
た、第２の絶縁膜３３３が形成された領域においては、
半導体基体３１４に、ドレイン電極３３０と接触しない
ように、かつ、半導体基体３１４の側面３６０に露出し
ないように、Ｐ領域３３４が形成されている。
３１０は、第２の絶縁膜３３３が形成された領域におい
ては、半導体基体３１４に、ドレイン電極３３０と接触
しないように、かつ、半導体基体３１４の側面３６０に
露出するように、Ｎ+領域３３６が形成されている。ま
た、第２の絶縁膜３３３が形成された領域においては、
半導体基体３１４に、ドレイン電極３３０と接触しない
ように、かつ、半導体基体３１４の側面３６０に露出し
ないように、Ｐ領域３３４が形成されている。
【００６２】このため、半導体基体３１４に形成された
Ｎ+領域３３６の作用により、半導体基体３１４の表面
の反転層がこのＮ+領域３３６で止められるため、チャ
ネル電流を低減することができる。
Ｎ+領域３３６の作用により、半導体基体３１４の表面
の反転層がこのＮ+領域３３６で止められるため、チャ
ネル電流を低減することができる。
【００６３】また、半導体基体３１４に形成されたＰ領
域３３４の作用により、ショットキー接合の空乏層が広
がってＰ領域まで到達し、さらにＰ領域の空乏層と一体
となってＰ領域を覆うように広がるので、第２の絶縁膜
３３３の端部における電界強度は弱められる。このた
め、誤ってソース端子とドレイン端子の間に逆極性の電
圧を印加してしまったときにも耐圧を確保することがで
き素子の破壊を防止することができる。いわゆる逆接保
護機能に優れたＩＧＢＴとなる。そのうえ、Ｐ領域３３
４とドレイン電極３３０とは接触していないので、通常
のＰＮ接合型のＩＧＢＴを構成する部分がない。このた
め、ターンオフ時間が長くなることによるスイッチング
損失の増大もない。
域３３４の作用により、ショットキー接合の空乏層が広
がってＰ領域まで到達し、さらにＰ領域の空乏層と一体
となってＰ領域を覆うように広がるので、第２の絶縁膜
３３３の端部における電界強度は弱められる。このた
め、誤ってソース端子とドレイン端子の間に逆極性の電
圧を印加してしまったときにも耐圧を確保することがで
き素子の破壊を防止することができる。いわゆる逆接保
護機能に優れたＩＧＢＴとなる。そのうえ、Ｐ領域３３
４とドレイン電極３３０とは接触していないので、通常
のＰＮ接合型のＩＧＢＴを構成する部分がない。このた
め、ターンオフ時間が長くなることによるスイッチング
損失の増大もない。
【００６４】このように、実施形態３に係るＩＧＢＴ３
１０は、実施形態２に係るＩＧＢＴ２１０と同様に、オ
ン抵抗を低く保ちながらさらに高速スイッチング特性が
改善された、極めてショットキー接合面のリークの少な
い優れたＩＧＢＴであるのはもちろん、チャネル電流が
低減された逆接保護機能に優れた、さらに優れたＩＧＢ
Ｔである。
１０は、実施形態２に係るＩＧＢＴ２１０と同様に、オ
ン抵抗を低く保ちながらさらに高速スイッチング特性が
改善された、極めてショットキー接合面のリークの少な
い優れたＩＧＢＴであるのはもちろん、チャネル電流が
低減された逆接保護機能に優れた、さらに優れたＩＧＢ
Ｔである。
【００６５】図１８及び図１９は、実施形態３に係るＩ
ＧＢＴ３１０の製造工程を示す図である。図１８及び図
１９を参照しながら、実施形態３に係るＩＧＢＴ３１０
の製造方法を説明する。
ＧＢＴ３１０の製造工程を示す図である。図１８及び図
１９を参照しながら、実施形態３に係るＩＧＢＴ３１０
の製造方法を説明する。
【００６６】実施形態３に係るＩＧＢＴ３１０の製造方
法は、以下の工程（ａ）〜（ｈ）を有している。 （ａ）半導体基板準備工程 まず、Ｎ-型の半導体基板３０８を準備する。 （ｂ）絶縁ゲートトランジスタ形成工程 次に、ＤＳＡ法などを用いて、半導体基板３０８の素子
面の能動領域ＡＲに絶縁ゲートトランジスタを形成す
る。 （ｃ）半導体基体形成工程 次に、半導体基板３０８の裏面側を研削及び研磨するこ
とによって半導体基板を薄くしてＮ-型の半導体基体３
１４を形成する。 （ｄ）Ｐ領域形成工程 次に、半導体基体３０８の裏面の所定位置にＰ領域３３
４を形成する。 （ｅ）Ｎ+領域形成工程 次に、半導体基体３０８の裏面の所定位置にＮ+領域３
３６を形成する。 （ｆ）絶縁膜形成工程 次に、半導体基体３１４の裏面に、部分的に開口された
絶縁膜３３２と第２の絶縁膜３３３とを形成する。 （ｇ）金属膜形成工程 次に、半導体基体３１４の裏面に、ドレイン電極３３０
を構成する金属膜を形成する。 （ｈ）金属膜除去工程 次に、半導体基体３１４の裏面外周部において、ドレイ
ン電極３３０を構成する金属膜を除去する。
法は、以下の工程（ａ）〜（ｈ）を有している。 （ａ）半導体基板準備工程 まず、Ｎ-型の半導体基板３０８を準備する。 （ｂ）絶縁ゲートトランジスタ形成工程 次に、ＤＳＡ法などを用いて、半導体基板３０８の素子
面の能動領域ＡＲに絶縁ゲートトランジスタを形成す
る。 （ｃ）半導体基体形成工程 次に、半導体基板３０８の裏面側を研削及び研磨するこ
とによって半導体基板を薄くしてＮ-型の半導体基体３
１４を形成する。 （ｄ）Ｐ領域形成工程 次に、半導体基体３０８の裏面の所定位置にＰ領域３３
４を形成する。 （ｅ）Ｎ+領域形成工程 次に、半導体基体３０８の裏面の所定位置にＮ+領域３
３６を形成する。 （ｆ）絶縁膜形成工程 次に、半導体基体３１４の裏面に、部分的に開口された
絶縁膜３３２と第２の絶縁膜３３３とを形成する。 （ｇ）金属膜形成工程 次に、半導体基体３１４の裏面に、ドレイン電極３３０
を構成する金属膜を形成する。 （ｈ）金属膜除去工程 次に、半導体基体３１４の裏面外周部において、ドレイ
ン電極３３０を構成する金属膜を除去する。
【００６７】上記工程を経て、図１６及び図１７に示し
たような実施形態３に係るＩＧＢＴ３１０が得られた。
このように、この製造方法は、実施形態２に係るＩＧＢ
Ｔの製造工程おける絶縁膜形成工程の前に、半導体基体
の裏面の所定位置にＰ領域を形成するＰ領域形成工程
と、半導体基体の裏面の所定位置にＮ+領域を形成する
Ｎ+領域形成工程とを追加するだけの簡単な方法であ
る。このように簡単な方法でありながら、実施形態２に
係るＩＧＢＴの製造方法が有する効果に加えて、以下の
効果を有する。
たような実施形態３に係るＩＧＢＴ３１０が得られた。
このように、この製造方法は、実施形態２に係るＩＧＢ
Ｔの製造工程おける絶縁膜形成工程の前に、半導体基体
の裏面の所定位置にＰ領域を形成するＰ領域形成工程
と、半導体基体の裏面の所定位置にＮ+領域を形成する
Ｎ+領域形成工程とを追加するだけの簡単な方法であ
る。このように簡単な方法でありながら、実施形態２に
係るＩＧＢＴの製造方法が有する効果に加えて、以下の
効果を有する。
【００６８】すなわち、半導体基体に形成されたＮ+領
域の作用により、半導体基体の表面の反転層がこのＮ+
領域で止められるため、チャネル電流を低減することが
できる。また、半導体基体に形成されたＰ領域の作用に
より、誤ってソース端子とドレイン端子の間に逆極性の
電圧を印加してしまったときにも耐圧を確保することが
でき素子の破壊を防止することができる。いわゆる逆接
保護機能に優れたＩＧＢＴとなる。そのうえ、このＰ領
域とドレイン電極とは接触していないので、通常のＰＮ
接合型のＩＧＢＴを構成する部分がない。このため、タ
ーンオフ時間が長くなることによるスイッチング損失の
増大もない。
域の作用により、半導体基体の表面の反転層がこのＮ+
領域で止められるため、チャネル電流を低減することが
できる。また、半導体基体に形成されたＰ領域の作用に
より、誤ってソース端子とドレイン端子の間に逆極性の
電圧を印加してしまったときにも耐圧を確保することが
でき素子の破壊を防止することができる。いわゆる逆接
保護機能に優れたＩＧＢＴとなる。そのうえ、このＰ領
域とドレイン電極とは接触していないので、通常のＰＮ
接合型のＩＧＢＴを構成する部分がない。このため、タ
ーンオフ時間が長くなることによるスイッチング損失の
増大もない。
【００６９】
【発明の効果】以上説明したように、本発明のＩＧＢＴ
は、半導体基体の他方の表面には部分的に開口された絶
縁膜が形成されるとともに、この絶縁膜の表面側にさら
にドレイン電極が形成されることにより、前記絶縁膜が
開口された領域において半導体基体と前記ドレイン電極
とによるショットキー接合が形成されてなるため、オン
抵抗を低く保ちながらさらに高速スイッチング特性の改
善された優れたＩＧＢＴとなっている。また、本発明の
ＩＧＢＴは、半導体基体の他方の表面のうち少なくとも
能動領域においては、部分的に開口された絶縁膜が形成
されるとともに、この絶縁膜の表面側にさらにドレイン
電極が形成されることにより、前記絶縁膜が開口された
領域において前記半導体基体と前記ドレイン電極とによ
るショットキー接合が形成されてなるため、オン抵抗を
低く保ちながらさらに高速スイッチング特性の改善され
た優れたＩＧＢＴとなっている。さらにまた、本発明の
ＩＧＢＴの製造方法によれば、以上のように優れたＩＧ
ＢＴを簡単に製造することができる。
は、半導体基体の他方の表面には部分的に開口された絶
縁膜が形成されるとともに、この絶縁膜の表面側にさら
にドレイン電極が形成されることにより、前記絶縁膜が
開口された領域において半導体基体と前記ドレイン電極
とによるショットキー接合が形成されてなるため、オン
抵抗を低く保ちながらさらに高速スイッチング特性の改
善された優れたＩＧＢＴとなっている。また、本発明の
ＩＧＢＴは、半導体基体の他方の表面のうち少なくとも
能動領域においては、部分的に開口された絶縁膜が形成
されるとともに、この絶縁膜の表面側にさらにドレイン
電極が形成されることにより、前記絶縁膜が開口された
領域において前記半導体基体と前記ドレイン電極とによ
るショットキー接合が形成されてなるため、オン抵抗を
低く保ちながらさらに高速スイッチング特性の改善され
た優れたＩＧＢＴとなっている。さらにまた、本発明の
ＩＧＢＴの製造方法によれば、以上のように優れたＩＧ
ＢＴを簡単に製造することができる。
【図１】実施形態１に係るＩＧＢＴの断面図である。
【図２】実施形態１に係るＩＧＢＴの裏面構造を示す図
である。
である。
【図３】実施形態１に係るＩＧＢＴの裏面の第１の構造
例を示す部分拡大図である。
例を示す部分拡大図である。
【図４】実施形態１に係るＩＧＢＴの電流増幅率を示す
図である。
図である。
【図５】実施形態１に係るＩＧＢＴのターンオフ時にお
ける電流波形図である。
ける電流波形図である。
【図６】実施形態１に係るＩＧＢＴの製造工程を示す図
である。
である。
【図７】実施形態１に係るＩＧＢＴの製造工程を示す図
である。
である。
【図８】実施形態１に係るＩＧＢＴの裏面の第２の構造
例を示す部分拡大図である。
例を示す部分拡大図である。
【図９】実施形態１に係るＩＧＢＴの裏面の第３の構造
例を示す部分拡大図である。
例を示す部分拡大図である。
【図１０】実施形態１に係るＩＧＢＴの裏面の第４の構
造例を示す部分拡大図である。
造例を示す部分拡大図である。
【図１１】実施形態２に係るＩＧＢＴの裏面構造を説明
するための図である。
するための図である。
【図１２】実施形態２に係るＩＧＢＴの断面図である。
【図１３】実施形態２に係るＩＧＢＴの断面図である。
【図１４】実施形態２に係るＩＧＢＴの製造工程を示す
図である。
図である。
【図１５】実施形態２に係るＩＧＢＴの製造工程を示す
図である。
図である。
【図１６】実施形態３に係るＩＧＢＴの断面図である。
【図１７】実施形態３に係るＩＧＢＴの断面図である。
【図１８】実施形態３に係るＩＧＢＴの製造工程を示す
図である。
図である。
【図１９】実施形態３に係るＩＧＢＴの製造工程を示す
図である。
図である。
【図２０】従来のＰＮ接合型のＩＧＢＴの部分断面図で
ある。
ある。
【図２１】従来のショットキー接合型のＩＧＢＴの部分
断面図である。
断面図である。
【図２２】従来のショットキー接合型のＩＧＢＴの素子
面構造を示す図である。
面構造を示す図である。
【図２３】図２２のＣの部分の部分拡大図である。
【図２４】図２２のＣの部分の部分拡大図である。
１０８ Ｎ-型半導体基板
１１０、２１０、３１０ ＩＧＢＴ
１１４、２１４、３１４ Ｎ-基体
１３０、２３０、３３０ ドレイン電極
２３１、３３１ ＳｉＯ2膜
１３２、２３２，３３２ ＳｉＯ2膜
２３３、３３３ ＳｉＯ2膜
３３４ Ｐ領域
３３６ Ｎ+領域
２６０、３６０ ダイシング面
ＡＲ 能動領域
ＧＲ ガードリング領域
ＧＰ ゲートパッド領域
ＤＲ 固定電位拡散領域
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/417 Ｈ０１Ｌ 29/48 Ｐ
29/872 29/50 Ｂ
Claims (9)
- 【請求項１】 Ｎ-型の半導体基体の一方の表面に、こ
の半導体基体の厚さ方向に流れる電流のスイッチングを
行う絶縁ゲートトランジスタを有し、前記半導体基体の
他方の表面に、前記絶縁ゲートトランジスタのオン時に
前記半導体基体中にホールを注入して伝導度変調を起こ
させるためのショットキー接合を有する絶縁ゲート型バ
イポーラトランジスタであって、 前記半導体基体の他方の表面には部分的に開口された絶
縁膜が形成されるとともに、この絶縁膜の表面側にさら
にドレイン電極が形成されることにより、前記絶縁膜が
開口された領域において前記半導体基体と前記ドレイン
電極とによるショットキー接合が形成されてなることを
特徴とする絶縁ゲート型バイポーラトランジスタ。 - 【請求項２】 Ｎ-型の半導体基体の一方の表面に、こ
の半導体基体の厚さ方向に流れる電流のスイッチングを
行う多数の絶縁ゲートトランジスタが形成された能動領
域と、非能動領域とを有し、前記半導体基体の他方の表
面に、前記絶縁ゲートトランジスタのオン時に前記半導
体基体中にホールを注入して伝導度変調を起こさせるた
めのショットキー接合を有する絶縁ゲート型バイポーラ
トランジスタであって、 前記半導体基体の他方の表面のうち少なくとも能動領域
に対応する領域においては、部分的に開口された絶縁膜
が形成されるとともに、この絶縁膜の表面側にさらにド
レイン電極が形成されることにより、前記絶縁膜が開口
された領域において前記半導体基体と前記ドレイン電極
とによるショットキー接合が形成されてなることを特徴
とする絶縁ゲート型バイポーラトランジスタ。 - 【請求項３】 請求項１又は２に記載の絶縁ゲート型バ
イポーラトランジスタにおいて、前記半導体基体の他方
の表面の外周部には、前記ドレイン電極の半導体基体側
に、前記絶縁膜と同一工程で形成された第２の絶縁膜が
形成されてなるとともに、前記ドレイン電極は前記外周
部の外側端部にまで延在しないように構成されてなるこ
とを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 【請求項４】 請求項３に記載の絶縁ゲート型バイポー
ラトランジスタにおいて、 前記第２の絶縁膜が形成された領域においては、前記半
導体基体に、前記ドレイン電極と接触しないように、か
つ、前記半導体基体の側面に露出するように、Ｎ+領域
が形成されてなるとともに、 前記第２の絶縁膜が形成された領域においては、前記半
導体基体に、前記ドレイン電極と接触しないように、か
つ、前記半導体基体の側面に露出しないように、Ｐ領域
が形成されてなることを特徴とする絶縁ゲート型バイポ
ーラトランジスタ。 - 【請求項５】 請求項１乃至４のいずれかに記載の絶縁
ゲート型バイポーラトランジスタにおいて、前記半導体
基体がシリコンからなり、前記ドレイン電極を構成する
金属のうち少なくとも前記半導体基体と接触する部分
が、白金、金、バナジウム、アルミニウム又はモリブデ
ンであることを特徴とする絶縁ゲート型バイポーラトラ
ンジスタ。 - 【請求項６】 請求項１乃至５のいずれかに記載の絶縁
ゲート型バイポーラトランジスタにおいて、前記絶縁膜
及び前記第２の絶縁膜が、無機絶縁膜又は有機絶縁膜で
あることを特徴とする絶縁ゲート型バイポーラトランジ
スタ。 - 【請求項７】 請求項１又は２に記載の絶縁ゲート型バ
イポーラトランジスタの製造方法であって、（ａ）Ｎ-
型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトラン
ジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工するこ
とによって前記半導体基板を薄くして、Ｎ-型の半導体
基体を形成する半導体基体形成工程と、（ｄ）前記半導
体基体の他方の表面に、部分的に開口された絶縁膜を形
成する絶縁膜形成工程と、（ｅ）前記半導体基体の他方
の表面に、ドレイン電極を構成する金属膜を形成する金
属膜形成工程と、を有することを特徴とする絶縁ゲート
型バイポーラトランジスタの製造方法。 - 【請求項８】 請求項３に記載の絶縁ゲート型バイポー
ラトランジスタの製造方法であって、（ａ）Ｎ-型の半
導体基板を準備する半導体基板準備工程と、（ｂ）この
半導体基板の一方の表面に絶縁ゲートトランジスタを形
成する絶縁ゲートトランジスタ形成工程と、（ｃ）前記
半導体基板の他方の表面側を表面加工することによって
前記半導体基板を薄くして、Ｎ-型の半導体基体を形成
する半導体基体形成工程と、（ｄ）前記半導体基体の他
方の表面に、部分的に開口された絶縁膜と第２の絶縁膜
とを形成する絶縁膜形成工程と、（ｅ）前記半導体基体
の他方の表面に、ドレイン電極を構成する金属膜を形成
する金属膜形成工程と、（ｆ）前記半導体基体の他方の
表面の外周部において、前記ドレイン電極を構成する金
属膜を除去する金属膜除去工程と、を有することを特徴
とする絶縁ゲート型バイポーラトランジスタの製造方
法。 - 【請求項９】 請求項４に記載の絶縁ゲート型バイポー
ラトランジスタの製造方法であって、（ａ）Ｎ-型の半
導体基板を準備する半導体基板準備工程と、（ｂ）この
半導体基板の一方の表面に絶縁ゲートトランジスタを形
成する絶縁ゲートトランジスタ形成工程と、（ｃ）前記
半導体基板の他方の表面側を表面加工することによって
前記半導体基板を薄くして、Ｎ-型の半導体基体を形成
する半導体基体形成工程と、（ｄ）前記半導体基体の他
方の表面の所定位置にＰ領域を形成するＰ領域形成工程
と、（ｅ）前記半導体基体の他方の表面の所定位置にＮ
+領域を形成するＮ+領域形成工程と、（ｆ）前記半導体
基体の他方の表面に、部分的に開口された絶縁膜と第２
の絶縁膜とを形成する絶縁膜形成工程と、（ｇ）前記半
導体基体の他方の表面に、ドレイン電極を構成する金属
膜を形成する金属膜形成工程と、（ｈ）前記半導体基体
の他方の表面の外周部において、前記ドレイン電極を構
成する金属膜を除去する金属膜除去工程と、を有するこ
とを特徴とする絶縁ゲート型バイポーラトランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371613A JP3935343B2 (ja) | 2001-12-05 | 2001-12-05 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371613A JP3935343B2 (ja) | 2001-12-05 | 2001-12-05 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174168A true JP2003174168A (ja) | 2003-06-20 |
| JP3935343B2 JP3935343B2 (ja) | 2007-06-20 |
Family
ID=19180633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001371613A Expired - Lifetime JP3935343B2 (ja) | 2001-12-05 | 2001-12-05 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3935343B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007049413A1 (ja) * | 2005-10-28 | 2007-05-03 | National Institute Of Advanced Industrial Science And Technology | 半導体製造装置及び半導体装置 |
| JP2010062377A (ja) * | 2008-09-04 | 2010-03-18 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2011216762A (ja) * | 2010-04-01 | 2011-10-27 | Mitsubishi Electric Corp | 半導体装置 |
| CN103094332A (zh) * | 2013-01-30 | 2013-05-08 | 华为技术有限公司 | 一种绝缘栅双极晶体管 |
| DE102013009985A1 (de) | 2013-06-14 | 2014-12-18 | X-Fab Semiconductor Foundries Ag | IGBT-Leistungstransistor für hohe Spannungen in grabenisolierter SOI-Technologie und Verfahren zu seiner Herstellung |
| CN107452618A (zh) * | 2017-06-19 | 2017-12-08 | 西安电子科技大学 | 基于埋氧化层的SiC PNM IGBT及其制备方法 |
| JP2021158388A (ja) * | 2015-12-11 | 2021-10-07 | ローム株式会社 | 半導体装置、半導体パッケージおよび電源装置 |
| CN114709253A (zh) * | 2022-03-28 | 2022-07-05 | 重庆大学 | 一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管 |
| WO2024057654A1 (ja) * | 2022-09-14 | 2024-03-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2001
- 2001-12-05 JP JP2001371613A patent/JP3935343B2/ja not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007049413A1 (ja) * | 2005-10-28 | 2007-05-03 | National Institute Of Advanced Industrial Science And Technology | 半導体製造装置及び半導体装置 |
| JPWO2007049413A1 (ja) * | 2005-10-28 | 2009-04-30 | 独立行政法人産業技術総合研究所 | 半導体製造装置及び半導体装置 |
| JP2010062377A (ja) * | 2008-09-04 | 2010-03-18 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2011216762A (ja) * | 2010-04-01 | 2011-10-27 | Mitsubishi Electric Corp | 半導体装置 |
| CN103094332A (zh) * | 2013-01-30 | 2013-05-08 | 华为技术有限公司 | 一种绝缘栅双极晶体管 |
| DE102013009985A1 (de) | 2013-06-14 | 2014-12-18 | X-Fab Semiconductor Foundries Ag | IGBT-Leistungstransistor für hohe Spannungen in grabenisolierter SOI-Technologie und Verfahren zu seiner Herstellung |
| DE102013009985B4 (de) | 2013-06-14 | 2019-06-13 | X-Fab Semiconductor Foundries Ag | IGBT-Leistungstransistor, herstellbar in einer grabenisolierten SOI-Technologie und Verfahren zu seiner Herstellung |
| JP2021158388A (ja) * | 2015-12-11 | 2021-10-07 | ローム株式会社 | 半導体装置、半導体パッケージおよび電源装置 |
| JP7286715B2 (ja) | 2015-12-11 | 2023-06-05 | ローム株式会社 | 半導体装置、半導体パッケージおよび電源装置 |
| CN107452618A (zh) * | 2017-06-19 | 2017-12-08 | 西安电子科技大学 | 基于埋氧化层的SiC PNM IGBT及其制备方法 |
| CN114709253A (zh) * | 2022-03-28 | 2022-07-05 | 重庆大学 | 一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管 |
| WO2024057654A1 (ja) * | 2022-09-14 | 2024-03-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3935343B2 (ja) | 2007-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815769B2 (en) | Power semiconductor component, IGBT and field-effect transistor | |
| US10403554B2 (en) | Method for manufacturing semiconductor device | |
| JPWO2002061845A1 (ja) | 半導体装置およびその製造方法 | |
| JP2002222952A (ja) | 高耐圧半導体装置 | |
| JP2004363328A (ja) | 半導体装置およびその製造方法 | |
| JPH0817233B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US20180261594A1 (en) | Semiconductor device | |
| US10818784B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3069054B2 (ja) | 半導体デバイスのターミネーション構造およびその製法 | |
| JP2002353452A (ja) | 電力用半導体素子 | |
| US11239352B2 (en) | Self-aligned and robust IGBT devices | |
| JP4231387B2 (ja) | 半導体装置とその製造方法 | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3935343B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
| US20220157976A1 (en) | Semiconductor device and semiconductor apparatus | |
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| JP3432708B2 (ja) | 半導体装置と半導体モジュール | |
| JP2015213193A (ja) | Ｉｇｂｔ | |
| JPH10321859A (ja) | 寄生サイリスターラッチアップを防止するために不連続のエミッター領域を含む電力半導体装置 | |
| US5442219A (en) | Semiconductor device for controlling electric power | |
| JP4097416B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
| JP4177229B2 (ja) | 半導体装置とその製造方法 | |
| JPH10270686A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH08130312A (ja) | 横型半導体装置およびその使用方法 | |
| WO2024057654A1 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3935343 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |