JPH0883917A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0883917A JPH0883917A JP21983094A JP21983094A JPH0883917A JP H0883917 A JPH0883917 A JP H0883917A JP 21983094 A JP21983094 A JP 21983094A JP 21983094 A JP21983094 A JP 21983094A JP H0883917 A JPH0883917 A JP H0883917A
- Authority
- JP
- Japan
- Prior art keywords
- concentration impurity
- impurity layer
- film
- conductivity type
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【構成】 半導体基板１１上に設ける絶縁膜１３上に、
アモルファスシリコン膜を結晶化して得られる多結晶化
シリコン膜１７を設け、多結晶化シリコン膜１７に設け
るフッ素を含む第１導電型の低濃度不純物層１９と、第
１導電型の高濃度不純物層２１と、第２導電型の高濃度
不純物層２３を備える。 【効果】 アモルファスシリコン膜を結晶化して得られ
る多結晶化シリコン膜を用いることによって、結晶粒径
を大きく成長でき結晶粒界数を低減できる。さらにま
た、多結晶化シリコン膜中にフッ素を導入することによ
り、結晶粒界に存在するダングリングボンドをこのフッ
素により終端することができ、結晶粒界を安定化でき
る。これらの結果、粒界で発生するリーク電流を低減で
き、良好なダイオード特性が得られる。
アモルファスシリコン膜を結晶化して得られる多結晶化
シリコン膜１７を設け、多結晶化シリコン膜１７に設け
るフッ素を含む第１導電型の低濃度不純物層１９と、第
１導電型の高濃度不純物層２１と、第２導電型の高濃度
不純物層２３を備える。 【効果】 アモルファスシリコン膜を結晶化して得られ
る多結晶化シリコン膜を用いることによって、結晶粒径
を大きく成長でき結晶粒界数を低減できる。さらにま
た、多結晶化シリコン膜中にフッ素を導入することによ
り、結晶粒界に存在するダングリングボンドをこのフッ
素により終端することができ、結晶粒界を安定化でき
る。これらの結果、粒界で発生するリーク電流を低減で
き、良好なダイオード特性が得られる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の構造に関
し、とくに半導体基板上の絶縁膜を介して設けるダイオ
ードの構造に関する。
し、とくに半導体基板上の絶縁膜を介して設けるダイオ
ードの構造に関する。
【０００２】
【従来の技術】従来の半導体基板上の絶縁膜を介して設
ける多結晶シリコン膜からなるダイオードの構造を、図
５の断面図を用いて説明する。
ける多結晶シリコン膜からなるダイオードの構造を、図
５の断面図を用いて説明する。
【０００３】図５に示すように、半導体基板１１上に絶
縁膜１３を設ける。この絶縁膜１３上に多結晶シリコン
膜２５を設ける。
縁膜１３を設ける。この絶縁膜１３上に多結晶シリコン
膜２５を設ける。
【０００４】さらに多結晶シリコン膜２５に第１導電型
の高濃度不純物層２１と、第２導電型の高濃度不純物層
２３とを設けることによりダイオードを有する半導体装
置を形成する。
の高濃度不純物層２１と、第２導電型の高濃度不純物層
２３とを設けることによりダイオードを有する半導体装
置を形成する。
【０００５】
【発明が解決しようとする課題】この図５を用いて説明
したダイオードにおいては、第１導電型の高濃度不純物
層２１と第２導電型の高濃度不純物層２３との境界領域
でのリーク電流が大きくなり、充分なダイオード特性が
得られない。
したダイオードにおいては、第１導電型の高濃度不純物
層２１と第２導電型の高濃度不純物層２３との境界領域
でのリーク電流が大きくなり、充分なダイオード特性が
得られない。
【０００６】この原因は従来の半導体装置では、多結晶
シリコン膜２５を用いているため、多結晶シリコン膜２
５の膜形成時において安定な結晶が形成されている。こ
の安定な結晶構造を有する多結晶シリコン膜２５に熱処
理を加えても、結晶成長しにくく、結晶粒界が多数存在
する。
シリコン膜２５を用いているため、多結晶シリコン膜２
５の膜形成時において安定な結晶が形成されている。こ
の安定な結晶構造を有する多結晶シリコン膜２５に熱処
理を加えても、結晶成長しにくく、結晶粒界が多数存在
する。
【０００７】さらに第１導電型の高濃度不純物層２１と
第２導電型の高濃度不純物層２３との境界において、こ
の結晶粒界が多数存在するため結晶粒界を介したリーク
電流が多量に発生し、ダイオード特性を示さない。
第２導電型の高濃度不純物層２３との境界において、こ
の結晶粒界が多数存在するため結晶粒界を介したリーク
電流が多量に発生し、ダイオード特性を示さない。
【０００８】本発明の目的は、上記の課題を解決して、
リーク電流を低減した良好なダイオード特性を有する半
導体装置の構造を提供することである。
リーク電流を低減した良好なダイオード特性を有する半
導体装置の構造を提供することである。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、下記記載の手段を採用す
る。
に、本発明の半導体装置は、下記記載の手段を採用す
る。
【００１０】本発明の半導体装置は、半導体基板上に酸
化シリコン膜からなる絶縁膜を介して設ける第１導電型
の高濃度不純物層と第１導電型の低濃度不純物層と第２
導電型の高濃度不純物層とを備え、第１導電型の低濃度
不純物層は多結晶化シリコン膜からなりハロゲンを含む
ことを特徴とする。
化シリコン膜からなる絶縁膜を介して設ける第１導電型
の高濃度不純物層と第１導電型の低濃度不純物層と第２
導電型の高濃度不純物層とを備え、第１導電型の低濃度
不純物層は多結晶化シリコン膜からなりハロゲンを含む
ことを特徴とする。
【００１１】本発明の半導体装置は、半導体基板上に酸
化シリコン膜からなる絶縁膜を介して設ける第１導電型
の高濃度不純物層と第１導電型の低濃度不純物層と第２
導電型の高濃度不純物層とを備え、第１導電型の低濃度
不純物層は多結晶化シリコン膜からなりフッ素を含むこ
とを特徴とする。
化シリコン膜からなる絶縁膜を介して設ける第１導電型
の高濃度不純物層と第１導電型の低濃度不純物層と第２
導電型の高濃度不純物層とを備え、第１導電型の低濃度
不純物層は多結晶化シリコン膜からなりフッ素を含むこ
とを特徴とする。
【００１２】
【作用】本発明の半導体装置は、アモルファスシリコン
膜を結晶化した多結晶化シリコン膜を第１導電型の低濃
度不純物層として用いている。このため従来の多結晶シ
リコン膜の結晶粒径と比較して、本発明の第１導電型の
低濃度不純物層は３倍程度大結晶化しており、結晶粒界
数を低減することができる。
膜を結晶化した多結晶化シリコン膜を第１導電型の低濃
度不純物層として用いている。このため従来の多結晶シ
リコン膜の結晶粒径と比較して、本発明の第１導電型の
低濃度不純物層は３倍程度大結晶化しており、結晶粒界
数を低減することができる。
【００１３】さらに、この多結晶化シリコン膜中にフッ
素を導入することにより、結晶粒界に存在するダングリ
ングボンドを、このフッ素により終端し安定化させる。
これらのことにより、結晶粒界でのリーク電流を低減す
ることができる。その結果、リーク電流を低減すること
が可能となり、特性が良好なダイオード特性を得ること
ができる。
素を導入することにより、結晶粒界に存在するダングリ
ングボンドを、このフッ素により終端し安定化させる。
これらのことにより、結晶粒界でのリーク電流を低減す
ることができる。その結果、リーク電流を低減すること
が可能となり、特性が良好なダイオード特性を得ること
ができる。
【００１４】
【実施例】以下図面を用いて本発明の実施例における半
導体装置を説明する。図３の断面図を用いて本発明の半
導体装置の構造を説明する。
導体装置を説明する。図３の断面図を用いて本発明の半
導体装置の構造を説明する。
【００１５】図３に示すように、半導体基板１１に二酸
化シリコン膜からなる絶縁膜１３を設け、絶縁膜１３上
にアモルファスシリコン膜を結晶化する多結晶化シリコ
ン膜１７を設ける。
化シリコン膜からなる絶縁膜１３を設け、絶縁膜１３上
にアモルファスシリコン膜を結晶化する多結晶化シリコ
ン膜１７を設ける。
【００１６】そして、多結晶化シリコン膜１７にフッ素
を含む第１導電型の低濃度不純物層１９を設ける。さら
に、多結晶化シリコン膜１７に第１導電型の高濃度不純
物層２１と第２導電型の高濃度不純物層２３を設けるこ
とによりダイオードを有する半導体装置とする。
を含む第１導電型の低濃度不純物層１９を設ける。さら
に、多結晶化シリコン膜１７に第１導電型の高濃度不純
物層２１と第２導電型の高濃度不純物層２３を設けるこ
とによりダイオードを有する半導体装置とする。
【００１７】図３に示すように、本発明の半導体装置
は、アモルファスシリコン膜１５を結晶化した多結晶化
シリコン膜１７を用いている。このため図５に示す従来
の多結晶シリコン膜２５の結晶粒径と比較して、本発明
の多結晶化シリコン膜１７の結晶粒径は３倍程度大結晶
化しており、結晶粒界数の低減ができる。
は、アモルファスシリコン膜１５を結晶化した多結晶化
シリコン膜１７を用いている。このため図５に示す従来
の多結晶シリコン膜２５の結晶粒径と比較して、本発明
の多結晶化シリコン膜１７の結晶粒径は３倍程度大結晶
化しており、結晶粒界数の低減ができる。
【００１８】さらに、この多結晶化シリコン膜１７中に
フッ素を導入することにより、結晶粒界に存在するダン
グリングボンドをこのフッ素により終端し安定化させ
る。これらのことにより、結晶粒界でのリーク電流を低
減することができる。
フッ素を導入することにより、結晶粒界に存在するダン
グリングボンドをこのフッ素により終端し安定化させ
る。これらのことにより、結晶粒界でのリーク電流を低
減することができる。
【００１９】その結果、本発明のダイオードにおいて
は、リーク電流を低減した良好なダイオード特性を得る
ことが可能となる。
は、リーク電流を低減した良好なダイオード特性を得る
ことが可能となる。
【００２０】つぎにこの図３に示す半導体装置の構造を
形成するための製造方法を、図１から図３の断面図を用
いて簡単に説明する。
形成するための製造方法を、図１から図３の断面図を用
いて簡単に説明する。
【００２１】まず図１に示すように、半導体基板１１を
温度１０００℃で酸化処理して、二酸化シリコン膜から
なる絶縁膜１３を形成する。
温度１０００℃で酸化処理して、二酸化シリコン膜から
なる絶縁膜１３を形成する。
【００２２】その後、温度５４０℃でモノシランを反応
ガスとして用いる化学気相成長法により、膜厚が４５０
ｎｍのアモルファスシリコン膜１５を形成する。
ガスとして用いる化学気相成長法により、膜厚が４５０
ｎｍのアモルファスシリコン膜１５を形成する。
【００２３】その後、図２に示すように、アモルファス
シリコン膜１５を窒素雰囲気中で、温度１０００℃、時
間３０分の条件で結晶化を行なことにより多結晶化シリ
コン膜１７を形成する。
シリコン膜１５を窒素雰囲気中で、温度１０００℃、時
間３０分の条件で結晶化を行なことにより多結晶化シリ
コン膜１７を形成する。
【００２４】このアモルファスシリコン膜１５を結晶化
処理して形成した多結晶化シリコン膜１７に、二フッ化
ボロン（ＢＦ2 ）を１×１０13ａｔｏｍｓ／ｃｍ-2程度
のイオン注入量でイオン注入法により導入し、第１導電
型の低濃度不純物層１９を形成する。
処理して形成した多結晶化シリコン膜１７に、二フッ化
ボロン（ＢＦ2 ）を１×１０13ａｔｏｍｓ／ｃｍ-2程度
のイオン注入量でイオン注入法により導入し、第１導電
型の低濃度不純物層１９を形成する。
【００２５】その後、窒素雰囲気中で、温度１０００
℃、時間３０分の条件で熱処理を行なうことにより結晶
粒界にフッ素を拡散させる。
℃、時間３０分の条件で熱処理を行なうことにより結晶
粒界にフッ素を拡散させる。
【００２６】つづいて図３に示すように、多結晶化シリ
コン膜１７の上に感光性樹脂（図示せず）を回転塗布法
により全面に形成し、所定のフォトマスクを用いて感
光、現像処理を行ない、感光性樹脂をダイオードを形成
する島状にパターニングする。
コン膜１７の上に感光性樹脂（図示せず）を回転塗布法
により全面に形成し、所定のフォトマスクを用いて感
光、現像処理を行ない、感光性樹脂をダイオードを形成
する島状にパターニングする。
【００２７】この多結晶化シリコン膜１７のエッチング
は、反応性イオンエッチング装置を用い、エッチングガ
スとして六フッ化硫黄と酸素との混合ガスを用いて行な
う。その後、エッチングマスクに用いた感光性樹脂を除
去する。
は、反応性イオンエッチング装置を用い、エッチングガ
スとして六フッ化硫黄と酸素との混合ガスを用いて行な
う。その後、エッチングマスクに用いた感光性樹脂を除
去する。
【００２８】つづいて多結晶化シリコン膜１７上に感光
性樹脂（図示せず）を回転塗布法により全面に形成す
る。その後、所定のフォトマスクを用いて感光、現像処
理を行ない、感光性樹脂を第１導電型の高濃度不純物層
２１の形成領域が開口するようにパターニングする。
性樹脂（図示せず）を回転塗布法により全面に形成す
る。その後、所定のフォトマスクを用いて感光、現像処
理を行ない、感光性樹脂を第１導電型の高濃度不純物層
２１の形成領域が開口するようにパターニングする。
【００２９】その後、第１導電型の高濃度不純物層２１
を形成するためイオン注入法によりボロンをイオン注入
量として、３×１０15ａｔｏｍｓ／ｃｍ-2程度の条件で
行なう。その後、イオン注入に用いた感光性樹脂を除去
する。
を形成するためイオン注入法によりボロンをイオン注入
量として、３×１０15ａｔｏｍｓ／ｃｍ-2程度の条件で
行なう。その後、イオン注入に用いた感光性樹脂を除去
する。
【００３０】つづいて多結晶化シリコン膜１７上に感光
性樹脂（図示せず）を回転塗布法により全面に形成す
る。その後、所定のフォトマスクを用いて感光、現像処
理を行ない、感光性樹脂を第２導電型の高濃度不純物層
２３の形成領域が開口するようにパターニングする。
性樹脂（図示せず）を回転塗布法により全面に形成す
る。その後、所定のフォトマスクを用いて感光、現像処
理を行ない、感光性樹脂を第２導電型の高濃度不純物層
２３の形成領域が開口するようにパターニングする。
【００３１】その後、第２導電型の高濃度不純物層２３
を形成するためのイオン注入法によりリンをイオン注入
量として、３×１０15ａｔｏｍｓ／ｃｍ-2程度の条件で
行なう。その後、イオン注入に用いた感光性樹脂を除去
する。
を形成するためのイオン注入法によりリンをイオン注入
量として、３×１０15ａｔｏｍｓ／ｃｍ-2程度の条件で
行なう。その後、イオン注入に用いた感光性樹脂を除去
する。
【００３２】その後の工程は図示しないが、リンとボロ
ンとを含む酸化シリコン膜からなる層間絶縁膜を化学気
相成長法により形成し、さらに感光性樹脂をエッチング
マスクに用いて層間絶縁膜にコンタクトホールを形成
し、さらにシリコンと銅とを含むアルミニウムからなる
配線材料をスパッタリング法により形成し、感光性樹脂
をエッチングマスクに用いて配線材料をエッチングして
配線を形成して、ダイオードを有する半導体装置を得る
ことができる。
ンとを含む酸化シリコン膜からなる層間絶縁膜を化学気
相成長法により形成し、さらに感光性樹脂をエッチング
マスクに用いて層間絶縁膜にコンタクトホールを形成
し、さらにシリコンと銅とを含むアルミニウムからなる
配線材料をスパッタリング法により形成し、感光性樹脂
をエッチングマスクに用いて配線材料をエッチングして
配線を形成して、ダイオードを有する半導体装置を得る
ことができる。
【００３３】以上の実施例の説明では、第１導電型の低
濃度不純物層１９にフッ素を導入する実施例で説明した
が、フッ素以外に塩素や臭素やヨウ素などのハロゲンを
導入してもよい。
濃度不純物層１９にフッ素を導入する実施例で説明した
が、フッ素以外に塩素や臭素やヨウ素などのハロゲンを
導入してもよい。
【００３４】
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の構造と製造方法とにおいて、アモルファ
スシリコン膜を結晶化した多結晶化シリコン膜を用い、
さらにこの多結晶化シリコン膜にフッ素の結晶粒界への
導入により、結晶粒界数の低減と結晶粒界で発生するリ
ーク電流の低減が可能となる。
の半導体装置の構造と製造方法とにおいて、アモルファ
スシリコン膜を結晶化した多結晶化シリコン膜を用い、
さらにこの多結晶化シリコン膜にフッ素の結晶粒界への
導入により、結晶粒界数の低減と結晶粒界で発生するリ
ーク電流の低減が可能となる。
【００３５】本発明の半導体装置と従来の半導体装置の
ダイオード特性を図４のグラフに示す。本発明の特性を
実線２７に示し、従来の特性を破線２９に示す。図４に
示すように、従来と比較して本発明の半導体装置は良好
なダイオード特性が得られ、また、逆バイアス印加時の
リーク電流が１／１００程度となる。この結果、従来の
半導体装置より、良好な特性を有するダイオードを有す
る半導体装置を得ることができる。
ダイオード特性を図４のグラフに示す。本発明の特性を
実線２７に示し、従来の特性を破線２９に示す。図４に
示すように、従来と比較して本発明の半導体装置は良好
なダイオード特性が得られ、また、逆バイアス印加時の
リーク電流が１／１００程度となる。この結果、従来の
半導体装置より、良好な特性を有するダイオードを有す
る半導体装置を得ることができる。
【図１】本発明の実施例における半導体装置を示す断面
図である。
図である。
【図２】本発明の実施例における半導体装置を示す断面
図である。
図である。
【図３】本発明の実施例における半導体装置を示す断面
図である。
図である。
【図４】本発明と従来例における半導体装置のダイオー
ド特性を対比して示すグラフである。
ド特性を対比して示すグラフである。
【図５】従来例における半導体装置を示す断面図であ
る。
る。
１１ 半導体基板 １３ 絶縁膜 １７ 多結晶化シリコン膜 １９ 第１導電型の低濃度不純物層 ２１ 第１導電型の高濃度不純物層 ２３ 第２導電型の高濃度不純物層
Claims (2)
- 【請求項１】 半導体基板上に酸化シリコン膜からなる
絶縁膜を介して設ける第１導電型の高濃度不純物層と第
１導電型の低濃度不純物層と第２導電型の高濃度不純物
層とを備え、第１導電型の低濃度不純物層は多結晶化シ
リコン膜からなりハロゲンを含むことを特徴とする半導
体装置。 - 【請求項２】 半導体基板上に酸化シリコン膜からなる
絶縁膜を介して設ける第１導電型の高濃度不純物層と第
１導電型の低濃度不純物層と第２導電型の高濃度不純物
層とを備え、第１導電型の低濃度不純物層は多結晶化シ
リコン膜からなりフッ素を含むことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21983094A JPH0883917A (ja) | 1994-09-14 | 1994-09-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21983094A JPH0883917A (ja) | 1994-09-14 | 1994-09-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0883917A true JPH0883917A (ja) | 1996-03-26 |
Family
ID=16741718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21983094A Pending JPH0883917A (ja) | 1994-09-14 | 1994-09-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0883917A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8114722B2 (en) | 2007-08-24 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
-
1994
- 1994-09-14 JP JP21983094A patent/JPH0883917A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8114722B2 (en) | 2007-08-24 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| US4638347A (en) | Gate electrode sidewall isolation spacer for field effect transistors | |
| US4629520A (en) | Method of forming shallow n-type region with arsenic or antimony and phosphorus | |
| US5015593A (en) | Method of manufacturing semiconductor device | |
| US6228728B1 (en) | Method of fabricating semiconductor device | |
| JPH0729986A (ja) | 半導体装置およびその製造方法 | |
| US6107173A (en) | Method of manufacturing semiconductor device | |
| JPH0883917A (ja) | 半導体装置 | |
| KR100291254B1 (ko) | 실리콘박막전도소자의제조방법 | |
| JPH05243262A (ja) | 半導体装置の製造方法 | |
| JP3419956B2 (ja) | 半導体装置の製造方法 | |
| JP2651045B2 (ja) | 固体撮像素子の製造方法 | |
| JPS61256672A (ja) | 半導体装置の製造方法 | |
| JPH06181219A (ja) | 半導体装置の製造方法 | |
| JPH04354328A (ja) | 半導体装置の製造方法 | |
| JPH0730103A (ja) | 半導体装置の製造方法 | |
| JPH0917999A (ja) | 半導体装置の製造方法 | |
| JPH0795535B2 (ja) | 半導体装置の製造方法 | |
| JPH09186321A (ja) | 半導体装置およびその製造方法 | |
| JP2000294536A (ja) | 半導体装置の製造方法 | |
| JPH02162737A (ja) | Ｍｏｓ型半導体集積回路装置の製造方法 | |
| JPH09129602A (ja) | 半導体装置の製造方法 | |
| JPH02187035A (ja) | 半導体装置の製造方法 | |
| JPH01123471A (ja) | 半導体装置の製造方法 |