JPH04354328A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04354328A JPH04354328A JP15543291A JP15543291A JPH04354328A JP H04354328 A JPH04354328 A JP H04354328A JP 15543291 A JP15543291 A JP 15543291A JP 15543291 A JP15543291 A JP 15543291A JP H04354328 A JPH04354328 A JP H04354328A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- oxide film
- film
- heat treatment
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 title claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 58
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 58
- 239000010703 silicon Substances 0.000 claims abstract description 58
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 51
- 238000010438 heat treatment Methods 0.000 claims abstract description 45
- 239000012298 atmosphere Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000001257 hydrogen Substances 0.000 claims abstract description 28
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 28
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 22
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052796 boron Inorganic materials 0.000 claims abstract description 21
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 47
- 238000005468 ion implantation Methods 0.000 claims description 31
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 39
- 239000000758 substrate Substances 0.000 abstract description 33
- 239000010410 layer Substances 0.000 description 64
- 238000009792 diffusion process Methods 0.000 description 36
- 238000010586 diagram Methods 0.000 description 27
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 239000013078 crystal Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 150000002431 hydrogen Chemical class 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000005465 channeling Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- -1 BF2 ions Chemical class 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、微細ＬＳＩ製造に要求
される浅い不純物層の形成方法に特徴を有する半導体装
置の製造方法に関するものである。
される浅い不純物層の形成方法に特徴を有する半導体装
置の製造方法に関するものである。
【０００２】
【従来の技術】ＬＳＩは高性能化、高集積化に向けてさ
らに微細化の研究が進められているが、その要となる微
細なＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）を
実現するためには、ｐチャネルＭＯＳＦＥＴのソース、
ドレインとして用いられるｐ＋ｎ接合、あるいはｐチャ
ネルＭＯＳＦＥＴのカウンタドープ層として用いられる
ｐ型不純物層として、極めて浅い不純物層が必要不可欠
である。
らに微細化の研究が進められているが、その要となる微
細なＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）を
実現するためには、ｐチャネルＭＯＳＦＥＴのソース、
ドレインとして用いられるｐ＋ｎ接合、あるいはｐチャ
ネルＭＯＳＦＥＴのカウンタドープ層として用いられる
ｐ型不純物層として、極めて浅い不純物層が必要不可欠
である。
【０００３】従来、シリコン基板中にｐ型不純物層を形
成する方法としては、硼素（Ｂ）をイオン注入し、電気
炉中でアニールするという手法が用いられてきた。しか
し、アニール時の不純物の拡散のために、浅い不純物層
を形成するのは困難であった。このため、従来の電気炉
アニールの代わりに、不純物の拡散をあまり起こさせな
いで活性化できるランプアニール（急速アニール）が、
浅い不純物層形成を可能にする有力な手法として用いら
れている。しかし、浅い不純物層形成に不可欠な低エネ
ルギイオン注入を行うと、特にｐ型不純物層形成に用い
るＢの場合には、低指数の結晶軸方向からずらしてイオ
ン注入しても、チャネリングが起き不純物が深くまで侵
入し、不純物層を浅くできないという問題がある。
成する方法としては、硼素（Ｂ）をイオン注入し、電気
炉中でアニールするという手法が用いられてきた。しか
し、アニール時の不純物の拡散のために、浅い不純物層
を形成するのは困難であった。このため、従来の電気炉
アニールの代わりに、不純物の拡散をあまり起こさせな
いで活性化できるランプアニール（急速アニール）が、
浅い不純物層形成を可能にする有力な手法として用いら
れている。しかし、浅い不純物層形成に不可欠な低エネ
ルギイオン注入を行うと、特にｐ型不純物層形成に用い
るＢの場合には、低指数の結晶軸方向からずらしてイオ
ン注入しても、チャネリングが起き不純物が深くまで侵
入し、不純物層を浅くできないという問題がある。
【０００４】上記のチャネリングを抑えるため、例えば
Ｂのイオン注入の前に電気特性に影響を与えないイオン
、例えばシリコンのイオン注入により、シリコン基板の
表面付近を非晶質化するという方法が提案されている。 この方法によれば、非晶質へのイオン注入であるためチ
ャネリングを防止でき、浅い不純物層の形成が可能であ
るが、非晶質化のためのイオン注入により導入される結
晶欠陥の影響のために、接合ダイオードのリーク電流が
増大するという問題がある。このリーク電流増大の問題
はソース、ドレインへの応用の際には解決可能であるが
、チャネルドープ等への応用には大きな問題であった。
Ｂのイオン注入の前に電気特性に影響を与えないイオン
、例えばシリコンのイオン注入により、シリコン基板の
表面付近を非晶質化するという方法が提案されている。 この方法によれば、非晶質へのイオン注入であるためチ
ャネリングを防止でき、浅い不純物層の形成が可能であ
るが、非晶質化のためのイオン注入により導入される結
晶欠陥の影響のために、接合ダイオードのリーク電流が
増大するという問題がある。このリーク電流増大の問題
はソース、ドレインへの応用の際には解決可能であるが
、チャネルドープ等への応用には大きな問題であった。
【０００５】一方、このような結晶欠陥の問題のない方
法として、不純物が高濃度に添加された酸化膜あるいは
多結晶シリコン膜等から、光照射による短時間急速熱処
理（以下、急速熱処理と呼ぶ）によりＢを拡散させると
いう、イオン注入を用いない方法が Ｈ．Ｔａｋｅｍｕ
ｒａ らによる論文， ＩＥＤＭ Ｔｅｃｈ． Ｄｉｇ
ｅｓｔ， ｐ３７５， １９８７ において提案されて
いる。しかし、この方法では、特にチャネルドープに用
いる程度の低濃度領域において、不純物濃度の制御性が
悪く、実質的に非常に浅い不純物層を形成することは困
難であった。拡散源の中のＢ濃度を精度よく制御するた
めにはイオン注入でＢを導入するのが望ましいが、酸化
膜を拡散源とした場合には、酸化膜中のＢの拡散係数が
小さいため、シリコンと酸化膜の界面付近の濃度を高く
することができず、所望の濃度にまで拡散させるのに長
時間を要するため浅い不純物層を形成するのは困難であ
った。
法として、不純物が高濃度に添加された酸化膜あるいは
多結晶シリコン膜等から、光照射による短時間急速熱処
理（以下、急速熱処理と呼ぶ）によりＢを拡散させると
いう、イオン注入を用いない方法が Ｈ．Ｔａｋｅｍｕ
ｒａ らによる論文， ＩＥＤＭ Ｔｅｃｈ． Ｄｉｇ
ｅｓｔ， ｐ３７５， １９８７ において提案されて
いる。しかし、この方法では、特にチャネルドープに用
いる程度の低濃度領域において、不純物濃度の制御性が
悪く、実質的に非常に浅い不純物層を形成することは困
難であった。拡散源の中のＢ濃度を精度よく制御するた
めにはイオン注入でＢを導入するのが望ましいが、酸化
膜を拡散源とした場合には、酸化膜中のＢの拡散係数が
小さいため、シリコンと酸化膜の界面付近の濃度を高く
することができず、所望の濃度にまで拡散させるのに長
時間を要するため浅い不純物層を形成するのは困難であ
った。
【０００６】また、多結晶シリコン膜あるいは非晶質シ
リコン膜にイオン注入によってＢを導入し、これを拡散
源とする方法は、拡散後、多結晶シリコン膜等を選択的
に除去することができず、ＭＯＳＦＥＴのチャネルドー
プ等への応用は困難であった。
リコン膜にイオン注入によってＢを導入し、これを拡散
源とする方法は、拡散後、多結晶シリコン膜等を選択的
に除去することができず、ＭＯＳＦＥＴのチャネルドー
プ等への応用は困難であった。
【０００７】
【発明が解決しようとする課題】本発明の目的は、従来
の浅い不純物層形成技術の以上のような問題を解決した
、結晶欠陥の影響のない、制御性に優れた浅い不純物層
形成技術を有する半導体装置の製造方法を提供すること
にある。
の浅い不純物層形成技術の以上のような問題を解決した
、結晶欠陥の影響のない、制御性に優れた浅い不純物層
形成技術を有する半導体装置の製造方法を提供すること
にある。
【０００８】
【課題を解決するための手段】本発明は、多結晶シリコ
ン膜あるいは非晶質シリコン膜（以下、多結晶シリコン
膜等と呼ぶ）を薄い熱酸化膜を介してシリコン上に堆積
し、その中にイオン注入等によってＢを導入し、水素あ
るいは水蒸気を含む雰囲気中で急速熱処理を行うことに
より、シリコン中にＢを拡散させ、結晶欠陥の影響のな
い非常に浅い不純物層を制御性よく形成する、あるいは
、シリコン酸化膜にイオン注入によってＢを導入し、水
素あるいは水蒸気を含む雰囲気中で急速熱処理を行うこ
とにより、シリコン中にＢを拡散させ、結晶欠陥の影響
のない非常に浅い不純物層を制御性よく形成することを
最も主要な特徴とする。
ン膜あるいは非晶質シリコン膜（以下、多結晶シリコン
膜等と呼ぶ）を薄い熱酸化膜を介してシリコン上に堆積
し、その中にイオン注入等によってＢを導入し、水素あ
るいは水蒸気を含む雰囲気中で急速熱処理を行うことに
より、シリコン中にＢを拡散させ、結晶欠陥の影響のな
い非常に浅い不純物層を制御性よく形成する、あるいは
、シリコン酸化膜にイオン注入によってＢを導入し、水
素あるいは水蒸気を含む雰囲気中で急速熱処理を行うこ
とにより、シリコン中にＢを拡散させ、結晶欠陥の影響
のない非常に浅い不純物層を制御性よく形成することを
最も主要な特徴とする。
【０００９】本発明においては、多結晶シリコン膜等を
拡散源とし、拡散後に多結晶シリコン膜等を選択的に除
去できるようにするために、シリコンと多結晶シリコン
膜等の間に薄いシリコン酸化膜を存在させる。さらに、
この薄い酸化膜を通して効率よくＢをシリコン中に拡散
させ、なおかつ浅い拡散層を形成するために、水素ある
いは水蒸気を含む雰囲気中で急速熱処理を行う。また、
本発明においては、イオン注入によってシリコン酸化膜
中にＢを導入し、これを拡散源としてシリコン中にＢを
拡散させる際に、短時間で効率よくＢを拡散させるため
、換言すれば、浅い不純物層を得るために、水素あるい
は水蒸気を含む雰囲気中で急速熱処理を行う。
拡散源とし、拡散後に多結晶シリコン膜等を選択的に除
去できるようにするために、シリコンと多結晶シリコン
膜等の間に薄いシリコン酸化膜を存在させる。さらに、
この薄い酸化膜を通して効率よくＢをシリコン中に拡散
させ、なおかつ浅い拡散層を形成するために、水素ある
いは水蒸気を含む雰囲気中で急速熱処理を行う。また、
本発明においては、イオン注入によってシリコン酸化膜
中にＢを導入し、これを拡散源としてシリコン中にＢを
拡散させる際に、短時間で効率よくＢを拡散させるため
、換言すれば、浅い不純物層を得るために、水素あるい
は水蒸気を含む雰囲気中で急速熱処理を行う。
【００１０】本発明の構成は以下に示す通りである。即
ち、本発明はシリコン上にシリコン酸化膜を形成する工
程と、多結晶シリコン膜あるいは非晶質シリコン膜を堆
積する工程と、該多結晶シリコン膜あるいは非晶質シリ
コン膜に硼素を添加する工程と、水素あるいは水蒸気を
含む雰囲気中で光照射による短時間急速熱処理を行い、
該多結晶シリコン膜中あるいは非晶質シリコン膜中の硼
素をシリコン中に拡散させる工程とを含むことを特徴と
する半導体装置の製造方法としての構成を有する。
ち、本発明はシリコン上にシリコン酸化膜を形成する工
程と、多結晶シリコン膜あるいは非晶質シリコン膜を堆
積する工程と、該多結晶シリコン膜あるいは非晶質シリ
コン膜に硼素を添加する工程と、水素あるいは水蒸気を
含む雰囲気中で光照射による短時間急速熱処理を行い、
該多結晶シリコン膜中あるいは非晶質シリコン膜中の硼
素をシリコン中に拡散させる工程とを含むことを特徴と
する半導体装置の製造方法としての構成を有する。
【００１１】或いはまた、本発明は、シリコン上にシリ
コン酸化膜を形成する工程と、該シリコン酸化膜に硼素
をイオン注入によって導入する工程と、水素あるいは水
蒸気を含む雰囲気中で光照射による短時間急速熱処理を
行い、該シリコン酸化膜中の硼素をシリコン中に拡散さ
せる工程とを含むことを特徴とする半導体装置の製造方
法としての構成を有する。
コン酸化膜を形成する工程と、該シリコン酸化膜に硼素
をイオン注入によって導入する工程と、水素あるいは水
蒸気を含む雰囲気中で光照射による短時間急速熱処理を
行い、該シリコン酸化膜中の硼素をシリコン中に拡散さ
せる工程とを含むことを特徴とする半導体装置の製造方
法としての構成を有する。
【００１２】或いはまた、本発明は、シリコン上にシリ
コン酸化膜を形成する工程と、該シリコン酸化膜に硼素
をイオン注入によって導入する工程と、水素あるいは水
蒸気を含む雰囲気中で熱処理を行う工程と、不活性ガス
雰囲気中で光照射による短時間急速熱処理を行い、該シ
リコン酸化膜中の硼素をシリコン中に拡散させる工程と
を含むことを特徴とする半導体装置の製造方法としての
構成を有するものである。
コン酸化膜を形成する工程と、該シリコン酸化膜に硼素
をイオン注入によって導入する工程と、水素あるいは水
蒸気を含む雰囲気中で熱処理を行う工程と、不活性ガス
雰囲気中で光照射による短時間急速熱処理を行い、該シ
リコン酸化膜中の硼素をシリコン中に拡散させる工程と
を含むことを特徴とする半導体装置の製造方法としての
構成を有するものである。
【００１３】
【実施例】図１乃至図４は本発明による浅い不純物層形
成の一実施例である。図１乃至図４中、１はｎ型シリコ
ン基板、２はシリコン酸化膜、３はＢが導入されていな
い多結晶シリコン膜、４はＢが導入された多結晶シリコ
ン膜、５はＢ拡散層である。
成の一実施例である。図１乃至図４中、１はｎ型シリコ
ン基板、２はシリコン酸化膜、３はＢが導入されていな
い多結晶シリコン膜、４はＢが導入された多結晶シリコ
ン膜、５はＢ拡散層である。
【００１４】まず、図１に示すように、ｎ型シリコン基
板１上に、熱酸化により厚さ５０Åのシリコン酸化膜２
を形成する。本実施例では、８００℃の乾燥酸素雰囲気
で酸化を行った。この酸化膜は、後に多結晶シリコン膜
を除去するときのストッパーの役目をするものであり、
多結晶シリコンエッチング時にシリコン基板がエッチン
グされないような膜厚とする。
板１上に、熱酸化により厚さ５０Åのシリコン酸化膜２
を形成する。本実施例では、８００℃の乾燥酸素雰囲気
で酸化を行った。この酸化膜は、後に多結晶シリコン膜
を除去するときのストッパーの役目をするものであり、
多結晶シリコンエッチング時にシリコン基板がエッチン
グされないような膜厚とする。
【００１５】次に、ＣＶＤ法により不純物を添加してい
ない多結晶シリコン膜３を堆積する。本実施例では膜厚
は４０００Åとした。次に、図２に示すように、Ｂをイ
オン注入によって多結晶シリコン膜３中に導入し、Ｂが
添加された多結晶シリコン膜４を形成する。Ｂの注入エ
ネルギはＢイオンがシリコン基板１中に到達しないよう
に選ぶ必要がある。本実施例では２０ｋｅＶとした。こ
のようにすることにより、イオン注入に伴う結晶欠陥は
シリコン基板１中には形成されない。また、注入量は必
要とする拡散層の濃度により決定する。ここでは、８×
１０１４ｃｍ−２とした。
ない多結晶シリコン膜３を堆積する。本実施例では膜厚
は４０００Åとした。次に、図２に示すように、Ｂをイ
オン注入によって多結晶シリコン膜３中に導入し、Ｂが
添加された多結晶シリコン膜４を形成する。Ｂの注入エ
ネルギはＢイオンがシリコン基板１中に到達しないよう
に選ぶ必要がある。本実施例では２０ｋｅＶとした。こ
のようにすることにより、イオン注入に伴う結晶欠陥は
シリコン基板１中には形成されない。また、注入量は必
要とする拡散層の濃度により決定する。ここでは、８×
１０１４ｃｍ−２とした。
【００１６】イオン注入後のＢの多結晶シリコン中での
深さ方向分布は、よく知られているように、ガウス分布
に近い分布形状であるので、図５に示すように、多結晶
シリコン４と酸化膜２の界面付近にはＢは到達していな
い。
深さ方向分布は、よく知られているように、ガウス分布
に近い分布形状であるので、図５に示すように、多結晶
シリコン４と酸化膜２の界面付近にはＢは到達していな
い。
【００１７】従って、次に、窒素雰囲気中で、例えば、
８５０℃、３０分の熱処理を行い、イオン注入したＢを
拡散させる。Ｂの拡散係数は多結晶シリコン中では大き
いので、この熱処理により、図６に示すように、多結晶
シリコン中でほぼ平坦な分布となる。また、窒素雰囲気
ではシリコン酸化膜中でのＢの拡散係数は非常に小さい
ので、この熱処理によりＢがシリコン酸化膜２を突き抜
けてシリコン基板１中に拡散することはない。
８５０℃、３０分の熱処理を行い、イオン注入したＢを
拡散させる。Ｂの拡散係数は多結晶シリコン中では大き
いので、この熱処理により、図６に示すように、多結晶
シリコン中でほぼ平坦な分布となる。また、窒素雰囲気
ではシリコン酸化膜中でのＢの拡散係数は非常に小さい
ので、この熱処理によりＢがシリコン酸化膜２を突き抜
けてシリコン基板１中に拡散することはない。
【００１８】次に、図３に示すように、水素を含む雰囲
気、例えば水素と窒素の混合ガス（１：１）雰囲気中で
急速熱処理を行い、多結晶シリコン４中のＢをシリコン
酸化膜２を通してシリコン基板１中に拡散させ、極めて
浅いＢ拡散層５を形成する。本実施例では、熱処理温度
は１０００℃、熱処理時間は１５秒とした。
気、例えば水素と窒素の混合ガス（１：１）雰囲気中で
急速熱処理を行い、多結晶シリコン４中のＢをシリコン
酸化膜２を通してシリコン基板１中に拡散させ、極めて
浅いＢ拡散層５を形成する。本実施例では、熱処理温度
は１０００℃、熱処理時間は１５秒とした。
【００１９】この熱処理条件は得ようとする拡散層の深
さに応じて選べばよい。例えば１０５０℃程度と比較的
高温で熱処理すれば比較的深い拡散層を形成でき、また
、例えば９５０℃と比較的低温で熱処理すればより浅い
拡散層を形成できる。また、熱処理時間によっても深さ
を調節することができる。
さに応じて選べばよい。例えば１０５０℃程度と比較的
高温で熱処理すれば比較的深い拡散層を形成でき、また
、例えば９５０℃と比較的低温で熱処理すればより浅い
拡散層を形成できる。また、熱処理時間によっても深さ
を調節することができる。
【００２０】この熱処理は水素を含む雰囲気で行ってい
るので、シリコン酸化膜２中のＢの拡散係数はシリコン
基板１中とほぼ同じ位大きくなっている。そのため、シ
リコン酸化膜２があっても、多結晶シリコン４中のＢを
効率よく、また精度よくシリコン基板１中に拡散させる
ことができる。
るので、シリコン酸化膜２中のＢの拡散係数はシリコン
基板１中とほぼ同じ位大きくなっている。そのため、シ
リコン酸化膜２があっても、多結晶シリコン４中のＢを
効率よく、また精度よくシリコン基板１中に拡散させる
ことができる。
【００２１】しかる後に、硝酸とフッ酸と水との混合液
により多結晶シリコン４を除去する。このとき、シリコ
ン酸化膜２があるので、シリコン基板１がエッチングさ
れることはない。あるいは、多結晶シリコン膜４の除去
にはシリコン酸化膜とのエッチング選択比の高いドライ
エッチング、例えば、塩素雰囲気での電子サイクロトロ
ン共鳴（ＥＣＲ）エッチングを用いることもできる。
により多結晶シリコン４を除去する。このとき、シリコ
ン酸化膜２があるので、シリコン基板１がエッチングさ
れることはない。あるいは、多結晶シリコン膜４の除去
にはシリコン酸化膜とのエッチング選択比の高いドライ
エッチング、例えば、塩素雰囲気での電子サイクロトロ
ン共鳴（ＥＣＲ）エッチングを用いることもできる。
【００２２】次に、フッ酸と水の混合液で、シリコン酸
化膜２を除去すれば、図４に示すように、極めて浅いＢ
拡散層が形成されたシリコン基板が得られる。
化膜２を除去すれば、図４に示すように、極めて浅いＢ
拡散層が形成されたシリコン基板が得られる。
【００２３】図７乃至図１１は、本発明をＭＯＳＬＳＩ
製造に適用した場合の一実施例であって、ｐチャネルＭ
ＯＳＦＥＴの製造工程を示すものである。図中、６はフ
ィールド酸化膜、７はチャネルドープ層、８はゲート酸
化膜、９は低抵抗多結晶シリコンゲート電極、１０は高
濃度ｐ型（ｐ＋）層（ソース、ドレイン）、１１は層間
絶縁膜、１２はＡｌ電極である。
製造に適用した場合の一実施例であって、ｐチャネルＭ
ＯＳＦＥＴの製造工程を示すものである。図中、６はフ
ィールド酸化膜、７はチャネルドープ層、８はゲート酸
化膜、９は低抵抗多結晶シリコンゲート電極、１０は高
濃度ｐ型（ｐ＋）層（ソース、ドレイン）、１１は層間
絶縁膜、１２はＡｌ電極である。
【００２４】まず、図７に示すように、ｎ型シリコン基
板１に通常のＭＯＳＬＳＩ製造工程に従って厚さ５００
０Åのフィールド酸化膜６を形成し、チャネル部を分離
する。本実施例ではｎ型シリコン基板の不純物濃度は３
×１０１７ｃｍ−３とした。
板１に通常のＭＯＳＬＳＩ製造工程に従って厚さ５００
０Åのフィールド酸化膜６を形成し、チャネル部を分離
する。本実施例ではｎ型シリコン基板の不純物濃度は３
×１０１７ｃｍ−３とした。
【００２５】続いて、図８に示すように、ｎ型シリコン
基板１上に、熱酸化により厚さ５０Åのシリコン酸化膜
２を形成する。本実施例では、８００℃の乾燥酸素雰囲
気で酸化を行った。
基板１上に、熱酸化により厚さ５０Åのシリコン酸化膜
２を形成する。本実施例では、８００℃の乾燥酸素雰囲
気で酸化を行った。
【００２６】次に、ＣＶＤ法により不純物を添加してい
ない多結晶シリコン膜３を堆積する。本実施例では膜厚
は４０００Åとした。
ない多結晶シリコン膜３を堆積する。本実施例では膜厚
は４０００Åとした。
【００２７】次に、図９に示すように、Ｂをイオン注入
によって多結晶シリコン膜３中に導入し、Ｂが添加され
た多結晶シリコン膜４を形成する。イオン注入条件は２
０ｋｅＶ、５×１０１４ｃｍ−２とした。
によって多結晶シリコン膜３中に導入し、Ｂが添加され
た多結晶シリコン膜４を形成する。イオン注入条件は２
０ｋｅＶ、５×１０１４ｃｍ−２とした。
【００２８】次に、窒素雰囲気中で８５０℃、３０分の
熱処理を行った後、水素を含む雰囲気、例えば水素と窒
素の混合ガス雰囲気中で急速熱処理を行い、多結晶シリ
コン４中のＢをシリコン基板１中に拡散させ、極めて浅
いチャネルドープ層７を形成する。本実施例では、急速
熱処理条件としては、１０００℃、１５秒とした。
熱処理を行った後、水素を含む雰囲気、例えば水素と窒
素の混合ガス雰囲気中で急速熱処理を行い、多結晶シリ
コン４中のＢをシリコン基板１中に拡散させ、極めて浅
いチャネルドープ層７を形成する。本実施例では、急速
熱処理条件としては、１０００℃、１５秒とした。
【００２９】しかる後に、硝酸とフッ酸と水の混合液で
多結晶シリコン膜４を除去し、フッ酸と水との混合液に
よりシリコン酸化膜２を除去した後、図１０に示すよう
に、厚さ５０Åのゲート酸化膜８を乾燥酸素雰囲気で形
成する。
多結晶シリコン膜４を除去し、フッ酸と水との混合液に
よりシリコン酸化膜２を除去した後、図１０に示すよう
に、厚さ５０Åのゲート酸化膜８を乾燥酸素雰囲気で形
成する。
【００３０】その後、ゲート電極として用いる低抵抗多
結晶シリコンを３０００Åの厚さに堆積し、通常のフォ
トリソグラフィあるいは電子ビームリソグラフィを用い
てゲート電極９を形成する。
結晶シリコンを３０００Åの厚さに堆積し、通常のフォ
トリソグラフィあるいは電子ビームリソグラフィを用い
てゲート電極９を形成する。
【００３１】次に、ソース、ドレインとして用いるｐ＋
ｎ接合形成のために、ＢＦ２ イオンを１５ｋｅＶ、２
×１０１５ｃｍ−２の条件でイオン注入する。
ｎ接合形成のために、ＢＦ２ イオンを１５ｋｅＶ、２
×１０１５ｃｍ−２の条件でイオン注入する。
【００３２】しかる後に、９００℃、１５秒の急速アニ
ールを行いイオン注入により導入されたＢの活性化を行
う。このアニールにより、ソース、ドレイン１０が形成
される。
ールを行いイオン注入により導入されたＢの活性化を行
う。このアニールにより、ソース、ドレイン１０が形成
される。
【００３３】以後は、通常のＭＯＳＬＳＩ製造工程に従
って、図１１に示すように、層間絶縁膜１１、Ａｌ電極
１２を形成し、ｐチャネルＭＯＳＦＥＴが製造される。
って、図１１に示すように、層間絶縁膜１１、Ａｌ電極
１２を形成し、ｐチャネルＭＯＳＦＥＴが製造される。
【００３４】本実施例で示した方法により、Ｂチャネル
ドープ層としては、表面濃度が１０１９ｃｍ−３、接合
深さが２００Åの極めて浅い不純物層が得られた。この
ように、本発明により、非常に浅く急峻なチャネルドー
プ層が得られることが明らかとなった。
ドープ層としては、表面濃度が１０１９ｃｍ−３、接合
深さが２００Åの極めて浅い不純物層が得られた。この
ように、本発明により、非常に浅く急峻なチャネルドー
プ層が得られることが明らかとなった。
【００３５】図１２乃至図１５は、本発明による浅い不
純物層形成の他の実施例である。
純物層形成の他の実施例である。
【００３６】まず、図１２に示すように、ｎ型シリコン
基板１上に熱酸化により厚さ５００Åのシリコン酸化膜
２を形成する。
基板１上に熱酸化により厚さ５００Åのシリコン酸化膜
２を形成する。
【００３７】次に図１３に示すように、Ｂのイオン注入
によりシリコン酸化膜２中にＢを導入する。本実施例で
は、Ｂのイオン注入条件は、５ｋｅＶ、５×１０１３ｃ
ｍ−２とした。この条件で、イオン注入したＢはシリコ
ン酸化膜中にとどまり、シリコン基板１には到達しない
。すなわち、Ｂイオン注入によって、シリコン基板１中
にはイオン注入に伴う結晶欠陥は発生しない。
によりシリコン酸化膜２中にＢを導入する。本実施例で
は、Ｂのイオン注入条件は、５ｋｅＶ、５×１０１３ｃ
ｍ−２とした。この条件で、イオン注入したＢはシリコ
ン酸化膜中にとどまり、シリコン基板１には到達しない
。すなわち、Ｂイオン注入によって、シリコン基板１中
にはイオン注入に伴う結晶欠陥は発生しない。
【００３８】しかる後に、図１４に示すように、水素を
含む雰囲気、例えば水素と窒素の混合ガス（１：１）雰
囲気中で急速熱処理を行い、シリコン酸化膜中のＢをシ
リコン基板１中に拡散させ、Ｂ拡散層５を形成する。本
実施例では、急速熱処理条件は、１０００℃、１５秒と
した。水素を含む雰囲気中での熱処理では、シリコン酸
化膜中でのＢの拡散係数はシリコン中と同程度に大きく
なるので、シリコン酸化膜２中にイオン注入されたＢは
、短時間でシリコン基板１中に拡散し、浅いＢ拡散層が
形成される。
含む雰囲気、例えば水素と窒素の混合ガス（１：１）雰
囲気中で急速熱処理を行い、シリコン酸化膜中のＢをシ
リコン基板１中に拡散させ、Ｂ拡散層５を形成する。本
実施例では、急速熱処理条件は、１０００℃、１５秒と
した。水素を含む雰囲気中での熱処理では、シリコン酸
化膜中でのＢの拡散係数はシリコン中と同程度に大きく
なるので、シリコン酸化膜２中にイオン注入されたＢは
、短時間でシリコン基板１中に拡散し、浅いＢ拡散層が
形成される。
【００３９】次に、フッ酸と水の混合液でシリコン酸化
膜２を除去すれば、図１５に示すように、極めて浅いＢ
拡散層が形成されたシリコン基板が得られる。なお、本
実施例では、イオン注入後、水素を含む雰囲気で急速熱
処理を行う場合を述べたが、水素を含む雰囲気での急速
熱処理ができない場合には、イオン注入後、水素を含む
雰囲気中で、比較的低温（例えば、８００℃、３０分）
の電気炉を用いた熱処理を行いシリコン酸化膜中のＢを
拡散させ、シリコン基板に近い側のＢ濃度を高くした後
、窒素等の不活性ガス雰囲気で急速熱処理を行い、Ｂを
シリコン基板中に拡散させても、ある程度の効果は得ら
れる。
膜２を除去すれば、図１５に示すように、極めて浅いＢ
拡散層が形成されたシリコン基板が得られる。なお、本
実施例では、イオン注入後、水素を含む雰囲気で急速熱
処理を行う場合を述べたが、水素を含む雰囲気での急速
熱処理ができない場合には、イオン注入後、水素を含む
雰囲気中で、比較的低温（例えば、８００℃、３０分）
の電気炉を用いた熱処理を行いシリコン酸化膜中のＢを
拡散させ、シリコン基板に近い側のＢ濃度を高くした後
、窒素等の不活性ガス雰囲気で急速熱処理を行い、Ｂを
シリコン基板中に拡散させても、ある程度の効果は得ら
れる。
【００４０】以上のように本発明によれば、結晶欠陥の
影響のない極めて浅いＢ拡散層が得られる。本発明をＭ
ＯＳＦＥＴのチャネルドープ層の形成、あるいはバイポ
ーラトランジスタのベース層形成に応用すれば、リーク
電流等の他の特性を劣化させることなく、高性能な微細
トランジスタを製造することができる。
影響のない極めて浅いＢ拡散層が得られる。本発明をＭ
ＯＳＦＥＴのチャネルドープ層の形成、あるいはバイポ
ーラトランジスタのベース層形成に応用すれば、リーク
電流等の他の特性を劣化させることなく、高性能な微細
トランジスタを製造することができる。
【００４１】なお、以上の実施例では、水素を含む雰囲
気で急速熱処理を行う場合を述べたが、熱処理雰囲気と
して水蒸気を含む場合にもシリコン酸化膜中のＢの拡散
は速くなり、同様な効果が期待されるものである。
気で急速熱処理を行う場合を述べたが、熱処理雰囲気と
して水蒸気を含む場合にもシリコン酸化膜中のＢの拡散
は速くなり、同様な効果が期待されるものである。
【００４２】
【発明の効果】以上説明したように本発明によれば、薄
いシリコン酸化膜を介して堆積した多結晶シリコン等に
イオン注入と窒素雰囲気での熱処理によりＢを精度よく
導入した後、水素あるいは水蒸気を含む雰囲気中で急速
熱処理を行うので、極めて浅いＢ拡散層を制御性よく形
成できるという利点がある。また、本発明によれば、シ
リコン酸化膜にイオン注入によってＢを導入し、水素あ
るいは水蒸気を含む雰囲気中で急速熱処理を行うので、
極めて浅いＢ拡散層を制御性よく形成できるという利点
がある。さらに、シリコン基板へのイオン注入を用いな
いため結晶欠陥の影響はなく、トランジスタの他の特性
を劣化させることなく極めて浅いＢ拡散層を形成できる
ので、微細なトランジスタが実現でき、大規模な半導体
集積回路の製造を可能にする等、その効果は大きいもの
がある。
いシリコン酸化膜を介して堆積した多結晶シリコン等に
イオン注入と窒素雰囲気での熱処理によりＢを精度よく
導入した後、水素あるいは水蒸気を含む雰囲気中で急速
熱処理を行うので、極めて浅いＢ拡散層を制御性よく形
成できるという利点がある。また、本発明によれば、シ
リコン酸化膜にイオン注入によってＢを導入し、水素あ
るいは水蒸気を含む雰囲気中で急速熱処理を行うので、
極めて浅いＢ拡散層を制御性よく形成できるという利点
がある。さらに、シリコン基板へのイオン注入を用いな
いため結晶欠陥の影響はなく、トランジスタの他の特性
を劣化させることなく極めて浅いＢ拡散層を形成できる
ので、微細なトランジスタが実現でき、大規模な半導体
集積回路の製造を可能にする等、その効果は大きいもの
がある。
【図１】本発明による浅い不純物層形成の一実施例を示
した図であって、ｎ型基板上にシリコン酸化膜及び多結
晶シリコン膜を形成する工程図である。
した図であって、ｎ型基板上にシリコン酸化膜及び多結
晶シリコン膜を形成する工程図である。
【図２】本発明による浅い不純物層形成の一実施例を示
した図であって、硼素（Ｂ）のイオン注入によりＢが添
加された多結晶シリコン膜を形成する工程図である。
した図であって、硼素（Ｂ）のイオン注入によりＢが添
加された多結晶シリコン膜を形成する工程図である。
【図３】本発明による浅い不純物層形成の一実施例を示
した図であって、水素を含む雰囲気中で急速熱処理を行
って極めて浅いＢ拡散層（５）を形成する工程図である
。
した図であって、水素を含む雰囲気中で急速熱処理を行
って極めて浅いＢ拡散層（５）を形成する工程図である
。
【図４】本発明による浅い不純物層形成の一実施例を示
した図であって、多結晶シリコン膜（４）及びシリコン
酸化膜（２）を除去後に得られた極めて浅いＢ拡散層が
形成されたシリコン基板を示した図である。
した図であって、多結晶シリコン膜（４）及びシリコン
酸化膜（２）を除去後に得られた極めて浅いＢ拡散層が
形成されたシリコン基板を示した図である。
【図５】本発明による浅い不純物層形成の一実施例にお
ける、多結晶シリコン膜中のＢの深さ方向の濃度分布を
模式的に示した図である。
ける、多結晶シリコン膜中のＢの深さ方向の濃度分布を
模式的に示した図である。
【図６】本発明による浅い不純物層形成の一実施例にお
ける、多結晶シリコン膜中のＢの深さ方向の濃度分布を
模式的に示した図である。
ける、多結晶シリコン膜中のＢの深さ方向の濃度分布を
模式的に示した図である。
【図７】本発明をＭＯＳＬＳＩ製造に適用した場合の一
実施例を示した図であって、ｎ型シリコン基板（１）上
にフィールド酸化膜（６）を形成し、チャネル部を分離
する工程図である。
実施例を示した図であって、ｎ型シリコン基板（１）上
にフィールド酸化膜（６）を形成し、チャネル部を分離
する工程図である。
【図８】本発明をＭＯＳＬＳＩ製造に適用した場合の一
実施例を示した図であって、熱酸化により薄いシリコン
酸化膜（２）を形成後、多結晶シリコン膜（３）を形成
する工程図である。
実施例を示した図であって、熱酸化により薄いシリコン
酸化膜（２）を形成後、多結晶シリコン膜（３）を形成
する工程図である。
【図９】本発明をＭＯＳＬＳＩ製造に適用した場合の一
実施例を示した図であって、Ｂをイオン注入によって多
結晶シリコン膜（３）中に導入し、Ｂが添加された多結
晶シリコン膜（４）を形成する工程図である。
実施例を示した図であって、Ｂをイオン注入によって多
結晶シリコン膜（３）中に導入し、Ｂが添加された多結
晶シリコン膜（４）を形成する工程図である。
【図１０】本発明をＭＯＳＬＳＩ製造に適用した場合の
一実施例を示した図であって、極めて浅いチャネルドー
プ層（７）の形成後、ゲート酸化膜（８）を形成し、ゲ
ート電極（９）を形成後、硼素（Ｂ）のイオン注入によ
ってソース、ドレイン（１０）を形成する工程図である
。
一実施例を示した図であって、極めて浅いチャネルドー
プ層（７）の形成後、ゲート酸化膜（８）を形成し、ゲ
ート電極（９）を形成後、硼素（Ｂ）のイオン注入によ
ってソース、ドレイン（１０）を形成する工程図である
。
【図１１】本発明をＭＯＳＬＳＩ製造に適用した場合の
一実施例を示した図であって、層間絶縁膜（１１）、Ａ
ｌ電極（１２）を形成しｐチャネルＭＯＳＦＥＴを完成
する工程図である。
一実施例を示した図であって、層間絶縁膜（１１）、Ａ
ｌ電極（１２）を形成しｐチャネルＭＯＳＦＥＴを完成
する工程図である。
【図１２】本発明による浅い不純物層形成の他の実施例
を示した図であって、ｎ型シリコン基板（１）上に熱酸
化によりシリコン酸化膜（２）を形成する工程図である
。
を示した図であって、ｎ型シリコン基板（１）上に熱酸
化によりシリコン酸化膜（２）を形成する工程図である
。
【図１３】本発明による浅い不純物層形成の他の実施例
を示した図であって、Ｂのイオン注入によりシリコン酸
化膜（２）中にＢを導入する工程図である。
を示した図であって、Ｂのイオン注入によりシリコン酸
化膜（２）中にＢを導入する工程図である。
【図１４】本発明による浅い不純物層形成の他の実施例
を示した図であって、水素を含む雰囲気中で急速熱処理
を行い、Ｂ拡散層（５）を形成する工程図である。
を示した図であって、水素を含む雰囲気中で急速熱処理
を行い、Ｂ拡散層（５）を形成する工程図である。
【図１５】本発明による浅い不純物層形成の他の実施例
を示した図であって、フッ酸と水の混合液でシリコン酸
化膜（２）を除去する工程図である。
を示した図であって、フッ酸と水の混合液でシリコン酸
化膜（２）を除去する工程図である。
１ ｎ型シリコン基板
２ シリコン酸化膜
３ Ｂが導入されていない多結晶シリコン膜４ Ｂ
が導入された多結晶シリコン膜５ Ｂ拡散層 ６ フィールド酸化膜 ７ チャネルドープ層 ８ ゲート酸化膜 ９ 低抵抗多結晶シリコンゲート電極１０ ｐ＋層
（ソース、ドレイン） １１ 層間絶縁膜 １２ Ａｌ電極
が導入された多結晶シリコン膜５ Ｂ拡散層 ６ フィールド酸化膜 ７ チャネルドープ層 ８ ゲート酸化膜 ９ 低抵抗多結晶シリコンゲート電極１０ ｐ＋層
（ソース、ドレイン） １１ 層間絶縁膜 １２ Ａｌ電極
Claims (3)
- 【請求項１】 シリコン上にシリコン酸化膜を形成す
る工程と、多結晶シリコン膜あるいは非晶質シリコン膜
を堆積する工程と、該多結晶シリコン膜あるいは非晶質
シリコン膜に硼素を添加する工程と、水素あるいは水蒸
気を含む雰囲気中で光照射による短時間急速熱処理を行
い、該多結晶シリコン膜中あるいは非晶質シリコン膜中
の硼素をシリコン中に拡散させる工程を含むことを特徴
とする半導体装置の製造方法。 - 【請求項２】 シリコン上にシリコン酸化膜を形成す
る工程と、該シリコン酸化膜に硼素をイオン注入によっ
て導入する工程と、水素あるいは水蒸気を含む雰囲気中
で光照射による短時間急速熱処理を行い、該シリコン酸
化膜中の硼素をシリコン中に拡散させる工程を含むこと
を特徴とする半導体装置の製造方法。 - 【請求項３】 シリコン上にシリコン酸化膜を形成す
る工程と、該シリコン酸化膜に硼素をイオン注入によっ
て導入する工程と、水素あるいは水蒸気を含む雰囲気中
で熱処理を行う工程と、不活性ガス雰囲気中で光照射に
よる短時間急速熱処理を行い、該シリコン酸化膜中の硼
素をシリコン中に拡散させる工程を含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15543291A JPH04354328A (ja) | 1991-05-31 | 1991-05-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15543291A JPH04354328A (ja) | 1991-05-31 | 1991-05-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04354328A true JPH04354328A (ja) | 1992-12-08 |
Family
ID=15605896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15543291A Pending JPH04354328A (ja) | 1991-05-31 | 1991-05-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04354328A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5677213A (en) * | 1995-02-24 | 1997-10-14 | Hyundai Electronics Industries Co., Ltd. | Method for forming a semiconductor device having a shallow junction and a low sheet resistance |
| US5691212A (en) * | 1996-09-27 | 1997-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS device structure and integration method |
-
1991
- 1991-05-31 JP JP15543291A patent/JPH04354328A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5677213A (en) * | 1995-02-24 | 1997-10-14 | Hyundai Electronics Industries Co., Ltd. | Method for forming a semiconductor device having a shallow junction and a low sheet resistance |
| CN1077723C (zh) * | 1995-02-24 | 2002-01-09 | 现代电子产业株式会社 | 在mosfet的硅衬底上形成低薄层电阻结的方法 |
| US5691212A (en) * | 1996-09-27 | 1997-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS device structure and integration method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09135025A (ja) | 半導体装置の製造方法 | |
| JPH06342914A (ja) | 半導体装置の製造方法 | |
| JP2997791B2 (ja) | 半導体素子の製造方法 | |
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| JPH04354328A (ja) | 半導体装置の製造方法 | |
| JP2700320B2 (ja) | 半導体装置の製造方法 | |
| JPH05226593A (ja) | 半導体装置の製造方法 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JP2781989B2 (ja) | 半導体装置の製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| JP3371600B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH0795535B2 (ja) | 半導体装置の製造方法 | |
| JP3344162B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JPH06232066A (ja) | ｐ型層の形成方法 | |
| JP3108927B2 (ja) | 半導体装置の製造方法 | |
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JPH11204783A (ja) | 半導体装置およびその製造方法 | |
| KR940002779B1 (ko) | 고압 반도체 소자의 제조방법 | |
| JPH03218025A (ja) | 半導体装置の製造方法 | |
| KR100400781B1 (ko) | 피모스 반도체 소자의 제조방법 | |
| JPS61248476A (ja) | 半導体装置の製造方法 | |
| JP2988067B2 (ja) | 絶縁型電界効果トランジスタの製造方法 | |
| JPH01232718A (ja) | 半導体装置の製造方法 | |
| KR20010017518A (ko) | 모스전계효과트랜지스터 소자의 제조방법 |