JPH086681A

JPH086681A - 省電力制御システム

Info

Publication number: JPH086681A
Application number: JP7079151A
Authority: JP
Inventors: Ryuichi Hattori; 隆一服部; Yukihiro Seki; 行宏関; Yasuhiro Hida; 庸博飛田; Atsushi Hara; 原　　敦; Toshihiko Ogura; 敏彦小倉; Koichi Okazawa; 宏一岡澤; Takashi Oeda; 高大枝; Makoto Sano; 真佐野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-04-18
Filing date: 1995-04-04
Publication date: 1996-01-12

Abstract

(57)【要約】【目的】マルチプロセッサ方式の情報処理装置に適用
される省電力制御システムに関し、全体的な動作の整合
性を損なわずに待機状態のシステムの消費電力が抑制さ
れるように、各々のＣＰＵの状態遷移制御およびその動
作状態に応じた個別の省電力制御を行う。【構成】複数のＣＰＵを備えるマルチプロセッサシス
テムにおいて、プロセッサバスを監視することで個々の
ＣＰＵの動作状態を検出するプロセッサバス監視部と、
システムの負荷状態を監視するシステム状態監視部とを
設ける。また、システム状態監視部からの通知に基づい
て個々のＣＰＵによる消費電力を制御するシステム状態
制御部を設ける。キー入力待ちなどのために特定のＣＰ
Ｕに対する負荷が少ない状態が続くと、そのことがプロ
セッサバス監視部などによってシステム状態制御部に通
知され、システム状態制御部はクロック切替え部に指令
して当該ＣＰＵへ供給するクロックを低い周波数に切り
替える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は省電力制御システムに係
り、特に、マルチプロセッサ方式を採用している情報処
理装置に適用される省電力制御システムに関する。

【０００２】

【従来の技術】従来より、ノートブックタイプの小型パ
ソコンやワードプロセッサなどの情報処理装置において
は、内蔵バッテリーを使用した場合の動作時間を長くす
ることなどを目的として、例えば図２４に示すような省
電力制御システムが採用されている。

【０００３】図２４は、従来の省電力制御システムの一
例を示すブロック図であり、特開平４−１３０５１０号
公報において開示されているものである。同図中、シス
テムバス１１には、ＣＰＵ７，キーボード３，キー入力
待ち判別手段１，ＲＯＭ８，ＲＡＭ９および出力装置１
０がそれぞれ接続されており、システムがキーボードか
らの入力待ち状態にあることを常時検出して、入力待ち
状態にある間はＣＰＵ１に与えるクロックを通常動作時
に比べて周波数の低いクロックに切り替えることによ
り、入力待ち状態中におけるシステムの消費電力を低減
させている。

【０００４】すなわち、システムバス１１に接続されて
いるキー入力待ち判別手段１は、ＲＡＭ９に格納された
応用プログラムを実行中のＣＰＵ７がＲＯＭ８に格納さ
れたキーセンス・ルーチンを呼びだしたときに、キー入
力待ち信号３５をアクティブ状態とする。また、上記キ
ーセンスルーチンが連続して呼び出されている間、キー
入力待ち判別手段１は、キー入力信号１２をアクティブ
状態に保持する。そして、キー入力信号１２が所定の時
間以上連続してアクティブ状態であったとき、制御手段
２は、クロック切り替え信号１３を切り替え手段４に対
して送出する。これに応じて、切り替え手段４は、高ク
ロック５および低クロック６のいずれかを切り替えてＣ
ＰＵ１に送出する。このように、消費電力を低減する方
法の一つとして、システムが待機状態にあることを検出
し、ＣＰＵの動作クロック周波数をより低い周波数に切
り替える方法が従来より知られている。また、最近の傾
向として、日経エレクトロニクス誌1993年９月13日号（No.590：
Ｐ103〜123）に記載のように、米国のエナジースタープ
ログラムなどにおいて商用電源で動作する一般の情報処
理機器においても、待機状態にあるときの消費電力を削
減することが求められつつある。

【０００５】一方、小型情報処理機器の分野においても
複数個のＣＰＵを搭載したマルチプロセッサシステムが
普及しつつある。一般的に、これらのマルチプロセッサ
システムにおいては、演算性能が高く消費電力の大きな
ＣＰＵが複数個搭載されることから、システム全体の消
費電力が大きくなってしまう。そこで、電源回路の小型
化を目的として、例えば図２５に示すようなマルチプロ
セッサシステムにおける電源供給方式などが提案されて
いる。

【０００６】図２５は、従来のマルチプロセッサシステ
ムにおける電源供給方式の一例を示すブロック図であ
り、特開平４−１５５５１２号公報において開示されて
いるものである。同図中、主電源部２１は、Ｎ個のプロ
セッサ２２₁〜２２_Nに対し、各プロセッサに供給すべき
定格電圧Ｖ₁のＮ倍の直流電圧ＮＶ₁を供給している。そ
して、各プロセッサ２２₁〜２２_Nには、定電圧回路２３
₁〜２３_Nがそれぞれ電圧Ｖ₁を供給している。すなわ
ち、実装するプロセッサの数に応じて、定電圧回路の個
数と主電源部の電圧のみを変更することにより、電源装
置の構成を簡単にしている。このように、マルチプロセ
ッサシステムでは、システムを構成するプロセッサ数に
応じて消費電力が異なるため、プロセッサ数に応じて適
切な電源装置を設けなければならない。

【０００７】上記従来技術の他、近年では製造当初から
省電力機能が搭載されているＣＰＵも発表されている。
省電力機能を内蔵したプロセッサとしては、例えば米国
インテル社の Pentiumプロセッサなどが広く利用されて
おり、その省電力機能については、インテル社発行のデ
ータシート「Pentium TM Family User's Manual Volume
1:Data Book」Order Number 241428-003,1994年発行に
おける３０−１〜３０−１１ページの記載により、一般
に公開されている。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来の省電力制御システムは、単一のＣＰＵを有するシン
グルプロセッサ方式の情報処理装置への適用を想定した
ものであり、マルチプロセッサ方式の情報処理装置につ
いては全く考慮されていない。例えば、マルチプロセッ
サシステムにおいて、あるＣＰＵがキーセンス・ルーチ
ンを呼び出したとき、システムバスに接続されているキ
ー入力待ち判別手段は、キーセンス・ルーチンがどのＣ
ＰＵによって呼び出されたのかまで判別することは不可
能であり、したがって、省電力制御の対象とすべきＣＰ
Ｕを特定できないという問題点があった。

【０００９】また、上記従来の省電力制御システムは、
オペレーティングシステム（以下ＯＳと略す）からはソ
フトウェア的に透過であるように構成され、専用のハー
ドウェアによって省電力制御を行っていたが、マルチプ
ロセッサシステムでは、ＯＳ側でソフトウェア的に省電
力制御を行うことも必要となる。例えば、複数のＣＰＵ
を備えるマルチプロセッサシステムの状態遷移制御（通
常状態←→待機状態）を行う場合には、複数のＣＰＵの
うちのいずれのＣＰＵの状態を遷移させるのかを決定し
て、当該ＣＰＵの起動または停止処理を行うとともに、
接続されているハードウェア資源の論理的な管理を行う
必要がある。しかしながら、従来のマルチプロセッサシ
ステム対応のＯＳは、このような省電力制御を行うこと
ができないという問題点があった。

【００１０】一方、上記従来のマルチプロセッサシステ
ムにおける電源供給方式では、実装されているすべての
ＣＰＵに対して常時電力供給を行う構成とされているた
め、任意のＣＰＵの動作を停止させたり、あるいは当該
ＣＰＵへの電源供給を停止させるという、省電力制御に
必要な処理を行うことは不可能であるという問題点があ
った。

【００１１】また近年、小型情報処理機器の本体の消費
電力が増大するとともに、24時間通電状態で使用する場
合も増大していることから、システム全体の消費電力の
増大が大きな問題とされるようになった。このため、例
えば米国環境保護局の定めたエナジースタープログラム
のように、システムが使用されていない待機時間中にお
ける消費電力を一定値以下に抑えることが求められてい
る。ところが、最近では、マルチプロセッサシステムを
比較的容易に構成できるＣＰＵが続々と発表されつつあ
り、このようなＣＰＵを複数個備えたマルチプロセッサ
システムは、通常その消費電力が大きいので、上述した
ような省電力制御を行うことが以前にも増して重要な課
題となっている。そこで、特に個々のプロセッサの消費
電力が大きいマルチプロセッサシステムにおいては、シ
ステムが待機状態であるときに一度に動作させるＣＰＵ
の個数を減らすことにより、省電力化を図る方法（日経
エレクトロニクス誌1993年９月13日号p103〜p123に記載）が提案
されている。

【００１２】さらに、上述した Pentiumプロセッサなど
のＣＰＵに内蔵されている省電力機能を利用する場合、
当該ＣＰＵを単体で用いれば特に問題は起こらないが、
複数の当該ＣＰＵを一度に動作させるマルチプロセッサ
システムでは、システム全体の動作に不都合が発生する
ことのないように、十分に配慮しなければならないとい
う問題点があった。

【００１３】したがって本発明の目的は、上記の問題点
を解決して、複数のＣＰＵを備えるマルチプロセッサシ
ステムにおいて、システム全体の動作の整合性を損なう
ことなく、システムが待機状態にあるときの消費電力が
一定値以下となるように、各々のＣＰＵの状態遷移制御
およびその動作状態に応じた個別の省電力制御を行うこ
とのできる省電力制御システムを提供することにある。

【００１４】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の省電力制御システムは、少なくとも二以上
のＣＰＵを備えるマルチプロセッサシステムにおいて、
システムの動作状態を常に検知する状態監視手段と、前
記状態監視手段に検知されるシステムの動作状態が所定
の境界条件を越えて変化したとき、指定されたＣＰＵに
ついて状態遷移制御（ＣＰＵの動作状態を通常状態から
待機状態に遷移させる省電力制御と、ＣＰＵの動作状態
を待機状態から通常状態に遷移させる復帰制御のいずれ
か）を行う状態制御手段とを具備する構成としたもので
ある。

【００１５】そして、前記状態制御手段は、前記状態遷
移制御を各々のＣＰＵごとに順次行い、特に前記省電力
制御に際しては、システム全体における消費電力があら
かじめ定めた最小電力より小さくなるまで、あるいは、
通常状態にあるＣＰＵがひとつとなるまで、繰り返し前
記省電力制御を行うものとする。

【００１６】また、前記省電力制御の開始条件を、シ
ステムの動作状態が前記境界条件の規定値を下回ってい
る状態を前記状態監視手段が検知したとき、システム
の動作状態が前記境界条件の規定値を下回った状態が一
定時間以上継続していることを前記状態監視手段が検知
したとき、指定された入力手段が入力待ち状態にある
ことを前記状態監視手段が検知したとき、などのように
定めるとともに、前記復帰制御の開始条件を、システ
ムの動作状態が前記境界条件の規定値を上回っている状
態を前記状態監視手段が検知したとき、システムの動
作状態が前記境界条件の規定値を上回った状態が一定時
間以上継続していることを前記状態監視手段が検知した
とき、指定された入力手段への入力操作があったこと
を前記状態監視手段が検知したとき、などのように定め
るものである。

【００１７】また、前記状態制御手段による具体的な状
態遷移制御として、前記省電力制御ではＣＰＵ内に設
けられたクロック停止手段を用いて当該ＣＰＵの動作を
休止させる一方、前記復帰制御では当該ＣＰＵの動作を
再開させる、前記省電力制御ではＣＰＵに供給するク
ロック周波数を通常状態用より低い省電力用周波数に切
り替える一方、前記復帰制御では前記クロック周波数を
通常状態用の周波数に切り替える、前記省電力制御で
はＣＰＵへの電源供給を遮断して当該ＣＰＵを停止させ
る一方、前記復帰制御では当該ＣＰＵへの電源供給を再
開して当該ＣＰＵを再起動させる、などの処理を行うよ
うにしたものである。

【００１８】また、前記状態監視手段による具体的な検
知処理として、前記境界条件の規定値を、システムの
構成要素間でやり取りされる信号を中継するバス（シス
テムバスまたはプロセッサバスおよびＩ／Ｏバスのうち
の少なくともひとつ）の負荷状態を表す特定の値とし、
現時点におけるバスの負荷状態をシステムの動作状態と
して検知する、前記境界条件の規定値を、システム全
体におけるアプリケーション実行の負荷状態を表す特定
の値とし、現時点におけるアプリケーション実行の負荷
状態をシステムの動作状態として検知する、前記境界
条件の規定値を、アプリケーションの機能を実現させる
タスクまたはジョブを各々のＣＰＵに分配するためのタ
スク・キューまたはジョブ・キューの状態および前記タ
スクまたはジョブの実行順序を制御するスケジューラの
状態であるスケジューリング状態を表す特定の値とし、
現時点におけるスケジューリング状態をシステムの動作
状態として検知する、などの処理を行うようにしたもの
である。

【００１９】そしてさらに、前記状態監視手段および前
記状態制御手段を、複数のＣＰＵを用いたアプリケーシ
ョン実行に必要なタスク・スレッドの生成および分配と
スケジューリング制御とを行うマルチプロセッサ対応の
オペレーティングシステムの内部に具備するとともに、
あらかじめ前記境界条件の規定値を登録しておくための
システム負荷参照テーブルをファームウェアに具備し、
前記境界条件の規定値の登録または更新を行う際、前記
システム負荷参照テーブルを前記ファームウェアからメ
モリ上に読み出し、システムの動作状態に応じてメモリ
上の当該テーブル中に登録された各種の設定値を更新し
た後、新たに得られた当該テーブルを前記ファームウェ
アに書き込んだ上で、前記状態制御手段によるＣＰＵの
省電力制御に際して、システムの全体的な制御に影響を
与えることのないアイドルスレッドを当該ＣＰＵに実行
させるようにしたものである。

【００２０】

【作用】上記構成に基づく作用を説明する。

【００２１】本発明の省電力制御システムでは、少なく
とも二以上のＣＰＵを備えるマルチプロセッサシステム
において、システムの動作状態を常に検知する状態監視
手段と、前記状態監視手段に検知されるシステムの動作
状態が所定の境界条件を越えて変化したとき、指定され
たＣＰＵについて状態遷移制御（ＣＰＵの動作状態を通
常状態から待機状態に遷移させる省電力制御と、ＣＰＵ
の動作状態を待機状態から通常状態に遷移させる復帰制
御のいずれか）を行う状態制御手段とを具備する構成と
したことにより、マルチプロセッサシステムの運用状況
などに応じて同時に動作するＣＰＵの個数を切り替えな
がら、最適な消費電力での運用を維持することができ
る。

【００２２】そして、前記状態制御手段は、前記状態遷
移制御を各々のＣＰＵごとに順次行い、特に前記省電力
制御に際しては、システム全体における消費電力があら
かじめ定めた最小電力より小さくなるまで、あるいは、
通常状態にあるＣＰＵがひとつとなるまで、繰り返し前
記省電力制御を行うことにより、マルチプロセッサシス
テムによる消費電力の限界値をあらかじめ設定して、よ
り効率的な省電力化を図るとともに消費電力を最小限に
抑えることができる。

【００２３】また、前記省電力制御の開始条件を、シ
ステムの動作状態が前記境界条件の規定値を下回ってい
る状態を前記状態監視手段が検知したとき、システム
の動作状態が前記境界条件の規定値を下回った状態が一
定時間以上継続していることを前記状態監視手段が検知
したとき、指定された入力手段が入力待ち状態にある
ことを前記状態監視手段が検知したとき、などのように
定めるとともに、前記復帰制御の開始条件を、システ
ムの動作状態が前記境界条件の規定値を上回っている状
態を前記状態監視手段が検知したとき、システムの動
作状態が前記境界条件の規定値を上回った状態が一定時
間以上継続していることを前記状態監視手段が検知した
とき、指定された入力手段への入力操作があったこと
を前記状態監視手段が検知したとき、などのように定め
ることにより、演算処理などによる負荷が比較的少ない
アイドリング状態のＣＰＵを特定して、選択的に省電力
制御の対象とすることができる。

【００２４】また、前記状態制御手段による具体的な状
態遷移制御として、前記省電力制御ではＣＰＵ内に設
けられたクロック停止手段を用いて当該ＣＰＵの動作を
休止させる一方、前記復帰制御では当該ＣＰＵの動作を
再開させる、前記省電力制御ではＣＰＵに供給するク
ロック周波数を通常状態用より低い省電力用周波数に切
り替える一方、前記復帰制御では前記クロック周波数を
通常状態用の周波数に切り替える、前記省電力制御で
はＣＰＵへの電源供給を遮断して当該ＣＰＵを停止させ
る一方、前記復帰制御では当該ＣＰＵへの電源供給を再
開して当該ＣＰＵを再起動させる、などの処理を行うよ
うにしたことにより、同時に動作するＣＰＵの個数に応
じてマルチプロセッサシステム全体の消費電力を低減さ
せることができる。

【００２５】また、前記状態監視手段による具体的な検
知処理として、前記境界条件の規定値を、システムの
構成要素間でやり取りされる信号を中継するバス（シス
テムバスまたはプロセッサバスおよびＩ／Ｏバスのうち
の少なくともひとつ）の負荷状態を表す特定の値とし、
現時点におけるバスの負荷状態をシステムの動作状態と
して検知する、前記境界条件の規定値を、システム全
体におけるアプリケーション実行の負荷状態を表す特定
の値とし、現時点におけるアプリケーション実行の負荷
状態をシステムの動作状態として検知する、前記境界
条件の規定値を、アプリケーションの機能を実現させる
タスクまたはジョブを各々のＣＰＵに分配するためのタ
スク・キューまたはジョブ・キューの状態および前記タ
スクまたはジョブの実行順序を制御するスケジューラの
状態であるスケジューリング状態を表す特定の値とし、
現時点におけるスケジューリング状態をシステムの動作
状態として検知する、などの処理を行うようにしたこと
により、実際に稼動している個々のマルチプロセッサシ
ステムの特徴に合わせて最適な省電力制御を行うことが
できる。

【００２６】そしてさらに、前記状態監視手段および前
記状態制御手段を、複数のＣＰＵを用いたアプリケーシ
ョン実行に必要なタスク・スレッドの生成および分配と
スケジューリング制御とを行うマルチプロセッサ対応の
オペレーティングシステムの内部に具備するとともに、
あらかじめ前記境界条件の規定値を登録しておくための
システム負荷参照テーブルをファームウェアに具備し、
前記境界条件の規定値の登録または更新を行う際、前記
システム負荷参照テーブルを前記ファームウェアからメ
モリ上に読み出し、システムの動作状態に応じてメモリ
上の当該テーブル中に登録された各種の設定値を更新し
た後、新たに得られた当該テーブルを前記ファームウェ
アに書き込んだ上で、前記状態制御手段によるＣＰＵの
省電力制御に際して、システムの全体的な制御に影響を
与えることのないアイドルスレッドを当該ＣＰＵに実行
させるようにしたことにより、オペレーティングシステ
ムを介して各々のＣＰＵ自体が有する省電力機能を利用
することでハードウェア構成に依存しない省電力制御を
行うとともに、マルチプロセッサシステムのアイドリン
グ状態を前記システム負荷参照テーブルに定義しておく
ことでシステム構成に変更があってもそれに応じて柔軟
な省電力制御を行うことができる。

【００２７】

【実施例】以下、本発明の省電力制御システムの一実施
例を図面を用いて詳細に説明する。

【００２８】図１は、本発明の省電力制御システムの一
実施例の全体構成を示すブロック図である。同図中、ｎ
個のプロセッサ部１０３〜１０５はホストバス１１３に
接続され、さらにホストバス１１３はＩ／Ｏバスブリッ
ジ１０８を通じてＩ／Ｏバス１１４へ接続されている。
また、主メモり１０６はホストバスに、キーボード１０
９、ファイルシステム１１５、表示制御部１１２及びＲ
ＯＭ１０７はＩ／Ｏバス１１４に接続されている。

【００２９】図１において、システム状態監視部１０１
（請求項中の“状態監視手段”に相当する）はホストバ
ス１０１を通じて、上記ｎ個のプロセッサ部１０３〜１
０５それぞれの動作状態と、キーボード１０９からの入
力の有無を監視し、システムがキーボード１０９からの
入力待ち状態または低負荷状態のいずれかになったこと
を検出する。そして、システムが入力待ち状態または低
負荷状態になってから一定時間が経過したとき、システ
ム状態制御部１０２（請求項中の“状態制御手段”に相
当する）に対して省電力制御を開始するように要求信号
を送出する。これに応じて、システム状態制御部は、入
力待ち状態または低負荷状態となっているプロセッサ部
に対して、当該プロセッサに供給するクロック信号を低
速なクロック信号（通常より低い省電力用周波数のクロ
ック信号）に切り替える旨の要求信号および当該プロセ
ッサへの電源供給を停止する旨の要求信号を送出すると
ともに、システムの消費電力に応じて容量の異なる電源
装置を適宜切り替えるための電源切り替え信号を電源装
置１１０に対して送出する。この他、ファイルシステム
１１５に対してハードディスクドライブのモータ停止要
求信号を、表示制御部１１２に対してＣＲＴ電源停止要
求信号を送出するなどにより、システム全体の省電力制
御を行う。

【００３０】図２は、図１中のプロセッサ部の構成を示
すブロック図である。図２においては、通常動作時にＣ
ＰＵに供給する高クロック（通常動作用の高い周波数の
クロック信号）と省電力制御時に供給する低クロック
（省電力用の低い周波数のクロック信号）とを切り替え
るようにプロセッサ部が構成されている。

【００３１】図３は、図２中のプロセッサにおけるクロ
ック切り替えの処理フローを示す図である。以下、図２
および図３を用いてプロセッサ部における省電力制御の
動作の一例を説明する。図３において、プロセッサバス
監視部１５６は、プロセッサ１５４とホストバス１１３
との間のプロセッサバス１５７に接続され、プロセッサ
の動作状態を判別する。例えば、プロセッサ１５４がキ
ーボードからの入力待ち状態になったときには、キーセ
ンスルーチン（通常、図１中のＲＯＭ１０７または主メ
モり１０６に格納されているプログラム）が実行され
る。プロセッサバス監視部１５６は、このキーセンスル
ーチンが実行されていることを判別し（図６中のステッ
プ５０１）、システム状態監視部１０１に対してプロセ
ッサ１５４がキー入力待ち状態にあることを示す信号を
出力する。システム状態監視部１０１は、あらかじめ決
められた一定時間以上、キー入力待ち状態が続いている
ことを検出すると（ステップ５０２）、上記キー入力待
ち状態となった特定のプロセッサ１５４に対する省電力
制御を開始すべき旨の省電力制御要求信号をシステム状
態制御部１０２に対して出力する（ステップ５０３）。
すると、システム状態制御部１０２は、当該プロセッサ
部のクロック切り替え部１５３に対し、低クロックへの
切り替え要求信号を送出し（ステップ５０４）、これに
応じてクロック切り替え部は、プロセッサ１５４に対し
て低クロック１５１の供給を開始する（ステップ５０
５）。一般に、動作周波数が低いほど、プロセッサによ
る消費電力が少ないため、キー入力待ち状態など高速な
演算性能を必要としない場合には、低速なクロックに切
り換えてやることでマルチプロセッサシステムの消費電
力を低減することができる。

【００３２】図４は図２中のプロセッサの停止・電源切
断の処理フローを示す図である。以下、図２および図４
を用いてプロセッサ部における省電力制御の動作の他の
例を説明する。図４において、プロセッサ１５４がキー
入力待ち状態に入ったことをプロセッサバス監視部１５
６が検出する（図４中のステップ５４１）と、システム
状態監視部１０１に対してプロセッサ１５４がキー入力
待ち状態にあることを示す信号を出力する。そして、シ
ステム状態監視部１０１は、キー入力待ち状態が一定時
間以上連続していることを検出すると（ステップ５４
２）、システム状態制御部１０２に対してキー入力待ち
状態にある当該プロセッサ１５４を停止させる旨のプロ
セッサ停止要求を送出する（ステップ５３３）。これに
応じて、システム状態制御部１０２は、システムの統括
管理を行っているオペレーティングシステム（以下ＯＳ
と略す）に対して、当該プロセッサ１５４の停止処理の
開始を要求する（ステップ５３４）。ＯＳによるプロセ
ッサ１５４の停止処理が終了すると（ステップ５３
５）、システム状態制御部１０２は、動作停止中の当該
プロセッサ１５４に電源を供給する電源制御部１５５に
対し、電源供給停止を要求する信号を送出する（ステッ
プ５３６）。これに応じて、電源制御部１５５は当該プ
ロセッサ１５４への電源供給を停止させる（ステップ５
３７）。この他のＯＳの詳細な動作については後述す
る。

【００３３】なお、上述したクロック切り換え処理また
はプロセッサの停止処理は、キー入力待ち状態になった
単独のプロセッサのみを対象として行ったが、ひとつの
プロセッサがキー入力待ち状態になったとき、複数のプ
ロセッサを対象として上述した省電力化制御を行なうよ
うにしてもよい。これは、図３に示した処理フロー中の
ステップ５０３の直後に、クロック切り換えの対象とす
るＣＰＵを決定する処理を追加することによって実現さ
れる。また、図４に示した処理フロー中のステップ５３
３の直後に、停止処理の対象とするプロセッサを決定す
る処理を追加するとともに、処理５３５において対象と
された全てのプロセッサの停止処理が終了したかどうか
を判定することによって実現される。

【００３４】次に、プロセッサの停止処理の詳細につい
て説明する。

【００３５】図５は、ＣＰＵの停止処理の詳細を示す図
であり、図４中のステップ５３４，５３５で行われるプ
ロセッサの停止処理の詳細を示している。プロセッサの
停止処理にあたっては、コヒーレンシ維持処理（プロセ
ッサ内部のキャッシュメモリおよび外部の二次キャッシ
ュメモりの内容と、主メモりの内容とを一致させる処
理）が必要不可欠である。すなわち図５において、プロ
セッサの停止処理を行なう場合には、最初に、プロセッ
サおよび二次キャッシュメモりに対してキャッシュフラ
ッシュ信号を送出する（ステップ５６１）。フラッシュ
信号を受け付けると、当該プロセッサおよび二次キャッ
シュメモりは、メモリ内に保持しているデータの中で、
プロセッサからの書き込みなどのために内容が更新さ
れ、主メモり内の該当アドレスに保持されている内容と
不一致を生じているもの（これを“ダーティデータ”と
いう）を、主メモり内の該当アドレスに書き込む処理
（これを“掃き出し”という）を行なう（ステップ５６
２）。そして、ダーティデータの掃き出しがすべて完了
すると（ステップ５６３）、当該プロセッサに対し停止
命令を発行し（ステップ５６４）、当該プロセッサの停
止処理が完了する。

【００３６】なお、上述したキャッシュメモりのフラッ
シュ機能を有するプロセッサとしては、例えば、米国イ
ンテル社からマイクロプロセッサ Pentium（ＴＭ）など
が提供されており、フラッシュ機能については、米イン
テル社発行のデータシートPentium (TM) Processor Use
r's Manual Volume1:Pentium Processor Data Book中の
５−３１ページに記載がある。

【００３７】次に、図２中のプロセッサバス監視部１５
６の構成およびキーセンスルーチンの動作について図６
を用いて説明する。

【００３８】図６は、図２中のプロセッサバス監視部の
構成を示すブロック図である。キーセンスルーチンに
は、フラグレジスタ１５６ａの設定動作と同時にカウン
タ１５６ｅの内容をクリアする動作を追加しておく。図
６において、カウンタ１５６ｅは、その内容をクリアさ
れるとすぐにカウントを開始し、カウント値がレジスタ
１５６ｄに予め設定しておいた値を超えたとき、フラグ
レジスタ１５６ａの内容をクリアする信号が送出され
る。これによって、キーセンスルーチンが連続して実行
されている間はカウンタ１５６ｅの内容が連続してクリ
アされるので、フラグレジスタ１５６ａはクリアされず
に当該プロセッサがキー入力待ち状態であることを示す
信号を出力し続ける。また、キーセンスルーチンの実行
が開始されてから一定時間内にキー入力待ち状態が解消
された場合には、所定の時間の後にカウンタ１５６ｅの
カウント値がレジスタ１５６ｄに設定された値より大き
くなってフラグレジスタ１５６ａの内容がクリアされる
ため、キー入力待ち状態を示す信号は解除される。

【００３９】次に、図１中のプロセッサ部の他の２つの
構成例を示す。

【００４０】図７は、図１中のプロセッサ部の他の構成
を示すブロック図（その１）である。同図の例は、高
クロック１５２の代わりにホストバスのシステムクロッ
ク信号１５９を利用し、低クロック発生手段１５１で
は、システムクロック信号１５９を分周することによっ
て低クロックを発生させ、ＲＯＭ１０７とは別にプロ
セッサバス１５７上にＲＯＭ１５８を設けてプロセッサ
の停止処理を行なうシャットダウンルーチンなどのプロ
グラムを格納する構成としたものである。これにより、
クロック発生回路を節約して製造コストを低減させると
ともに、プロセッサごとに異なるプログラムをＲＯＭ１
５８に格納して各々のプロセッサに固有の処理を実行さ
せることもできる。

【００４１】図８は、図１中のプロセッサ部の他の構成
を示すブロック図（その２）である。同図の例は、シ
ステム状態監視部１０１およびシステム状態制御部１０
２の代わりに、プロセッサバス監視部１５６と省電力制
御部１５９をプロセッサバス１５７に接続させ、図３
および図４に示した省電力動作を省電力制御部１５９に
おいて行なうようにしたものである。これにより、ホス
トバス１１３を含むマルチプロセッサシステムの本体に
は影響を与えずに、プロセッサ部において独自に省電力
制御を実行することができる。

【００４２】なお、上述したプロセッサの低クロック動
作状態または停止状態から、通常動作状態への復帰は、
キーボードからの入力や通信ポートからの割り込みなど
を契機として行われる。

【００４３】次に、マルチプロセッサシステム対応ＯＳ
を主体とする省電力制御システムについて説明を行う。

【００４４】図９は、図１のシステムで動作するマルチ
プロセッサシステム対応ＯＳの全体構成を示す図であ
る。同図中、マルチプロセッサ対応ＯＳ２０１は、ｍ個
のプロセッサ１５４₁〜１５４_mを有するマルチプロセッ
サシステム２１８上で動作する。そして、ＯＳ２０１
は、ＯＳとしての基本機能を有するカーネル２０５，
アプリケーションソフトとの入出力を行なうアプリケ
ーションインターフェース２０４，ユーザとの入出力
を担当するユーザインターフェース２０３，プロセッ
サのブートアップルーチン２１７などの基本入出力ソフ
トウエアであるＢＩＯＳ２１７，カーネル２０５に対
しマルチプロセッサシステム２１８などのハードウェア
を仮想化するハードウェア仮想化層２１３から構成され
る。そして、カーネル２０５は、ＯＳの資源であるｎ個
の仮想ＣＰＵ２１２₁〜２１２_nを管理しており、上記仮
想ＣＰＵ２１２₁〜２１２_nによって処理されるタスクの
待ち行列であるｎ個のタスクキュー２１１₁〜２１１
_nと、上記タスクキュー２１１₁〜２１１_nに対するタス
クの割当てを行うタスク割り当て部２０６からなる。ま
た、ハードウエア仮想化層２１３は、上記ｎ個の仮想Ｃ
ＰＵ２１２₁〜２１２_nを実際のマルチプロセッサシステ
ム２１８（図１に示したマルチプロセッサシステムに相
当する）におけるｍ個のＣＰＵ１５４₁〜１５４_mに対応
させるＣＰＵ割り当て部２１４と、マルチプロセッサシ
ステム２１８の省電力制御を行なう省電力制御部２１５
からなる。

【００４５】次に、図１０〜図１２を用いて、図９に示
したマルチプロセッサＯＳ２０１による省電力制御の説
明を行う。マルチプロセッサ対応ＯＳ２０１による省電
力制御は、負荷監視部２０９がタスクキュー２１１₁〜
２１１_nおよびタスク割り当て部２０６を監視してシス
テムの負荷状態を判断し、これに応じてハードウエア仮
想化層２１３内部の省電力制御部２１５がシステム状態
監視部１０１およびシステム状態制御部１０２を制御す
ることにより実現する。

【００４６】図１０は、図９のＯＳによるプロセッサの
クロック切り替え動作の処理フローを示す図である。同
図中、負荷監視部２０９はタスクキュー２１１₁〜２１
１_nの状態をモニタして、システムの負荷が一定値より
少ないことを検出する（ステップ５１１）。そして、シ
ステムの負荷が一定値より少ない状態が一定時間以上続
いたことを検出すると（ステップ５１２）、省電力制御
部２１５が、システム状態監視部１０１に対してシステ
ムの省電力制御を行なうべき旨の設定を行う（ステップ
５１３）。以下、ステップ５１４，５１５においては、
図３中のステップ５０４，５０５と同様の処理を行う。

【００４７】図１１は、図９のＯＳによる任意のＣＰＵ
の停止・電源切断の処理フローを示す図である。同図
中、ステップ５１１〜５１３については図１０と同一の
処理を行う。そして、システム状態制御部１０２がＯＳ
２０１に対して割り込みを発生させるなどにより、ＣＰ
Ｕの停止処理を要求する（ステップ５３４）。これに応
じてＯＳ２０１は、図５中に示したプロセッサの停止処
理を行ない、停止処理が完了すると（ステップ５３
５）、図４中のステップ５３６，５３７に示したのと同
様の処理によって当該プロセッサへの電源供給を停止さ
せる。

【００４８】図１２は、任意のＣＰＵの停止処理の詳細
を示す図であり、ＯＳ２０１のハードウエア仮想化層２
１３における処理を示す。ハードウエア仮想化層におい
てはＯＳ２０１内部の仮想ＣＰＵ２１２₁〜２１２_nと実
際のマルチプロセッサシステムにおけるＣＰＵ１５４₁
〜１５４_mとの対応付けを行なっているため、プロセッ
サの停止処理を行なう場合には、ＣＰＵ割り当て部２０
４が次の動作を行う。すなわち図１２において、プロセ
ッサの停止要求を受け付けると、ハードウエア仮想化層
２１３におけるＣＰＵ割り当て部２１４は、停止要求の
対象となるＣＰＵへの仮想ＣＰＵの割り当てを禁止する
（ステップ５９１）。そして、当該ＣＰＵにおいて現在
タスクが実行されているかどうかを調べ（ステップ５９
２）、実行されている場合には当該タスクの終了を待っ
て（ステップ５９３）、前述したキャッシュメモリーの
コヒーレンシ一致処理を行う（ステップ５９４）。この
後、当該プロセッサに対して停止命令を発行し（ステッ
プ５９５）、システム状態制御部１０２に対して当該プ
ロセッサの停止処理が完了したことを通知する（ステッ
プ５９６）。

【００４９】図１３および図１４は、図９のＯＳによる
他の省電力制御の動作を示すフローチャートであり、マ
ルチプロセッサシステム全体の消費電力を常に一定値以
下にするものである。

【００５０】最初に、システムの複数のプロセッサを停
止させて、消費電力を低減する処理について説明する。
図１３において、システムの省電力制御を開始すると、
停止させるプロセッサの選択を行ない（ステップ６０
１）、当該プロセッサの停止処理を行う（ステップ６０
２）。さらに、当該プロセッサへの電源供給を停止して
から（ステップ６０３）、マルチプロセッサシステム全
体の消費電力を計測する（ステップ６０４）。そして、
システムの消費電力が予め設定した設定値以下になった
かどうかを判断し（ステップ６０５）、設定値以下でな
い場合には再びステップ６０１からの処理を繰り返し、
システム全体の消費電力が設定値以下になるまで、ある
いは動作状態にあるプロセッサが一つになるまで、順次
プロセッサの停止処理を行なう。

【００５１】次に、システムの複数のプロセッサが停止
している状態から、順次プロセッサを復帰し稼動させて
いく処理について説明する。図１４において、復帰制御
を開始すると、まず復帰させるプロセッサの選択を行な
い（ステップ６１１）、当該プロセッサへの電源供給を
再開する（ステップ６１２）。さらに、当該プロセッサ
の復帰処理を行ってから（ステップ６１３）、システム
全体の消費電力を計測する（ステップ６１４）。そし
て、システムの消費電力が予め定めた設定値以上になっ
たかどうかを判断し（ステップ６１５）、設定値以下で
ある場合には、再びステップ６１１から他のプロセッサ
の復帰処理を行ない、全てのプロセッサが通常動作状態
になるまで、順次この復帰処理を繰り返す。

【００５２】なお、上記図１３および図１４において説
明した処理のうち、説明を省略した部分については、図
１〜図１２における相当部分と同様の処理が行われる。

【００５３】図１５は、本発明の省電力制御システムに
おける電源部の一構成例を示すブロック図である。同図
中、電源部は大容量電源部７０１と小容量電源部７０４
とからなり、それぞれ整流及び平滑回路７０２、７０５
および定電圧回路７０３、７０６から構成されている。
電源部切り換え制御部７０７は、前記図１におけるシス
テム状態制御部１０２が送出するモード切り換え信号７
０８に応じて、大容量電源部７０１および小容量電源部
７０４のどちらか一方を切り替えて、または、両方同時
に使用して、システム電源の供給を行う。

【００５４】図１６は、本発明の省電力制御システムに
おける電源部の他の構成例を示すブロック図である。同
図中、電源装置はｎ個の電源部７１０₁〜７１０_nからな
り、各電源部はそれぞれ、整流及び平滑回路７１４₁〜
７１４_nと、定電圧回路７１５₁〜７１５_nから構成され
ている。電源容量制御部７２０は、前記システム状態制
御部１０２が送出するモード切り換え信号７０８に応じ
て、上記各電源部７１０₁〜７１０_nのうちの任意の電源
部を選択して、または、全ての電源部を同時に動作させ
ることにより、システム電源を供給する。

【００５５】図１７は、本発明の省電力制御システムに
おける電源部のさらに他の構成例を示すブロック図であ
る。同図中、ＣＰＵ部ａ７３０₁〜ＣＰＵ部ｎ７３０
₃と、表示制御部１２３およびＣＲＴ１２４への電源供
給は、電源装置１１０から行われる。システム状態監視
回路７３３は、システムが待機状態に入ったことが検出
されると、システム電源制御回路７３２を通じて、電源
制御部７３１₁,７３１₂,....７３１_nおよび表示制御部
１３２に対して電源制御信号を順に送出する。電源制御
部７３１₁,７３１₂,....７３１_nは、電源制御信号を受
け取ると、それぞれの電源制御部に対応するＣＰＵ部ａ
７３０₁〜ＣＰＵ部ｎ７３０₃の停止処理が完了した後
に、各ＣＰＵ部ａ７３０₁〜ＣＰＵ部ｎ７３０₃への電源
供給を停止する。さらに、表示制御部１２３は、電源制
御信号を受け取ると、ＣＲＴ１２４に対して表示データ
の制御を行う、あるいはＣＲＴ１２４に対してさらに電
源制御信号を送出するなどにより、ＣＲＴ１２４の省電
力制御を行う。

【００５６】次に、図１８〜図２３を用いて、本発明の
省電力制御システムの他の実施例についての説明を行
う。

【００５７】図１８は、本発明の省電力制御システムの
他の実施例の全体構成を示すブロック図である。同図
中、ＣＰＵ_-1（１０３），ＣＰＵ_-2（１０
４），......，ＣＰＵ_-n（１０５）のｎ個（ｎは自然
数）のＣＰＵは、それぞれＣＰＵ内部のクロック動作を
停止する機能を有しており、システムバス８０１を介し
てＩ／Ｏバスブリッジ１０８，システムマネジメント部
８０２，主メモリ１０６に接続されている。なお、本実
施例では、請求項中の“状態監視手段”に相当する部分
はシステムマネジメント部８０２に、“状態制御手段”
に相当する部分は各々のＣＰＵ内部に、それぞれ設けら
れているものとする。

【００５８】図１９は、図１８のシステムにおける省電
力制御動作の処理フローを示す図である。以下、図１８
のシステムの各部の動作を図１９を用いて説明する。

【００５９】図１８において、システムマネジメント部
８０２は、前述したシステムバス８０１およびＩ／Ｏバ
ス１１４の動作状態を監視して（ステップ８３０）、こ
れら２つのバスの両方あるいはどちらか一方のバスの動
作状態からバス負荷率を算出し（ステップ８３１）、さ
らに、図１８のマルチプロセッサシステム全体の負荷状
態に基づき、当該システムがアイドル状態に入ったか否
かを判定する（ステップ８３２）。そして、当該システ
ムがアイドル状態に入ったと判定した場合（ステップ８
３２＝ＹＥＳ）、システムマネジメント部８０２は、当
該システム全体の負荷状態に応じて、前述したｎ個のＣ
ＰＵのうちの任意のＣＰＵに対して、当該ＣＰＵ内部の
クロック信号を停止させるクロック停止信号８０１_-1〜
_-nを送出する（ステップ８３３）。

【００６０】ここで、上述したシステムマネジメント部
８０２は、当該システムの負荷状態を検出するために、
システムバス８０１における単位時間当たりのトランザ
クション回数，システムバス８０１上のトランザクショ
ンの種別，トランザクションのアクセスアドレス範囲な
どの情報を参照する。なお、これらシステムバス８０１
上のトランザクションに関する情報の代わりに、Ｉ／Ｏ
バス１１４におけるトランザクション回数や、システム
バス８０１に接続された主メモリ１０６への単位時間当
たりのアクセス回数、あるいは、Ｉ／Ｏバス１１４に接
続されている特定の入出力装置へのアクセス状況などを
監視するようにしてもよい。

【００６１】図２０は、図１８のシステムで動作するマ
ルチプロセッサシステム対応ＯＳの全体構成を示す図で
あり、図９と同一構成部分については同一符号を付し、
その説明を省略する。同図中、オペレーティングシステ
ム２０１ａは、ｍ個のＣＰＵを有するマルチプロセッサ
システム２１８ａとの組み合わせにより、以下のように
動作する。

【００６２】すなわち、オペレーティングシステム２０
１ａ中のハードウエア仮想化層２１３は、マルチプロセ
ッサシステム２１８ａ中のシステムマネジメント部８０
２を制御するためのシステム制御部２１５ａを具備し、
システムマネジメント部８０２を介してシステムバス８
０１の動作状態を監視する。システム制御部２１５ａ
は、このシステムバス８０１の監視結果から検出された
マルチプロセッサシステム２１８ａの負荷状態を、あら
かじめオペレーティングシステム２０１ａ内のシステム
負荷参照テーブル８０３（詳細については後述する）に
登録されている値と比較する。そして、システム制御部
２１５ａはこの比較結果に基づき、当該マルチプロセッ
サシステム２１８ａの負荷状態に応じたシステムの省電
力制御を行なう。このとき、具体的なシステムの省電力
制御としては、図１８に示した各々のＣＰＵ自体に設
けられている省電力機能を用いる方法、図１〜図１７
を用いて説明したように各々のＣＰＵに外部から与える
クロック周波数を切り替える方法、任意のＣＰＵを選
択して前述したＣＰＵの停止処理を行なった後に当該Ｃ
ＰＵへのクロック起用給と電源供給を停止させる方法の
うち、いずれの方法を採用してもよい。

【００６３】なお、図２０のオペレーティングシステム
２０１ａについて、任意のＣＰＵに対する省電力処理と
して当該ＣＰＵへのクロック供給を停止させる機能を用
いる場合には、オペレーティングシステム２０１ａの全
体的な動作に何らかの不具合が生じないように、あらか
じめクロック供給を停止させるべきＣＰＵを選択してか
ら、タスク割当部２０６およびタスクキュー２１１₁ 〜
２１１_n を介して当該オペレーティングシステム２０１
ａの機能に対して全く無関係なアイドルタスク８０４を
実行させておくとよい。以下、図２１のフローチャート
を用いてこの処理の説明を行う。

【００６４】図２１は、図２０のＯＳによる省電力制御
動作の処理フローを示す図である。同図中、システム制
御部２１５ａは、システムマネジメント部８０２を介し
てシステムバス８０１及び図１８に示したＩ／Ｏバス１
１４の動作を監視し、検出された２つのバスの動作状態
をシステム負荷参照テーブル８０３の登録値と比較する
（ステップ８４０）。システム制御部２１５ａは、この
比較結果に基づいてマルチプロセッサシステム２１８ａ
がアイドル状態に入ったか否かを判定する（ステップ８
４１）。そして、マルチプロセッサシステム２１８ａが
アイドル状態に入ったと判定された場合（ステップ８４
１＝ＹＥＳ）、当該マルチプロセッサシステム２１８ａ
を構成する複数のＣＰＵの中から停止させるＣＰＵを選
択し、オペレーティングシステム２０１ａ全体の動作に
不都合が生じないようにアイドルタスクを与える（ステ
ップ８４２）。さらに、システムマネジメント部８０２
を介して、ステップ８４２で選択された停止させるＣＰ
Ｕに対して、当該ＣＰＵ内部の省電力機能を動作させる
ための信号（STPCLK＃信号）を送出する（ステップ８４
３）。

【００６５】続いて、図２０に示したオペレーティング
システム２０１ａにおけるシステム負荷参照テーブル８
０３の具体例について説明する。

【００６６】図２２は、図２０中のシステム負荷参照テ
ーブルの一例を示す図である。同図中、前述したシステ
ム負荷参照テーブル８０３は、マルチプロセッサシステ
ム２１８ａにおけるBIOS-ROM１０７に格納されており、
BIOS-ROMアドレスマップ８０１に示されるように、BIOS
領域８１１とマルチプロセッサシステム２１８ａに固有
のファームウェア領域８１２とから構成される。図２２
の例では、BIOS領域８１２の容量が１２８KBで、かつ、
ファームウェア領域８１２の容量が１２８KBとされてい
る場合を示している。システム負荷参照テーブル８０３
は、前述したファームウェア領域８１２内にあり、マル
チプロセッサシステム２１８ａにおけるシステムバス８
０１またはＩ／Ｏバス１１４、あるいは、主メモリ１０
６または特定の入出力デバイスに対するＣＰＵからのア
クセス頻度などの情報が格納される。すなわち、図２２
に示すシステム負荷参照テーブル８０３では、例えば、
マルチプロセッサシステム２１８ａのシステムバス８０
１上における単位時間当たりのメモリリード回数の情報
（８１４）や、単位時間当たりのメモリライト回数の情
報（８１５）などを登録している。

【００６７】この他、マルチプロセッサシステム２１８
ａのシステムバス８０１または主メモリ１０６へアクセ
スする際のメモリアドレス範囲の上限の情報（８１６）
や同じくメモリアドレス範囲の下限の情報（８１７）を
さらに登録するようにしてもよい。また、マルチプロセ
ッサシステム２１８ａにおけるＩ／Ｏバス１１４の動作
状態を検出するための情報として、Ｉ／Ｏバス１１４上
のトランンザクションがアクセスする特定のＩ／Ｏアド
レス情報（８１８）や単位時間当たりのＩ／Ｏリード回
数の情報（８１９）や同じく単位時間あたりのＩ／Ｏラ
イト回数の情報（８２０）を登録するようにしてもよ
い。また、マルチプロセッサシステム２１８ａに接続さ
れた周辺機器からＣＰＵに対する単位時間あたりの割り
込み処理要求回数の情報（８２１）を登録するようにし
てもよい。

【００６８】最後に、システム負荷参照テーブル８０３
の更新について説明する。

【００６９】図２３は、図２０のＯＳによるシステム負
荷参照テーブルの更新処理フローを示す図である。図１
８および図２０に示したマルチプロセッサシステム２１
８ａにおいて、システム負荷参照テーブル８０３は、図
２２に示したように当該マルチプロセッサシステム２１
８ａに固有のファームウェアとしてBIOS-ROM１０７に格
納されている。そこで、図２０に示したオペレーティン
グシステム２０１ａは、当該マルチプロセッサシステム
２１８ａの起動時に、BIOS-ROM１０７からシステム負荷
参照テーブル８０３を主メモリ１０６上に読み出す。

【００７０】図２３において、負荷参照テーブル８０３
を更新する場合には、図１８中のＣＲＴ１１１およびキ
ーボード１０９を用いて、当該マルチプロセッサシステ
ム２１８ａのユーザとの対話形式で更新作業を行なう。
すなわち、ユーザとの対話処理を通じ、オペレーティン
グシステム以外のアプリケーションプログラム（負荷プ
ログラム）を全て停止する（ステップ８５０）。その
後、負荷プログラムが全て停止して、マルチプロセッサ
システム２１８ａがアイドル状態に入ったことを確認し
てから（ステップ８５１＝ＹＥＳ）、一定時間の間、シ
ステムマネジメント部８０２を通じてシステムバス８０
１及びＩ／Ｏバス１１４の動作状態を監視する（ステッ
プ８５２）。そしてさらに、２つのバスの監視結果から
各々のバスにおける単位時間あたりの当該バスの負荷状
態を算出し、これに基づいてメモリ上のシステム負荷参
照テーブル８０３への登録パラメータを作成する（ステ
ップ８５３）。このようにして得られたシステム負荷参
照テーブル８０３をBIOS-ROM１０７におけるファームウ
ェア内のテーブルに書き込む（ステップ８５４）。この
とき、BIOS-ROM１０７のファームウェア部分について
は、例えばEEPROM（電気的消去可能なＲＯＭ）などの書
き替え可能なデバイスで構成すればよい。

【００７１】

【発明の効果】以上詳しく説明したように、本発明の省
電力制御システムによれば、少なくとも二以上のＣＰＵ
を備えるマルチプロセッサシステムにおいて、システム
の動作状態を常に検知する状態監視手段と、前記状態監
視手段に検知されるシステムの動作状態が所定の境界条
件を越えて変化したとき、指定されたＣＰＵについて状
態遷移制御（ＣＰＵの動作状態を通常状態から待機状態
に遷移させる省電力制御と、ＣＰＵの動作状態を待機状
態から通常状態に遷移させる復帰制御のいずれか）を行
う状態制御手段とを具備する構成としたことにより、マ
ルチプロセッサシステムの運用状況などに応じて同時に
動作するＣＰＵの個数を切り替えながら、最適な消費電
力での運用を維持することができるという効果が得られ
る。

【００７２】そして、前記状態制御手段は、前記状態遷
移制御を各々のＣＰＵごとに順次行い、特に前記省電力
制御に際しては、システム全体における消費電力があら
かじめ定めた最小電力より小さくなるまで、あるいは、
通常状態にあるＣＰＵがひとつとなるまで、繰り返し前
記省電力制御を行うことにより、マルチプロセッサシス
テムによる消費電力の限界値をあらかじめ設定して、よ
り効率的な省電力化を図るとともに消費電力を最小限に
抑えることができるという効果が得られる。

【００７３】また、前記省電力制御の開始条件を、シ
ステムの動作状態が前記境界条件の規定値を下回ってい
る状態を前記状態監視手段が検知したとき、システム
の動作状態が前記境界条件の規定値を下回った状態が一
定時間以上継続していることを前記状態監視手段が検知
したとき、指定された入力手段が入力待ち状態にある
ことを前記状態監視手段が検知したとき、などのように
定めるとともに、前記復帰制御の開始条件を、システ
ムの動作状態が前記境界条件の規定値を上回っている状
態を前記状態監視手段が検知したとき、システムの動
作状態が前記境界条件の規定値を上回った状態が一定時
間以上継続していることを前記状態監視手段が検知した
とき、指定された入力手段への入力操作があったこと
を前記状態監視手段が検知したとき、などのように定め
ることにより、演算処理などによる負荷が比較的少ない
アイドリング状態のＣＰＵを特定して、選択的に省電力
制御の対象とすることができるという効果が得られる。

【００７４】また、前記状態制御手段による具体的な状
態遷移制御として、前記省電力制御ではＣＰＵ内に設
けられたクロック停止手段を用いて当該ＣＰＵの動作を
休止させる一方、前記復帰制御では当該ＣＰＵの動作を
再開させる、前記省電力制御ではＣＰＵに供給するク
ロック周波数を通常状態用より低い省電力用周波数に切
り替える一方、前記復帰制御では前記クロック周波数を
通常状態用の周波数に切り替える、前記省電力制御で
はＣＰＵへの電源供給を遮断して当該ＣＰＵを停止させ
る一方、前記復帰制御では当該ＣＰＵへの電源供給を再
開して当該ＣＰＵを再起動させる、などの処理を行うよ
うにしたことにより、同時に動作するＣＰＵの個数に応
じてマルチプロセッサシステム全体の消費電力を低減さ
せることができるという効果が得られる。

【００７５】また、前記状態監視手段による具体的な検
知処理として、前記境界条件の規定値を、システムの
構成要素間でやり取りされる信号を中継するバス（シス
テムバスまたはプロセッサバスおよびＩ／Ｏバスのうち
の少なくともひとつ）の負荷状態を表す特定の値とし、
現時点におけるバスの負荷状態をシステムの動作状態と
して検知する、前記境界条件の規定値を、システム全
体におけるアプリケーション実行の負荷状態を表す特定
の値とし、現時点におけるアプリケーション実行の負荷
状態をシステムの動作状態として検知する、前記境界
条件の規定値を、アプリケーションの機能を実現させる
タスクまたはジョブを各々のＣＰＵに分配するためのタ
スク・キューまたはジョブ・キューの状態および前記タ
スクまたはジョブの実行順序を制御するスケジューラの
状態であるスケジューリング状態を表す特定の値とし、
現時点におけるスケジューリング状態をシステムの動作
状態として検知する、などの処理を行うようにしたこと
により、実際に稼動している個々のマルチプロセッサシ
ステムの特徴に合わせて最適な省電力制御を行うことが
できるという効果が得られる。

【００７６】そしてさらに、前記状態監視手段および前
記状態制御手段を、複数のＣＰＵを用いたアプリケーシ
ョン実行に必要なタスク・スレッドの生成および分配と
スケジューリング制御とを行うマルチプロセッサ対応の
オペレーティングシステムの内部に具備するとともに、
あらかじめ前記境界条件の規定値を登録しておくための
システム負荷参照テーブルをファームウェアに具備し、
前記境界条件の規定値の登録または更新を行う際、前記
システム負荷参照テーブルを前記ファームウェアからメ
モリ上に読み出し、システムの動作状態に応じてメモリ
上の当該テーブル中に登録された各種の設定値を更新し
た後、新たに得られた当該テーブルを前記ファームウェ
アに書き込んだ上で、前記状態制御手段によるＣＰＵの
省電力制御に際して、システムの全体的な制御に影響を
与えることのないアイドルスレッドを当該ＣＰＵに実行
させるようにしたことにより、オペレーティングシステ
ムを介して各々のＣＰＵ自体が有する省電力機能を利用
することでハードウェア構成に依存しない省電力制御を
行うとともに、マルチプロセッサシステムのアイドリン
グ状態を前記システム負荷参照テーブルに定義しておく
ことでシステム構成に変更があってもそれに応じて柔軟
な省電力制御を行うことができるという効果が得られ
る。

【図面の簡単な説明】

【図１】本発明の省電力制御システムの一実施例の全体
構成を示すブロック図である。

【図２】図１中のプロセッサ部の構成を示すブロック図
である。

【図３】図２中のプロセッサにおけるクロック切り替え
の処理フローを示す図である。

【図４】図２中のプロセッサの停止・電源切断の処理フ
ローを示す図である。

【図５】ＣＰＵの停止処理の詳細を示す図である。

【図６】図２中のプロセッサバス監視部の構成を示すブ
ロック図である。

【図７】図１中のプロセッサ部の他の構成を示すブロッ
ク図（その１）である。

【図８】図１中のプロセッサ部の他の構成を示すブロッ
ク図（その２）である。

【図９】図１のシステムで動作するマルチプロセッサシ
ステム対応ＯＳの全体構成を示す図である。

【図１０】図９のＯＳによるプロセッサのクロック切り
替え動作の処理フローを示す図である。

【図１１】図９のＯＳによる任意のＣＰＵの停止・電源
切断の処理フローを示す図である。

【図１２】任意のＣＰＵの停止処理の詳細を示す図であ
る。

【図１３】図９のＯＳによる他の省電力制御の動作を示
すフローチャート（その１）である。

【図１４】図９のＯＳによる他の省電力制御の動作を示
すフローチャート（その２）である。

【図１５】本発明の省電力制御システムにおける電源部
の一構成例を示すブロック図である。

【図１６】本発明の省電力制御システムにおける電源部
の他の構成例を示すブロック図である。

【図１７】本発明の省電力制御システムにおける電源部
のさらに他の構成例を示すブロック図である。

【図１８】本発明の省電力制御システムの他の実施例の
全体構成を示すブロック図である。

【図１９】図１８のシステムにおける省電力制御動作の
処理フローを示す図である。

【図２０】図１８のシステムで動作するマルチプロセッ
サシステム対応ＯＳの全体構成を示す図である。

【図２１】図２０のＯＳによる省電力制御動作の処理フ
ローを示す図である。

【図２２】図２０中のシステム負荷参照テーブルの一例
を示す図である。

【図２３】図２０のＯＳによるシステム負荷参照テーブ
ルの更新処理フローを示す図である。

【図２４】従来の省電力制御システムの一例を示すブロ
ック図である。

【図２５】従来のマルチプロセッサシステムにおける電
源供給方式の一例を示すブロック図である。

【符号の説明】

１０１システム状態監視部１０２システム状態制御部１０３，１０４，１０５プロセッサ部１０６主メモり１０７ＲＯＭ１０９キーボード１１０電源装置１１３ホストバス１５１低クロック１５２高クロック１５３クロック切り換え手段１５４プロセッサ１５５電源制御部１５６プロセッサバス監視部１５７プロセッサバス１５８ＲＯＭ２０２シェル２０３ユーザインターフェース２０４アプリケーションインターフェース２０５カーネル２０６タスク割り当て部２０７負荷監視部２０８メモり管理部２１１₁，２１１₂，２１１_n タスクキュー２１２₁，２１２₂，２１２_n 仮想ＣＰＵ２１３ハードウエア仮想化層２１５省電力制御部８０１システムバス８０２システムマネジメント部８０３システム負荷参照テーブル

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０６Ｆ 15/16 ４６０Ｚ (72)発明者原敦神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所システム開発研究所内 (72)発明者小倉敏彦神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所システム開発研究所内 (72)発明者岡澤宏一神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所システム開発研究所内 (72)発明者大枝高神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所システム開発研究所内 (72)発明者佐野真茨城県ひたちなか市稲田1410番地株式会社日立製作所マルチメディアシステム事業部内

Claims

【特許請求の範囲】

【請求項１】少なくとも二以上のＣＰＵを備えるマル
チプロセッサシステムにおいて、システムの動作状態を常に検知する状態監視手段と、前記状態監視手段に検知されるシステムの動作状態が所
定の境界条件を越えて変化したとき、指定されたＣＰＵ
について状態遷移制御を行う状態制御手段とを具備する
ことを特徴とする省電力制御システム。
【請求項２】前記状態遷移制御を、ＣＰＵの動作状態
を通常状態から待機状態に遷移させる省電力制御と、Ｃ
ＰＵの動作状態を待機状態から通常状態に遷移させる復
帰制御のいずれかとすることを特徴とする請求項１記載
の省電力制御システム。
【請求項３】前記状態制御手段は、前記状態遷移制御
を各々のＣＰＵごとに順次行うことを特徴とする請求項
２記載の省電力制御システム。
【請求項４】前記状態制御手段は、システム全体にお
ける消費電力があらかじめ定めた最小電力より小さくな
るまで前記省電力制御を行うことを特徴とする請求項３
記載の省電力制御システム。
【請求項５】前記状態制御手段は、通常状態にあるＣ
ＰＵがひとつとなるまで前記省電力制御を行うことを特
徴とする請求項３記載の省電力制御システム。
【請求項６】前記状態制御手段は、システムの動作状
態が前記境界条件の規定値を下回っている状態を前記状
態監視手段が検知したとき、前記省電力制御を開始する
ことを特徴とする請求項２〜５のいずれか一項記載の省
電力制御システム。
【請求項７】前記状態制御手段は、システムの動作状
態が前記境界条件の規定値を上回っている状態を前記状
態監視手段が検知したとき、前記復帰制御を開始するこ
とを特徴とする請求項２〜５のいずれか一項記載の省電
力制御システム。
【請求項８】前記状態制御手段は、システムの動作状
態が前記境界条件の規定値を下回った状態が一定時間以
上継続していることを前記状態監視手段が検知したと
き、前記省電力制御を開始することを特徴とする請求項
２〜５のいずれか一項記載の省電力制御システム。
【請求項９】前記状態制御手段は、システムの動作状
態が前記境界条件の規定値を上回った状態が一定時間以
上継続していることを前記状態監視手段が検知したと
き、前記復帰制御を開始することを特徴とする請求項２
〜５のいずれか一項記載の省電力制御システム。
【請求項１０】前記状態制御手段は、指定された入力
手段が入力待ち状態にあることを前記状態監視手段が検
知したとき、前記省電力制御を開始することを特徴とす
る請求項２〜５のいずれか一項記載の省電力制御システ
ム。
【請求項１１】前記状態制御手段は、指定された入力
手段への入力操作があったことを前記状態監視手段が検
知したとき、前記復帰制御を開始することを特徴とする
請求項２〜５のいずれか一項記載の省電力制御システ
ム。
【請求項１２】前記省電力制御ではＣＰＵ内に設けら
れたクロック停止手段を用いて当該ＣＰＵの動作を休止
させる一方、前記復帰制御では当該ＣＰＵの動作を再開
させることを特徴とする請求項２〜８のいずれか一項記
載の省電力制御システム。
【請求項１３】前記省電力制御ではＣＰＵに供給する
クロック周波数を通常状態用より低い省電力用周波数に
切り替える一方、前記復帰制御では前記クロック周波数
を通常状態用の周波数に切り替えることを特徴とする請
求項２〜８のいずれか一項記載の省電力制御システム。
【請求項１４】前記省電力制御ではＣＰＵへの電源供
給を遮断して当該ＣＰＵを停止させる一方、前記復帰制
御では当該ＣＰＵへの電源供給を再開して当該ＣＰＵを
再起動させることを特徴とする請求項２〜８のいずれか
一項記載の省電力制御システム。
【請求項１５】前記境界条件の規定値を、システムの
構成要素間でやり取りされる信号を中継するバスの負荷
状態を表す特定の値とし、前記状態監視手段は、現時点におけるバスの負荷状態を
システムの動作状態として検知することを特徴とする請
求項１〜１４のいずれか一項記載の省電力制御システ
ム。
【請求項１６】前記バスは、システムバスまたはプロ
セッサバスおよびＩ／Ｏバスのうちの少なくともひとつ
であることを特徴とする請求項１５記載の省電力制御シ
ステム。
【請求項１７】前記境界条件の規定値を、システム全
体におけるアプリケーション実行の負荷状態を表す特定
の値とし、前記状態監視手段は、現時点におけるアプリケーション
実行の負荷状態をシステムの動作状態として検知するこ
とを特徴とする請求項１〜１４のいずれか一項記載の省
電力制御システム。
【請求項１８】前記境界条件の規定値を、アプリケー
ションの機能を実現させるタスクまたはジョブを各々の
ＣＰＵに分配するためのタスク・キューまたはジョブ・
キューの状態および前記タスクまたはジョブの実行順序
を制御するスケジューラの状態であるスケジューリング
状態を表す特定の値とし、前記状態監視手段は、現時点におけるスケジューリング
状態をシステムの動作状態として検知することを特徴と
する請求項１〜１４のいずれか一項記載の省電力制御シ
ステム。
【請求項１９】前記状態監視手段および前記状態制御
手段を、複数のＣＰＵを用いたアプリケーション実行に
必要なタスク・スレッドの生成および分配とスケジュー
リング制御とを行うマルチプロセッサ対応のオペレーテ
ィングシステムの内部に具備する構成としたことを特徴
とする請求項１〜１８のいずれか一項記載の省電力制御
システム。
【請求項２０】あらかじめ前記境界条件の規定値を登
録しておくためのシステム負荷参照テーブルをファーム
ウェアに具備する構成としたことを特徴とする請求項１
９記載の省電力制御システム。
【請求項２１】前記境界条件の規定値の登録または更
新を行う際、前記システム負荷参照テーブルを前記ファ
ームウェアからメモリ上に読み出し、システムの動作状
態に応じてメモリ上の当該テーブル中に登録された各種
の設定値を更新した後、新たに得られた当該テーブルを
前記ファームウェアに書き込むことを特徴とする請求項
２０記載の省電力制御システム。
【請求項２２】前記システム負荷参照テーブルには、
システム中のバスにおける単位時間当たりのメモリアク
セストランザクションの回数を表す情報，メモリリード
トランザクションの回数を表す情報，単位時間当たりの
メモリライトトランザクションの回数を表す情報，Ｉ／
Ｏアクセストランザクションの回数を表す情報のうちの
少なくともひとつを登録させておくことを特徴とする請
求項２０または２１記載の省電力制御システム。
【請求項２３】前記システム負荷参照テーブルには、
システム中のバスにおける単位時間内のメモリアクセス
アドレス範囲を表す情報，Ｉ／Ｏアクセスアドレス範囲
を表す情報のいずれかまたは両方を登録させておくこと
を特徴とする請求項２０または２１記載の省電力制御シ
ステム。
【請求項２４】前記状態制御手段によるＣＰＵの省電
力制御に際して、システムの全体的な制御に影響を与え
ることのないアイドルスレッドを当該ＣＰＵに実行させ
ることを特徴とする請求項１９記載の省電力制御システ
ム。