JPH086058A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH086058A JPH086058A JP15821994A JP15821994A JPH086058A JP H086058 A JPH086058 A JP H086058A JP 15821994 A JP15821994 A JP 15821994A JP 15821994 A JP15821994 A JP 15821994A JP H086058 A JPH086058 A JP H086058A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- input side
- chip mounting
- wirings
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】 小型化することができるとともに、フレキシ
ブル配線基板の構造を単純化することができるようにす
る。 【構成】 ４本の電源入力側接続用配線３７は、左側の
半導体チップ搭載エリア８に搭載される半導体チップと
右側の半導体チップ搭載エリア９に搭載される半導体チ
ップとの互いに対応する電源入力側接続電極３４ｃ、３
４ｂ同士を接続するとともに、右側の半導体チップ搭載
エリア９に搭載される半導体チップの互いに対応する２
組の電源入力側接続電極３４ｂ、３４ｃ同士を接続し、
各半導体チップ搭載エリア８、９にわたって連続して設
けられ、各右端部が下側の透明基板７の突出部の右端部
にまとめて配置されている。したがって、両面に接続用
配線を備えたフレキシブル配線基板を複数の半導体チッ
プに導電接続する場合と比較して、小型化することがで
きるとともに、フレキシブル配線基板の構造を単純化す
ることができる。
ブル配線基板の構造を単純化することができるようにす
る。 【構成】 ４本の電源入力側接続用配線３７は、左側の
半導体チップ搭載エリア８に搭載される半導体チップと
右側の半導体チップ搭載エリア９に搭載される半導体チ
ップとの互いに対応する電源入力側接続電極３４ｃ、３
４ｂ同士を接続するとともに、右側の半導体チップ搭載
エリア９に搭載される半導体チップの互いに対応する２
組の電源入力側接続電極３４ｂ、３４ｃ同士を接続し、
各半導体チップ搭載エリア８、９にわたって連続して設
けられ、各右端部が下側の透明基板７の突出部の右端部
にまとめて配置されている。したがって、両面に接続用
配線を備えたフレキシブル配線基板を複数の半導体チッ
プに導電接続する場合と比較して、小型化することがで
きるとともに、フレキシブル配線基板の構造を単純化す
ることができる。
Description
【０００１】
【産業上の利用分野】この発明は液晶表示装置に関す
る。
る。
【０００２】
【従来の技術】図４（Ａ）は従来の液晶表示装置の一例
を示したものであり、図４（Ｂ）はその配線構造を示し
たものである。この液晶表示装置では、液晶表示パネル
１、３つの半導体チップ２〜４、フレキシブル配線基板
５、図示しない制御回路用回路基板等を備えている。こ
のうち液晶表示パネル１は、相対向する面にそれぞれ図
示しない表示電極が設けられた２枚の透明基板６、７の
間に図示しない液晶が封入されたものからなっている。
下側の透明基板７の下辺および右辺は上側の透明基板６
のそれぞれ対応する下辺および右辺から突出されてい
る。下側の透明基板７の下辺側の突出部の上面には、鎖
線で示す２つの半導体チップ搭載エリア８、９が設けら
れ、半導体チップ搭載エリア８、９の各上端部にそれぞ
れ複数本の出力側接続用配線１０、１１が設けられ、半
導体チップ搭載エリア８、９の各下端部にそれぞれ複数
本の入力側接続用配線１２、１３が設けられている。出
力側接続用配線１０、１１の各一端部は下側の表示電極
の駆動素子に接続され、各他端部は半導体チップ搭載エ
リア８、９内に突出されている。入力側接続用配線１
２、１３の各一端部は半導体チップ搭載エリア８、９内
に突出され、各他端部は下側の透明基板７の下端部に配
置されている。また、下側の透明基板７の右辺側の突出
部の上面には、鎖線で示す１つの半導体チップ搭載エリ
ア１４が設けられ、半導体チップ搭載エリア１４の左端
部に複数本の出力側接続用配線１５が設けられ、半導体
チップ搭載エリア１４の右端部に複数本の入力側接続用
配線１６が設けられ、所定の箇所に１本のコモン電極側
接続用配線１７が設けられている。出力側接続用配線１
５の各一端部は下側の表示電極の駆動素子に接続され、
各他端部は半導体チップ搭載エリア１４内に突出されて
いる。入力側接続用配線１６の各一端部は半導体チップ
搭載エリア１４内に突出され、各他端部は下側の透明基
板７の右端部に配置されている。コモン電極側接続用配
線１７の一端部はクロス材１８を介して上側の表示電極
と接続され、他端部は下側の透明基板７の右端部に配置
されている。
を示したものであり、図４（Ｂ）はその配線構造を示し
たものである。この液晶表示装置では、液晶表示パネル
１、３つの半導体チップ２〜４、フレキシブル配線基板
５、図示しない制御回路用回路基板等を備えている。こ
のうち液晶表示パネル１は、相対向する面にそれぞれ図
示しない表示電極が設けられた２枚の透明基板６、７の
間に図示しない液晶が封入されたものからなっている。
下側の透明基板７の下辺および右辺は上側の透明基板６
のそれぞれ対応する下辺および右辺から突出されてい
る。下側の透明基板７の下辺側の突出部の上面には、鎖
線で示す２つの半導体チップ搭載エリア８、９が設けら
れ、半導体チップ搭載エリア８、９の各上端部にそれぞ
れ複数本の出力側接続用配線１０、１１が設けられ、半
導体チップ搭載エリア８、９の各下端部にそれぞれ複数
本の入力側接続用配線１２、１３が設けられている。出
力側接続用配線１０、１１の各一端部は下側の表示電極
の駆動素子に接続され、各他端部は半導体チップ搭載エ
リア８、９内に突出されている。入力側接続用配線１
２、１３の各一端部は半導体チップ搭載エリア８、９内
に突出され、各他端部は下側の透明基板７の下端部に配
置されている。また、下側の透明基板７の右辺側の突出
部の上面には、鎖線で示す１つの半導体チップ搭載エリ
ア１４が設けられ、半導体チップ搭載エリア１４の左端
部に複数本の出力側接続用配線１５が設けられ、半導体
チップ搭載エリア１４の右端部に複数本の入力側接続用
配線１６が設けられ、所定の箇所に１本のコモン電極側
接続用配線１７が設けられている。出力側接続用配線１
５の各一端部は下側の表示電極の駆動素子に接続され、
各他端部は半導体チップ搭載エリア１４内に突出されて
いる。入力側接続用配線１６の各一端部は半導体チップ
搭載エリア１４内に突出され、各他端部は下側の透明基
板７の右端部に配置されている。コモン電極側接続用配
線１７の一端部はクロス材１８を介して上側の表示電極
と接続され、他端部は下側の透明基板７の右端部に配置
されている。
【０００３】半導体チップ２〜４の下面には、図５に示
すように、上辺のすぐ内側に複数の出力側接続電極（バ
ンプ電極）１９が設けられ、下辺のすぐ内側に複数の入
力側接続電極（バンプ電極）２０が設けられている。そ
して、このうち所定の２つの半導体チップ２、３は下側
の透明基板７の下辺側の突出部の上面の各半導体チップ
搭載エリア８、９にそれぞれ搭載されている。この場
合、各入力側接続電極２０および各出力側接続電極１９
が異方導電性接着剤等を介して各半導体チップ搭載エリ
ア８、９内の各入力側接続用配線１２、１３および各出
力側接続用配線１０、１１とそれぞれ導電接続されてい
る。また、同様にして、残りの１つの半導体チップ４は
下側の透明基板７の右辺側の突出部の上面の半導体チッ
プ搭載エリア１４に搭載されている。
すように、上辺のすぐ内側に複数の出力側接続電極（バ
ンプ電極）１９が設けられ、下辺のすぐ内側に複数の入
力側接続電極（バンプ電極）２０が設けられている。そ
して、このうち所定の２つの半導体チップ２、３は下側
の透明基板７の下辺側の突出部の上面の各半導体チップ
搭載エリア８、９にそれぞれ搭載されている。この場
合、各入力側接続電極２０および各出力側接続電極１９
が異方導電性接着剤等を介して各半導体チップ搭載エリ
ア８、９内の各入力側接続用配線１２、１３および各出
力側接続用配線１０、１１とそれぞれ導電接続されてい
る。また、同様にして、残りの１つの半導体チップ４は
下側の透明基板７の右辺側の突出部の上面の半導体チッ
プ搭載エリア１４に搭載されている。
【０００４】フレキシブル配線基板５はほぼＬ字状であ
って、その一端側５ａの下面には下側の透明基板７の下
辺側の突出部の上面に設けられた各入力側接続用配線１
２、１３に対応する２組の接続用配線２１、２２が設け
られ、その他端側５ｂの下面には下側の透明基板７の右
辺側の突出部の上面に設けられた入力側接続用配線１６
およびコモン電極側接続用配線１７に対応する接続用配
線２３、２４が設けられた構造となっている。この場
合、フレキシブル配線基板５の一端側５ａは、１群のス
ルーホール導通部２５を介して接続用配線２１が両面配
線され、別の１群のスルーホール導通部２６を介して２
組の接続用配線２１、２２が共通配線として導電接続さ
れている。そして、フレキシブル配線基板５の一端側５
ａの各接続用配線２１、２２および他端側５ｂの各接続
用配線２３、２４が異方導電性接着剤等の接続部材を介
して対応する各接続用配線１２、１３および各接続用配
線１６、１７と導電接続され、フレキシブル配線基板５
の所定の箇所が制御回路用回路基板の所定の箇所と導電
接続されている。
って、その一端側５ａの下面には下側の透明基板７の下
辺側の突出部の上面に設けられた各入力側接続用配線１
２、１３に対応する２組の接続用配線２１、２２が設け
られ、その他端側５ｂの下面には下側の透明基板７の右
辺側の突出部の上面に設けられた入力側接続用配線１６
およびコモン電極側接続用配線１７に対応する接続用配
線２３、２４が設けられた構造となっている。この場
合、フレキシブル配線基板５の一端側５ａは、１群のス
ルーホール導通部２５を介して接続用配線２１が両面配
線され、別の１群のスルーホール導通部２６を介して２
組の接続用配線２１、２２が共通配線として導電接続さ
れている。そして、フレキシブル配線基板５の一端側５
ａの各接続用配線２１、２２および他端側５ｂの各接続
用配線２３、２４が異方導電性接着剤等の接続部材を介
して対応する各接続用配線１２、１３および各接続用配
線１６、１７と導電接続され、フレキシブル配線基板５
の所定の箇所が制御回路用回路基板の所定の箇所と導電
接続されている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
このような液晶表示装置では、接続用配線２１〜２４を
備えたほぼＬ字状のフレキシブル配線基板５を液晶表示
パネル１の各半導体チップ２〜４にそれぞれ導電接続し
ているので、フレキシブル配線基板５の占有面積が大き
くなって大型化するという問題があった。また、２つの
半導体チップ２、３に対する接続用配線２１、２２を共
通配線として導電接続する関係から、フレキシブル配線
基板５がスルーホール導通部２５、２６を介した両面配
線構造となるので、フレキシブル配線基板５の構造が複
雑でコスト高になるという問題があった。このようなこ
とは、半導体チップ２、３の数が多くなればなるほど、
顕著である。この発明の目的は、小型化することができ
るとともに、フレキシブル配線基板の構造を単純化する
ことができる液晶表示装置を提供することにある。
このような液晶表示装置では、接続用配線２１〜２４を
備えたほぼＬ字状のフレキシブル配線基板５を液晶表示
パネル１の各半導体チップ２〜４にそれぞれ導電接続し
ているので、フレキシブル配線基板５の占有面積が大き
くなって大型化するという問題があった。また、２つの
半導体チップ２、３に対する接続用配線２１、２２を共
通配線として導電接続する関係から、フレキシブル配線
基板５がスルーホール導通部２５、２６を介した両面配
線構造となるので、フレキシブル配線基板５の構造が複
雑でコスト高になるという問題があった。このようなこ
とは、半導体チップ２、３の数が多くなればなるほど、
顕著である。この発明の目的は、小型化することができ
るとともに、フレキシブル配線基板の構造を単純化する
ことができる液晶表示装置を提供することにある。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
相対向する２枚の基板のうち少なくとも一方の基板が他
方の基板の少なくとも一辺から突出されて突出部が形成
され、この突出部の一面に前記他方の基板の一辺に沿っ
て複数の半導体チップ搭載エリアが設けられ、前記各半
導体チップ搭載エリアに複数の半導体チップがそれぞれ
搭載されてなる液晶表示装置において、前記突出部の一
面に、前記他方の基板の一辺に沿って搭載される前記複
数の半導体チップの相対応する入力側接続電極同士を導
電接続する互いに交差しない複数本の接続用配線を前記
各半導体チップ搭載エリアにわたって連続して設け、前
記接続用配線の各一端部を前記突出部の一面の一箇所に
まとめて配置したものである。請求項２記載の発明は、
前記複数本の接続用配線が前記複数の半導体チップ搭載
エリア内を通過するものである。請求項３記載の発明
は、前記半導体チップは互いに対応する２組の入力側接
続電極を有し、前記２組の入力側接続電極がそれぞれ対
応する接続用配線に導電接続されたものである。請求項
４記載の発明は、前記半導体チップの互いに対応する２
組の入力側接続電極がチップ内部で結線されているもの
である。
相対向する２枚の基板のうち少なくとも一方の基板が他
方の基板の少なくとも一辺から突出されて突出部が形成
され、この突出部の一面に前記他方の基板の一辺に沿っ
て複数の半導体チップ搭載エリアが設けられ、前記各半
導体チップ搭載エリアに複数の半導体チップがそれぞれ
搭載されてなる液晶表示装置において、前記突出部の一
面に、前記他方の基板の一辺に沿って搭載される前記複
数の半導体チップの相対応する入力側接続電極同士を導
電接続する互いに交差しない複数本の接続用配線を前記
各半導体チップ搭載エリアにわたって連続して設け、前
記接続用配線の各一端部を前記突出部の一面の一箇所に
まとめて配置したものである。請求項２記載の発明は、
前記複数本の接続用配線が前記複数の半導体チップ搭載
エリア内を通過するものである。請求項３記載の発明
は、前記半導体チップは互いに対応する２組の入力側接
続電極を有し、前記２組の入力側接続電極がそれぞれ対
応する接続用配線に導電接続されたものである。請求項
４記載の発明は、前記半導体チップの互いに対応する２
組の入力側接続電極がチップ内部で結線されているもの
である。
【０００７】
【作用】請求項１記載の発明によれば、各半導体チップ
搭載エリアに搭載される複数の半導体チップの相対応す
る入力側接続電極同士を導電接続する互いに交差しない
複数本の接続用配線を各半導体チップ搭載エリアにわた
って連続して設け、接続用配線の各一端部を前記突出部
の一面の一箇所にまとめて配置したので、両面に接続用
配線を備えたフレキシブル配線基板を複数の半導体チッ
プに導電接続する場合と比較して、小型化することがで
きるとともに、フレキシブル配線基板の構造を単純化す
ることができる。請求項２記載の発明によれば、複数本
の接続用配線が複数の半導体チップ搭載エリア内を通過
するので、その分突出部の幅を狭くすることができ、こ
の結果小型化することができる。請求項３および４記載
の発明によれば、半導体チップは互いに対応する２組の
入力側接続電極を有し、２組の入力側接続電極がそれぞ
れ対応する接続用配線に導電接続され、かつ半導体チッ
プの互いに対応する２組の入力側接続電極がチップ内部
で結線されているので、半導体チップの互いに対応する
２組の入力側接続電極間において半導体チップの結線と
接続用配線とが並列し、この結果接続用配線の配線抵抗
を低くすることができる。
搭載エリアに搭載される複数の半導体チップの相対応す
る入力側接続電極同士を導電接続する互いに交差しない
複数本の接続用配線を各半導体チップ搭載エリアにわた
って連続して設け、接続用配線の各一端部を前記突出部
の一面の一箇所にまとめて配置したので、両面に接続用
配線を備えたフレキシブル配線基板を複数の半導体チッ
プに導電接続する場合と比較して、小型化することがで
きるとともに、フレキシブル配線基板の構造を単純化す
ることができる。請求項２記載の発明によれば、複数本
の接続用配線が複数の半導体チップ搭載エリア内を通過
するので、その分突出部の幅を狭くすることができ、こ
の結果小型化することができる。請求項３および４記載
の発明によれば、半導体チップは互いに対応する２組の
入力側接続電極を有し、２組の入力側接続電極がそれぞ
れ対応する接続用配線に導電接続され、かつ半導体チッ
プの互いに対応する２組の入力側接続電極がチップ内部
で結線されているので、半導体チップの互いに対応する
２組の入力側接続電極間において半導体チップの結線と
接続用配線とが並列し、この結果接続用配線の配線抵抗
を低くすることができる。
【０００８】
【実施例】図１はこの発明による液晶表示装置の一実施
例を示したものであり、図２（Ａ）および（Ｂ）はその
配線構造を示したものである。これらの図において、図
４（Ａ）および（Ｂ）と同一名称部分には同一の符号を
付し、その説明を適宜省略する。この液晶表示装置の下
側の透明基板７の下辺側の突出部の上面には、従来と同
様に半導体チップ搭載エリア８、９が設けられている。
この半導体チップ搭載エリア８、９には、従来の半導体
チップ２、３の代わりに半導体チップ３１、３２が搭載
される。この半導体チップ３１、３２の下面には、図３
（Ａ）に示すように、上辺のすぐ内側に複数の出力側接
続電極３３が設けられ、右辺のすぐ内側に４つの信号入
力側接続電極３４ａが設けられ、下辺のすぐ内側の２箇
所に４つの電源入力側接続電極３４ｂ、３４ｃがそれぞ
れ設けられている。この場合、左側の電源入力側接続電
極３４ｂと互いに対応する右側の電源入力側接続電極３
４ｃとがチップ内部で結線されている。また、下側の透
明基板７の右辺側の突出部の上面にも、従来と同様に半
導体チップ搭載エリア１４が設けられている。この半導
体チップ搭載エリア１４には、従来の半導体チップ４の
代わりに半導体チップ３５が搭載される。この半導体チ
ップ３５の下面には、図３（Ｂ）に示すように、上辺の
すぐ内側に複数の出力側接続電極３３が設けられ、左辺
のすぐ内側に４つの信号入力側接続電極３４ａが設けら
れ、下辺のすぐ内側の２箇所に４つの電源入力側接続電
極３４ｂ、３４ｃがそれぞれ設けられている。この場合
も、左側の電源入力側接続電極３４ｂと互いに対応する
右側の電源入力側接続電極３４ｃとがチップ内部で結線
されている。
例を示したものであり、図２（Ａ）および（Ｂ）はその
配線構造を示したものである。これらの図において、図
４（Ａ）および（Ｂ）と同一名称部分には同一の符号を
付し、その説明を適宜省略する。この液晶表示装置の下
側の透明基板７の下辺側の突出部の上面には、従来と同
様に半導体チップ搭載エリア８、９が設けられている。
この半導体チップ搭載エリア８、９には、従来の半導体
チップ２、３の代わりに半導体チップ３１、３２が搭載
される。この半導体チップ３１、３２の下面には、図３
（Ａ）に示すように、上辺のすぐ内側に複数の出力側接
続電極３３が設けられ、右辺のすぐ内側に４つの信号入
力側接続電極３４ａが設けられ、下辺のすぐ内側の２箇
所に４つの電源入力側接続電極３４ｂ、３４ｃがそれぞ
れ設けられている。この場合、左側の電源入力側接続電
極３４ｂと互いに対応する右側の電源入力側接続電極３
４ｃとがチップ内部で結線されている。また、下側の透
明基板７の右辺側の突出部の上面にも、従来と同様に半
導体チップ搭載エリア１４が設けられている。この半導
体チップ搭載エリア１４には、従来の半導体チップ４の
代わりに半導体チップ３５が搭載される。この半導体チ
ップ３５の下面には、図３（Ｂ）に示すように、上辺の
すぐ内側に複数の出力側接続電極３３が設けられ、左辺
のすぐ内側に４つの信号入力側接続電極３４ａが設けら
れ、下辺のすぐ内側の２箇所に４つの電源入力側接続電
極３４ｂ、３４ｃがそれぞれ設けられている。この場合
も、左側の電源入力側接続電極３４ｂと互いに対応する
右側の電源入力側接続電極３４ｃとがチップ内部で結線
されている。
【０００９】下側の透明基板７の下辺側の突出部の上面
には、従来の入力側接続用配線１２、１３の代わりに互
いに交差しない４本の信号入力側接続用配線３６および
４本の電源入力側接続用配線３７が設けられている。４
本の信号入力側接続用配線３６は、左側の半導体チップ
搭載エリア８に搭載される半導体チップ３１と右側の半
導体チップ搭載エリア９に搭載される半導体チップ３２
との互いに対応する信号入力側接続電極３４ａ、３４ａ
同士をそれぞれ接続し、両半導体チップ搭載エリア８、
９にわたって連続して設けられ、各右端部が下側の透明
基板７の突出部の右端部にまとめて配置されている。４
本の電源入力側接続用配線３７は、左側の半導体チップ
搭載エリア８に搭載される半導体チップ３１と右側の半
導体チップ搭載エリア９に搭載される半導体チップ３２
との互いに対応する電源入力側接続電極３４ｃ、３４ｂ
同士をそれぞれ接続するとともに、右側の半導体チップ
搭載エリア９に搭載される半導体チップ３２の互いに対
応する両電源入力側接続電極３４ｂ、３４ｃ同士をそれ
ぞれ接続し、各半導体チップ搭載エリア８、９にわたっ
て連続して設けられ、各右端部が下側の透明基板７の突
出部の右端部にまとめて配置されている。また、下側の
透明基板７の右辺側の突出部の上面には、従来の入力側
接続用配線１６の代わりに互いに交差しない４本の信号
入力側接続用配線３８および４本の電源入力側接続用配
線３９が設けられている。４本の信号入力側接続用配線
３８は、各上端部が半導体チップ搭載エリア１４に搭載
される半導体チップ３５の信号入力側接続電極３４ａに
接続され、各下端部が下側の透明基板７の突出部の右端
部にまとめて配置されている。４本の電源入力側接続用
配線３９は、各上端部が半導体チップ搭載エリア１４に
搭載される半導体チップ３５の電源入力側接続電極３４
ｂに接続され、各下端部が下側の透明基板７の突出部の
右端部にまとめて配置されている。なお、図２（Ａ）お
よび（Ｂ）では、半導体チップ３１、３２、３５の各接
続電極３３、３４ａ〜３４ｃが黒丸で示されている。
には、従来の入力側接続用配線１２、１３の代わりに互
いに交差しない４本の信号入力側接続用配線３６および
４本の電源入力側接続用配線３７が設けられている。４
本の信号入力側接続用配線３６は、左側の半導体チップ
搭載エリア８に搭載される半導体チップ３１と右側の半
導体チップ搭載エリア９に搭載される半導体チップ３２
との互いに対応する信号入力側接続電極３４ａ、３４ａ
同士をそれぞれ接続し、両半導体チップ搭載エリア８、
９にわたって連続して設けられ、各右端部が下側の透明
基板７の突出部の右端部にまとめて配置されている。４
本の電源入力側接続用配線３７は、左側の半導体チップ
搭載エリア８に搭載される半導体チップ３１と右側の半
導体チップ搭載エリア９に搭載される半導体チップ３２
との互いに対応する電源入力側接続電極３４ｃ、３４ｂ
同士をそれぞれ接続するとともに、右側の半導体チップ
搭載エリア９に搭載される半導体チップ３２の互いに対
応する両電源入力側接続電極３４ｂ、３４ｃ同士をそれ
ぞれ接続し、各半導体チップ搭載エリア８、９にわたっ
て連続して設けられ、各右端部が下側の透明基板７の突
出部の右端部にまとめて配置されている。また、下側の
透明基板７の右辺側の突出部の上面には、従来の入力側
接続用配線１６の代わりに互いに交差しない４本の信号
入力側接続用配線３８および４本の電源入力側接続用配
線３９が設けられている。４本の信号入力側接続用配線
３８は、各上端部が半導体チップ搭載エリア１４に搭載
される半導体チップ３５の信号入力側接続電極３４ａに
接続され、各下端部が下側の透明基板７の突出部の右端
部にまとめて配置されている。４本の電源入力側接続用
配線３９は、各上端部が半導体チップ搭載エリア１４に
搭載される半導体チップ３５の電源入力側接続電極３４
ｂに接続され、各下端部が下側の透明基板７の突出部の
右端部にまとめて配置されている。なお、図２（Ａ）お
よび（Ｂ）では、半導体チップ３１、３２、３５の各接
続電極３３、３４ａ〜３４ｃが黒丸で示されている。
【００１０】そして、所定の２つの半導体チップ３１、
３２は下側の透明基板７の下辺側の突出部に設けられた
２つの半導体チップ搭載エリア８、９にそれぞれ搭載さ
れる。この場合、半導体チップ３１、３２の各信号入力
側接続電極３４ａは、異方導電性接着剤等の接続部材を
介して半導体チップ搭載エリア８、９の相対応する信号
入力側接続用配線３６にそれぞれ導電接続され、各電源
入力側接続電極３４ｂ、３４ｃは、異方導電性接着剤等
の接続部材を介して半導体チップ搭載エリア８、９の相
対応する電源入力側接続用配線３７にそれぞれ導電接続
され、各出力側接続電極３３は、従来と同様に、異方導
電性接着剤等の接続部材を介して半導体チップ搭載エリ
ア８、９の相対応する出力側接続用配線１０、１１にそ
れぞれ導電接続される。また、残りの１つの半導体チッ
プ４も同様にして所定の１つの半導体チップ搭載エリア
１４に搭載される。
３２は下側の透明基板７の下辺側の突出部に設けられた
２つの半導体チップ搭載エリア８、９にそれぞれ搭載さ
れる。この場合、半導体チップ３１、３２の各信号入力
側接続電極３４ａは、異方導電性接着剤等の接続部材を
介して半導体チップ搭載エリア８、９の相対応する信号
入力側接続用配線３６にそれぞれ導電接続され、各電源
入力側接続電極３４ｂ、３４ｃは、異方導電性接着剤等
の接続部材を介して半導体チップ搭載エリア８、９の相
対応する電源入力側接続用配線３７にそれぞれ導電接続
され、各出力側接続電極３３は、従来と同様に、異方導
電性接着剤等の接続部材を介して半導体チップ搭載エリ
ア８、９の相対応する出力側接続用配線１０、１１にそ
れぞれ導電接続される。また、残りの１つの半導体チッ
プ４も同様にして所定の１つの半導体チップ搭載エリア
１４に搭載される。
【００１１】このように、この液晶表示装置では、各半
導体チップ搭載エリア８、９に搭載される各半導体チッ
プ３１、３２の相対応する入力側接続電極３４ａ〜３４
ｃ同士を導電接続する互いに交差しない複数本の接続用
配線３６、３７を各半導体チップ搭載エリア８、９にわ
たって連続して設け、接続用配線３６、３７の各一端部
を下側の透明基板７の突出部の一面の右端部にまとめて
配置したので、図４に示すような従来の両面に接続用配
線２１を備えたフレキシブル配線基板５を複数の半導体
チップ２、３に導電接続する場合と比較して、小型化す
ることができるとともに、フレキシブル配線基板５の構
造を単純化することができる。また、複数の信号入力側
接続用配線３６が右側の半導体チップ搭載エリア９内を
通過するので、その分下側の透明基板７の下辺側の突出
部の幅を狭くすることができ、この結果小型化すること
ができる。また、半導体チップ３１、３２の互いに対応
する２組の電源入力側接続電極３４ｂ、３４ｃがそれぞ
れ対応する電源入力側接続用配線３７に導電接続される
ので、電源入力側接続電極３４ｂ、３４ｃが２組あって
も配線数を増やすことなく導電接続することができる。
さらに、半導体チップ３１、３２の互いに対応する２組
の電源入力側接続電極３４ｂ、３４ｃがチップ内部で結
線されているので、半導体チップ３１、３２の互いに対
応する２組の電源入力側接続電極３４ｂ、３４ｃ間にお
いて、半導体チップ３２の結線と電源入力側接続用配線
３７とが並列することになり、この結果フレキシブル配
線基板５から遠い左側の半導体チップ搭載エリア８に搭
載される半導体チップ３１に対して配線抵抗を低くする
ことができ、また左側の半導体チップ搭載エリア８に搭
載される半導体チップ３１の両電源入力側接続電極３４
ｂ、３４ｃ間を接続する電源入力側接続用配線３７を省
略することができる。
導体チップ搭載エリア８、９に搭載される各半導体チッ
プ３１、３２の相対応する入力側接続電極３４ａ〜３４
ｃ同士を導電接続する互いに交差しない複数本の接続用
配線３６、３７を各半導体チップ搭載エリア８、９にわ
たって連続して設け、接続用配線３６、３７の各一端部
を下側の透明基板７の突出部の一面の右端部にまとめて
配置したので、図４に示すような従来の両面に接続用配
線２１を備えたフレキシブル配線基板５を複数の半導体
チップ２、３に導電接続する場合と比較して、小型化す
ることができるとともに、フレキシブル配線基板５の構
造を単純化することができる。また、複数の信号入力側
接続用配線３６が右側の半導体チップ搭載エリア９内を
通過するので、その分下側の透明基板７の下辺側の突出
部の幅を狭くすることができ、この結果小型化すること
ができる。また、半導体チップ３１、３２の互いに対応
する２組の電源入力側接続電極３４ｂ、３４ｃがそれぞ
れ対応する電源入力側接続用配線３７に導電接続される
ので、電源入力側接続電極３４ｂ、３４ｃが２組あって
も配線数を増やすことなく導電接続することができる。
さらに、半導体チップ３１、３２の互いに対応する２組
の電源入力側接続電極３４ｂ、３４ｃがチップ内部で結
線されているので、半導体チップ３１、３２の互いに対
応する２組の電源入力側接続電極３４ｂ、３４ｃ間にお
いて、半導体チップ３２の結線と電源入力側接続用配線
３７とが並列することになり、この結果フレキシブル配
線基板５から遠い左側の半導体チップ搭載エリア８に搭
載される半導体チップ３１に対して配線抵抗を低くする
ことができ、また左側の半導体チップ搭載エリア８に搭
載される半導体チップ３１の両電源入力側接続電極３４
ｂ、３４ｃ間を接続する電源入力側接続用配線３７を省
略することができる。
【００１２】なお、上記実施例では、下側の透明基板７
の下辺側の突出部の上面に２つの半導体チップ３１、３
２を搭載し、これら２つの半導体チップ３１、３２のそ
れぞれ対応する入力側接続電極３４ａ〜３４ｃ同士を入
力側接続用配線３６、３７を介して導電接続する場合に
ついて説明したが、これに限定されるものではなく、例
えば、下側の透明基板７の下辺側の突出部の上面に３つ
の半導体チップ３１、３２を搭載し、これら３つの半導
体チップ３１、３２のそれぞれ対応する入力側接続電極
３４ａ〜３４ｃ同士を入力側接続用配線３６、３７を介
して導電接続するようにしてもよい。また、上記実施例
では、半導体チップ３１、３２、３５の下面に１組の信
号入力側接続電極３４ａを設けた場合について説明した
が、これに限定されず、電源入力側接続電極３４ｂ、３
４ｃと同様に、半導体チップ３１、３２、３５に互いに
対応する２組の信号入力側接続電極３４ａを設け、２組
の信号入力側接続電極３４ａをそれぞれ対応する信号入
力側接続用配線３６に導電接続し、かつ半導体チップ３
１、３２、３５の対応する２組の信号入力側接続電極３
４ａを互いに内部で結線するようにしてもよい。
の下辺側の突出部の上面に２つの半導体チップ３１、３
２を搭載し、これら２つの半導体チップ３１、３２のそ
れぞれ対応する入力側接続電極３４ａ〜３４ｃ同士を入
力側接続用配線３６、３７を介して導電接続する場合に
ついて説明したが、これに限定されるものではなく、例
えば、下側の透明基板７の下辺側の突出部の上面に３つ
の半導体チップ３１、３２を搭載し、これら３つの半導
体チップ３１、３２のそれぞれ対応する入力側接続電極
３４ａ〜３４ｃ同士を入力側接続用配線３６、３７を介
して導電接続するようにしてもよい。また、上記実施例
では、半導体チップ３１、３２、３５の下面に１組の信
号入力側接続電極３４ａを設けた場合について説明した
が、これに限定されず、電源入力側接続電極３４ｂ、３
４ｃと同様に、半導体チップ３１、３２、３５に互いに
対応する２組の信号入力側接続電極３４ａを設け、２組
の信号入力側接続電極３４ａをそれぞれ対応する信号入
力側接続用配線３６に導電接続し、かつ半導体チップ３
１、３２、３５の対応する２組の信号入力側接続電極３
４ａを互いに内部で結線するようにしてもよい。
【００１３】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、各半導体チップ搭載エリアに搭載される複
数の半導体チップの相対応する入力側接続電極同士を導
電接続する互いに交差しない複数本の接続用配線を各半
導体チップ搭載エリアにわたって連続して設け、接続用
配線の各一端部を前記突出部の一面の一箇所にまとめて
配置したので、両面に接続用配線を備えたフレキシブル
配線基板を複数の半導体チップに導電接続する場合と比
較して、小型化することができるとともに、フレキシブ
ル配線基板の構造を単純化することができる。請求項２
記載の発明によれば、複数本の接続用配線が複数の半導
体チップ搭載エリア内を通過するので、その分突出部の
幅を狭くすることができ、この結果小型化することがで
きる。請求項３および４記載の発明によれば、半導体チ
ップは互いに対応する２組の入力側接続電極を有し、２
組の入力側接続電極がそれぞれ対応する接続用配線に導
電接続され、かつ半導体チップの互いに対応する２組の
入力側接続電極がチップ内部で結線されているので、半
導体チップの互いに対応する２組の入力側接続電極間に
おいて半導体チップの結線と接続用配線とが並列し、こ
の結果接続用配線の配線抵抗を低くすることができる。
明によれば、各半導体チップ搭載エリアに搭載される複
数の半導体チップの相対応する入力側接続電極同士を導
電接続する互いに交差しない複数本の接続用配線を各半
導体チップ搭載エリアにわたって連続して設け、接続用
配線の各一端部を前記突出部の一面の一箇所にまとめて
配置したので、両面に接続用配線を備えたフレキシブル
配線基板を複数の半導体チップに導電接続する場合と比
較して、小型化することができるとともに、フレキシブ
ル配線基板の構造を単純化することができる。請求項２
記載の発明によれば、複数本の接続用配線が複数の半導
体チップ搭載エリア内を通過するので、その分突出部の
幅を狭くすることができ、この結果小型化することがで
きる。請求項３および４記載の発明によれば、半導体チ
ップは互いに対応する２組の入力側接続電極を有し、２
組の入力側接続電極がそれぞれ対応する接続用配線に導
電接続され、かつ半導体チップの互いに対応する２組の
入力側接続電極がチップ内部で結線されているので、半
導体チップの互いに対応する２組の入力側接続電極間に
おいて半導体チップの結線と接続用配線とが並列し、こ
の結果接続用配線の配線抵抗を低くすることができる。
【図１】この発明による液晶表示装置の一実施例の平面
図。
図。
【図２】（Ａ）は同液晶表示装置の配線構造の平面図、
（Ｂ）はその要部の平面図。
（Ｂ）はその要部の平面図。
【図３】（Ａ）はこの液晶表示装置で使用される所定の
２つの半導体チップの平面図、（Ｂ）は同液晶表示装置
で使用される残りの１つの半導体チップの平面図。
２つの半導体チップの平面図、（Ｂ）は同液晶表示装置
で使用される残りの１つの半導体チップの平面図。
【図４】（Ａ）は従来の液晶表示装置の一例の平面図、
（Ｂ）はその配線構造の平面図。
（Ｂ）はその配線構造の平面図。
【図５】同液晶表示装置で使用される半導体チップの平
面図。
面図。
１ 液晶表示パネル ５ フレキシブル配線基板 ６、７ 透明基板 ８、９、１４ 半導体チップ搭載エリア ３１、３２、３５ 半導体チップ ３４ａ 信号入力側接続電極 ３４ｂ、３４ｃ 電源入力側接続電極 ３６、３８ 信号入力側接続用配線 ３７、３９ 電源入力側接続用配線
Claims (4)
- 【請求項１】 相対向する２枚の基板のうち少なくとも
一方の基板が他方の基板の少なくとも一辺から突出され
て突出部が形成され、この突出部の一面に前記他方の基
板の一辺に沿って複数の半導体チップ搭載エリアが設け
られ、前記各半導体チップ搭載エリアに複数の半導体チ
ップがそれぞれ搭載されてなる液晶表示装置において、 前記突出部の一面に、前記他方の基板の一辺に沿って搭
載される前記複数の半導体チップの相対応する入力側接
続電極同士を導電接続する互いに交差しない複数本の接
続用配線を前記各半導体チップ搭載エリアにわたって連
続して設け、前記接続用配線の各一端部を前記突出部の
一面の一箇所にまとめて配置したことを特徴とする液晶
表示装置。 - 【請求項２】 前記複数本の接続用配線が前記複数の半
導体チップ搭載エリア内を通過することを特徴とする請
求項１記載の液晶表示装置。 - 【請求項３】 前記半導体チップは互いに対応する２組
の入力側接続電極を有し、前記２組の入力側接続電極が
それぞれ対応する接続用配線に導電接続されたことを特
徴とする請求項１または２記載の液晶表示装置。 - 【請求項４】 前記半導体チップの互いに対応する２組
の入力側接続電極がチップ内部で結線されていることを
特徴とする請求項３記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15821994A JP3264103B2 (ja) | 1994-06-17 | 1994-06-17 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15821994A JP3264103B2 (ja) | 1994-06-17 | 1994-06-17 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH086058A true JPH086058A (ja) | 1996-01-12 |
| JP3264103B2 JP3264103B2 (ja) | 2002-03-11 |
Family
ID=15666890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15821994A Expired - Fee Related JP3264103B2 (ja) | 1994-06-17 | 1994-06-17 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3264103B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002311451A (ja) * | 2001-04-19 | 2002-10-23 | Seiko Epson Corp | 電極駆動装置及び電子機器 |
| US6507384B1 (en) | 1999-03-26 | 2003-01-14 | Seiko Epson Corporation | Flexible printed wiring board, electro-optical device, and electronic equipment |
| US6590629B1 (en) | 1999-02-05 | 2003-07-08 | Sharp Kabushiki Kaisha | Liquid crystal display having a plurality of mounting substrates with common connection lines connecting the mounting substrates |
| US7027043B2 (en) | 2002-03-25 | 2006-04-11 | Sharp Kabushiki Kaisha | Wiring substrate connected structure, and display device |
-
1994
- 1994-06-17 JP JP15821994A patent/JP3264103B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6590629B1 (en) | 1999-02-05 | 2003-07-08 | Sharp Kabushiki Kaisha | Liquid crystal display having a plurality of mounting substrates with common connection lines connecting the mounting substrates |
| US6507384B1 (en) | 1999-03-26 | 2003-01-14 | Seiko Epson Corporation | Flexible printed wiring board, electro-optical device, and electronic equipment |
| JP2002311451A (ja) * | 2001-04-19 | 2002-10-23 | Seiko Epson Corp | 電極駆動装置及び電子機器 |
| US7126571B2 (en) | 2001-04-19 | 2006-10-24 | Seiko Epson Corporation | Electrode driving apparatus and electronic equipment |
| US7027043B2 (en) | 2002-03-25 | 2006-04-11 | Sharp Kabushiki Kaisha | Wiring substrate connected structure, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3264103B2 (ja) | 2002-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5841414A (en) | Liquid crystal display device | |
| JPH11305681A (ja) | 表示装置 | |
| KR970067059A (ko) | 집적 전기 광학 패키지 | |
| KR20010023575A (ko) | 고밀도 ｉ/ｏ 카운트를 가진 집적 장치에 대한 전기인터페이스 | |
| JP3580207B2 (ja) | 表示装置 | |
| JPH086058A (ja) | 液晶表示装置 | |
| JP3254230B2 (ja) | 液晶ディスプレイパネルの配線構造 | |
| US5654730A (en) | Liquid crystal display device | |
| JPH07254760A (ja) | 基板とｉｃユニットとの接続構造 | |
| JP2000131673A (ja) | 表示装置 | |
| JPH11305250A (ja) | 画像表示装置 | |
| JP3858135B2 (ja) | 半導体装置の接合構造 | |
| JP3747484B2 (ja) | フィルム配線基板およびその接続構造 | |
| JPH07263485A (ja) | Ｉｃチップおよびそれと基板との接続構造 | |
| JP3769979B2 (ja) | 表示パネル及びそれを備えた表示装置 | |
| JP3778759B2 (ja) | 表示装置 | |
| JP2001057375A (ja) | 半導体装置の接合構造 | |
| JPH07254629A (ja) | Ｉｃチップおよびこのｉｃチップとの接続構造 | |
| JPH08338997A (ja) | 液晶表示素子 | |
| JP2572134Y2 (ja) | 基板の配線構造 | |
| JP2683169B2 (ja) | 半導体装置 | |
| JP4135478B2 (ja) | 液晶表示装置 | |
| JP3994637B2 (ja) | 液晶表示装置 | |
| JP3113669B2 (ja) | 液晶表示装置 | |
| JPH07263831A (ja) | 表示パネルとｉｃチップの接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |