JPH0855068A - 通信端末装置 - Google Patents

Abstract

(57)【要約】 【目的】プログラム更新を迅速かつ安価に実現する通信
端末を提供すること。 【構成】主プログラム(MPRG)をCPU に実行させて所要の
処理を行うと共に、通信回線との間でデータ授受する通
信手段5 を有してデータ(DT)の授受を可能にし、かつ、
MPRGを更新する際にはホスト側から通信回線を介して伝
送される更新すべきMPRGを通信手段を介して取込んで主
メモリに格納することにより行うダウンラインロード機
能を有するシステムにおいて、CPU 1 の主メモリを構成
するフラッシュメモリ(FLM)2及びRAM 3 とを備え、FLM
は一括消去可能なメモリエリア単位で主プログラム用領
域、バックアップ用領域(BA)に分けると共にCPU には、
通信回線よりダウンラインロードを行う時にその受信DT
を主メモリにおけるRAM に取り込む処理機能と、RAM 上
の受信DTをFLM のBAに書込む機能と、このBAの受信DTを
主プログラム用領域に書込む機能とを設けて構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＰＵを用いた通信端
末装置にかかわり、特に装置制御用の主プログラムをホ
スト側からダウンロードして更新する方式の通信端末装
置に関するものである。

【０００２】

【従来の技術】近年の通信端末では、制御の中枢にＣＰ
Ｕ（マイクロプロセッサ）を使用しており、プログラム
をＣＰＵにて実行させることによるソフトウエア制御に
よって複雑で高インテリジェントな機能の実現を図るこ
とができるようになっている。

【０００３】そして、装置の一層の多機能化やネットワ
ークサービスの多様化により、通信端末装置を制御する
主プログラムは複雑化する一方であり、これに伴い、運
用中の通信端末への機能追加やプログラムミス（以下プ
ログラムバグと云う）等により、主プログラムを更新す
ることが多々ある。

【０００４】そのプログラムの更新方法としては、従来
より新たなプログラムを書き込んだ読出し専用のメモリ
（以下、ＲＯＭと云う）を、通信端末装置内の旧ＲＯＭ
と交換することにより変更するか（ＲＯＭ使用の方式の
場合）、または、書換可能なメモリあるいはディスク装
置等を使用し、通信回線を通して主プログラムを通信端
末装置内のＲＡＭに転送し（以下、これをダウンライン
ロードと云う）、ＲＡＭ上の主プログラムを書き換えて
更新すると云う方式があった（メインメモリへのダウン
ロード方式の場合）。

【０００５】後者の具体的な方法を説明すると、通信端
末装置にはメインメモリとして書換可能なランダムアク
セスメモリ（以下、ＲＡＭという）と起動用の実行プロ
グラム（以下、ブートＲＯＭという）を有しており、外
部記憶装置としてハードディスクが接続してあって、立
ち上げはこのハードディスクに保存された主プログラム
をブートＲＯＭの実行により主プログラム読み込み、そ
の後に当該主プログラムを実行することにより行う方式
をとるので、この場合、前記ダウンラインロードを行
い、通信端末装置がハードディスクの主プログラムをこ
のダウンラインロードしたものに書き換えることで主プ
ログラムの更新を実現していた。

【０００６】

【発明が解決しようとする課題】このように、主プログ
ラムで制御動作を実施する通信端末装置においては、そ
の主プログラムの変更が必要となった場合、従来の技術
では主プログラムがＲＯＭ化されている装置では新しい
主プログラムが書き込まれたＲＯＭを差し替えことによ
り、また、ハードディスクを備え、主プログラムがハー
ドディスクから読み込まれてＲＡＭ上におかれる通信端
末装置では、ホスト側より、通信回線を介して通信端末
装置にダウンラインロードを行い、ダウンラインロード
された主プログラムは通信端末装置からハードディスク
に保存して、装置の起動時にブートＲＯＭのプログラム
で主プログラムをハードディスクからＲＡＭへロード
し、ＲＡＭ上で主プログラムを実行すると云った方法を
採用するのが一般的であった。

【０００７】しかし、前者の方法は、運用中の通信端末
へは現場での交換作業が必要であり、作業コストが高く
つくと共に、迅速な対応ができない不具合があり、また
後者の方法は、主プログラムの変更を現場に赴くことな
く実施できる利点があるものの、ハードディスクなどの
主プログラム保持装置を持たせる必要があるために、装
置コストが高くなると云う不具合があった。

【０００８】そこでこの発明の目的とするところは、主
プログラムの変更を、迅速に行うことができ、しかも、
低コストで実現できるようにした通信端末装置を提供す
ることにある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明はつぎのように構成する。すなわち、主プロ
グラムをＣＰＵに実行させることにより所要の処理を行
うと共に、通信回線との間でデータ授受する通信手段を
有してデータの授受を可能にし、かつ、主プログラムを
更新する際にはホスト側から通信回線を介して伝送され
る更新すべき主プログラムを、前記通信手段を介して取
り込むダウンラインロード機能により得て更新できるよ
うにしたダウンラインロード機能を有する通信端末装置
において、第１には、前記ＣＰＵのメインメモリを構成
するフラッシュメモリ及びランダムアクセスメモリとを
備え、前記フラッシュメモリは一括消去可能なメモリエ
リア単位で主プログラム用領域、バックアップ用領域に
分けると共に、前記ＣＰＵには、通信回線よりダウンラ
インロードを行う時に、その受信データをメインメモリ
におけるランダムアクセスメモリに取り込む処理機能
と、ランダムアクセスメモリ上の受信データを、フラッ
シュメモリのバックアップエリアに書き込む機能と、こ
のフラッシュメモリのバックアップエリアの受信デ−タ
を、このフラッシュメモリの主プログラム用領域に書き
込む機能とを設けて構成した。

【００１０】また、第２には、前記ＣＰＵのメインメモ
リを構成するフラッシュメモリ及びランダムアクセスメ
モリとを備え、前記フラッシュメモリは一括消去可能な
メモリエリア単位で主プログラム用領域、バックアップ
用領域、フラグ領域に分けると共に、前記ＣＰＵには、
通信回線よりダウンラインロードを行う時に、その受信
データをメインメモリにおけるランダムアクセスメモリ
に取り込む処理機能と、ランダムアクセスメモリ上の受
信データを、フラッシュメモリのバックアップエリアに
書き込む機能と、このフラッシュメモリのバックアップ
エリアの受信デ−タを、このフラッシュメモリの主プロ
グラム用領域に書き込む機能と、これらの処理を進める
際にその処理を実施したことを示す情報を履歴状態情報
として、フラッシュメモリのフラグ領域に書き込んで保
存する機能とを設けて構成した。

【００１１】

【作用】第１の構成においては、通信回線よりダウンラ
インロードを行う時に、その受信データを、ＣＰＵはメ
インメモリにおけるランダムアクセスメモリに取り込
む。そして、ＣＰＵはランダムアクセスメモリ上の受信
データを、フラッシュメモリのバックアップエリアに書
き込んでバックアップした後に、さらにフラッシュメモ
リのバックアップエリア上の受信デ−タを、このフラッ
シュメモリの主プログラム用領域に書き込む。

【００１２】本発明では、ＣＰＵのメインメモリをフラ
ッシュメモリとランダムアクセスメモリとで構成してお
り、前記フラッシュメモリは一括消去可能なメモリエリ
ア単位で主プログラム用領域、バックアップ用領域に分
けてあり、通信回線よりダウンラインロードを行う時
に、その受信データをメインメモリにおけるランダムア
クセスメモリに取り込み、この取り込んだ受信データ
は、フラッシュメモリのバックアップエリアに書き込ん
でから、このバックアップエリア上の受信デ−タを、こ
のフラッシュメモリの主プログラム用領域に書き込んで
更新を終了する。このように受信データをフラッシュメ
モリのバックアップ用領域に書き込むことで、プログラ
ム更新中に停電等があっても、更新データを失わずに済
むようにして、ホスト側からの更新データの再送を最小
限にとどめることができるようになる。

【００１３】また、メインメモリにフラッシュメモリを
使用し、このフラッシュメモリに主プログラムを保持さ
せるようにしたから、外部記憶装置等が不要となり、シ
ステムコストが安価になるといった効果が得られる。

【００１４】また、第２の構成においては、通信回線よ
りダウンラインロードを行う時に、その受信データを、
ＣＰＵはメインメモリにおけるランダムアクセスメモリ
に取り込む。そして、ＣＰＵはランダムアクセスメモリ
上の受信データを、フラッシュメモリのバックアップエ
リアに書き込んでバックアップした後に、さらにフラッ
シュメモリのバックアップエリア上の受信デ−タを、こ
のフラッシュメモリの主プログラム用領域に書き込む。
また、この時の処理の各段階毎にＣＰＵはフラッシュメ
モリのフラグ領域に処理の履歴情報を書き込む。

【００１５】本発明では、ＣＰＵのメインメモリをフラ
ッシュメモリとランダムアクセスメモリとで構成してお
り、前記フラッシュメモリは一括消去可能なメモリエリ
ア単位で主プログラム用領域、バックアップ用領域に分
けてあり、通信回線よりダウンラインロードを行う時
に、その受信データをメインメモリにおけるランダムア
クセスメモリに取り込み、この取り込んだ受信データ
は、フラッシュメモリのバックアップエリアに書き込ん
でから、このバックアップエリア上の受信デ−タを、こ
のフラッシュメモリの主プログラム用領域に書き込んで
更新を終了する。

【００１６】そして、これらの処理を進める際にその処
理を実施したことを示す情報を履歴状態情報として、フ
ラッシュメモリのフラグ領域に書き込んで保存すること
から、システムの立ち上げ時にフラグ領域にある履歴状
態情報をチェックし、どの段階の処理を完了しているか
をチェックし、その段階に応じて主プログラムの実行、
バックアップエリアの受信データの主プログラム用領域
への転送、ダウンラインロードの再実行と云った段階の
いずれかを行うことで、主プログラムの更新の際に、更
新処理が不十分であるために暴走等を起こす危険を回避
できるようになると共に、受信データをフラッシュメモ
リのバックアップ用領域に書き込むことで、プログラム
更新中に停電等があっても、更新データを失わずに済む
ようになり、ホスト側からの更新データの再送を最小限
にとどめることができるようになる。

【００１７】

【実施例】以下、本発明の実施例について、図面を参照
して説明する。ここで本発明の特徴を説明しておくと、
本発明においては、主プログラムを更新するにあたり、
通信回線を介してホスト側より受信した主プログラムを
保持させるために、ハードディスク装置等のような大容
量外部記憶装置を使用せず、ＣＰＵのメインメモリとし
てフラッシュメモリとランダムアクセスメモリ（ＲＡ
Ｍ）とを用いて、ＲＡＭに受信データを取り込み、これ
をさらにフラッシュメモリに取り込むことで、大容量外
部記憶装置がなくとも主プログラムの更新を実施できる
ようにしている。

【００１８】ダウンラインロード時の更新データをメイ
ンメモリに転送するプログラムは読出し専用メモリ（Ｒ
ＯＭ）に格納しておき、これをＣＰＵに実行させること
で、更新データをメインメモリに転送する処理の実行を
可能にし、また、前記フラッシュメモリは一括消去可能
なメモリエリア単位で主プログラム用領域、バックアッ
プ用領域、フラグ領域に分け、通信回線よりダウンライ
ンロードを行う時は、その受信データをメインメモリに
おけるＲＡＭに取り込み、その後に、ＲＯＭ上の転送プ
ログラムを使用してＣＰＵにランダムアクセスメモリ上
の受信データを、フラッシュメモリのバックアップエリ
アに書き込ませ、その後、このバックアップエリア上の
受信データを主プログラム用領域に書き込むように制御
させ、また、これらの処理を進める際にその処理を実施
したことを示す情報を履歴状態情報として、フラッシュ
メモリのフラグ領域に書き込んで保存する処理を実施さ
せるようにした。

【００１９】そして、システムの立ち上げ時にフラグ領
域にある履歴状態情報をチェックし、どの段階の処理を
完了しているかをチェックし、その段階に応じて主プロ
グラムの実行、バックアップエリアの受信データの主プ
ログラム用領域への転送、ダウンラインロードの再実行
と云った段階のいずれかを行うようにし、主プログラム
の更新の際に、更新処理が不十分であるために暴走等を
起こす危険を回避できるようにした。

【００２０】また、本発明においては、主プログラムを
フラッシュメモリ（電気的に一括消去と書き込みができ
る大容量半導体メモリ素子）上に格納して使用する構成
としており、フラッシュメモリは所定の記憶エリア単位
（以下、ブロックと云う）で記憶データを電気的に一括
消去できるので、主プログラムも更新する場合に、上記
ブロックの単位で更新し、変更のないブロックは更新し
ないようにして、更新の必要のあるブロックのみダウン
ラインロードする。

【００２１】これにより、更新を必要最小限の範囲で実
施できるようにして、効率的な更新処理が行えるように
している。ＲＯＭの転送プログラムは、まず、ＲＡＭ内
にあるブロック単位の受信データ（ホスト側から送られ
てきた更新すべきデータ）をフラッシュメモリの空きエ
リアであるバックアップエリアへ転送し、次に同じデー
タブロックを実際に変更の必要な主プログラムの該当ブ
ロックへ転送するように制御するプログラムである。

【００２２】本システムでは、ダウンラインロードによ
り、ホスト側から更新データを受取り、メインメモリを
構成するフラッシュメモリに更新記憶させるが、更新記
憶させるまでの一連の動作中に停電等による異常終了に
よりシステムが破壊されるのを防止するため、各動作ス
テップ毎にフラッシュメモリ上に設けたフラグエリア
に、その動作過程での様々な履歴をフラグとして書き込
み、どのフラグが立っているか調べることにより、動作
途中で異常終了した場合の中断がどの状態において発生
したかを知ることができるようにし、このフラグとフラ
ッシュメモリにおけるバックアップエリアに残した更新
データを用いることで、更新データの更新中における異
常終了発生時においても、更新データの復元と、正常に
更新データに置き換えることができるようにして、シス
テムの保護を行っている。

【００２３】そのため、本発明によれば、メインメモリ
用フラッシュメモリにある主プログラムにより、通信回
線を介してブロック単位で受信される主プログラムの更
新データを一旦、ＲＡＭへ転送し、その後、ＲＯＭ上の
転送プログラムを実行して、ＲＡＭ内のデータブロック
をメインメモリ用フラッシュメモリのバックアップエリ
アに転送し、その後、実際の主プログラムの変更の必要
なブロックへ転送するように制御しているので、ブロッ
ク毎に主プログラムのダウンラインロードを行うことが
できるようになる。

【００２４】具体的に本発明を説明する。図１は、本発
明の通信端末装置のシステム構成例を示すブロック図で
ある。この図では、ＣＰＵを制御の中枢に使用している
システムの構成例を示しており、主要な構成要素を示し
ている。図１において、１はＣＰＵ（マイクロプロセッ
サ）、２は電気的に一括消去および書き込みのできるフ
ラッシュメモリであって、本ＣＰＵシステムのメインメ
モリ（主メモリ）の一部を占めるものであり、ＣＰＵ
１に実行させる主プログラムなどを格納するための用意
してある。フラッシュメモリ２は比較的大容量、かつ、
読出しが高速なため、メインメモリとして従来のＲＯＭ
からの置き換えに最適である。

【００２５】３はプログラム実行時にワーキングエリア
や、データの一時保持のために使用するメモリであり、
ＲＡＭ（ランダムアクセスメモリ）により構成されてい
て、ダウンラインロード時は、受信したプログラムの一
部（データブロック）を一時的に記憶するものである。
このＲＡＭ ３はＣＰＵを中枢にする通信端末装置のシ
ステム構築をする上で必須のメモリであり、ダウンライ
ンロード専用ではなく、メインメモリの一部として位置
付けられているもので、ダウンラインロードにも流用す
る汎用メモリであるから、システムのコストアップには
ならず、メモリ資源の効率的な活用が図れる。

【００２６】４はＲＯＭであり、ダウンラインロード時
に前記データブロックをフラッシュメモリ２へ転送する
ためのプログラムなどを格納した読出し専用のメモリで
ある。このＲＯＭ ４はダウンラインロードプログラム
専用ＲＯＭとなるが、プログラムの機能がＣＰＵシステ
ム内のデータ転送専用のため、小容量のメモリで良い。

【００２７】また、５は回線制御回路であり、通信回線
やモデムとのインタフェースをとるもので、通信回線を
介してホスト側システムや他の通信端末とデータやコマ
ンドなどの授受をすることができる。

【００２８】６は操作部であり、コマンドキーやデータ
キーなどの入力操作のためのキーを備えている。そし
て、この操作部６のキーを入力操作することにより、Ｃ
ＰＵ１にコマンドなどを与えることができる。

【００２９】７は表示部であり、ＣＰＵ １による制御
のもとに、必要な表示を行うものである。図２は、フラ
ッシュメモリ２のメモリエリア分割構造を示す例であ
り、フラッシュメモリ２はそのメモリエリアを、フラッ
シュメモリの一括消去可能な単位でつぎのように用途を
決めてある。すなわち、フラッシュメモリの一括消去可
能な単位が図２に示すように、Ａ１，Ａ２，〜Ａｎ，〜
Ａｎ＋１，Ａｎ＋２であるとすると、Ａ１からＡｎまで
のｎ個分を主プログラムを格納するデータブロックとし
て用い、Ａｎ＋１をダウンラインロード時に更新データ
を一時保持するために使用するバックアップエリア、そ
して、Ａｎ＋２をダウンラインロードの経過状況を履歴
として残すためのフラグエリアとして利用する構成とし
てある。

【００３０】主プログラムはｎ個に分割してあり、これ
ら各分割された主プログラムがＡ１からＡｎまでのｎ個
分のデータブロック１〜ｎに順に格納される。主プログ
ラムは、通常複数のタスクに分割されたソフトウエアの
集合からなるため、プログラム修正等が生じた場合、一
部のソフトウエアの集合（プログラムモジュール）の修
正するだけで済むため、前記ブロック構造としても、ほ
とんどの場合、１つのブロックを修正するだけでプログ
ラムの更新が行われる。

【００３１】つまり、主プログラムは、通常、複数のタ
スクに分割してそれぞれソフトウエアモジュールとして
扱うので、プログラム修正等が生じた場合、各ソフトウ
ェアモジュールのうち、手直しの必要となったモジュー
ルについて修正を加えてそのモジュールと置き換えれば
良い。

【００３２】そして、フラッシュメモリ２の場合、その
メモリエリアは、所定のメモリサイズ単位で領域分割し
て、その領域分割された単位で記憶デ−タの一括消去が
でき、消去された領域は再び順にデ−タの書き込みが行
えるものであるため、主プログラムを図２のようなブロ
ック構造に合わせたモジュールに分けて、フラッシュメ
モリ２の領域分割された一括消去単位に合わせるように
すると、フラッシュメモリ２の一括消去単位で内容を消
去して新しいモジュールと入れ替えることで更新を済ま
せることができ、全体を更新する必要がなく、一部を入
れ替えるだけであるので、ダウンラインロードを行う上
で便利である。また、このようにするとメモリの構成や
通信回線を使用する上で効率的でもある。

【００３３】本システムでは、ダウンラインロードによ
り、ホスト側から更新データを受取り、メインメモリを
構成するフラッシュメモリ２に更新記憶させるが、更新
記憶させるまでの一連の動作中に停電等による異常終了
によりシステムが破壊されるのを防止するため、各動作
ステップ毎にフラッシュメモリ２のメモリエリアに設け
たフラグエリアに、その動作過程での様々な履歴をフラ
グとして書き込み、どのフラグが立っているかで、動作
途中で異常終了した場合の中断がどの状態において発生
したかを知ることができるようにし、このフラグとフラ
ッシュメモリ２におけるバックアップエリアに残した更
新データを用いることで、更新データの更新中における
異常終了発生時においても、更新データの復元と、正常
に更新データに置き換えることができるようにして、シ
ステムの保護を行っている。

【００３４】ここで、ダウンラインロードの動作を図３
および図４のフローチャートを参照して詳細に説明す
る。まず、通信回線を通して主プログラムの更新データ
が受信（ダウンラインロード）されると、ＣＰＵ １は
この受信した主プログラムを一旦、ＲＡＭ ３へ書き込
む（ステップ１０２）。ここで受信異常の場合は異常終
了となり、これにより、ＣＰＵ １は再度ダウンライン
ロードを初めからやり直す（ステップ１０３）。

【００３５】正常に受信が終了した場合は、ＣＰＵ １
はフラッシュメモリ２内のフラグエリアにバックアップ
開始のフラグを設定する（ステップ１０４）。フラッシ
ュメモリ２はデータ消去・書き込みの状態の時は内部の
データを読み出すことは出来ないので、この設定はＣＰ
ＵシステムにおけるＲＯＭ ４に転送プログラムを予め
格納しておき、このＲＯＭ ４の転送プログラムをＣＰ
Ｕ １に実行させることで行うようにする。また、ＲＯ
Ｍ ４には転送プログラムの他に、更新された主プログ
ラムの実行に入る前の立ち上げプログラムなどを含めて
おくようにしても良い。

【００３６】ダウンラインロードが実施されると、ＣＰ
Ｕ １は転送プログラムを実行してＲＡＭ ３内に格納
してある主プログラムの更新データをフラッシュメモリ
２のバックアップエリアへ転送する（ステップ１０
５）。更新データはフラッシュメモリ２のデータブロッ
ク単位でバックアップエリアへ転送できるので、修正の
あったデータブロックについて転送を行えば良い。これ
でフラッシュメモリ２のバックアップエリアに対して、
更新データの格納を終える。これは停電や誤動作によ
り、更新データを失うことのないようするための安全対
策である。

【００３７】転送が正常に終了後、ＣＰＵ １はフラグ
エリアに転送フラグを設定する（ステップ１０６）。次
に、ＣＰＵ １はフラッシュメモリ２におけるデータブ
ロックへの更新データの書き込みを行う。これはフラッ
シュメモリ２におけるデータブロックへの正式なデータ
更新処理段階に相当する。すなわち、ＣＰＵ １はＲＡ
Ｍ ３に保持されている更新データを読出し、フラッシ
ュメモリ２における実際に更新するデータブロックに対
してこの読出した更新データを転送する（ステップ１０
７）。これにより、フラッシュメモリ２におけるバック
アップエリアにＲＡＭ ３の更新データをバックアップ
用として確保した状態で、ＲＡＭ ３の更新データをフ
ラッシュメモリ２における実際に更新するデータブロッ
クに対して転送することができる。

【００３８】ここで転送が正常に終了したら、ＣＰＵ
１はフラッシュメモリ２におけるフラグエリアへ終了フ
ラグを設定してダウンラインロードを完了する（ステッ
プ１０８）。

【００３９】ダウンラインロード終了後、システムをメ
インメモリに切り替えて再起動し、主プログラムの更新
を終了する。このように、本システムでは、ダウンライ
ンロードにより、ホスト側から更新データを受取り、メ
インメモリを構成するフラッシュメモリ２に更新記憶さ
せるが、更新記憶させるまでの一連の動作中に停電等に
よる異常終了によりシステムが破壊されるのを防止する
ため、各動作ステップ毎にフラッシュメモリ２のメモリ
エリアに設けたフラグエリアに、その動作過程での様々
な履歴をフラグとして書き込み、どのフラグが立ってい
るかで動作途中で異常終了した場合の中断がどの状態に
おいて発生したかを知ることができるようにし、このフ
ラグとフラッシュメモリ２におけるバックアップエリア
に残した更新データを用いることで、更新データの更新
中における異常終了発生時においても、更新データの復
元と、正常に更新データに置き換えることができるよう
にして、システムの保護を行っている。

【００４０】そして、は電源投入時にこのフラグの状態
から次の動作を行うことで、主プログラムの更新が旨く
いっていない場合にシステムが暴走するのを未然に防
ぎ、正しく更新してから立ち上げることを可能にしてい
る。

【００４１】その動作をつぎに説明する。まず、電源が
投入されると、ＣＰＵ １は主プログラムのシステム診
断ルーチンを実施し、フラッシュメモリ２におけるフラ
グエリアをチェックして、終了フラグがＯＮとなってい
るかを調べる。ＣＰＵ １は終了フラグのチェックを行
った結果、終了フラグがＯＮであったときは前回のダウ
ンラインロードが正常終了していると判断し、フラッシ
ュメモリ２におけるデータブロックにある主プログラム
の実行による通常のプログラム動作を開始する（図４
ステップ２０２）。

【００４２】ここで終了フラグがＯＮしていない場合、
ＣＰＵ １はダウンラインロード中に中断されたと判断
し、ステップ２０３へ移行する。そして、このステップ
２０３での処理においてＣＰＵ １はフラッシュメモリ
２におけるフラグエリアの転送フラグを確認し、この転
送フラグがＯＮであればデータブロックの更新中に更新
処理が中断したと判断し、フラッシュメモリ２における
バックアップエリアにある更新データを一旦、ＲＡＭ
３へ転送する（ステップ２０６）。そして、転送が済ん
だならば、ＣＰＵ １は次に改めてステップ１０７から
の処理をやり直す。

【００４３】ステップ２０３での処理において、ＣＰＵ
１はフラッシュメモリ２におけるフラグエリアの転送
フラグがＯＦＦであった場合はステップ２０４の処理に
移り、フラッシュメモリ２におけるフラグエリアのバッ
クアップフラグを確認する。

【００４４】その結果、バックアップフラグがＯＮであ
った場合は、バックアップ中に中断したと判断する。す
なわち、フラッシュメモリ２におけるバックアップエリ
アに、ＲＡＭ ３日ら更新データを転送中に、その処理
が中断したと判断する。そして、ＣＰＵ １は異常終了
する。この場合、更新データのダウンラインロードを最
初からやり直す必要がある。

【００４５】ダウンラインロードを最初からやり直す場
合には、ホスト側に更新データの再送を要求する。この
要求は立ち上げに失敗した場合に、自動的にＣＰＵ １
が実施するか、あるいは通信端末装置を操作して手動に
より行うようにする。

【００４６】一方、ステップ２０４の処理において、バ
ックアップフラグがＯＦＦであった場合には、ＣＰＵ
１はダウンラインロードが実施されていないと判断し、
通常プログラムを実行する（すなわち、フラッシュメモ
リ２におけるデータブロックにある主プログラムを実行
する）。

【００４７】この立ち上げ動作により、ダウンラインロ
ードが実施された場合において、停電等により、どのタ
イミングで異常終了が生じたとしても、暴走を防止でき
てシステムを確実に保護することができるようになる。

【００４８】以上説明したように本実施例は、メインメ
モリにフラッシュメモリとＲＡＭを使用し、また、ダウ
ンラインロード時の更新データをメインメモリに転送す
るプログラムをＲＯＭに格納すると共に、フラッシュメ
モリは一括消去可能なメモリエリア単位で主プログラム
用領域、バックアップ用領域、フラグ領域に分け、通信
回線よりダウンラインロードを行う時は、その受信デー
タをメインメモリにおけるＲＡＭに取り込み、その後
に、ＲＯＭ上の転送プログラムを使用してＲＡＭ上の受
信データを、フラッシュメモリのバックアップエリアに
書き込み、その後、ＲＯＭ上のプログラムによりフラッ
シュメモリのバックアップエリアにある受信データを主
プログラム用領域に書き込むようにし、また、これらの
処理を進める際にその処理を実施したことを示す情報を
履歴状態情報として、フラッシュメモリのフラグ領域に
書き込んで保存するようにした。そして、システムの立
ち上げ時にフラグ領域にある履歴状態情報をチェック
し、どの段階の処理を完了しているかをチェックし、そ
の段階に応じて主プログラムの実行、バックアップエリ
アの受信データの主プログラム用領域への転送、ダウン
ラインロードの再実行と云った段階のいずれかを行うよ
うにし、主プログラムの更新の際に、更新処理が不十分
であるために暴走等を起こす危険を回避できるようにし
た。

【００４９】また、バックアップエリアに更新すべきデ
ータが保存されるので、この保存までの段階での処理に
異常がなければ、ホストシステム側から更新データをダ
ウンラインロードすることなく、主プログラムの更新が
できるようにした。また、更新データはフラッシュメモ
リの一括消去可能なメモリエリア単位で更新するように
した。そのため、主プログラムを更新するにあたっても
更新すべきデータ量を最小限にすることができ、能率的
なデータ転送を行うことができる他、更新データはフラ
ッシュメモリの一括消去可能なメモリエリア単位で行う
ので、更新の際の処理も能率的に実施できる。また、更
新データを受信するに、メインメモリのＲＡＭ領域を使
用するので、外部記憶装置等が不要であり、システムコ
ストを低く抑えることができると云った利点が得られ
る。

【００５０】そのため、本装置によれば、安価にシステ
ム構成することができ、かつバックアップと各動作状態
を保存したことで、システム更新中の停電等によるシス
テム破壊をチェックすることが出来、信頼性が向上する
他、通信端末装置のメンテナンス性の大幅な向上を図る
ことができるようになる。なお、本発明は上述した実施
例に限定することなく、その要旨を変更しない範囲内で
適宜変形して実施し得るものである。

【００５１】

【発明の効果】以上説明したように本発明によれば、ダ
ウンラインロードにより主プログラム等の更新を行うよ
うにした通信端末装置において、安価にそのシステムを
構成することができ、かつバックアップと各動作状態を
保存したことで、システム更新中の停電等によるシステ
ム破壊をチェックすることが出来、信頼性が向上する
他、通信端末装置のメンテナンス性の大幅な向上が図れ
る利点がある。

【図面の簡単な説明】

【図１】本発明の実施例を説明するための図であって、
本発明の通信端末装置のＣＰＵシステムの一部を示す例
である。

【図２】本発明の実施例を説明するための図であって、
本発明に適用するフラッシュメモリの分割構造例を示す
図。

【図３】本発明の実施例を説明するための図であって、
本発明のダウンラインロードを説明するためのフローチ
ャート。

【図４】本発明の実施例を説明するための図であって、
本発明のシステム保護動作を説明するためのフローチャ
ート。

【符号の説明】

１…ＣＰＵ ２…フラッシュメモリ ３…ＲＡＭ ４…ＲＯＭ ５…回線制御回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 主プログラムをＣＰＵに実行させること
   により所要の処理を行うと共に、通信回線との間でデー
   タ授受する通信手段を有してデータの授受を可能にし、
   かつ、主プログラムを更新する際にはホスト側から通信
   回線を介して伝送される更新すべき主プログラムを、前
   記通信手段を介して取り込むダウンラインロード機能に
   より得て更新できるようにしたダウンラインロード機能
   を有する通信端末装置において、 前記ＣＰＵのメインメモリを、所定記憶領域単位で電気
   的に記憶情報の一括消去が可能で、かつ情報の書き込み
   読出しが可能な第１のメモリ及びランダムアクセスが可
   能な第２のメモリとより構成し、前記第１のメモリは一
   括消去可能なメモリエリア単位で主プログラム用領域、
   バックアップ用領域に分けると共に、 前記ＣＰＵには、通信回線よりダウンラインロードを行
   う時に、その受信データをメインメモリにおけるランダ
   ムアクセスメモリに取り込む処理機能と、ランダムアク
   セスメモリ上の受信データを、第１のメモリのバックア
   ップエリアに書き込む機能と、この第１のメモリのバッ
   クアップエリアの受信デ−タを、第１のメモリの主プロ
   グラム用領域に書き込む機能とを設けて構成したことを
   特徴とする通信端末装置。
2. 【請求項２】 主プログラムをＣＰＵに実行させること
   により所要の処理を行うと共に、通信回線との間でデー
   タ授受する通信手段を有してデータの授受を可能にし、
   かつ、主プログラムを更新する際にはホスト側から通信
   回線を介して伝送される更新すべき主プログラムを、前
   記通信手段を介して取り込むダウンラインロード機能に
   より得て更新できるようにしたダウンラインロード機能
   を有する通信端末装置において、 前記ＣＰＵのメインメモリを構成するフラッシュメモリ
   及びランダムアクセスメモリとを備え、前記フラッシュ
   メモリは一括消去可能なメモリエリア単位で主プログラ
   ム用領域、バックアップ用領域に分けると共に、 前記ＣＰＵには、通信回線よりダウンラインロードを行
   う時に、その受信データをメインメモリにおけるランダ
   ムアクセスメモリに取り込む処理機能と、ランダムアク
   セスメモリ上の受信データを、フラッシュメモリのバッ
   クアップエリアに書き込む機能と、このフラッシュメモ
   リのバックアップエリアの受信デ−タを、このフラッシ
   ュメモリの主プログラム用領域に書き込む機能とを設け
   て構成したことを特徴とする通信端末装置。
3. 【請求項３】 主プログラムをＣＰＵに実行させること
   により所要の処理を行うと共に、通信回線との間でデー
   タ授受する通信手段を有してデータの授受を可能にし、
   かつ、主プログラムを更新する際にはホスト側から通信
   回線を介して伝送される更新すべき主プログラムを、前
   記通信手段を介して取り込むダウンラインロード機能に
   より得て更新できるようにしたダウンラインロード機能
   を有する通信端末装置において、 前記ＣＰＵのメインメモリを構成するフラッシュメモリ
   及びランダムアクセスメモリとを備え、前記フラッシュ
   メモリは一括消去可能なメモリエリア単位で主プログラ
   ム用領域、バックアップ用領域、フラグ領域に分けると
   共に、 前記ＣＰＵには、通信回線よりダウンラインロードを行
   う時に、その受信データをメインメモリにおけるランダ
   ムアクセスメモリに取り込む処理機能と、ランダムアク
   セスメモリ上の受信データを、フラッシュメモリのバッ
   クアップエリアに書き込む機能と、このフラッシュメモ
   リのバックアップエリアの受信デ−タを、このフラッシ
   ュメモリの主プログラム用領域に書き込む機能と、これ
   らの処理を進める際にその処理を実施したことを示す情
   報を履歴状態情報として、フラッシュメモリのフラグ領
   域に書き込んで保存する機能とを設けて構成したことを
   特徴とする通信端末装置。
4. 【請求項４】 前記ＣＰＵには主プログラムの実行に先
   立ち、前記フラッシュメモリのフラグ領域にある履歴状
   態情報を参照して主プログラム更新処理の中断の有無を
   判定する機能、中断のあった時はダウンラインロードの
   再開を行う機能とを具備することを特徴とする請求項３
   記載の通信端末装置。
5. 【請求項５】 前記ＣＰＵには主プログラムの実行に先
   立ち、前記フラッシュメモリのフラグ領域にある履歴状
   態情報を参照して主プログラム更新処理の中断の有無を
   判定する機能、中断のあった時は前記フラッシュメモリ
   のバックアップエリアに前記受信データのあるときにこ
   の受信データを前記フラッシュメモリの主プログラム用
   領域に書き込む機能、前記中断のあった時に前記バック
   アップエリアに前記受信データがないときはダウンライ
   ンロードの再開を行う機能とを具備することを特徴とす
   る請求項３記載の通信端末装置。
6. 【請求項６】 前記主プログラムは、フラッシュメモリ
   の前記電気的に一括消去可能なメモリエリア単位対応に
   ブロック化した構成とし、また、前記ＣＰＵにはダウン
   ラインロードを実施した際、主プログラムをこのブロッ
   ク単位で更新すべく制御する機能を付加したことを特徴
   とする請求項２または３いずれか記載の通信端末装置。