JPH0851180A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0851180A JPH0851180A JP6187015A JP18701594A JPH0851180A JP H0851180 A JPH0851180 A JP H0851180A JP 6187015 A JP6187015 A JP 6187015A JP 18701594 A JP18701594 A JP 18701594A JP H0851180 A JPH0851180 A JP H0851180A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- internal circuit
- semiconductor
- memory
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】 （修正有）
【目的】実装密度を向上させるとともに、半導体チップ
の実装状態の安定化及び組立工程の簡易化を図る。 【構成】複数のメモリチップ２が内部回路基板６に搭載
され、封止キャップ４によって封止されてなるメモリモ
ジュール１の個々のメモリチップ２を、ソケット３を介
して、内部回路基板６に対し垂直になるように実装す
る。 【効果】高密度実装の半導体装置における半導体チップ
の実装の安定化及び組立の簡易化を図ることができ、歩
留及び信頼性も向上する。
の実装状態の安定化及び組立工程の簡易化を図る。 【構成】複数のメモリチップ２が内部回路基板６に搭載
され、封止キャップ４によって封止されてなるメモリモ
ジュール１の個々のメモリチップ２を、ソケット３を介
して、内部回路基板６に対し垂直になるように実装す
る。 【効果】高密度実装の半導体装置における半導体チップ
の実装の安定化及び組立の簡易化を図ることができ、歩
留及び信頼性も向上する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置装置に関す
るものであり、特に、一つの基板に複数のメモリＩＣを
搭載してなるメモリモジュール、あるいは、一つのパッ
ケージに複数の半導体チップを搭載したハイブリッドＩ
Ｃやマルチチップモジュール等に利用して有効なもので
ある。
るものであり、特に、一つの基板に複数のメモリＩＣを
搭載してなるメモリモジュール、あるいは、一つのパッ
ケージに複数の半導体チップを搭載したハイブリッドＩ
Ｃやマルチチップモジュール等に利用して有効なもので
ある。
【０００２】
【従来の技術】近年、半導体装置の高集積化とともに、
複数の半導体装置を一つの回路基板上で組み合わせたメ
モリモジュールやマルチチップモジュールも、ますます
縮小化されつつある。例えば、メモリＩＣを一つの回路
基板上で複数個実装されてなるメモリモジュールも年々
縮小され、特開昭６０−７２０４９号公報に記載されて
いるようなシングルインラインメモリモジュールが主流
となっている。
複数の半導体装置を一つの回路基板上で組み合わせたメ
モリモジュールやマルチチップモジュールも、ますます
縮小化されつつある。例えば、メモリＩＣを一つの回路
基板上で複数個実装されてなるメモリモジュールも年々
縮小され、特開昭６０−７２０４９号公報に記載されて
いるようなシングルインラインメモリモジュールが主流
となっている。
【０００３】図７にシングルインラインメモリモジュー
ルの全体図を示す。メモリモジュール２５は、ガラスエ
ポキシやセラミック等からなる回路基板２７に、それぞ
れ樹脂等で封止されたメモリＩＣ２６が複数個（例えば
９個）搭載されている。回路基板２７には、外部回路と
接続するための接点２８が複数一列に並んで設けられて
いる。メモリＩＣは、主にＤＲＡＭが用いられている。
ルの全体図を示す。メモリモジュール２５は、ガラスエ
ポキシやセラミック等からなる回路基板２７に、それぞ
れ樹脂等で封止されたメモリＩＣ２６が複数個（例えば
９個）搭載されている。回路基板２７には、外部回路と
接続するための接点２８が複数一列に並んで設けられて
いる。メモリＩＣは、主にＤＲＡＭが用いられている。
【０００４】また、マルチチップモジュールに関して
は、例えば、特開昭６２−２６０３５２号公報に、一つ
の回路基板上に、複数の半導体チップを基板に対して垂
直に搭載することにより、実装密度を向上させた例が開
示されている。
は、例えば、特開昭６２−２６０３５２号公報に、一つ
の回路基板上に、複数の半導体チップを基板に対して垂
直に搭載することにより、実装密度を向上させた例が開
示されている。
【０００５】
【発明が解決しようとする課題】従来のメモリモジュー
ルでは、樹脂等で封止されたメモリＩＣを回路基板に平
面実装するため、パッケージ自体が小型化されない限
り、モジュールの高密度化を図ることができない。また
平面実装のため、パッケージが薄型化しても、占有面積
は、従来のままである。
ルでは、樹脂等で封止されたメモリＩＣを回路基板に平
面実装するため、パッケージ自体が小型化されない限
り、モジュールの高密度化を図ることができない。また
平面実装のため、パッケージが薄型化しても、占有面積
は、従来のままである。
【０００６】そこで、特開昭６２−２６０３５２号公報
に開示されているように、複数の半導体チップを回路基
板に対して垂直に搭載することにより、実装密度を向上
させる場合、半導体チップを回路基板に接続及び固定す
る作業は困難を極め、また、半導体チップを垂直に固定
させる確実な手段がなかったため、歩留を向上させるこ
とが困難となっている。
に開示されているように、複数の半導体チップを回路基
板に対して垂直に搭載することにより、実装密度を向上
させる場合、半導体チップを回路基板に接続及び固定す
る作業は困難を極め、また、半導体チップを垂直に固定
させる確実な手段がなかったため、歩留を向上させるこ
とが困難となっている。
【０００７】そこで、本発明の目的は、実装密度を向上
させるとともに、半導体チップの実装状態の安定化及び
組立工程の簡易化を図ることにある。
させるとともに、半導体チップの実装状態の安定化及び
組立工程の簡易化を図ることにある。
【０００８】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、複数の半導体チップが内部
回路基板に搭載され、内部回路基板ごと封止されてなる
半導体装置の個々の半導体チップを、接続固定手段を介
して、内部回路基板に対し垂直になるように実装するも
のである。
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、複数の半導体チップが内部
回路基板に搭載され、内部回路基板ごと封止されてなる
半導体装置の個々の半導体チップを、接続固定手段を介
して、内部回路基板に対し垂直になるように実装するも
のである。
【００１０】
【作用】個々の半導体チップを、接続固定手段を介し
て、内部回路基板に対し垂直になるように実装するの
で、高密度実装の半導体装置における半導体チップの実
装状態の安定化、及び組立工程の簡易化を図ることがで
きる。
て、内部回路基板に対し垂直になるように実装するの
で、高密度実装の半導体装置における半導体チップの実
装状態の安定化、及び組立工程の簡易化を図ることがで
きる。
【００１１】
【実施例】以下、本発明を、メモリモジュールに利用し
た例について説明する。図１は、メモリモジュール１の
断面図である。メモリモジュール１は、９枚のメモリチ
ップからなり、８枚を通常記憶用、１枚をパリティチェ
ック用として用いる。メモリチップ２の平面図を図２に
示す。メモリチップ２は、メモリ回路部２ａ及び複数の
電極パッド２ｂからなる。本実施例では、メモリチップ
２を、チップの１辺を差し込むことにより、チップの接
続及び固定を行うソケット３を用いている。従って、メ
モリチップ２の複数の電極パッド２ｂを、ソケット３へ
差し込む側の辺に集中配置している。この場合、パッド
間ピッチを広げるために、複数の電極パッド２ｂを図２
に示すように千鳥状に配置しても良い。図３は、メモリ
チップ２をソケット３に接続及び固定された状態を示す
図である。ソケット３の凹部にはメモリチップ２の電極
パッド２ｂと接続されるべきリード３ａが固定されてい
る。リード３ａには、半田等の導電性のろう剤や、金箔
等の金属箔が用いられ、例えば、多層基板技術や蒸着技
術等を利用して形成される。ソケット３と内部回路基板
６とは、例えば半田からなるバンプ５を用いて接続す
る。メモリモジュール１の図示しない外部基板への実装
は、バンプ７を用いている。
た例について説明する。図１は、メモリモジュール１の
断面図である。メモリモジュール１は、９枚のメモリチ
ップからなり、８枚を通常記憶用、１枚をパリティチェ
ック用として用いる。メモリチップ２の平面図を図２に
示す。メモリチップ２は、メモリ回路部２ａ及び複数の
電極パッド２ｂからなる。本実施例では、メモリチップ
２を、チップの１辺を差し込むことにより、チップの接
続及び固定を行うソケット３を用いている。従って、メ
モリチップ２の複数の電極パッド２ｂを、ソケット３へ
差し込む側の辺に集中配置している。この場合、パッド
間ピッチを広げるために、複数の電極パッド２ｂを図２
に示すように千鳥状に配置しても良い。図３は、メモリ
チップ２をソケット３に接続及び固定された状態を示す
図である。ソケット３の凹部にはメモリチップ２の電極
パッド２ｂと接続されるべきリード３ａが固定されてい
る。リード３ａには、半田等の導電性のろう剤や、金箔
等の金属箔が用いられ、例えば、多層基板技術や蒸着技
術等を利用して形成される。ソケット３と内部回路基板
６とは、例えば半田からなるバンプ５を用いて接続す
る。メモリモジュール１の図示しない外部基板への実装
は、バンプ７を用いている。
【００１２】以下、メモリモジュール１の組立方法につ
いて説明する。まず、図４に示すように、ソケット３に
メモリチップ３を差し込み、電極パッド２ｂとリード３
ａとを接続する。リード３ａに半田を用いた場合、メモ
リチップ３を差し込んだソケット３を加熱することによ
り、半田を溶融させ、接続を確実にする。次に、メモリ
チップ３を差し込んだそれぞれのソケット３を、互いに
横に重ねるように内部回路基板６へ実装する。内部回路
基板６のソケット実装部には、予めバンプ５がボンディ
ングされており、ソケット実装の際、内部回路基板６を
バンプ５の溶融点近くまで加熱しておくことにより、ソ
ケット３は、内部回路基板６に接続、固定される。最後
に、封止キャップ４によって、内部回路基板６全体を封
止する。
いて説明する。まず、図４に示すように、ソケット３に
メモリチップ３を差し込み、電極パッド２ｂとリード３
ａとを接続する。リード３ａに半田を用いた場合、メモ
リチップ３を差し込んだソケット３を加熱することによ
り、半田を溶融させ、接続を確実にする。次に、メモリ
チップ３を差し込んだそれぞれのソケット３を、互いに
横に重ねるように内部回路基板６へ実装する。内部回路
基板６のソケット実装部には、予めバンプ５がボンディ
ングされており、ソケット実装の際、内部回路基板６を
バンプ５の溶融点近くまで加熱しておくことにより、ソ
ケット３は、内部回路基板６に接続、固定される。最後
に、封止キャップ４によって、内部回路基板６全体を封
止する。
【００１３】完成したメモリモジュール１の外部回路基
板への実装は、内部回路基板６の裏面に形成された接点
にバンプ７をボンディングし、外部回路基板へ載置し、
バンプ７をリフローさせることにより実装する。
板への実装は、内部回路基板６の裏面に形成された接点
にバンプ７をボンディングし、外部回路基板へ載置し、
バンプ７をリフローさせることにより実装する。
【００１４】上記の組立方法によると、メモリチップ３
を安定した形態で実装した高密度のメモリモジュールを
製造することができる。
を安定した形態で実装した高密度のメモリモジュールを
製造することができる。
【００１５】次に、メモリチップの内部回路基板への実
装をリードフレームを用いて行う例について説明する。
図５にメモリモジュール８の部分断面図を示す。メモリ
チップ９は、その電極パッド９ｂがチップの互いに向い
合うの２辺に設けられた従来からのチップを用い、例え
ばポリイミド樹脂からなる絶縁性のテープ１０によって
固定されたリードフレーム１１の一端部をバンプ１２に
よって電極パッド９ｂへ接続している。リードフレーム
１１の他端部はメモリチップ９に対し、直角に成形され
ている。これにより、メモリチップ９を内部回路基板１
４に対し垂直に実装することができる。また、リード１
１及びテープ１０によってメモリチップ９を固定してい
るため、メモリチップ９の実装面積が、直角に成形され
たリードフレーム１１の他端部のみとなるため、実装チ
ップ間のピッチを縮めることができ、メモリモジュール
の高密度化、大容量化が可能となる。
装をリードフレームを用いて行う例について説明する。
図５にメモリモジュール８の部分断面図を示す。メモリ
チップ９は、その電極パッド９ｂがチップの互いに向い
合うの２辺に設けられた従来からのチップを用い、例え
ばポリイミド樹脂からなる絶縁性のテープ１０によって
固定されたリードフレーム１１の一端部をバンプ１２に
よって電極パッド９ｂへ接続している。リードフレーム
１１の他端部はメモリチップ９に対し、直角に成形され
ている。これにより、メモリチップ９を内部回路基板１
４に対し垂直に実装することができる。また、リード１
１及びテープ１０によってメモリチップ９を固定してい
るため、メモリチップ９の実装面積が、直角に成形され
たリードフレーム１１の他端部のみとなるため、実装チ
ップ間のピッチを縮めることができ、メモリモジュール
の高密度化、大容量化が可能となる。
【００１６】以下、メモリモジュール８の組立方法につ
いて説明する。まず、メモリチップ９の電極パッドにバ
ンプ１２をボンディングする。バンプボンディングは、
例えば半田からなるワイヤを用い、ワイヤボンディング
の要領で、キャピラリを通したワイヤの先端に、放電に
よってボールを形成し、電極パッドにボールをボンディ
ングする。その後ボールのみを電極パッドに残し、ワイ
ヤが切断され、次のボールを形成する。これらの動作の
繰返しにより、メモリチップ９へバンプ１２が形成され
る。次に、予めテープ１０に接着されたリードフレーム
１１の一端部とメモリチップ９の電極パッド９ｂとをバ
ンプ１２によって接続する。この時、メモリチップ９表
面とリードフレーム１１とを接着テープ等を用いて接着
させると、より一層接着状態が安定する。このメモリチ
ップ９とリードフレーム１１との電気的接続には、通常
のワイヤボンディングを用いても良い。尚、テープ１０
が接着されたリードフレーム１１の他端部は、メモリチ
ップ９の接着前に直角に成形しておく。リードフレーム
１１に接続固定されたメモリチップ９は、直角に成形さ
れたリードフレーム１１の他端部を、加熱された内部回
路基板１４に接着することにより、内部回路基板１４に
対して垂直に実装される。内部回路基板１４とリードフ
レーム１１との接続は、バンプ１３が用いられる。バン
プ１３は、リードフレーム１１の他端部、または内部回
路基板１４に予めボンディングしておく。メモリチップ
９を内部回路基板１４に所定数実装した後、封止キャッ
プ１５によってメモリチップ９の実装部を封止し、メモ
リモジュール８が完成する。
いて説明する。まず、メモリチップ９の電極パッドにバ
ンプ１２をボンディングする。バンプボンディングは、
例えば半田からなるワイヤを用い、ワイヤボンディング
の要領で、キャピラリを通したワイヤの先端に、放電に
よってボールを形成し、電極パッドにボールをボンディ
ングする。その後ボールのみを電極パッドに残し、ワイ
ヤが切断され、次のボールを形成する。これらの動作の
繰返しにより、メモリチップ９へバンプ１２が形成され
る。次に、予めテープ１０に接着されたリードフレーム
１１の一端部とメモリチップ９の電極パッド９ｂとをバ
ンプ１２によって接続する。この時、メモリチップ９表
面とリードフレーム１１とを接着テープ等を用いて接着
させると、より一層接着状態が安定する。このメモリチ
ップ９とリードフレーム１１との電気的接続には、通常
のワイヤボンディングを用いても良い。尚、テープ１０
が接着されたリードフレーム１１の他端部は、メモリチ
ップ９の接着前に直角に成形しておく。リードフレーム
１１に接続固定されたメモリチップ９は、直角に成形さ
れたリードフレーム１１の他端部を、加熱された内部回
路基板１４に接着することにより、内部回路基板１４に
対して垂直に実装される。内部回路基板１４とリードフ
レーム１１との接続は、バンプ１３が用いられる。バン
プ１３は、リードフレーム１１の他端部、または内部回
路基板１４に予めボンディングしておく。メモリチップ
９を内部回路基板１４に所定数実装した後、封止キャッ
プ１５によってメモリチップ９の実装部を封止し、メモ
リモジュール８が完成する。
【００１７】上記の組立方法によると、メモリチップの
電極パッドの位置を変更することなく、簡単に、高密度
のメモリモジュールを製造することができる。
電極パッドの位置を変更することなく、簡単に、高密度
のメモリモジュールを製造することができる。
【００１８】以下、本発明の作用効果について説明す
る。
る。
【００１９】（１）複数の半導体チップが内部回路基板
に搭載され、内部回路基板ごと封止されてなる半導体装
置の個々の半導体チップを、内部回路基板に対し垂直に
実装することにより、内部回路基板上での半導体チップ
の実装密度を向上させることができる。
に搭載され、内部回路基板ごと封止されてなる半導体装
置の個々の半導体チップを、内部回路基板に対し垂直に
実装することにより、内部回路基板上での半導体チップ
の実装密度を向上させることができる。
【００２０】（２）内部回路基板上での半導体チップの
実装密度を向上させるので、大容量の半導体装置の小型
化を図ることができる。
実装密度を向上させるので、大容量の半導体装置の小型
化を図ることができる。
【００２１】（３）個々の半導体チップの実装を、接続
固定手段を介して行うので、高密度実装の半導体装置の
組立の簡易化を図ることができる。
固定手段を介して行うので、高密度実装の半導体装置の
組立の簡易化を図ることができる。
【００２２】（４）個々の半導体チップの実装を、接続
固定手段を介して行うので、高密度実装における半導体
チップの実装の安定化を図ることができ、歩留及び信頼
性が向上する。
固定手段を介して行うので、高密度実装における半導体
チップの実装の安定化を図ることができ、歩留及び信頼
性が向上する。
【００２３】以上、本発明者によって、なされた発明を
実施例に基づき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。例え
ば、上記図１の実施例では、一つのソケットに１枚のチ
ップを実装していたが、図６に示すように、２枚のチッ
プ１８、１９を、互いに裏面を合わせることにより、一
つのソケット２０に実装することも可能である。この場
合、尚一層実装密度を向上させることができる。また、
メモリモジュールの外部回路基板への実装は、バンプを
用いた実装方法に限定されず、リードピン挿入方法、あ
るいはその他の面実装方法を用いても良い。
実施例に基づき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。例え
ば、上記図１の実施例では、一つのソケットに１枚のチ
ップを実装していたが、図６に示すように、２枚のチッ
プ１８、１９を、互いに裏面を合わせることにより、一
つのソケット２０に実装することも可能である。この場
合、尚一層実装密度を向上させることができる。また、
メモリモジュールの外部回路基板への実装は、バンプを
用いた実装方法に限定されず、リードピン挿入方法、あ
るいはその他の面実装方法を用いても良い。
【００２４】尚、本発明は、メモリモジュールに限定さ
れることなく、マルチチップモジュールや、その他のあ
らゆる半導体装置実装製品に利用して、実装密度を向上
させる上で格別な効果を奏するものである。
れることなく、マルチチップモジュールや、その他のあ
らゆる半導体装置実装製品に利用して、実装密度を向上
させる上で格別な効果を奏するものである。
【００２５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００２６】すなわち、複数の半導体チップが内部回路
基板に搭載され、内部回路基板ごと封止されてなる半導
体装置の個々の半導体チップを、接続固定手段を介し
て、内部回路基板に対し垂直になるように実装すること
により、高密度実装の半導体装置における組立の簡易
化、半導体チップの実装の安定化を図ることができ、歩
留及び信頼性が向上するものである。
基板に搭載され、内部回路基板ごと封止されてなる半導
体装置の個々の半導体チップを、接続固定手段を介し
て、内部回路基板に対し垂直になるように実装すること
により、高密度実装の半導体装置における組立の簡易
化、半導体チップの実装の安定化を図ることができ、歩
留及び信頼性が向上するものである。
【００２７】
【図１】本発明の一実施例であるメモリモジュール１の
断面図である。
断面図である。
【図２】メモリモジュール１に用いるメモリチップ２の
平面図である。
平面図である。
【図３】メモリチップ２がソケット３に接続及び固定さ
れた状態を示す図である。
れた状態を示す図である。
【図４】メモリチップ２をソケット３に差し込む方法を
示す図である。
示す図である。
【図５】本発明の他の実施例であるメモリモジュール８
の部分断面図を示す図である。
の部分断面図を示す図である。
【図６】本発明の他の実施例であるモジュール１６の断
面図である。
面図である。
【図７】従来のメモリモジュールの全体図である。
１……メモリモジュール，２……メモリチップ，２ａ…
…メモリ回路部，２ｂ……電極パッド，３……ソケッ
ト，３ａ……リード，４……封止キャップ，５……バン
プ，６……内部回路基板，７……バンプ，８……メモリ
モジュール，９……メモリチップ，１０……テープ，１
１……リード，１２……バンプ，１３……バンプ，１４
……内部回路基板，１５……封止キャップ，１６……バ
ンプ，１７……モジュール，１８、１９……チップ，２
０……ソケット，２１……バンプ，２２……封止キャッ
プ，２３……内部回路基板，２４……バンプ，２５……
メモリモジュール，２６……メモリＩＣ，２７……回路
基板，２８……接点，
…メモリ回路部，２ｂ……電極パッド，３……ソケッ
ト，３ａ……リード，４……封止キャップ，５……バン
プ，６……内部回路基板，７……バンプ，８……メモリ
モジュール，９……メモリチップ，１０……テープ，１
１……リード，１２……バンプ，１３……バンプ，１４
……内部回路基板，１５……封止キャップ，１６……バ
ンプ，１７……モジュール，１８、１９……チップ，２
０……ソケット，２１……バンプ，２２……封止キャッ
プ，２３……内部回路基板，２４……バンプ，２５……
メモリモジュール，２６……メモリＩＣ，２７……回路
基板，２８……接点，
Claims (8)
- 【請求項１】複数の半導体チップが内部回路基板に搭載
され、該内部回路基板ごと封止されてなる半導体装置で
あって、個々の前記半導体チップの電極は、周縁部４辺
のうち１辺側に集中配置されており、前記半導体チップ
の電極が配置された１辺を差し込むことにより、前記半
導体チップの電極を外部へ導出するソケットを具備し、
該ソケットは、前記半導体チップが前記内部回路基板に
対し垂直になるように、前記内部回路基板に接続及び固
定されてなることを特徴とする半導体装置。 - 【請求項２】前記半導体チップは、半導体記憶装置であ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】前記ソケットと前記内部回路基板とは、バ
ンプにより接続されてなることを特徴とする請求項１ま
たは２記載の半導体装置。 - 【請求項４】前記半導体装置は、外部回路基板にバンプ
によって実装されることを特徴とする請求項１または２
または３記載の半導体装置。 - 【請求項５】複数の半導体チップが内部回路基板に搭載
され、該内部回路基板ごと封止されてなる半導体装置で
あって、個々の前記半導体チップの電極は、絶縁テープ
で固定されたリードフレームに接続及び固定されてお
り、該リードフレームは、前記半導体チップが前記内部
回路基板に対し垂直になるように、前記内部回路基板に
接続及び固定されてなることを特徴とする半導体装置。 - 【請求項６】前記半導体チップは、半導体記憶装置であ
ることを特徴とする請求項５記載の半導体装置。 - 【請求項７】前記半導体チップと前記リードフレーム、
及び前記リードフレームと前記内部回路基板との接続
は、バンプによってなされることを特徴とする請求項５
記載の半導体装置。 - 【請求項８】前記リードフレームの前記内部回路基板と
の接続部は、半導体チップに対してほぼ垂直に成形され
てなることを特徴とする請求項５または６または７記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6187015A JPH0851180A (ja) | 1994-08-09 | 1994-08-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6187015A JPH0851180A (ja) | 1994-08-09 | 1994-08-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851180A true JPH0851180A (ja) | 1996-02-20 |
Family
ID=16198713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6187015A Pending JPH0851180A (ja) | 1994-08-09 | 1994-08-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851180A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100265568B1 (ko) * | 1997-12-16 | 2000-09-15 | 김영환 | 멀티칩모듈 |
| KR100290886B1 (ko) * | 1998-05-09 | 2001-07-12 | 김영환 | 초고집적회로반도체패키지및그제조방법 |
| US6472744B2 (en) | 1997-05-27 | 2002-10-29 | Fujitsu Limited | Semiconductor module including a plurality of semiconductor devices detachably |
| US8323037B2 (en) | 2010-09-07 | 2012-12-04 | Samsung Electronics Co., Ltd. | Semiconductor module having a board with a chip region and two tap regions with different thicknesses |
-
1994
- 1994-08-09 JP JP6187015A patent/JPH0851180A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472744B2 (en) | 1997-05-27 | 2002-10-29 | Fujitsu Limited | Semiconductor module including a plurality of semiconductor devices detachably |
| US6696754B2 (en) | 1997-05-27 | 2004-02-24 | Fujitsu Limited | Semiconductor module including a plurality of semiconductor devices detachably |
| KR100265568B1 (ko) * | 1997-12-16 | 2000-09-15 | 김영환 | 멀티칩모듈 |
| KR100290886B1 (ko) * | 1998-05-09 | 2001-07-12 | 김영환 | 초고집적회로반도체패키지및그제조방법 |
| US8323037B2 (en) | 2010-09-07 | 2012-12-04 | Samsung Electronics Co., Ltd. | Semiconductor module having a board with a chip region and two tap regions with different thicknesses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8278147B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US6869827B2 (en) | Semiconductor/printed circuit board assembly, and computer system | |
| US20050189623A1 (en) | Multiple die package | |
| US20020185744A1 (en) | Semiconductor device and a method of manufacturing the same | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JP2738568B2 (ja) | 半導体チップモジュール | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| JPH11145199A (ja) | 半導体装置 | |
| JP3150253B2 (ja) | 半導体装置およびその製造方法並びに実装方法 | |
| US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
| US20040130036A1 (en) | Mult-chip module | |
| JPH0851180A (ja) | 半導体装置 | |
| JPH0563138A (ja) | 半導体集積回路装置 | |
| US7652383B2 (en) | Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JPH08153826A (ja) | 半導体集積回路装置 | |
| JP3474408B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001319988A (ja) | 半導体装置 | |
| JP2677967B2 (ja) | 半導体装置の製造方法 | |
| JP2004179300A (ja) | 半導体装置およびその製造方法 | |
| JP2001060600A (ja) | 半導体装置 | |
| JP2004014605A (ja) | 半導体装置及びその製造方法 | |
| JPS62122256A (ja) | 半導体装置 | |
| KR20010063219A (ko) | 칩 스택 패키지 |