JPH08510633A - ステッピングモータの駆動回路 - Google Patents

Abstract

(57)【要約】 この発明は、ステッピングモータ等の電子的に切替えられる電気モータの駆動回路であって、各モータ巻線（Ｌ１、Ｌ２）に対する全ブリッジ回路（Ｉ、ＩＩ）と、電流センサ抵抗（Ｒ）と、測定値を記憶する記憶装置（Ｃ５）と、制御回路（ＯＰ１−ＯＰ５）とから構成されている。前記制御回路は、駆動フェーズの制御期間中、駆動回路を流れる総電流を、制御フェーズ期間外に流れた総電流値を記憶する記憶回路（Ｃ５）の記憶値に一致するように調整し、このことにより電圧供給線を介して流れる総電流中の交流信号ノイズを抑制することができる。

Description

【発明の詳細な説明】 ステッピングモータの駆動回路 技術分野 本発明は、請求項１の前文に示すようにステッピングモータの駆動回路に関す るものである。このような駆動回路は、例えば、ＥＰ ０ ３９４ ９４１ Ａ ２号に記載されている。 本発明の一実施例は、二つのモータ巻線を有する二相ステッピングモータの駆 動回路に関するものであり、各々のモータ巻線は全ブリッジ回路によって給電さ れ、これらの全ブリッジ回路は、並列接続されて、電源の二電極間に結合され、 いずれの場合も直列接続された制御可能な二個の駆動素子を備えており、また、 対応するモータ巻線は、一方の直列接続の二個の駆動素子間の接続点と、他方の 直列接続の二個の駆動素子間の接続点との間に結合接続され、制御回路の出力側 は個々の制御可能駆動素子の制御入力に結合され、これらを駆動して、一方のモ ータ巻線だけ、または他方のモータ巻線だけ、または両方のモータ巻線が交互に 付勢されるようにステッピングモータの半ステップモードの巻線電流パルスを出 力する、又は、個々の制御可能駆動素子の制御入力を駆動してステッピングモー タの全ステップモードのバイポーラ巻線電流パルスを出力する制御論理回路を有 する。 このような駆動回路は、又、全ステップモードでも制御可能である。 背景技術 ステッピングモータは、その巻線を交互に付勢することによって制御される。 ＥＰ ０ ３９４ ９４１ Ａ２号により知られているタイプでは、二本の巻線 を備えた二相ステッピングモータの静音運転に好ましい半ステップモードの典型 的な制御シーケンスが、図２のように示される。図２（ａ）は、一方の巻線のバ イポーラ電流パルスシーケンスＩＬ１を示す。図２（ｂ）は、他方の巻線のバイ ポーラ電流パルスシーケンスＩＬ２を示す。この半ステップモードの制御シーケ ンスによるステッピングモータのアーマチュア位置は、図２（ｃ）に示されてい る。 パルス送りされる巻線の電流を定期的に切換えることにより、モータ駆動器に 接続されているモータのリードと、電源電圧線の両方に電磁干渉が生じる。これ により、これらのラインはアンテナとして作用する。駆動器からモータへのリー ドを極く短くすることによって、実質的にそのアンテナ効果を除去することがで きる。しかしながら、電源電圧線は比較的長く、非常に敏感なアンテナとなる。 ＥＰ ０ ３９４ ９４１ Ａ２号により知られる駆動回路は、最大電流が流 れているときでさえ、電流調整を実施する。これは、調整トランジスタでの対応 電圧の降下を招く。その結果、高電力損失を生じる。 ＤＥ ２９ ４４ ３３５ Ａ１号により、ディジタルではないが四個の振幅 値により階段状の形状を有する電流パルスを、ステッピングモータの巻線に供給 する方法が知られている。これにより、ステッピングモータ１回転当たりのステ ップ数を増やすことができる。結果の総電流には、電磁干渉を生じる期間がある 。 ＤＥ ２９ ４４ ３３５ Ａ１号により知られる駆動回路は、基本的にはＥ Ｐ ０ ３９４ ９４１ Ａ２号の駆動回路のように作動するが、パルス幅変調 による刻時調整を利用する。これにより損失は減少するが、干渉は増加する。 既知のステッピングモータには、例えばＤＥ ２９ ４４ ３３５ Ａ１号の ように、ステッピングモータの巻線が付勢状態になる度に一連のパルスを受ける 、いわゆる断続式すなわち刻時式ステッピングモータ駆動器と、（例えばＥＰ ０ ３９４ ９４１ Ａ２のように）各付勢状態にて個々の巻線が一個の電流パ ルスだけを受ける非断続式ステッピングモータ駆動器がある。 断続式ステッピングモータ駆動器では、付勢される特定モータ巻線を介した電 圧のパルス幅変調により電流調整がもたらされる。適当な阻止手段が取られなけ れば、今日一般的なわずか１０ｋＨｚという切換速度で、重大な電磁干渉が発生 する。このような電流調整を伴うステッピングモータシステムでは、この阻止手 段のために、関連部分の全体設計努力ならびに金融費用が必要である。断続式電 流調整を伴う代表的な組込み式ステッピングモータ駆動器は、対応データシート に記載されているＳＧＳトムソン社製のＰＢＬ３２１７である。 非断続式ステッピングモータ駆動器では、電流調整は、各モータ巻線のオーム 抵抗によってもたらされる。断続式ステッピングモータに関連して述べられた高 切換速度によるチョッパ妨害は、非断続式ステッピングモータ駆動器には存在し ない。しかしながら、図２（ａ）と２（ｂ）に示されているように、電流パルス は、パルスのエッジが急勾配な場合に干渉を生じる。ステッピングモータ駆動器 からモータ巻線へのリードにかかる干渉は、既に述べたように、ステッピングモ ータ駆動器からモータ巻線へのリードを、アンテナとして作用しないように極く 短くすることによって、大幅に減少できる。しかしながら、ステッピングモータ とステッピングモータ駆動器とからなるシステムで、電源電圧線経由で電圧供給 源から引き回された総電流Ｉｇは、未だに駆動シーケンスの四倍の周波数の大交 流成分を含む。これは図３に示されている。両方のモータ巻線が付勢されると、 システムの電流消費は、一個のモータ巻線だけが付勢された場合の約二倍になる 。これは、低電流消費値に重畳されるパルス効果を有する。これにより、電源電 圧線に電磁干渉が生じる。 従って、応用装置の中には、ステッピングモータの駆動器の切換エッジを相応 に低くすることによって、モータのリードならびに電源電圧線に対する干渉を低 減しようとするものがある。これは干渉問題を緩和するが、根本的に解決するも のではない。 この技術の一例は、対応データシートに記載されているモトローラ社製の組込 式ステッピングモータ駆動器ＭＣ３３１９２である。 発明の開示 本発明が解決しようとする問題点は、給電線の高周波数成分を排除するステッ ピングモータ駆動器を提供することである。 この問題に対する解決法は、請求項１に記載されている。この解決法を発展さ せたものは、半ステップモードについては請求項２に、全ステップモードについ ては請求項４に記載されている。その他の発展させたものは、従属請求項に記載 されている。 半ステップモードの場合、本発明の解決法は、制御可能なスイッチとしての冒 頭に述べた駆動回路の各直列接続の二つの駆動素子の一方と、制御可能な増幅素 子としての他の駆動素子とを作動せしめ、付勢された特定モータ巻線を流れる総 巻線電流を検出するための電流センサ装置を設けることと、モータ巻線の一方の みを付勢している期間に電流センサ装置が検出した特定巻線電流値を記憶するた めの記憶装置を設けることと、一方のモータ巻線のみを先行して付勢した期間中 に記憶された巻線電流値の値に応じて、制御可能増幅素子を介して、両方のモー タ巻線を付勢する期間中、二個の全ブリッジ回路に流れる全ブリッジ電流を調整 するための調整回路を設けること、から成る。 全ステップモードの場合、冒頭に記載された駆動回路による本発明の解決法は 、制御可能なスイッチとしての各直列接続の二個の駆動素子の一方と、制御可能 な増幅素子としての他の駆動素子とを作動せしめ、モータ巻線に供給される電流 パルスのパルスエッジが所定のエッジ勾配になるまで傾斜させるための勾配緩和 回路を設けることと、一方のモータ巻線の電流パルスの極性反転が他方のモータ 巻線の電流パルスの極性反転を９０°位相シフトしたものとなるように、制御論 理回路に個々の駆動素子の制御入力を駆動させることと、付勢された特定モータ 巻線を流れる総巻線電流を検出するための電流センサ装置を設けること、両方の モータ巻線を最大付勢している期間中電流センサ装置が検出した特定総巻線電流 値を記憶するための記憶装置を設けることと、二個の巻線電流パルスの一方のエ ッジ勾配の期間中、両方のモータ巻線の先行する最大付勢期間中に記憶された巻 線電流値の値に、制御可能増幅素子を介して両方の全ブリッジ回路を流れる全ブ リッジ電流を、調整するための調整回路を設けること、から成る。 前述の９０°位相シフトは、対称に巻かれたモータならびにモータの真の運転 を前提とするものである。運転が真でない場合、及び／叉は、モータが非対称に 巻かれている場合、位相シフトが９０°から外れる可能性がある。 本発明の解決法の成功は、半ステップモードと全ステップモードの両方で電源 電圧線の電流消費を一定にし、電源電圧線に干渉をもたらす交流成分を除去した ことである。電源電圧線はアンテナとして作用することもあるが、電源電圧線へ の干渉はもはや存在しない。 全ステップモードでのエッジの勾配緩和は、予め制御論理回路で行なっておい てステッピングモータ駆動器で実施される。しかしながら、一方では、エッジ勾 配の緩和は、ステッピングモータ駆動器でしか実施できないこともある。 何らかの理由から、アンテナとして作用しないように短くすることができない モータリードへの干渉を除去するために、半ステップモードで勾配の緩和を行う ことができる。 全ステップモードでも、半ステップモードでも、同一の駆動回路を利用できる 。これら二モードについて、制御論理回路は異なる駆動信号を出力しなくてはな らない。全ステップモードが存在するか、半ステップモードが存在するかは、制 御論理回路内で駆動信号から直接検出できる。全ステップモードは、第一方向の 導通状態から反対の第二方向の導通状態へ、あるいは、第二方向の導通状態から 第一方向の導通状態へ直接かかる全ブリッジを特徴とする。半ステップモードで は、反転された特定の全ブリッジが、非導通状態から導通状態にかわる。各ブリ ッジのアーム、すなわち、各駆動素子の直列接続における一方の駆動素子は、ブ リッジ回路の制御可能スイッチとして作動させ、他方の駆動素子は、ブリッジ回 路の制御可能増幅素子として作動させることは、前述の印刷物ＥＰ ０ ３９４ ９４１ Ａ２号とＤＥ ２９ ４４ ３５５ Ａ１号で知られている。 ＥＰ ０ ３９４ ９４１ Ａ２号では、補正されなければステッピングモー タのステップ誤差を招く巻線の巻きムラを補正するために、この方法を利用する 。この補正をするため二個の駆動素子のうちの一方は、電流ミラーのトランジス タによって形成され、全ブリッジの他方のブリッジアームのスイッチングトラン ジスタに沿って導通状態にされるときに、この駆動素子に定電流源から定電流が 注入される。 ＤＥ ２９ ４４ ３５５ Ａ１号では、既に述べたように、階段状のパルス により、ステップサイズのサブ分割とそれによる一回転当たりのステップ数の増 加がもたらされる。このため、各ブリッジアームの一方の駆動素子は、フリップ フロップの助けを得てオン・オフ切換えが行われる制御可能トランジスタによっ て形成され、且つ、比較器の出力を介してオン状態に切換えられる。すなはち、 この比較器の一方の入力には、巻線電流を評価する電流センサ抵抗からの出力信 号が供給される。また、この比較器の他方の入力には、一定値記憶装置により決 定される可変電圧の基準電圧、即ち一定値記憶により瞬時に開放される記憶値に 対応した瞬時値に巻線電流を導く制御電圧が供給される。 ＥＰ ０ ０３８ ８４１ Ａ１号は、ステップモードまたはリニアモードの いずれかでステッピングモータを作動させるためのステッピングモータ制御手段 を開示する。二個のモータ巻線の各々は、各々二個のスイッチングトランジスタ を有する二本のブリッジアームのある、全ブリッジ回路に直列に結合されている 。各巻線には、一定値記憶装置の読出し値に基づいて分圧器により複数の分電圧 の中から選択可能な分電圧の一つに電圧を分割できる電流センサ抵抗が、結合さ れている。この成分電圧は、比較器にて、三角波発生器から到来する基準電圧と 比較される。一方で一定値記憶装置からの出力値、他方で比較器からの出力信号 が供給される位相駆動回路を利用することにより、種々の電流ステツプ高さの巻 線電流を導通させるため、全ブリッジ回路のスイッチングトランジスタが駆動さ れる。ステッピングモータのリニヤモードでは、スイッチングトランジスタのこ のステップ式駆動により、二個のモータ巻線に一定な総電流がもたらされる。し かしながら、ここでは調整動作が含まれないので、あらゆる動作条件のもとで一 定な総電流を現実に達成することは保証されない。 ＤＥ ３６ １０ ２５３ Ｃ２号により、整流子を有しないＤＣモータの制 御回路に関して駆動器の制御パルスの勾配を緩和するためのエッジ勾配緩和回路 を提供することが当該分野で知られている。 図面の簡単な説明 好適実施例を更に詳しく図面を参照しながら、本発明を以下に説明する。添付 の図面において、 図１は、二相ステッピングモータの駆動回路の本発明に係る回路図であり、 図２は、従来タイプの半ステップモードを示す図であり、 図２（ａ）、図２（ｂ）は、二相ステッピングモータの二個の巻線の制御シ ーケンスを示す図であり、 図２（ｃ）は、半ステップモードのステッピングモータの連続する接極子の 位置を示す概略図であり、 図３は、従来の半ステップモード用の駆動回路の電流消費を示す図であり、 図４は、本発明の駆動回路を利用する半ステップモードを示す図であり、 図４（ａ）は、総巻線電流の測定値を示す図であり、 図４（ｂ）は、調整状態のときの駆動回路の総電流消費を示す図であり、 図４（ｃ）、４（ｄ）は、二相ステッピングモータの二個の巻線を通る、結 果巻線電流を示す図であり、 図４（ｅ）は、駆動回路の総電流消費を示す図であり、 図５は、本発明の全ステップモード用の駆動回路を利用する電流の経過を示 す図であり、 図５（ａ）、５（ｂ）は、二相ステッピングモータの二個の巻線を通る電流 の経過を示す図であり、 図５（ｃ）は、調整なしの駆動回路の総電流消費を示す図であり、 図５（ｄ）は、電流調整により生じる付加的な電流消費を示す図であり、 図５（ｅ）は、全ステップモードにおける本発明の駆動回路の総電流消費を 示す図である。 発明を実施するための最良の形態 図１は、二相ステッピングモータの二個のモータ巻線Ｌ１、Ｌ２のそれぞれを 通る電流を、各々駆動する二個の全ブリッジＩとＩＩを備えた本発明の駆動回路 を示す。各々の全ブリッジには既知態様の四個のトランジスタが備わっており、 図示の実施例では、ｎ−チャネルＭＯＳトランジスタＭ１−Ｍ８の形態で示され ている。全ブリッジＩまたはＩＩの各々は、電源電圧線Ｖｓを指向しているトラ ンジスタＭ１、Ｍ２、Ｍ５、Ｍ６と、アースを指向しているトランジスタＭ３、 Ｍ４、Ｍ７、Ｍ８という二本の直列接続を並列接続にした構成になっている。本 実施例を更に詳細に説明する上で、電源電圧線Ｖｓを指向しているトランジスタ を「上側トランジスタ」と呼び、アースを指向しているトランジスタを下側トラ ンジスタと呼ぶ。各直列接続の上側および下側トランジスタは、接続点Ｖ１、Ｖ ２、Ｖ３、Ｖ４にて相互に結合されている。モータ巻線Ｌ１は、全ブリッジＩの 接続点Ｖ１とＶ２の間に結合されている。モータ巻線Ｌ２は、全ブリッジＩＩの 接続点Ｖ３とＶ４の間に結合されている。四本の直列接続は、いずれも、一端が 電源電圧線Ｖｓに共通に接続され、他端がセンサ抵抗Ｒを介してアースに接続さ れている。 上側トランジスタＭ１、Ｍ２、Ｍ５、Ｍ６のゲートは、各々、インバータＩＮ Ｖ１、ＩＮＶ２、ＩＮＶ３、ＩＮＶ４の出力に結合されている。下側トランジス タＭ３、Ｍ４、Ｍ７、Ｍ８のゲートは、異なる増幅器として作用する演算増幅器 ＯＰ１、ＯＰ２、ＯＰ３、ＯＰ４の出力に結合されている。演算増幅器ＯＰ１− ＯＰ４の反転入力は、接続点Ｖ５に結合されている。演算増幅器ＯＰ１、ＯＰ２ 、ＯＰ３、ＯＰ４の各々の非反転入力は、対応する接続点Ｖ６、Ｖ７、Ｖ８、Ｖ ９にて、インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３、ＩＮＶ４のうちの対応する ものの入力に結合されている。「対応する」とは、この場合、一個の上側トラン ジスタと一個の下側トランジスタから成る同一直列接続の演算増幅器とインバー タとを組合わせることを意味する。 制御論理回路ＳＬには、駆動回路を所望の半ステップモードまたは全ステップ モードにする論理信号Ａ、Ｂ、Ｃ、Ｄを利用できる四個の出力がある。論理信号 Ａは接続点Ｖ６に送られ、全ブリッジ回路Ｉの直列接続Ｍ１、Ｍ３を制御する。 論理信号Ｂは接続点Ｖ７に送られ、全ブリッジ回路Ｉの直列接続Ｍ２、Ｍ４を制 御する。論理信号ＣとＤは、各々、接続点Ｖ９とＶ８に送られ、全ブリッジ回路 ＩＩの直列接続Ｍ６、Ｍ８ならびにＭ５、Ｍ７を制御する。 エッジの勾配を緩和するために、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４は、接続 点Ｖ１、Ｖ２、Ｖ３、Ｖ４と対応インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３、Ｉ ＮＶ４の間に結合される。 スイッチングトランジスタＭ９と別のコンデンサＣ５から成る直列接続は、セ ンサ抵抗Ｒと並列に結合される。Ｃ５は記憶形コンデンサとして使用され、Ｍ９ は記憶形スイッチを形成する。センサ抵抗Ｒが全部の下側トランジスタＭ３、Ｍ ４、Ｍ７、Ｍ８に結合される接続点Ｖ１０は、別の増幅器として作用する別の演 算増幅器ＯＰ５の非反転入力に結合される。その反転入力は、スイッチングトラ ンジスタＭ９と記憶形コンデンサＣ５の間の接続点Ｖ１１に結合される。演算増 幅器ＯＰ５の出力は、更に別の二個のスイッチングトランジスタＭ１０とＭ１１ から成る直列接続を介してアースに結合される。スイッチングトランジスタＭ１ ０とＭ１１の間の接続点Ｖ１２は、接続点Ｖ５と結合される。制御論理回路ＳＬ は、更に別の二個の制御出力ＥとＦを有する。制御出力Ｅはスイッチングトラン ジスタＭ９のゲートに結合されている。制御出力Ｆは、スイッチングトランジス タＭ１１のゲートに直接結合され、且つ、更に別のインバータＩＮＶ５を介して スイッチングトランジスタＭ１０のゲートに結合されている。 すべての上側トランジスタＭ１、Ｍ２、Ｍ５、Ｍ６は、インバータＩＮＶ１、 ＩＮＶ２、ＩＮＶ３、ＩＮＶ４を介して、制御論理回路ＳＬによって切り換えら れるスイッチとして作用する。すべての下側トランジスタＭ３、Ｍ４、Ｍ７、Ｍ ８は、被制御構成要素として作用し、その制御は、増幅器ＯＰ５の出力信号によ り、スイッチングトランジスタＭ１０とＭ１１のスイッチング状態に基づいて、 制御論理回路ＳＬの影響下で、演算増幅器ＯＰ１、ＯＰ２、ＯＰ３、ＯＰ４によ りもたらされる。 スイッチングトランジスタＭ９とＭ１１は通常は導通状態であり、スイッチン グトランジスタＭ１０は通常は非導通状態である。スイッチングトランジスタＭ ９とＭ１１が導通状態であると、記憶型コンデンサＣ５はセンサ抵抗Ｒの電圧降 下電圧まで充電され、演算増幅器ＯＰ１−ＯＰ４の反転入力は、導通状態のスイ ッチングトランジスタＭ１１を介して実質的に接地される。演算増幅器ＯＰ５の 出力信号は、Ｍ１０を介して非導通状態となる。 Ｍ９を遮断することにより、Ｃ５が充電される電圧レベルを記憶することがで きる。 Ｍ１０を導通状態、Ｍ１１を非導通状態にした場合、ＯＰ５の出力信号はＯＰ １−ＯＰ４の反転入力にある。それと同時にＭ９が非導通状態であれば、ＯＰ５ は、実際値としてのセンサ抵抗Ｒの電圧降下と、設定値としての記憶型コ ンデンサＣ５に記憶された電圧レベルとを比較する。ＯＰ１−ＯＰ４の反転入力 の電位は、ＯＰ５の出力信号によって異なり、従って、設定値と実際値のこの比 較によって異なる。Ｍ１０は導通状態であるが、下側トランジスタＭ３、Ｍ４、 Ｍ７、Ｍ８の動作状態は、このように、論理信号Ａ−Ｄによってだけでなく、Ｏ Ｐ５によって実施される設定値−実際値の比較結果によっても決定される。 演算増幅器ＯＰ１−ＯＰ４は、危険なオフセットエラーを回避するために、例 えば約３のわずかな増幅率を有することが好ましい。また、可能であれば、同一 動作をさせるため、全ブリッジＩとＩＩの、演算増幅器ＯＰ１−ＯＰ４とトラン ジスタＭ１−Ｍ８を対で選択することが好都合である。 図１に記載の駆動回路の機能を以下に更に詳しく説明するが、最初に図４を参 照しながら半ステップモードを、次に図５を参照しながら全ステップモードを説 明する。 調整回路ＯＰ１−ＯＰ５、Ｒ、Ｃ５が設けられていない従来タイプの全ブリッ ジ駆動回路は、巻線Ｌ１及び／叉はＬ２が付勢される期間中、問題のモータ巻線 の一方の側の上側トランジスタと反対側の下側トランジスタを同時に導通状態に し、且つ、他の２個のトランジスタを非導通状態にすることによって、対応する 全ブリッジに斜電流が生成されるように働くものとして知られている。例えば、 モータ巻線Ｌ１が付勢されると、所望の電流方向に基づいて、トランジスタＭ１ とＭ４またはトランジスタＭ２とＭ３が同時に導通状態にされる。このために、 全ブリッジの四個すべてのトランジスタを、厳密にオフ状態または完全オン状態 のスイッチとして作動させることが好都合である。 従来の駆動回路とは異なり、本発明の駆動回路では、下側トランジスタＭ３、 Ｍ４、Ｍ７、Ｍ８は、本明細書で増幅素子と呼ばれるアナログ制御が可能な素子 として駆動回路で作動され、Ｍ１０とＭ１１のスイッチング状態に応じて、増幅 器モードまたはスイッチモードで演算増幅器ＯＰ１−ＯＰ４を介して駆動される 。 図１の駆動回路が半ステップモードで使用される場合、モータ巻線Ｌ１とＬ２ は、図２（ａ）と（ｂ）で作動された制御シーケンスと位相位置が一致するが、 特定付勢期間中、一定高さを有さずに図４（ｃ）と（ｄ）に記載のような階段状 の形を有するバイポーラ電流パルスＩＬ１とＩＬ２により、作動される。電流巻 線Ｌ１とＬ２の一方のみが付勢されると、充電状態の全ブリッジは最大電流を供 給する。両方の巻線Ｌ１とＬ２が付勢されると、先にモータ巻線一個だけに流れ る電流の大きさの半分の値の電流が各々流れる。図４（ｅ）に記載の総電流Ｉｇ の経路のように、この場合、駆動回路の総電流消費は一定である。 これは次のように達成される。モータ巻線Ｌ１およびＬ２の一方のみに電流が 流れているとき、この電流は、センサ抵抗Ｒの助けをかりて測定される。他方の モータ巻線が付加的に付勢された瞬間に、先に測定された結果が記憶される。設 定値としての記憶値の助けをかり、その後、駆動回路によって、総電流は実質的 に先に記憶された値に合わせて調整される。その結果、両方のモータ巻線の付勢 期間中は、回路を流れる総電流は、一方のモータ巻線だけを付勢したときの駆動 回路を流れる総電流と同じ大きさであり、従って、駆動回路の総電流消費は、図 ４（ｅ）により一定なままである。 電流調整は、両方のモータ巻線Ｌ１とＬ２が付勢されている限り、有効なまま である。 この動作シーケンスは、図１の駆動回路によって次のように得られる。 モータ巻線Ｌ１とＬ２の一方のみを付勢しているとき、スイッチングトランジ スタＭ９とＭ１１は導通状態であるが、スイッチングトランジスタＭ１０は遮断 されている。記憶型コンデンサＣ５は、センサ抵抗の電圧降下、従って、駆動回 路を流れる総電流に一致する電圧まで充電される。Ｍ１０の遮断により演算増幅 器ＯＰ１−ＯＰ５の助けをかりる電流調整が妨げられる。Ｍ１１は導通状態であ るので、ＯＰ１−ＯＰ４の反転入力は実質的に接地される。従って、電流を導通 状態のモータ巻線Ｌ１またはＬ２に流させる下側トランジスタＭ３、Ｍ４、Ｍ７ 、Ｍ８のいずれかが、完全オン状態となる。既に付勢されているモータ巻線に加 え、他方のモータ巻線も付勢されるように制御論理回路ＳＬが論理信号Ａ−Ｄを 駆動回路に供給する時点で、制御論理回路ＳＬは、その出力ＥとＦを介して制御 信号を出し、Ｍ９とＭ１１を非導通状態に、Ｍ１０を導通状態にする。これによ り、一方では、このときに記憶形コンデンサＣ５が充電される電圧レベルが記憶 される。これにより、他方では、ＯＰ１−ＯＰ４の反転入力は実質的に 接地レベルでなくなり、ＯＰ５の出力電位となる。この出力電位は、Ｃ５に蓄積 された電圧（設定値）とセンサ抵抗器Ｒの電圧降下（実際値）のズレによって異 なる。実際値が設定値よりもより高い場合、相応に高い電位がＯＰ５の出力に生 じるので、演算増幅器ＯＰ１−ＯＰ４の各々の二個の入力の間の差動電圧が相応 に低くなり、論理信号Ａ−Ｄの高電位が同一であるとすると、下側トランジスタ Ｍ３、Ｍ４、Ｍ７、Ｍ８がより弱い導通状態に駆動される。従って、これにより 、駆動回路を流れる総電流が減少し、Ｃ５に記憶された値にセンサ抵抗Ｒの電圧 降下が一致するまで総電流が減少する。 実際値が設定値よりも低い場合、相応により低い電位がＯＰ５の出力に生じる 。これにより、相応により高い差動電圧がもたらされ、演算増幅器ＯＰ１−ＯＰ ４の出力電圧が、相応により高くなる。従って、下側トランジスタＭ３、Ｍ４、 Ｍ７、Ｍ８は、相応により良い導通状態に駆動される。この結果、駆動回路を流 れる総電流が上昇し、相応にセンサ抵抗Ｒの電圧降下が上昇し、実際値が設定値 と一致するまで、総電流及びセンサ抵抗Ｒの降下電圧が上昇する。 制御ループＯＰ５、ＯＰ１；ＯＰ５、ＯＰ２；ＯＰ５、ＯＰ３；ＯＰ５、ＯＰ ４を起動することにより、調整期間中、全ブリッジＩとＩＩの各々を流れる電流 は、単一モータ巻線Ｌ１またはＬ２だけを先行して付勢した期間中に流れた電流 の半分に調整される。従って、全ブリッジＩとＩＩを流れる総電流は一定のまま である。これにより、電圧電源回路を介して消費される電流のリップルが除去さ れる。従って、電源電圧線には、もはや高周波電磁干渉は存在しない。電流測定 ならびに電流調整状態を、図４（ａ）と（ｂ）に示す。図４（ａ）では、Ｍ９を 相応に短期間、導通状態にすることにより、一方のモータ巻線のみを付勢する期 間の最後の短期間だけ、記憶型コンデンサＣ５をセンサ抵抗Ｒの降下電圧ＵＲに 充電することによって電流測定が実施されることを前提とする。しかしながら、 各電流測定は、更に長い期間、例えば、一方のモータ巻線だけが付勢されている 全期間中、いつでも実施することができる。 図４（ｂ）により、調整状態は両方の巻線が付勢されている限り、継続する。 図４（ｂ）は、ＯＰ５の出力電位ＡＰを示す。調整期間中の実際値と設定値のズ レにより、調整モード期間中のこの出力電位の高さが変化する。 半ステップモードでは、電磁干渉を回避するためのエッジ勾配の緩和処理も付 勢パルスのエッジ勾配処理も必要ない。本発明の調整により、電源電圧線に干渉 が生じることはない。モータリードに生じる干渉は、モータリードを短くするこ とによって回避される。それでもやはり、急なパルスエッジによって生じるオー バシュートを回避するために、エッジ勾配緩和が好都合な場合がある。 次に、図５を参照して、全ステップモードの場合の図１の駆動回路の動作モー ドについて検討する。 周知の駆動回路を備えた従来の全ステップモードでは、二個のモータ巻線Ｌ１ とＬ２は、各々、バイポーラ電流パルスによって給電される。これは、一方のモ ータ巻線のオンとオフの切換えが、必ず他方のモータ巻線がオフまたはオンに切 り換えられたときに正確に生じるように、モータ巻線Ｌ１とＬ２について逆相に 実施される。理想的な電流パルスを前提とすれば、これにより、駆動回路の総電 流消費は一定となる。また、電源電圧線に干渉が生じることはない。 パルス送りされる電流は、モータ巻線即ち誘導性成分を通るので、スイッチオ フ時に巻線電流のスイッチオフピーク、即ち、パルスの立下がり区間、が存在す る。これらのスイッチオフピークは、電源電圧線に生じ、それに対応する干渉を もたらす。 本発明の駆動回路は、一方で、極性反転のときにエッジの勾配を緩和する電流 パルスをモータ巻線Ｌ１およびＬ２内に生成する。他方、モータ巻線Ｌ１とＬ２ を流れる電流パルスは、９０°位相シフトされる。両方の事柄は、Ｌ１とＬ２を 流れる電流ＩＬ１とＩＬ２を図示する図５（ａ）と（ｂ）に図示されている。 巻線電流ＩＬ１とＩＬ２の位相関係は、制御論理回路ＳＬの論理信号Ａ−Ｄに よって与えられる。エッジ勾配緩和は、既に論理信号Ａ−Ｄに存在する場合もあ るし、エッジ勾配緩和コンデンサＣ１−Ｃ４によって実施される場合もある。ま た、両方の方法を組み合わせて使用することも可能である。 図５（Ｃ）は、演算増幅器ＯＰ１−ＯＰ５による調整を行わない駆動回路の総 電流消費Ｉｇａを示すものである。両方のモータ巻線Ｌ１とＬ２が最大付勢され ている期間中、総電流は、モータ巻線Ｌ１とＬ２の各々を流れる電流値の二倍で ある。エッジの勾配を緩和した各極性反転の期間中、総電流消費は一時的にＶ字 形に落ち込む。このような総電流の経過は、電源電圧線に対応リップルをもたら し、従って、電源電圧線に干渉を生じる。 本発明の駆動回路では、演算増幅器ＯＰ１−ＯＰ５を備えた調整回路は、モー タ巻線Ｌ１、Ｌ２の一方または他方の極性反転期間中に、緩和されたエッジ勾配 と共に起動される。この調整の結果、エッジ勾配を緩和した状態の極性反転期間 中、即ち、調整なしの総電流消費Ｉｇａに生じる電流遮断の期間中、緩和された エッジ勾配状態の特定極性反転が発生しているモータ巻線Ｌ１およびＬ２の一方 を給電する全ブリッジＩ及びＩＩの一方の直列接続にアイドル電流が生じる。図 ５（ｄ）に記載されているＩＱで示されている調整済みのアイドル電流は、ほぼ Ｖをひっくり返した形で、図５（ｃ）の電流遮断を補償する経路と高さを備えて おり、いわばＶ字形の電流の裂け目を滑らかに埋める。その結果は、図５（ｅ） に示され、Ｉｓで示されている駆動回路の一定な総電流消費が得られる。 全ステップモードでは、調整は、両方の巻線Ｌ１とＬ２が完全すなわち最大限 に付勢されている状態の期間中、両方のモータ巻線Ｌ１とＬ２を流れる総電流を 測定することによって行われる。モータ巻線Ｌ１、Ｌ２の一方の、緩和されたエ ッジ勾配での後続極性反転の始めに、先に測定された総電流値が記憶される。緩 和されたエッジ勾配での特定極性反転の全期間で、駆動回路を流れる総電流が、 実際値として、先に記憶された設定値としての測定値に比較される。この比較結 果は、アイドル電流を調整して電流遮断を補償するために利用される。 これは、図１に記載の駆動回路を利用し、次のように得られる。 制御論理回路ＳＬの出力Ｅを介して、Ｍ９は、両方のモータ巻線Ｌ１、Ｌ２が 完全に付勢されている特定状態期間の少なくとも一部期間のあいだ、記憶型コン デンサＣ５に、総電流に対応するセンサ抵抗Ｒの電圧降下を再現するため、導通 状態にされる。両方のモータ巻線Ｌ１、Ｌ２の完全付勢状態の全期間中、Ｍ１０ は非導通状態、Ｍ１１は導通状態にされるので、一切の調整は不可能である。モ ータ巻線Ｌ１とＬ２の一方で、緩和されたエッジ勾配の極性反転が開始するとす ぐに、Ｍ９とＭ１１が非導通状態にされ、Ｍ１０が導通状態にされる。これによ り、現在Ｃ５に記憶されている設定値としての先の測定値と、極性反転エッジに より変化するセンサ抵抗Ｒに生じる実際値としての電圧降下を利用して、調整 機能が起動される。 調整期間中、調整なしで全ブリッジを流れる巻線電流の瞬時極性で導通状態に ならない全ブリッジＩ及びＩＩのトランジスタは、図５（ｅ）に示すように駆動 回路に一定な総電流消費が流れるように全ブリッジＩとＩＩの対応する直列接続 にアイドル電流が流れるように、調整により駆動されてオン状態となる。いわば 、極性反転された全ブリッジは、反転された巻線が総電流を受けない期間中多く のアイドル電流を引き込み、駆動回路の総電流消費は一定なままとなる。 かくして、再び、駆動回路の総電流のリップルが消滅し、電源供給線に高周波 電磁干渉が発生しなくなる事例が示された。 本発明の、総電流消費のリップルを安定化させるための方法は、例えば、電子 的に整流される回転式電流モータのように、もっと多数の巻線を備えた電気モー タにも適している。記憶される電流値の測定は、全く同様に、あるいは、本質的 に同様に繰り返される。調整は、測定状態の期間中に発生し記憶された総電流値 から、実際の総電流値がずれている状態のときに実施される。

Claims (1)

1. 【特許請求の範囲】 １． 電子的に整流される電気モータ、特にステッピングモータ、の駆動回路で あって、各々がｎ個の全ブリッジ回路（Ｉ、ＩＩ）によって給電されるｎ個のモ ータ巻線（Ｌ１、Ｌ２）を有し、各々の全ブリッジ回路（Ｉ、ＩＩ）は並列接続 をされ、電源の二極（Ｖｓ、アース）間で、いずれの場合も二個の直列接続され た制御可能な駆動素子（Ｍ１−Ｍ８）と結合されており、対応モータ巻線（Ｌ１ 、Ｌ２）は 一方の直列接続の二個の駆動素子（Ｍ１、Ｍ３、Ｍ５、Ｍ７）の間 の接続点（Ｖ１、Ｖ３）と、他方の直列接続の二個の駆動素子（Ｍ１、Ｍ４、Ｍ ６、Ｍ８）間の接続点（Ｖ２、Ｖ４）との間に結合されており、 前記駆動回路の出力側は、個々の駆動素子（Ｍ１−Ｍ８）の制御入力と結合さ れ、駆動回路の総電流消費の交流成分に対向する傾向となるようにそれらを駆動 して巻線電流パルスを発する制御論理回路（ＳＬ）を有するステッピングモータ の駆動回路において、 各直列接続の二個の駆動素子の一方は制御可能なスイッチ（Ｍ１、Ｍ２、Ｍ５ 、Ｍ６）として作動させ、他方の駆動素子は制御可能な増幅素子（Ｍ３、Ｍ４、 Ｍ７、Ｍ８）として作動させることと、 駆動回路を流れる特定の総電流を検出するために電流センサ装置（Ｒ）を設け ることと、 総電流が本質的に同一で繰返される期間中、駆動回路を流れる総電流の値を記 憶するための記憶装置（Ｍ９，Ｃ５）を設けることと、 駆動器回路を流れる総電流が先行して測定され記憶された値から外れる傾向が 存在する状態の期間中、制御可能な増幅素子（Ｍ３、Ｍ４、Ｍ７、Ｍ８）を介し た調整状態の期間中のみ活性状態であり、且つ、駆動回路を流れる総電流が記憶 測定値に合わせて調整されるように個々の全ブリッジ回路（Ｉ、ＩＩ）の電流状 態に影響を及ぼす調整回路（ＯＰ１−ＯＰ５）が設けられること、 とを特徴とするステッピングモータの駆動回路。 ２． 各々が全ブリッジ回路（Ｉ、ＩＩ）によって給電される２個のモータ巻線 （Ｌ１、Ｌ２）を有し、駆動素子（Ｍ１−Ｍ８）は制御論理回路（ＳＬ）によっ て駆動され、一方のモータ巻線（Ｌ１）だけ、または他方のモータ巻線（Ｌ２） だけ、または両方の巻線（Ｌ１、Ｌ２）が交互に付勢されるように、ステッピン グモータの半ステップモードの巻線電流パルスを発する請求項１に記載の二相ス テッピングモータの駆動回路において、 記憶装置（Ｃ５、Ｍ９）はモータ巻線（Ｌ１、Ｌ２）の一方のみが付勢されて いた期間中、電流センサ装置（Ｒ）によって検出された特定総電流を記憶するこ と、 及び、調整回路（ＯＰ１−ＯＰ５）は、両方のモータ巻線（Ｌ１、Ｌ２）を付 勢している期間中のみ活性状態であり、駆動回路に流れる総電流を、一方のモー タ巻線（Ｌ１、Ｌ２）のみに先行して付勢した期間中に記憶された総電流の値に 応じて、制御可能増幅素子（Ｍ３、Ｍ４、Ｍ７、Ｍ８）を介して、調整すること 、 とを特徴とする二相ステッピングモータの駆動回路。 ３． モータ巻線（Ｌ１、Ｌ２）に供給される電流パルスのパルスエッジを所定 のエッジ勾配に傾斜させるためのエッジ勾配緩和回路（Ｃ１−Ｃ４）を備えたこ とを特徴とする請求項１叉は２に記載のステッピングモータの駆動回路。 ４． 各々が全ブリッジ回路（Ｉ、ＩＩ）によって給電される２個のモータ巻線 （Ｌ１、Ｌ２）を有し、駆動素子（Ｍ１−Ｍ８）は制御論理回路（ＳＬ）によっ て駆動され、ステッピングモータの全ステップモードの巻線電流パルスを発する 請求項１に記載の二相ステッピングモータの駆動回路において、 モータ巻線（Ｌ１、Ｌ２）に供給される電流パルスのパルスエッジを所定のエ ッジ勾配に傾斜させるためのエッジ勾配緩和回路（Ｃ１−Ｃ４）が設けられてい ることと、 制御論理回路（ＳＬ）は、一方のモータ巻線（Ｌ１）の電流パルスの極性反転 （ＩＮＶ１）が、他方のモータ巻線（Ｌ２）の電流パルスの極性反転 （ＩＮＶ２）を９０°位相シフトしたものとなるように、制御論理回路（ＳＬ） が、個々の駆動素子（Ｍ１−Ｍ８）の制御入力を駆動することと、 記憶装置（Ｃ５、Ｍ９）は、両方のモータ巻線（Ｌ１、Ｌ２）を最大付勢して いるときに電流センサ装置（Ｒ）が検出した総電流値を記憶することと、 調整回路（ＯＰ１−ＯＰ５）は、二個のモータ巻線の電流パルス（ＩＮＶ１、 ＩＮＶ２）のエッジ勾配の発生または持続期間中のみ活性状態であり、制御可能 増幅素子（Ｍ３、Ｍ４、Ｍ７、Ｍ６）を介して駆動回路を流れる総電流を、前記 両方のモータ巻線（Ｌ１、Ｌ２）の先行する最大付勢期間中に記憶された総電流 値の値に応じて調整すること、 とを特徴とする請求項１に記載のステッピングモータの駆動回路。 ５． 電流センサ装置は、一端が電圧供給源の二極の一方（アース）に結合され 、他端が、二個の全ブリッジ回路（Ｉ、ＩＩ）の並列接続（Ｍ１、Ｍ３；Ｍ２、 Ｍ４；Ｍ５、Ｍ７；Ｍ６、Ｍ８）の、この極（アース）を指向している、共通接 続点（Ｖ１０）に結合されている、電流センサ抵抗（Ｒ）によって形成されるこ とを特徴とする、請求項１乃至４のいずれかに記載のステッピングモータの駆動 回路。 ６． 記憶装置（Ｍ９；Ｃ５）は、制御可能記憶スイッチ（Ｍ９）と記憶型コン デンサ（Ｃ５）を含み、電流センサ装置（Ｒ）の測定値に対して記憶直列接続さ れ、電流センサ装置（Ｒ）によって検出された測定電流値は、記憶スイッチ（Ｍ ９）が導通状態となっているときに記憶形コンデンサ（Ｃ５）に記憶されること と、 記憶スイッチ（Ｍ９）は、調整回路（ＯＰ１−ＯＰ５）によって調整プロセス 期間中に非導通状態にされ、それにより電流センサ装置（５）から記憶形コンデ ンサ（Ｃ５）を切離すこと、 とを特徴とする請求項１乃至５のいずれかに記載のステッピングモータの駆動 回路。 ７． 記憶直列接続（Ｍ９、Ｃ５）が電流センサ抵抗（Ｒ）に対し並列に接続さ れることを特徴とする請求項６に記載のステッピングモータの駆動回路。 ８． 調整回路（ＯＰ１−ＯＰ５）は、第一差動回路（ＯＰ５）を有し、この第 一差動回路（ＯＰ５）の一方の入力には実際値として電流センサ装置（Ｒ）によ って検出された測定値が供給され、他方の入力には設定値として記憶装置（Ｍ９ 、Ｃ５）に記憶された記憶値が供給され、その出力は駆動回路を流れる総電流が 所望値に調整されるように制御可能な増幅素子（Ｍ３、Ｍ４、Ｍ７、Ｍ８）を駆 動することを特徴とする請求項１乃至７のいずれかに記載のステッピングモータ の駆動回路。 ９． 駆動回路を流れる総電流が所望の値に調整されるように、二個の全ブリッ ジ回路（Ｉ、ＩＩ）の直列接続（Ｍ１、Ｍ３；Ｍ２、Ｍ４；Ｍ５、Ｍ７；Ｍ６、 Ｍ８）の少なくとも一本をアイドル電流が流れることを特徴とする請求項８に記 載のステッピングモータの駆動回路。 １０． 差動回路（ＯＰ５）の出力と、制御可能な増幅素子（Ｍ３、Ｍ４、Ｍ７ 、Ｍ８）を有する二個の全ブリッジ回路（Ｉ、ＩＩ）の端部が指向している電圧 供給源の極（アース）との間に、差動回路（ＯＰ５）の出力を指向している第一 調整回路スイッチ（Ｍ１０）と、前記電圧供給源の極（アース）を指向している 第二調整回路スイッチ（Ｍ１１）とが直列に接続されていることと、 調整回路は第二−第五差動回路（ＯＰ１−ＯＰ４）を有することと、 第二−第五差動回路（ＯＰ１−ＯＰ４）の各々は、第一入力（＋）は制御論理 回路（ＳＬ）の関連制御信号出力（Ａ−Ｄ）に結合され、第二入力（−）は第一 （Ｍ１０）及び第二（Ｍ１１）調整回路スイッチの間の接続点（Ｖ１２）に結合 され、その出力は制御可能増幅素子（Ｍ３、Ｍ４、Ｍ７、Ｍ８）のそれぞれの制 御入力に結合されることと、 二個の調整回路スイッチ（Ｍ１０、Ｍ１１）は、第二調整回路スイッチ（Ｍ１ １）が記憶スイッチ（Ｍ９）に同期して導通状態または非導通状態になる ように、また、第一調整回路スイッチ（Ｍ１０）が記憶スイッチ（Ｍ９）と逆に なるように、制御論理回路（ＳＬ）からのスイッチ制御信号によって駆動され導 通状態および非導通状態に切換え可能であること、 とを特徴とする請求項８叉は９に記載のステッピングモータの駆動回路。 １１． 二個の全ブリッジ回路（Ｉ、ＩＩ）の制御可能スイッチ（Ｍ１、Ｍ２、 Ｍ５、Ｍ６）の各々のゲートは、インバータ回路（ＩＮＶ１−ＩＮＶ４）を介し て、特定の制御可能スイッチ（Ｍ１、Ｍ２、Ｍ５、Ｍ６）に対し直列に接続され た制御可能増幅素子（Ｍ３、Ｍ４、Ｍ７、Ｍ８）を駆動するそれぞれの差動回路 （ＯＰ１−ＯＰ４）の第一入力（＋）に結合されることを特徴とする請求項１０ に記載のステッピングモータの駆動回路。 １２． インバータ回路（ＩＮＶ１−ＩＮＶ４）にはエッジ勾配緩和コンデンサ （Ｃ１−Ｃ４）が設けられていることを特徴とする請求項１１に記載のステッピ ングモータの駆動回路。 １３． 全部の制御可能スイッチ（Ｍ１、Ｍ２、Ｍ５、Ｍ６、Ｍ９−Ｍ１１）と 全部の制御可能増幅素子（Ｍ３、Ｍ４、Ｍ７、Ｍ８）は、ＭＯＳトランジスタに よって形成されていることを特徴とする請求項１乃至１１のいずれかに記載のス テッピングモータの駆動回路。 １４． 全部の差動回路は演算増幅器（ＯＰ１−ＯＰ５）の形で差動増幅器を有 することを特徴とする請求項７乃至１２のいずれかに記載のステッピングモータ の駆動回路。