JP2771605B2 - 充放電制御回路 - Google Patents
充放電制御回路Info
- Publication number
- JP2771605B2 JP2771605B2 JP1157368A JP15736889A JP2771605B2 JP 2771605 B2 JP2771605 B2 JP 2771605B2 JP 1157368 A JP1157368 A JP 1157368A JP 15736889 A JP15736889 A JP 15736889A JP 2771605 B2 JP2771605 B2 JP 2771605B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- reference voltage
- charging
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、パルス信号に基づいてコンデンサの充電電
荷を放電させる際、前記パルス信号のパルス幅が短くて
もコンデンサの充電電荷を全て放電できる充放電制御回
路に関するものである。
荷を放電させる際、前記パルス信号のパルス幅が短くて
もコンデンサの充電電荷を全て放電できる充放電制御回
路に関するものである。
（ロ）従来の技術 コンデンサの充放電を利用する技術として、例えば第
３図に示す様なモータの速度制御回路が存在する。
３図に示す様なモータの速度制御回路が存在する。
第３図において、（１）はホール素子であり、一端は
バイアス抵抗（２）を介して電源電圧VCCが印加される
電源ライン（３）と接続され、他端はアースされてい
る。そして該ホール素子（１）は、モータ（図示せず）
の回転によって生じる磁極の変化を検出し、互いに逆相
のホール信号を出力する。（４）はコンパレータであ
り、ここで該コンパレータ（４）の負（−）端子及び正
（＋）端子は前記ホール素子（１）出力と接続されてい
る為、該コンパレータ（４）は、逆相の前記ホール信号
レベルを比較して方形波信号を出力する。（５）（６）
は、夫々前記コンパレータ（４）出力と共通接続された
インバータ及びバッファである。（７）（８）は、前記
モータ内部の二相駆動コイルであり、これ等駆動コイル
（７）（８）に交互に駆動電流を流すことによって、前
記モータは回転するのである。（９）（10）は駆動回路
であり、これ等駆動回路（９）（10）が夫々交互に駆動
されることによって、前記駆動コイル（７）（８）に駆
動電流が流れることになる。
バイアス抵抗（２）を介して電源電圧VCCが印加される
電源ライン（３）と接続され、他端はアースされてい
る。そして該ホール素子（１）は、モータ（図示せず）
の回転によって生じる磁極の変化を検出し、互いに逆相
のホール信号を出力する。（４）はコンパレータであ
り、ここで該コンパレータ（４）の負（−）端子及び正
（＋）端子は前記ホール素子（１）出力と接続されてい
る為、該コンパレータ（４）は、逆相の前記ホール信号
レベルを比較して方形波信号を出力する。（５）（６）
は、夫々前記コンパレータ（４）出力と共通接続された
インバータ及びバッファである。（７）（８）は、前記
モータ内部の二相駆動コイルであり、これ等駆動コイル
（７）（８）に交互に駆動電流を流すことによって、前
記モータは回転するのである。（９）（10）は駆動回路
であり、これ等駆動回路（９）（10）が夫々交互に駆動
されることによって、前記駆動コイル（７）（８）に駆
動電流が流れることになる。
ここで前記駆動回路（９）内部において、（11）（1
2）はダーリントン接続された駆動トランジスタであ
り、前記駆動コイル（７）と前記駆動トランジスタ（1
2）のコレクタ・エミッタ路は、前記電源ライン（３）
とアースとの間に直列接続されている。（13）は、前記
駆動トランジスタ（12）のベース・エミッタ間に接続さ
れた分流抵抗であり、該分流抵抗（13）は、前記駆動ト
ランジスタ（11）のコレクタ・エミッタ間のリーク電流
によって前記駆動トランジスタ（12）が誤動作するのを
防止している。（14）は、前記駆動トランジスタ（11）
のベース・コレクタ間に接続されたツェナーダイオード
であり、該ツェナーダイオード（14）は、前記モータの
停止によって前記駆動コイル（７）に発生するキックバ
ック電圧を吸収し、前記駆動トランジスタ（11）（12）
の破壊を防止するものである。そして前記駆動トランジ
スタ（11）のベースは、２段のダイオード（15）（16）
を介して前記インバータ（５）出力と接続されている。
2）はダーリントン接続された駆動トランジスタであ
り、前記駆動コイル（７）と前記駆動トランジスタ（1
2）のコレクタ・エミッタ路は、前記電源ライン（３）
とアースとの間に直列接続されている。（13）は、前記
駆動トランジスタ（12）のベース・エミッタ間に接続さ
れた分流抵抗であり、該分流抵抗（13）は、前記駆動ト
ランジスタ（11）のコレクタ・エミッタ間のリーク電流
によって前記駆動トランジスタ（12）が誤動作するのを
防止している。（14）は、前記駆動トランジスタ（11）
のベース・コレクタ間に接続されたツェナーダイオード
であり、該ツェナーダイオード（14）は、前記モータの
停止によって前記駆動コイル（７）に発生するキックバ
ック電圧を吸収し、前記駆動トランジスタ（11）（12）
の破壊を防止するものである。そして前記駆動トランジ
スタ（11）のベースは、２段のダイオード（15）（16）
を介して前記インバータ（５）出力と接続されている。
また前記駆動回路（10）は、前記駆動回路（９）と同
一構成であり、つまり前記駆動回路（10）は、駆動トラ
ンジスタ（17）（18）、分流抵抗（19）、及びツェナー
ダイオード（20）より構成される。そして前記駆動コイ
ル（８）と前記駆動トランジスタ（18）のコレクタ・エ
ミッタ路は、前記電源ライン（３）とアースとの間に直
列接続され、前記駆動トランジスタ（17）のベースは、
２段のダイオード（21）（22）を介して前記バッファ
（６）出力と接続されている。
一構成であり、つまり前記駆動回路（10）は、駆動トラ
ンジスタ（17）（18）、分流抵抗（19）、及びツェナー
ダイオード（20）より構成される。そして前記駆動コイ
ル（８）と前記駆動トランジスタ（18）のコレクタ・エ
ミッタ路は、前記電源ライン（３）とアースとの間に直
列接続され、前記駆動トランジスタ（17）のベースは、
２段のダイオード（21）（22）を介して前記バッファ
（６）出力と接続されている。
（23）はANDゲートであり、該ANDゲート（23）の２入
力は夫々抵抗（24）（25）を介して前記インバータ
（５）出力及び前記バッファ（６）出力と接続されてい
る。ここで、前記インバータ（５）、前記バッファ
（６）、及び前記ANDゲート（23）よりパルス発生回路
が構成されており、前記ANDゲート（23）からは、前記
コンパレータ（４）出力の各周期毎に所定幅のパルス信
号が発生する。（26）（27）は、前記電源電圧VCCから
作られる電圧Vrefとアースとの間に直列接続された抵抗
及びコンデンサであり、充電回路を構成する。そして前
記コンデンサ（27）には、前記抵抗（26）の抵抗値及び
前記コンデンサ（26）の容量で定まる時定数に従って、
電荷が充電される。（28）は放電トランジスタ（放電回
路）であり、ベースは前記ANDゲート（23）出力と接続
され、且つコレクタ・エミッタ路は前記コンデンサ（2
7）と並列接続されている。つまり、前記ANDゲート（2
3）からパルス信号が出力された時、前記放電トランジ
スタ（28）がオンし、前記コンデンサ（27）の充電電荷
は前記放電トランジスタ（28）を介して放電されるので
ある。（29）（30）は、前記電圧Vrefとアースとの間に
直列接続された直列抵抗（基準電圧発生回路）であり、
これ等直接抵抗（29）（30）の接続中点から基準電圧と
してVref′が出力される。（31）はコンパレータ（比較
回路）であり、負端子は、前記抵抗（26）と前記コンデ
ンサ（27）との接続中点と接続され、且つ正端子は、前
記直列抵抗（29）（30）の接続中点と接続されている。
つまり、前記コンデンサ（27）の両端電圧が基準電圧V
ref′未満の時、前記コンパレータ（31）から「１」出
力が得られ、また前記コンデンサ（27）の両端電圧が基
準電圧Vref′以上になった時、前記コンパレータ（31）
から「０」出力が得られることになる。（32）は制御ト
ランジスタ（制御回路）であり、ベースはベース抵抗
（33）を介して前記コンパレータ（31）出力と接続さ
れ、コレクタはダイオード（34）を介して前記ダイオー
ド（15）出力と接続され、エミッタはアースされてい
る。つまり、前記コンパレータ（31）出力に基づいて前
記制御トランジスタ（32）をオンオフ制御することによ
って、前記駆動回路（９）の動作が制御されることにな
る。同様に、（35）も制御トランジスタ（制御回路）で
あり、ベースはベース抵抗（36）を介して前記コンパレ
ータ（31）出力と接続され、コレクタはダイオード（3
7）を介して前記ダイオード（21）出力と接続され、エ
ミッタはアースされている。つまり、前記コンパレータ
（31）出力に基づいて前記制御トランジスタ（35）をオ
ンオフ制御することによって、前記駆動回路（10）の動
作が制御されることになる。
力は夫々抵抗（24）（25）を介して前記インバータ
（５）出力及び前記バッファ（６）出力と接続されてい
る。ここで、前記インバータ（５）、前記バッファ
（６）、及び前記ANDゲート（23）よりパルス発生回路
が構成されており、前記ANDゲート（23）からは、前記
コンパレータ（４）出力の各周期毎に所定幅のパルス信
号が発生する。（26）（27）は、前記電源電圧VCCから
作られる電圧Vrefとアースとの間に直列接続された抵抗
及びコンデンサであり、充電回路を構成する。そして前
記コンデンサ（27）には、前記抵抗（26）の抵抗値及び
前記コンデンサ（26）の容量で定まる時定数に従って、
電荷が充電される。（28）は放電トランジスタ（放電回
路）であり、ベースは前記ANDゲート（23）出力と接続
され、且つコレクタ・エミッタ路は前記コンデンサ（2
7）と並列接続されている。つまり、前記ANDゲート（2
3）からパルス信号が出力された時、前記放電トランジ
スタ（28）がオンし、前記コンデンサ（27）の充電電荷
は前記放電トランジスタ（28）を介して放電されるので
ある。（29）（30）は、前記電圧Vrefとアースとの間に
直列接続された直列抵抗（基準電圧発生回路）であり、
これ等直接抵抗（29）（30）の接続中点から基準電圧と
してVref′が出力される。（31）はコンパレータ（比較
回路）であり、負端子は、前記抵抗（26）と前記コンデ
ンサ（27）との接続中点と接続され、且つ正端子は、前
記直列抵抗（29）（30）の接続中点と接続されている。
つまり、前記コンデンサ（27）の両端電圧が基準電圧V
ref′未満の時、前記コンパレータ（31）から「１」出
力が得られ、また前記コンデンサ（27）の両端電圧が基
準電圧Vref′以上になった時、前記コンパレータ（31）
から「０」出力が得られることになる。（32）は制御ト
ランジスタ（制御回路）であり、ベースはベース抵抗
（33）を介して前記コンパレータ（31）出力と接続さ
れ、コレクタはダイオード（34）を介して前記ダイオー
ド（15）出力と接続され、エミッタはアースされてい
る。つまり、前記コンパレータ（31）出力に基づいて前
記制御トランジスタ（32）をオンオフ制御することによ
って、前記駆動回路（９）の動作が制御されることにな
る。同様に、（35）も制御トランジスタ（制御回路）で
あり、ベースはベース抵抗（36）を介して前記コンパレ
ータ（31）出力と接続され、コレクタはダイオード（3
7）を介して前記ダイオード（21）出力と接続され、エ
ミッタはアースされている。つまり、前記コンパレータ
（31）出力に基づいて前記制御トランジスタ（35）をオ
ンオフ制御することによって、前記駆動回路（10）の動
作が制御されることになる。
以下、第４図のタイミングチャートを基に、第３図の
動作を説明する。
動作を説明する。
まずモータの回転に応じて周波数が変化する方形波信
号が、コンパレータ（４）から出力されると、該方形波
信号は、バッファ（６）を介して出力され（第４図
ａ）、且つインバータ（５）によって反転される（第４
図ｂ）。ここで、インバータ（５）出力における立上り
特性と立下り特性が異なる様に該インバータ（５）は設
計されており、またバッファ（６）出力における立上り
特性と立下り特性も異なる様に該バッファ（６）は設計
されている。この為、同一時間軸上において、インバー
タ（５）出力とバッファ（６）出力には、インバータ
（５）出力の立上り（立下り）とバッファ（６）出力の
立下り（立上り）で、共に「１」になる期間が存在する
ことになる。言い換えればANDゲート（23）の２入力が
共に「１」になる期間が存在することになる。これによ
って該ANDゲート（23）からは、インバータ（５）出力
の立上り且つ立下り毎に（バッファ（６）出力の立上り
且つ立下り毎に）、パルス幅T0のパルス信号が出力され
ることになる（第４図ｃ）。該パルス信号が放電トラン
ジスタ（28）のベースに印加されると、該放電トランジ
スタ（28）がオンし、コンデンサ（27）の充電電荷は放
電トランジスタ（28）を介して放電される。またパルス
信号がなくなると、放電トランジスタ（28）がオフする
為、コンデンサ（27）は予め定められた時定数に従って
電荷の充電を行なう（第４図ｄ）。ここでコンパレータ
（31）は、基準電圧Vref′に対してコンデンサ（27）の
両端電圧レベルを比較する為、該コンパレータ（31）か
らは、第４図ｅの出力が得られる。従って制御トランジ
スタ（32）（35）は、コンパレータ（31）出力によって
同時にオンオフ制御されることになる。インバータ
（５）出力が「１」且つコンパレータ（31）出力が
「０」の時、駆動トランジスタ（11）のベース入力は
「１」になる為、該駆動トランジスタ（11）のベース入
力は第４図ｆに示す波形となる。同様にバッファ（６）
出力が「１」且つコンパレータ（31）出力が「０」の
時、駆動トランジスタ（17）のベース入力は「１」にな
る為、該駆動トランジスタ（17）のベース入力は第４図
ｇに示す波形となる。従って、第４図f,gを見ると、第
４図ｆの各「１」期間の間に第４図ｇの「１」期間が存
在する様になっている為、駆動回路（９）（10）が交互
に駆動されて、駆動コイル（７）（８）に駆動電流が交
互に流れ、モータが駆動されることになる。
号が、コンパレータ（４）から出力されると、該方形波
信号は、バッファ（６）を介して出力され（第４図
ａ）、且つインバータ（５）によって反転される（第４
図ｂ）。ここで、インバータ（５）出力における立上り
特性と立下り特性が異なる様に該インバータ（５）は設
計されており、またバッファ（６）出力における立上り
特性と立下り特性も異なる様に該バッファ（６）は設計
されている。この為、同一時間軸上において、インバー
タ（５）出力とバッファ（６）出力には、インバータ
（５）出力の立上り（立下り）とバッファ（６）出力の
立下り（立上り）で、共に「１」になる期間が存在する
ことになる。言い換えればANDゲート（23）の２入力が
共に「１」になる期間が存在することになる。これによ
って該ANDゲート（23）からは、インバータ（５）出力
の立上り且つ立下り毎に（バッファ（６）出力の立上り
且つ立下り毎に）、パルス幅T0のパルス信号が出力され
ることになる（第４図ｃ）。該パルス信号が放電トラン
ジスタ（28）のベースに印加されると、該放電トランジ
スタ（28）がオンし、コンデンサ（27）の充電電荷は放
電トランジスタ（28）を介して放電される。またパルス
信号がなくなると、放電トランジスタ（28）がオフする
為、コンデンサ（27）は予め定められた時定数に従って
電荷の充電を行なう（第４図ｄ）。ここでコンパレータ
（31）は、基準電圧Vref′に対してコンデンサ（27）の
両端電圧レベルを比較する為、該コンパレータ（31）か
らは、第４図ｅの出力が得られる。従って制御トランジ
スタ（32）（35）は、コンパレータ（31）出力によって
同時にオンオフ制御されることになる。インバータ
（５）出力が「１」且つコンパレータ（31）出力が
「０」の時、駆動トランジスタ（11）のベース入力は
「１」になる為、該駆動トランジスタ（11）のベース入
力は第４図ｆに示す波形となる。同様にバッファ（６）
出力が「１」且つコンパレータ（31）出力が「０」の
時、駆動トランジスタ（17）のベース入力は「１」にな
る為、該駆動トランジスタ（17）のベース入力は第４図
ｇに示す波形となる。従って、第４図f,gを見ると、第
４図ｆの各「１」期間の間に第４図ｇの「１」期間が存
在する様になっている為、駆動回路（９）（10）が交互
に駆動されて、駆動コイル（７）（８）に駆動電流が交
互に流れ、モータが駆動されることになる。
ここでモータの速度制御を行なうには、コンパレータ
（31）の正端子に印加される基準電圧のレベルを可変す
るか、或は抵抗（26）及びコンデンサ（27）による時定
数を可変すればよい。例えば基準電圧レベルを低くする
か、又は前記時定数を小さくした場合、コンパレータ
（31）出力の「０」期間が長くなり、その結果駆動コイ
ル（７）（８）に駆動電流を長い時間流せることにな
り、モータを高速回転できることになる。反対に基準電
圧レベルを高くするか、又は前記時定数を大きくした場
合、コンパレータ（31）出力の「１」期間が長くなり、
その結果駆動コイル（７）（８）に駆動電流を短い時間
だけ流せることになり、モータを低速回転できることに
なる。
（31）の正端子に印加される基準電圧のレベルを可変す
るか、或は抵抗（26）及びコンデンサ（27）による時定
数を可変すればよい。例えば基準電圧レベルを低くする
か、又は前記時定数を小さくした場合、コンパレータ
（31）出力の「０」期間が長くなり、その結果駆動コイ
ル（７）（８）に駆動電流を長い時間流せることにな
り、モータを高速回転できることになる。反対に基準電
圧レベルを高くするか、又は前記時定数を大きくした場
合、コンパレータ（31）出力の「１」期間が長くなり、
その結果駆動コイル（７）（８）に駆動電流を短い時間
だけ流せることになり、モータを低速回転できることに
なる。
以上より、基準電圧Vref′に対するコンデンサ（27）
の両端電圧レベルに応じたコンパレータ（31）出力によ
って、モータの回転を可変していた。
の両端電圧レベルに応じたコンパレータ（31）出力によ
って、モータの回転を可変していた。
（ハ）発明が解決しようとする課題 しかしながら前記従来の技術の場合、パルス信号のパ
ルス幅T0が短い為、該パルス幅T0の期間内で、コンデン
サ（27）の充電電荷を全て放電しきれず、その結果、パ
ルス信号が発生する度に、放電しきれない充電電荷Ｑが
増えてしまい、これよりコンパレータ（31）出力の
「０」「１」期間にばらつきが生じ、モータを特定の速
度で定速回転できなくなってしまう問題点があった。
ルス幅T0が短い為、該パルス幅T0の期間内で、コンデン
サ（27）の充電電荷を全て放電しきれず、その結果、パ
ルス信号が発生する度に、放電しきれない充電電荷Ｑが
増えてしまい、これよりコンパレータ（31）出力の
「０」「１」期間にばらつきが生じ、モータを特定の速
度で定速回転できなくなってしまう問題点があった。
（ニ）課題を解決するための手段 本発明は前記問題点を解決するために為されたもので
あり、 コンデンサを含み、該コンデンサに電荷を充電させる
充電回路と、 一定期間毎に発生するパルス信号に基づいて、前記コ
ンデンサに充電された電荷を放電する放電回路と、 基準電圧発生回路から出力される基準電圧と前記充電
回路から出力される充電電圧とを比較し、前記充電電圧
が前記基準電圧と一致した時に一致信号を出力する比較
回路と、 前記一致信号に基づいて、前記充電電圧を第１のレベ
ルまで下降させる第１のクランプ回路と、 前記一致信号に基づいて、前記基準電圧を前記第１の
レベルより小なる第２のレベルまで下降させる第２のク
ランプ回路とを備え、 前記パルス信号の発生期間内に、前記コンデンサに充
電された電荷を全て放電させることを特徴とする。
あり、 コンデンサを含み、該コンデンサに電荷を充電させる
充電回路と、 一定期間毎に発生するパルス信号に基づいて、前記コ
ンデンサに充電された電荷を放電する放電回路と、 基準電圧発生回路から出力される基準電圧と前記充電
回路から出力される充電電圧とを比較し、前記充電電圧
が前記基準電圧と一致した時に一致信号を出力する比較
回路と、 前記一致信号に基づいて、前記充電電圧を第１のレベ
ルまで下降させる第１のクランプ回路と、 前記一致信号に基づいて、前記基準電圧を前記第１の
レベルより小なる第２のレベルまで下降させる第２のク
ランプ回路とを備え、 前記パルス信号の発生期間内に、前記コンデンサに充
電された電荷を全て放電させることを特徴とする。
（ホ）作 用 本発明によれば、充電回路から出力される充電電圧が
基準電圧に一致した時、比較回路の一致信号によって、
充電電圧が第１のレベルにクランプされると共に基準電
圧が第１のレベルより小なる第２のレベルにクランプさ
れる為、言い換えれば、パルス信号の発生以前に充電電
圧が基準電圧より低い第１のレベルにクランプされる
為、パルス信号の発生期間内に、コンデンサの充電電荷
は全て放電されることになる。
基準電圧に一致した時、比較回路の一致信号によって、
充電電圧が第１のレベルにクランプされると共に基準電
圧が第１のレベルより小なる第２のレベルにクランプさ
れる為、言い換えれば、パルス信号の発生以前に充電電
圧が基準電圧より低い第１のレベルにクランプされる
為、パルス信号の発生期間内に、コンデンサの充電電荷
は全て放電されることになる。
（ヘ）実施例 本発明の詳細を図示の実施例により具体的に説明す
る。
る。
第１図において、（38）は第１のクランプ回路であ
り、該第１のクランプ回路（38）は、２段のダイオード
（39）（40）及びトランジスタ（41）より成り、これ等
ダイオード（39）（40）及びトランジスタ（41）のコレ
クタ・エミッタ路はコンデンサ（27）に並列接続されて
いる。つまり、前記第１のクランプ回路（38）は、コン
パレータ（31）出力がインバータ（42）及びベース抵抗
（43）を介して前記トランジスタ（41）のベースに印加
されることによって動作し、前記コンデンサ（27）の両
端電圧を前記ダイオード（39）（40）の順方向電圧分
（第１のレベル）にクランプするものである。
り、該第１のクランプ回路（38）は、２段のダイオード
（39）（40）及びトランジスタ（41）より成り、これ等
ダイオード（39）（40）及びトランジスタ（41）のコレ
クタ・エミッタ路はコンデンサ（27）に並列接続されて
いる。つまり、前記第１のクランプ回路（38）は、コン
パレータ（31）出力がインバータ（42）及びベース抵抗
（43）を介して前記トランジスタ（41）のベースに印加
されることによって動作し、前記コンデンサ（27）の両
端電圧を前記ダイオード（39）（40）の順方向電圧分
（第１のレベル）にクランプするものである。
（44）は第２のクランプ回路であり、該第２のクラン
プ回路（44）は、ダイオード（45）及びトランジスタ
（46）より成り、これ等ダイオード（45）及びトランジ
スタ（46）のコレクタ・エミッタ路は直列抵抗（30）に
並列接続されている。つまり、前記第２のクランプ回路
（44）は、前記コンパレータ（31）出力が前記インバー
タ（42）及びベース抵抗（47）を介して前記トランジス
タ（46）のベースに印加されることによって動作し、直
列抵抗（29）（30）の接続中点に現れる基準電圧を前記
ダイオード（45）の順方向電圧分、即ち第１のレベルよ
り小なる第２のレベルにクランプするものである。
プ回路（44）は、ダイオード（45）及びトランジスタ
（46）より成り、これ等ダイオード（45）及びトランジ
スタ（46）のコレクタ・エミッタ路は直列抵抗（30）に
並列接続されている。つまり、前記第２のクランプ回路
（44）は、前記コンパレータ（31）出力が前記インバー
タ（42）及びベース抵抗（47）を介して前記トランジス
タ（46）のベースに印加されることによって動作し、直
列抵抗（29）（30）の接続中点に現れる基準電圧を前記
ダイオード（45）の順方向電圧分、即ち第１のレベルよ
り小なる第２のレベルにクランプするものである。
尚、第１図に示す回路はIC化することも可能であり、
第１図において第３図と同一素子には同一符号を付して
ある。
第１図において第３図と同一素子には同一符号を付して
ある。
以下、第２図のタイミングチャートを基に、第１図の
動作として第１のクランプ回路（38）及び第２のクラン
プ回路（44）の動作について説明する。
動作として第１のクランプ回路（38）及び第２のクラン
プ回路（44）の動作について説明する。
第３図と同様にしてパルス幅T0のパルス信号がANDゲ
ート（23）から出力されると（第２図ｃ）、放電トラン
ジスタ（28）がオンする為、コンデンサ（27）の充電電
荷は放電トランジスタ（28）を介して放電された状態に
ある。その後、パルス信号がなくなると、放電トランジ
スタ（28）がオフし、且つコンパレータ（31）出力が
「１」であるから、トランジスタ（41）（46）が共にオ
フし、これより抵抗（26）の抵抗値とコンデンサ（27）
の容量で定まる時定数に従って、該コンデンサ（27）に
は電荷が充電される。そしてコンデンサ（27）に電荷が
充電されることによって該コンデンサ（27）の両端に現
れる電圧が、直列抵抗（29）（30）の接続中点に現れる
基準電圧Vref′まで達すると、コンバレータ（31）から
「０」出力（一致信号）が得られ、トランジスタ（41）
（46）はオンする。これによってコンデンサ（27）の充
電電荷はダイオード（39）（40）及びトランジスタ（4
1）を介して放電され、該コンデンサ（27）の両端電圧
はダイオード（39）（40）の順方向電圧V1にクランプさ
れる。同時に直列抵抗（29）（30）の接続中点に現れる
基準電圧Vref′はダイオード（45）の順方向電圧V2（＝
V1/2）にクランプされる。この状態を示すのが第２図ｄ
である。つまり、コンデンサ（27）の両端電圧V1の方が
基準電圧V2よりレベルが高い為、この期間コンパレータ
（31）出力は「０」に保持される。その後、パルス信号
が発生すると、コンデンサ（27）の充電電荷は放電トラ
ンジスタ（28）を介して放電される。ところで、コンデ
ンサ（27）の両端電圧は基準電圧Vref′よりも低い第１
のレベルV1から放電を開始する為、パルス幅T0の期間内
にコンデンサ（27）の充電電荷は全て放電されてしま
い、この放電によって、コンデンサ（27）に電荷が残存
することは防止される。これによりコンデンサ（27）の
両端電圧が零レベルGNDの状態から、コンデンサ（27）
には電荷が常時充電されることになる。従って、コンデ
ンサ（27）に電荷が残存されながら充電を繰り返すとい
う不都合がなくなり、コンパレータ（31）からは「０」
「１」期間にばらつきのない出力が得られることになる
（第２図ｅ）。これより「０」「１」期間が一定の信号
f,gが夫々駆動トランジスタ（11）（17）のベースに印
加されることになり、モータが予め定められた速度で定
速回転することになる。
ート（23）から出力されると（第２図ｃ）、放電トラン
ジスタ（28）がオンする為、コンデンサ（27）の充電電
荷は放電トランジスタ（28）を介して放電された状態に
ある。その後、パルス信号がなくなると、放電トランジ
スタ（28）がオフし、且つコンパレータ（31）出力が
「１」であるから、トランジスタ（41）（46）が共にオ
フし、これより抵抗（26）の抵抗値とコンデンサ（27）
の容量で定まる時定数に従って、該コンデンサ（27）に
は電荷が充電される。そしてコンデンサ（27）に電荷が
充電されることによって該コンデンサ（27）の両端に現
れる電圧が、直列抵抗（29）（30）の接続中点に現れる
基準電圧Vref′まで達すると、コンバレータ（31）から
「０」出力（一致信号）が得られ、トランジスタ（41）
（46）はオンする。これによってコンデンサ（27）の充
電電荷はダイオード（39）（40）及びトランジスタ（4
1）を介して放電され、該コンデンサ（27）の両端電圧
はダイオード（39）（40）の順方向電圧V1にクランプさ
れる。同時に直列抵抗（29）（30）の接続中点に現れる
基準電圧Vref′はダイオード（45）の順方向電圧V2（＝
V1/2）にクランプされる。この状態を示すのが第２図ｄ
である。つまり、コンデンサ（27）の両端電圧V1の方が
基準電圧V2よりレベルが高い為、この期間コンパレータ
（31）出力は「０」に保持される。その後、パルス信号
が発生すると、コンデンサ（27）の充電電荷は放電トラ
ンジスタ（28）を介して放電される。ところで、コンデ
ンサ（27）の両端電圧は基準電圧Vref′よりも低い第１
のレベルV1から放電を開始する為、パルス幅T0の期間内
にコンデンサ（27）の充電電荷は全て放電されてしま
い、この放電によって、コンデンサ（27）に電荷が残存
することは防止される。これによりコンデンサ（27）の
両端電圧が零レベルGNDの状態から、コンデンサ（27）
には電荷が常時充電されることになる。従って、コンデ
ンサ（27）に電荷が残存されながら充電を繰り返すとい
う不都合がなくなり、コンパレータ（31）からは「０」
「１」期間にばらつきのない出力が得られることになる
（第２図ｅ）。これより「０」「１」期間が一定の信号
f,gが夫々駆動トランジスタ（11）（17）のベースに印
加されることになり、モータが予め定められた速度で定
速回転することになる。
尚、ホール素子（１）、バイアス抵抗（２）、及び駆
動コイル（７）（８）を除く第１図の構成をIC化した場
合、第１のクランプ回路（38）及び第２のクランプ回路
（44）にダイオードを使用している為、ダイオード特性
にばらつきが生じないことから、IC外部の調整に依存す
ることなく確実に第１及び第２のレベルを得ることがで
き、これより第１図の構成はIC化に適していることにな
る。
動コイル（７）（８）を除く第１図の構成をIC化した場
合、第１のクランプ回路（38）及び第２のクランプ回路
（44）にダイオードを使用している為、ダイオード特性
にばらつきが生じないことから、IC外部の調整に依存す
ることなく確実に第１及び第２のレベルを得ることがで
き、これより第１図の構成はIC化に適していることにな
る。
（ト）発明の効果 本発明によれば、充電回路から出力される充電電圧が
基準電圧に一致した時、比較回路の一致信号によって、
充電電圧を第１のレベルまで放電させてクランプできる
と共に、基準電圧を第１のレベルより小なる第２のレベ
ルにクランプできる為、言い換えれば、パルス信号の発
生以前に充電電圧が基準電圧より低い第１のレベルにク
ランプされる為、パルス信号の発生期間内に、コンデン
サの充電電荷を全て放電できる利点が得られる。
基準電圧に一致した時、比較回路の一致信号によって、
充電電圧を第１のレベルまで放電させてクランプできる
と共に、基準電圧を第１のレベルより小なる第２のレベ
ルにクランプできる為、言い換えれば、パルス信号の発
生以前に充電電圧が基準電圧より低い第１のレベルにク
ランプされる為、パルス信号の発生期間内に、コンデン
サの充電電荷を全て放電できる利点が得られる。
第１図は本発明の充放電制御回路を示す回路図、第２図
は第１図の各部波形を示すタイミングチャート、第３図
は従来回路を示す回路図、第４図は第３図の各部波形を
示すタイミングチャートである。 （５）……インバータ、（６）……バッファ、（７）
（８）……駆動コイル、（９）（10）……駆動回路、
（23）……ANDゲート、（26）……抵抗、（27）……コ
ンデンサ、（28）……放電トランジスタ、（29）（30）
……直列抵抗、（31）……コンパレータ、（32）（35）
……制御トランジスタ、（38）……第１のクランプ回
路、（44）……第２のクランプ回路。
は第１図の各部波形を示すタイミングチャート、第３図
は従来回路を示す回路図、第４図は第３図の各部波形を
示すタイミングチャートである。 （５）……インバータ、（６）……バッファ、（７）
（８）……駆動コイル、（９）（10）……駆動回路、
（23）……ANDゲート、（26）……抵抗、（27）……コ
ンデンサ、（28）……放電トランジスタ、（29）（30）
……直列抵抗、（31）……コンパレータ、（32）（35）
……制御トランジスタ、（38）……第１のクランプ回
路、（44）……第２のクランプ回路。
Claims (2)
- 【請求項１】コンデンサを含み、該コンデンサに電荷を
充電させる充電回路と、 一定期間毎に発生するパルス信号に基づいて、前記コン
デンサに充電された電荷を放電する放電回路と、 基準電圧発生回路から出力される基準電圧と前記充電回
路から出力される充電電圧とを比較し、前記充電電圧が
前記基準電圧と一致した時に一致信号を出力する比較回
路と、 前記一致信号に基づいて、前記充電電圧を第１のレベル
まで下降させる第１のクランプ回路と、 前記一致信号に基づいて、前記基準電圧を前記第１のレ
ベルより小なる第２のレベルまで下降させる第２のクラ
ンプ回路とを備え、 前記パルス信号の発生期間内に、前記コンデンサに充電
された電荷を全て放電させることを特徴とした充放電制
御回路。 - 【請求項２】モータの回転に応じて発生する方形波信号
に基づいて、前記モータ内部の駆動コイルに駆動電流を
流す駆動回路と、 前記方形波信号の立上り且つ立下りを検出して所定幅の
パルス信号を発生するパルス発生回路と、 コンデンサを含み、該コンデンサに電荷を充電させる充
電回路と、 前記パルス信号に基づいて、前記コンデンサに充電され
た電荷を放電する放電回路と、 基準電圧発生回路から出力される基準電圧と前記充電回
路から出力される充電電圧とを比較し、前記充電電圧が
前記基準電圧と一致した時に一致信号を出力する比較回
路と、 前記一致信号に基づいて前記駆動回路の動作を制御する
制御回路と、 を備えたモータ駆動回路において、 前記一致信号に基づいて、前記充電電圧を第１のレベル
まで下降させる第１のクランプ回路と、 前記一致信号に基づいて、前記基準電圧を前記第１のレ
ベルより小なる第２のレベルまで下降させる第２のクラ
ンプ回路とを備え、 前記パルス信号の所定幅期間内に、前記コンデンサに充
電された電荷を全て放電させることにより、前記駆動コ
イルに流れる駆動電流を制御することを特徴とした充放
電制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157368A JP2771605B2 (ja) | 1989-06-20 | 1989-06-20 | 充放電制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157368A JP2771605B2 (ja) | 1989-06-20 | 1989-06-20 | 充放電制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0322893A JPH0322893A (ja) | 1991-01-31 |
| JP2771605B2 true JP2771605B2 (ja) | 1998-07-02 |
Family
ID=15648127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157368A Expired - Fee Related JP2771605B2 (ja) | 1989-06-20 | 1989-06-20 | 充放電制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2771605B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8390222B2 (en) | 2009-03-19 | 2013-03-05 | Oki Semiconductor Co., Ltd. | Brushless motor driving circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106208843B (zh) * | 2015-05-25 | 2021-05-18 | 罗姆股份有限公司 | 电动机驱动电路、振动装置以及电子设备 |
-
1989
- 1989-06-20 JP JP1157368A patent/JP2771605B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8390222B2 (en) | 2009-03-19 | 2013-03-05 | Oki Semiconductor Co., Ltd. | Brushless motor driving circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0322893A (ja) | 1991-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7009351B2 (en) | Single phase motor driving unit | |
| US5708578A (en) | PWM inductive load bridge driver for dynamically mixing four and two quadrant chopping during PWM period off time | |
| US5659241A (en) | DC/DC converter and audio device incorporating the same | |
| US4740734A (en) | Control apparatus for brushless dc motors | |
| AU2137299A (en) | Gate control circuit for voltage drive switching element | |
| EP0208508B1 (en) | Pulse-width modulation drive circuit | |
| JP2771605B2 (ja) | 充放電制御回路 | |
| JPH07213097A (ja) | ステッピングモ−タ駆動回路 | |
| US4262213A (en) | Universal power module | |
| WO2008032727A1 (fr) | Dispositif d'entraînement par moteur sans balais monophasé | |
| EP0441459A1 (en) | Pulse-width modulation drive circuit | |
| JP2813798B2 (ja) | ステツピングモータ | |
| JP3180919B2 (ja) | ステップモータの定電流駆動回路 | |
| JP3389504B2 (ja) | モータ駆動回路 | |
| JP3369970B2 (ja) | モータ駆動回路 | |
| JP3433109B2 (ja) | モータ駆動回路 | |
| JP2672275B2 (ja) | ステッピングモータのチョッパ駆動回路 | |
| KR960009035Y1 (ko) | 모터의 베이스 구동 제어회로 | |
| KR100290117B1 (ko) | 3상 스텝 모터의 마이크로 스텝 구동회로 | |
| JP3545214B2 (ja) | モータ駆動回路 | |
| JP3274211B2 (ja) | モータの駆動制御回路 | |
| JP2712522B2 (ja) | 誘導加熱調理器 | |
| SU259484A1 (ru) | Аналоговое запоминающее устройство | |
| JP3389507B2 (ja) | モータ駆動回路 | |
| JP2648032B2 (ja) | モータ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090417 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |