JP3197278B2 - ステッピングモータの駆動回路 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、請求項１の前文に示すようにステッピング
モータの駆動回路に関するものである。このような駆動
回路は、例えば、EP ０ 394 941 A2号に記載されて
いる。

本発明の一実施例は、二つのモータ巻線を有する二相
ステッピングモータの駆動回路に関するものであり、各
々のモータ巻線は全ブリッジ回路によって給電され、こ
れらの全ブリッジ回路は、並列接続されて、電源の二電
極間に結合され、いずれの場合も直列接続された制御可
能な二個の駆動素子を備えており、また、対応するモー
タ巻線は、一方の直列接続に二個の駆動素子間の接続点
と、他方の直列接続の二個の駆動素子間の接続点との間
に結合接続され、制御回路の出力側は個々の制御可能駆
動素子の制御入力に結合され、これらを駆動して、一方
のモータ巻線だけ、または他方のモータ巻線だけ、また
は両方のモータ巻線が交互に付勢されるようにステッピ
ングモータの半ステップモードの巻線電流パルスを出力
する、又は、個々の制御可能駆動素子の制御入力を駆動
してステッピングモータの全ステップモードのバイポー
ラ巻線電流パルスを出力する制御論理回路を有する。

このような駆動回路は、又、全ステップモードでも制
御可能である。

背景技術 ステッピングモータは、その巻線を交互に付勢するこ
とによって制御される。EP ０ 394 941 A2号により
知られているタイプでは、二本の巻線を備えた二相ステ
ッピングモータの静音運転に好ましい半ステップモード
の典型的な制御シーケンスが、図２のように示される。
図２（ａ）は、一方の巻線のバイポーラ電流パルスシー
ケンスIL1を示す。図２（ｂ）は、他方の巻線のバイポ
ーラ電流パルスシーケンスIL2を示す。この半ステップ
モードの制御シーケンスによるステッピングモータのア
ーマチュア位置は、図２（ｃ）に示されている。

パルス送りされる巻線の電流を定期的に切換えること
により、モータ駆動器に接続されているモータのリード
と、電源電圧線の両方に電磁干渉が生じる。これによ
り、これらのラインはアンテナとして作用する。駆動器
からモータへのリードを極く短くすることによって、実
質的にそのアンテナ効果を除去することができる。しか
しながら、電源電圧線は比較的長く、非常に敏感なアン
テナとなる。

EP ０ 394 941 A2号により知られる駆動回路は、
最大電流が流れているときでさえ、電流調整を実施す
る。これは、調整トランジスタでの対応電圧の降下を招
く。その結果、高電力損失を生じる。

DE 29 44 335 A1号により、ディジタルではない
が四個の振幅値により階段状の形状を有する電流パルス
を、ステッピングモータの巻線に供給する方法が知られ
ている。これにより、ステッピングモータ１回転当たり
のステップ数を増やすことができる。結果の総電流に
は、電磁干渉を生じる期間がある。

DE 29 44 335 A1号により知られる駆動回路は、
基本的にはEP ０ 394 941 A2号の駆動回路のように
作動するが、パルス幅変調による刻時調整を利用する。
これにより損失は減少するが、干渉は増加する。

既知のステッピングモータには、例えばDE 29 44
335 A1号のように、ステッピングモータの巻線が付勢
状態になる度に一連のパルスを受ける、いわゆる断続式
すなわち刻時式ステッピングモータ駆動器と、（例えば
EP ０ 394 941 A2のように）各付勢状態にて個々の
巻線が一個の電流パルスだけを受ける非断続式ステッピ
ングモータ駆動器がある。

断続式ステッピングモータ駆動器では、付勢される特
定モータ巻線を介した電圧のパルス幅変調により電流調
整がもたらされる。適当な阻止手段が取られなければ、
今日一般的なわずか10kHzという切換速度で、重大な電
磁干渉が発生する。このような電流調整を伴うステッピ
ングモータシステムでは、この阻止手段のために、関連
部分の全体設計努力ならびに金融費用が必要である。断
続式電流調整を伴う代表的な組込み式ステッピングモー
タ駆動器は、対応データシートに記載されているSGSト
ムソン社製のPBL3217である。

非断続式ステッピングモータ駆動器では、電流調整
は、各モータ巻線のオーム抵抗によってもたらされる。
断続式ステッピングモータに関連して述べられた高切換
速度によるチョッパ妨害は、非断続式ステッピングモー
タ駆動器には存在しない。しかしながら、図２（ａ）と
２（ｂ）に示されているように、電流パルスは、パルス
のエッジが急勾配な場合に干渉を生じる。ステッピング
モータ駆動器からモータ巻線へのリードにかかる干渉
は、既に述べたように、ステッピングモータ駆動器から
モータ巻線へのリードを、アンテナとして作用しないよ
うに極く短くすることによって、大幅に減少できる。し
かしながら、ステッピングモータとステッピングモータ
駆動器とからなるシステムで、電源電圧線経由で電圧供
給源から引き回された総電流Igは、未だに駆動シーケン
スの四倍の周波数の大交流成分を含む。これは図３に示
されている。両方のモータ巻線が付勢されると、システ
ムの電流消費は、一個のモータ巻線だけが付勢された場
合の約二倍になる。これは、低電流消費値に重畳される
パルス効果を有する。これにより、電源電圧線に電磁干
渉が生じる。

従って、応用装置の中には、ステッピングモータの駆
動器の切換エッジを相応に低くすることによって、モー
タのリードならびに電源電圧線に対する干渉を低減しよ
うとするものがある。これは干渉問題を緩和するが、根
本的に解決するものではない。

この技術の一例は、対応データシートに記載されてい
るモトローラ社製の組込式ステッピングモータ駆動器MC
33192である。

発明の開示 本発明が解決しようとする問題点は、給電線の高周波
数成分を排除するステッピングモータ駆動器を提供する
ことである。

この問題に対する解決法は、請求項１に記載されてい
る。この解決法を発展させたものは、半ステップモード
については請求項２に、全ステップモードについては請
求項４に記載されている。その他の発展させたものは、
従属請求項に記載されている。

半ステップモードの場合、本発明の解決法は、制御可
能なスイッチとしての冒頭に述べた駆動回路の各直列接
続の二つの駆動素子の一方と、制御可能な増幅素子とし
ての他の駆動素子とを作動せしめ、付勢された特定モー
タ巻線を流れる総巻線電流を検出するための電流センサ
装置を設けることと、モータ巻線の一方のみを付勢して
いる期間に電流センサ装置が検出した特定巻線電流値を
記憶するための記憶装置を設けることと、一方のモータ
巻線のみを先行して付勢した期間中に記憶された巻線電
流値の値に応じて、制御可能増幅素子を介して、両方の
モータ巻線を付勢する期間中、二個の全ブリッジ回路に
流れる全ブリッジ電流を調整するための調整回路を設け
ること、から成る。

全ステップモードの場合、冒頭に記載された駆動回路
による本発明の解決法は、制御可能なスイッチとしての
各直列接続の二個の駆動素子の一方と、制御可能な増幅
素子としての他の駆動素子とを作動せしめ、モータ巻線
に供給される電流パルスのパルスエッジが所定のエッジ
勾配になるまで傾斜させるための勾配緩和回路を設ける
ことと、一方のモータ巻線の電流パルスの極性反転が他
方のモータ巻線の電流パルスの極性反転を90゜位相シフ
トしたものとなるように、制御論理回路に個々の駆動素
子の制御入力を駆動させることと、付勢された特定モー
タ巻線を流れる総巻線電流を検出するための電流センサ
装置を設けること、両方のモータ巻線を最大付勢してい
る期間中電流センサ装置が検出した特定総巻線電流値を
記憶するための記憶装置を設けることと、二個の巻線電
流パルスの一方のエッジ勾配の期間中、両方のモータ巻
線の先行する最大付勢期間中に記憶された巻線電流値の
値に、制御可能増幅素子を介して両方の全ブリッジ回路
を流れる全ブリッジ電流を、調整するための調整回路を
設けること、から成る。

前述の90゜位相シフトは、対称に巻かれたモータなら
びにモータの真の運転を前提とするものである。運転が
真でない場合、及び／叉は、モータが非対称に巻かれて
いる場合、位相シフトが90゜から外れる可能性がある。

本発明の解決法の成功は、半ステップモードと全ステ
ップモードの両方で電源電圧線の電流消費を一定にし、
電源電圧線に干渉をもたらす交流成分を除去したことで
ある。電源電圧線はアンテナとして作用することもある
が、電源電圧線への干渉はもはや存在しない。

全ステップモードでのエッジの勾配緩和は、予め制御
論理回路で行なっておいてステッピングモータ駆動器で
実施される。しかしながら、一方では、エッジ勾配の緩
和は、ステッピングモータ駆動器でしか実施できないこ
ともある。

何らかの理由から、アンテナとして作用しないように
短くすることができないモータリードへの干渉を除去す
るために、半ステップモードで勾配の緩和を行うことが
できる。

全ステップモードでも、半ステップモードでも、同一
の駆動回路を利用できる。これら二モードについて、制
御論理回路は異なる駆動信号を出力しなくてはならな
い。全ステップモードが存在するか、半ステップモード
が存在するかは、制御論理回路内で駆動信号から直接検
出できる。全ステップモードは、第一方向の導通状態か
ら反対の第二方向の導通状態へ、あるいは、第二方向の
導通状態から第一方向の導通状態へ直接かかる全ブリッ
ジを特徴とする。半ステップモードでは、反転された特
定の全ブリッジが、非導通状態から導通状態にかわる。
各ブリッジのアーム、すなわち、各駆動素子の直列接続
における一方の駆動素子は、ブリッジ回路の制御可能ス
イッチとして作動させ、他方の駆動素子は、ブリッジ回
路の制御可能増幅素子として作動させることは、前述の
印刷物EP ０ 394 941 A2号とDE 29 44 355 A1
号で知られている。

EP ０ 394 941 A2号では、補正されなければステ
ッピングモータのステップ誤差を招く巻線の巻きムラを
補正するために、この方法を利用する。この補正をする
ため二個の駆動素子のうちの一方は、電流ミラーのトラ
ンジスタによって形成され、全ブリッジの他方のブリッ
ジアームのスイッチングトランジスタに沿って導通状態
にされるときに、この駆動素子に定電流源から定電流が
注入される。

DE 29 44 355 A1号では、既に述べたように、階
段状のパルスにより、ステップサイズのサブ分割とそれ
による一回転当たりのステップ数の増加がもたらされ
る。このため、各ブリッジアームの一方の駆動素子は、
フリップフロップの助けを得てオン・オフ切換えが行わ
れる制御可能トランジスタによって形成され、且つ、比
較器の出力を介してオン状態に切換えられる。すなは
ち、この比較器の一方の入力には、巻線電流を評価する
電流センサ抵抗からの出力信号が供給される。また、こ
の比較器の他方の入力には、一定値記憶装置により決定
される可変電圧の基準電圧、即ち一定値記憶により瞬時
に開放される記憶値に対応した瞬時値に巻線電流を導く
制御電圧が供給される。

EP ０ 038 841 A1号は、ステップモードまたはリ
ニアモードのいずれかでステッピングモータを作動させ
るためのステッピングモータ制御手段を開示する。二個
のモータ巻線の各々は、各々二個のスイッチングトラン
ジスタを有する二本のブリッジアームのある、全ブリッ
ジ回路に直列に結合されている。各巻線には、一定値記
憶装置の読出し値に基づいて分圧器により複数の分電圧
の中から選択可能な分電圧の一つに電圧を分割できる電
流センサ抵抗が、結合されている。この成分電圧は、比
較器にて、三角波発生器から到来する基準電圧と比較さ
れる。一方で一定値記憶装置からの出力値、他方で比較
器からの出力信号が供給される位相駆動回路を利用する
ことにより、種々の電流ステップ高さの巻線電流を導通
させるため、全ブリッジ回路のスイッチングトランジス
タが駆動される。ステッピングモータのリニヤモードで
は、スイッチングトランジスタのこのステップ式駆動に
より、二個のモータ巻線に一定な総電流がもたらされ
る。しかしながら、ここでは調整動作が含まれないの
で、あらゆる動作条件のもとで一定な総電流を現実に達
成することは保証されない。

DE 36 10 253 C2号により、整流子を有しないDC
モータの制御回路に関して駆動器の制御パルスの勾配を
緩和するためのエッジ勾配緩和回路を提供することが当
該分野で知られている。

図面の簡単な説明 好適実施例を更に詳しく図面を参照しながら、本発明
を以下に説明する。添付の図面において、 図１は、二相ステッピングモータの駆動回路の本発明
に係る回路図であり、 図２は、従来タイプの半ステップモードを示す図であ
り、 図２（ａ）、図２（ｂ）は、二相ステッピングモータ
の二個の巻線の制御シーケンスを示す図であり、 図２（ｃ）は、半ステップモードのステッピングモー
タの連続する接極子の位置を示す概略図であり、 図３は、従来の半ステップモード用の駆動回路の電流
消費を示す図であり、 図４は、本発明の駆動回路を利用する半ステップモー
ドを示す図であり、 図４（ａ）は、総巻線電流の測定値を示す図であり、 図４（ｂ）は、調整状態のときの駆動回路の総電流消
費を示す図であり、 図４（ｃ）、４（ｄ）は、二相ステッピングモータの
二個の巻線を通る、結果巻線電流を示す図であり、 図４（ｅ）は、駆動回路の総電流消費を示す図であ
り、 図５は、本発明の全ステップモード用の駆動回路を利
用する電流の経過を示す図であり、 図５（ａ）、５（ｂ）は、二相ステッピングモータの
二個の巻線を通る電流の経過を示す図であり、 図５（ｃ）は、調整なしの駆動回路の総電流消費を示
す図であり、 図５（ｄ）は、電流調整により生じる付加的な電流消
費を示す図であり、 図５（ｅ）は、全ステップモードにおける本発明の駆
動回路の総電流消費を示す図である。

発明を実施するための最良の形態 図１は、二相ステッピングモータの二個のモータ巻線
L1、L2のそれぞれを通る電流を、各々駆動する二個の全
ブリッジＩとIIを備えた本発明の駆動回路を示す。各々
の全ブリッジには既知態様の四個のトランジスタが備わ
っており、図示の実施例では、ｎ−チャネルMOSトラン
ジスタM1−M8の形態で示されている。全ブリッジＩまた
はIIの各々は、電源電圧線Vsを指向しているトランジス
タM1、M2、M5、M6と、アースを指向しているトランジス
タM3、M4、M7、M8という二本の直列接続を並列接続にし
た構成になっている。本実施例を更に詳細に説明する上
で、電源電圧線Vsを指向しているトランジスタを「上側
トランジスタ」と呼び、アースを指向しているトランジ
スタを下側トランジスタと呼ぶ。各直接接続の上側およ
び下側トランジスタは、接続点V1、V2、V3、V4にて相互
に結合されている。モータ巻線L1は、全ブリッジＩの接
続点V1とV2の間に結合されている。モータ巻線L2は、全
ブリッジIIの接続点V3とV4の間に結合されている。四本
の直列接続は、いずれも、一端が電源電圧線Vsに共通に
接続され、他端がセンサ抵抗Ｒを介してアースに接続さ
れている。

上側トランジスタM1、M2、M5、M6のゲートは、各々、
インバータINV1、INV2、INV3、INV4の出力に結合されて
いる。下側トランジスタM3、M4、M7、M8のゲートは、異
なる増幅器として作用する演算増幅器OP1、OP2、OP3、O
P4の出力に結合されている。演算増幅器OP1−OP4の反転
入力は、接続点V5に結合されている。演算増幅器OP1、O
P2、OP3、OP4の各々の非反転入力は、対応する接続点V
6、V7、V8、V9にて、インバータINV1、INV2、INV3、INV
4のうちの対応するものの入力に結合されている。「対
応する」とは、この場合、一個の上側トランジスタと一
個の下側トランジスタから成る同一直列接続の演算増幅
器とインバータとを組合わせることを意味する。

制御論理回路SLには、駆動回路を所望の半ステップモ
ードまたは全ステップモードにする論理信号Ａ、Ｂ、
Ｃ、Ｄを利用できる四個の出力がある。論理信号Ａは接
続点V6に送られ、全ブリッジ回路Ｉの直列接続M1、M3を
制御する。論理信号Ｂは接続点V7に送られ、全ブリッジ
回路Ｉの直列接続M2、M4を制御する。論理信号ＣとＤ
は、各々、接続点V9とV8に送られ、全ブリッジ回路IIの
直列接続M6、M8ならびにM5、M7を制御する。

エッジの勾配を緩和するために、コンデンサC1、C2、
C3、C4は、接続点V1、V2、V3、V4と対応インバータINV
1、INV2、INV3、INV4の間に結合される。

スイッチングトランジスタM9と別のコンデンサC5から
成る直列接続は、センサ抵抗Ｒと並列に結合される。C5
は記憶形コンデンサとして使用され、M9は記憶形スイッ
チを形成する。センサ抵抗Ｒが全部の下側トランジスタ
M3、M4、M7、M8に結合される接続点V10は、別の増幅器
として作用する別の演算増幅器OP5の非反転入力に結合
される。その反転入力は、スイッチングトランジスタM9
と記憶形コンデンサC5の間の接続点V11に結合される。
演算増幅器OP5の出力は、更に別の二個のスイッチング
トランジスタM10とM11から成る直列接続を介してアース
に結合される。スイッチングトランジスタM10とM11の間
の接続点V12は、接続点V5と結合される。制御論理回路S
Lは、更に別の二個の制御出力ＥとＦを有する。制御出
力ＥはスイッチングトランジスタM9のゲートに結合され
ている。制御出力Ｆは、スイッチングトランジスタM11
のゲートに直接結合され、且つ、更に別のインバータIN
V5を介してスイッチングトランジスタM10のゲートに結
合されている。

すべての上側トランジスタM1、M2、M5、M6は、インバ
ータINV1、INV2、INV3、INV4を介して、制御論理回路SL
によって切り換えられるスイッチとして作用する。すべ
ての下側トランジスタM3、M4、M7、M8は、被制御構成要
素として作用し、その制御は、増幅器OP5の出力信号に
より、スイッチングトランジスタM10とM11のスイッチン
グ状態に基づいて、制御論理回路SLの影響下で、演算増
幅器OP1、OP2、OP3、OP4によりもたらされる。

スイッチングトランジスタM9とM11は通常は導通状態
であり、スイッチングトランジスタM10は通常は非導通
状態である。スイッチングトランジスタM9とM11が導通
状態であると、記憶型コンデンサC5はセンサ抵抗Ｒの電
圧降下電圧まで充電され、演算増幅器OP1−OP4の反転入
力は、導通状態のスイッチングトランジスタM11を介し
て実質的に接地される。演算増幅器OP5の出力信号は、M
10を介して非導通状態となる。

M9を遮断することにより、C5が充電される電圧レベル
を記憶することができる。

M10を導通状態、M11を非導通状態にした場合、OP5の
出力信号はOP1−OP4の反転入力にある。それと同時にM9
が非導通状態であれば、OP5は、実際値としてのセンサ
抵抗Ｒの電圧降下と、設定値としての記憶型コンデンサ
C5に記憶された電圧レベルとを比較する。OP1−OP4の反
転入力の電位は、OP5の出力信号によって異なり、従っ
て、設定値と実際値のこの比較によって異なる。M10は
導通状態であるが、下側トランジスタM3、M4、M7、M8の
動作状態は、このように、論理信号Ａ−Ｄによってだけ
でなく、OP5によって実施される設定値−実際値の比較
結果によっても決定される。

演算増幅器OP1−OP4は、危険なオフセットエラーを回
避するために、例えば約３のわずかな増幅率を有するこ
とが好ましい。また、可能であれば、同一動作をさせる
ため、全ブリッジＩとIIの、演算増幅器OP1−OP4とトラ
ンジスタM1−M8を対で選択することが好都合である。

図１に記載の駆動回路の機能を以下に更に詳しく説明
するが、最初に図４を参照しながら半ステップモード
を、次に図５を参照しながら全ステップモードを説明す
る。

調整回路OP1−OP5、Ｒ、C5が設けられていない従来タ
イプの全ブリッジ駆動回路は、巻線L1及び／叉はL2が付
勢される期間中、問題のモータ巻線の一方の側の上側ト
ランジスタと反対側の下側トランジスタを同時に導通状
態にし、且つ、他の２個のトランジスタを非導通状態に
することによって、対応する全ブリッジに斜電流が生成
されるように働くものとして知られている。例えば、モ
ータ巻線L1が付勢されると、所望の電流方向に基づい
て、トランジスタM1とM4またはトランジスタM2とM3が同
時に導通状態にされる。このために、全ブリッジの四個
すべてのトランジスタを、厳密にオフ状態または完全オ
ン状態のスイッチとして作動させることが好都合であ
る。

従来の駆動回路とは異なり、本発明の駆動回路では、
下側トランジスタM3、M4、M7、M8は、本明細書で増幅素
子と呼ばれるアナログ制御が可能な素子として駆動回路
で作動され、M10とM11のスイッチング状態に応じて、増
幅器モードまたはスイッチモードで演算増幅器OP1−OP4
を介して駆動される。

図１の駆動回路が半ステップモードで使用される場
合、モータ巻線L1とL2は、図２（ａ）と（ｂ）で作動さ
れた制御シーケンスと位相位置が一致するが、特定付勢
期間中、一定高さを有さずに図４（ｃ）と（ｄ）に記載
のような階段状態の形を有するバイポーラ電流パルスIL
1とIL2により、作動される。電流巻線L1とL2の一方のみ
が付勢されると、充電状態の全ブリッジは最大電流を供
給する。両方の巻線L1とL2が付勢されると、先にモータ
巻線一個だけに流れる電流の大きさの半分の値の電流が
各々流れる。図４（ｅ）に記載の総電流Igの経路のよう
に、この場合、駆動回路の総電流消費は一定である。

これは次のように達成される。モータ巻線L1およびL2
の一方のみに電流が流れているとき、この電流は、セン
サ抵抗Ｒの助けをかりて測定される。他方のモータ巻線
が付加的に付勢された瞬間に、先に測定された結果が記
憶される。設定値としての記憶値の助けをかり、その
後、駆動回路によって、総電流は実質的に先に記憶され
た値に合わせて調整される。その結果、両方のモータ巻
線の付勢期間中は、回路を流れる総電流は、一方のモー
タ巻線だけを付勢したときの駆動回路を流れる総電流と
同じ大きさであり、従って、駆動回路の総電流消費は、
図４（ｅ）により一定なままである。

電流調整は、両方のモータ巻線L1とL2が付勢されてい
る限り、有効なままである。

この動作シーケンスは、図１の駆動回路によって次の
ように得られる。

モータ巻線L1とL2の一方のみを付勢しているとき、ス
イッチングトランジスタM9とM11は導通状態であるが、
スイッチングトランジスタM10は遮断されている。記憶
型コンデンサC5は、センサ抵抗の電圧降下、従って、駆
動回路を流れる総電流に一致する電圧まで充電される。
M10の遮断により演算増幅器OP1−OP5の助けをかりる電
流調整が妨げられる。M11は導通状態であるので、OP1−
OP4の反転入力は実質的に接地される。従って、電流を
導通状態のモータ巻線L1またはL2に流させる下側トラン
ジスタM3、M4、M7、M8のいずれかが、完全オン状態とな
る。既に付勢されているモータ巻線に加え、他方のモー
タ巻線も付勢されるように制御論理回路SLが論理信号Ａ
−Ｄを駆動回路に供給する時点で、制御論理回路SLは、
その出力ＥとＦを介して制御信号を出し、M9とM11を非
導通状態に、M10を導通状態にする。これにより、一方
では、このときに記憶形コンデンサC5が充電される電圧
レベルが記憶される。これにより、他方では、OP1−OP4
の反転入力は実質的に接地レベルでなくなり、OP5の出
力電位となる。この出力電位は、C5に蓄積された電圧
（設定値）とセンサ抵抗器Ｒの電圧降下（実際値）のズ
レによって異なる。実際値が設定値よりもより高い場
合、相応に高い電位がOP5の出力に生じるので、演算増
幅器OP1−OP4の各々の二個の入力の間の差動電圧が相応
に低くなり、論理信号Ａ−Ｄの高電位が同一であるとす
ると、下側トランジスタM3、M4、M7、M8がより弱い導通
状態に駆動される。従って、これにより、駆動回路を流
れる総電流が減少し、C5に記憶された値にセンサ抵抗Ｒ
の電圧降下が一致するまで総電流が減少する。

実際値が設定値よりも低い場合、相応により低い電位
がOP5の出力に生じる。これにより、相応により高い差
動電圧がもたらされ、演算増幅器OP1−OP4の出力電圧
が、相応により高くなる。従って、下側トランジスタM
3、M4、M7、M8は、相応により良い導通状態に駆動され
る。この結果、駆動回路を流れる総電流が上昇し、相応
にセンサ抵抗Ｒの電圧降下が上昇し、実際値が設定値と
一致するまで、総電流及びセンサ抵抗Ｒの降下電圧が上
昇する。

制御ループOP5、OP1;OP5、OP2;OP5、OP3;OP5、OP4を
起動することにより、調整期間中、全ブリッジＩとIIの
各々を流れる電流は、単一モータ巻線L1またはL2だけを
先行して付勢した期間中に流れた電流の半分に調整され
る。従って、全ブリッジＩとIIを流れる総電流は一定の
ままである。これにより、電圧電源回路を介して消費さ
れる電流のリップルが除去される。従って、電源電圧線
には、もはや高周波電磁干渉は存在しない。電流測定な
らびに電流調整状態を、図４（ａ）と（ｂ）に示す。図
４（ａ）では、M9を相応に短期間、導通状態にすること
により、一方のモータ巻線のみを付勢する期間の最後の
短期間だけ、記憶型コンデンサC5をセンサ抵抗Ｒの降下
電圧URに充電することによって電流測定が実施されるこ
とを前提とする。しかしながら、各電流測定は、更に長
い期間、例えば、一方のモータ巻線だけが付勢されてい
る全期間中、いつでも実施することができる。

図４（ｂ）により、調整状態は両方の巻線が付勢され
ている限り、継続する。図４（ｂ）は、OP5の出力電位A
Pを示す。調整期間中の実際値と設定値のズレにより、
調整モード期間中のこの出力電位の高さが変化する。

半ステップモードでは、電磁干渉を回避するためのエ
ッジ勾配の緩和処理も付勢パルスのエッジ勾配処理も必
要ない。本発明の調整により、電源電圧線に干渉が生じ
ることはない。モータリードに生じる干渉は、モータリ
ードを短くすることによって回避される。それでもやは
り、急なパルスエッジによって生じるオーバシュートを
回避するために、エッジ勾配緩和が好都合な場合があ
る。

次に、図５を参照して、全ステップモードの場合の図
１の駆動回路の動作モードについて検討する。

周知の駆動回路を備えた従来の全ステップモードで
は、二個のモータ巻線L1とL2は、各々、バイポーラ電流
パルスによって給電される。これは、一方のモータ巻線
のオンとオフの切換えが、必ず他方のモータ巻線がオフ
またはオンに切り換えられたときに正確に生じるよう
に、モータ巻線L1とL2について逆相に実施される。理想
的な電流パルスを前提とすれば、これにより、駆動回路
の総電流消費は一定となる。また、電源電圧線に干渉が
生じることはない。

パルス送りされる電流は、モータ巻線即ち誘導性成分
を通るので、スイッチオフ時に巻線電流のスイッチオフ
ピーク、即ち、パルスの立下がり区間、が存在する。こ
れらのスイッチオフピークは、電源電圧線に生じ、それ
に対応する干渉をもたらす。

本発明の駆動回路は、一方で、極性反転のときにエッ
ジの勾配を緩和する電流パルスをモータ巻線L1およびL2
内に生成する。他方、モータ巻線L1とL2を流れる電流パ
ルスは、90゜位相シフトされる。両方の事柄は、L1とL2
を流れる電流IL1とIL2を図示する図５（ａ）と（ｂ）に
図示されている。

巻線電流IL1とIL2の位相関係は、制御論理回路SLの論
理信号Ａ−Ｄによって与えられる。エッジ勾配緩和は、
既に論理信号Ａ−Ｄに存在する場合もあるし、エッジ勾
配緩和コンデンサC1−C4によって実施される場合もあ
る。また、両方の方法を組み合わせて使用することも可
能である。

図５（Ｃ）は、演算増幅器OP1−OP5による調整を行わ
ない駆動回路の総電流消費Igaを示すものである。両方
のモータ巻線L1とL2が最大付勢されている期間中、総電
流は、モータ巻線L1とL2の各々を流れる電流値の二倍で
ある。エッジの勾配を緩和した各極性反転の期間中、総
電流消費は一時的にＶ字形に落ち込む。このような総電
流の経過は、電源電圧線に対応リップルをもたらし、従
って、電源電圧線に干渉を生じる。

本発明の駆動回路では、演算増幅器OP1−OP5を備えた
調整回路は、モータ巻線L1、L2の一方または他方の極性
反転期間中に、緩和されたエッジ勾配と共に起動され
る。この調整の結果、エッジ勾配を緩和した状態の極性
反転期間中、即ち、調整なしの総電流消費Igaに生じる
電流遮断の期間中、緩和されたエッジ勾配状態の特定極
性反転が発生しているモータ巻線L1およびL2の一方を給
電する全ブリッジＩ及びIIの一方の直列接続にアイドル
電流が生じる。図５（ｄ）に記載されているIQで示され
ている調整済みのアイドル電流は、ほぼＶをひっくり返
した形で、図５（ｃ）の電流遮断を補償する経路と高さ
を備えており、いわばＶ字形の電流の裂け目を滑らかに
埋める。その結果は、図５（ｅ）に示され、Isで示され
ている駆動回路の一定な総電流消費が得られる。

全ステップモードでは、調整は、両方の巻線L1とL2が
完全すなわち最大限に付勢されている状態の期間中、両
方のモータ巻線L1とL2を流れる総電流を測定することに
よって行われる。モータ巻線L1、L2の一方の、緩和され
たエッジ勾配での後続極性反転の始めに、先に測定され
た総電流値が記憶される。緩和されたエッジ勾配での特
定極性反転の全期間で、駆動回路を流れる総電流が、実
際値として、先に記憶された設定値としての測定値に比
較される。この比較結果は、アイドル電流を調整して電
流遮断を補償するために利用される。

これは、図１に記載の駆動回路を利用し、次のように
得られる。

制御論理回路SLの出力Ｅを介して、M9は、両方のモー
タ巻線L1、L2が完全に付勢されている特定状態期間の少
なくとも一部期間のあいだ、記憶型コンデンサC5に、総
電流に対応するセンサ抵抗Ｒの電圧降下を再現するた
め、導通状態にされる。両方のモータ巻線L1、L2の完全
付勢状態の全期間中、M10は非導通状態、M11は導通状態
にされるので、一切の調整は不可能である。モータ巻線
L1とL2の一方で、緩和されたエッジ勾配の極性反転が開
始するとすぐに、M9とM11が非導通状態にされ、M10が導
通状態にされる。これにより、現在C5に記憶されている
設定値としての先の測定値と、極性反転エッジにより変
化するセンサ抵抗Ｒに生じる実際値としての電圧降下を
利用して、調整機能が起動される。

調整期間中、調整なしで全ブリッジを流れる巻線電流
の瞬時極性で導通状態にならない全ブリッジＩ及びIIの
トランジスタは、図５（ｅ）に示すように駆動回路に一
定な総電流消費が流れるように全ブリッジＩとIIの対応
する直列接続にアイドル電流が流れるように、調整によ
り駆動されてオン状態となる。いわば、極性反転された
全ブリッジは、反転された巻線が総電流を受けない期間
中多くのアイドル電流を引き込み、駆動回路の総電流消
費は一定なままとなる。

かくして、再び、駆動回路の総電流のリップルが消滅
し、電源供給線に高周波電磁干渉が発生しなくなる事例
が示された。

本発明の、総電流消費のリップルを安定化させるため
の方法は、例えば、電子的に整流される回転式電流モー
タのように、もっと多数の巻線を備えた電気モータにも
適している。記憶される電流値の測定は、全く同様に、
あるいは、本質的に同様に繰り返される。調整は、測定
状態の期間中に発生し記憶された総電流値から、実際の
総電流値がずれている状態のときに実施される。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−285999（ＪＰ，Ａ) 特開 昭62−236281（ＪＰ，Ａ) 特開 昭63−202263（ＪＰ，Ａ) 特開 平４−26359（ＪＰ，Ａ) 特開 平１−97199（ＪＰ，Ａ) 特開 平１−243887（ＪＰ，Ａ) 特開 平３−57838（ＪＰ，Ａ) 特開 平６−153590（ＪＰ，Ａ) 実開 昭62−125397（ＪＰ，Ｕ) 特公 昭63−18440（ＪＰ，Ｂ２) 独国特許出願公開3914287（ＤＥ，Ａ １) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02P 8/00 - 8/38

Claims (14)

(57)【特許請求の範囲】
1. 【請求項１】電子的に整流される電気モータ、特にステ
   ッピングモータ、の駆動回路であって、各々がｎ個の全
   ブリッジ回路（Ｉ、II）によって給電されるｎ個のモー
   タ巻線（L1、L2）を有し、各々の全ブリッジ回路（Ｉ、
   II）は並列接続をされ、電源の二極（Vs、アース）間
   で、いずれの場合も二個の直列接続された制御可能な駆
   動素子（M1−M8）と結合されており、対応モータ巻線
   （L1、L2）は一方の直列接続の二個の駆動素子（M1、M
   3、M5、M7）の間の接続点（V1、V3）と、他方の直列接
   続の二個の駆動素子（M1、M4、M6、M8）間の接続点（V
   2、V4）との間に結合されており、 前記駆動回路の出力側は、個々の駆動素子（M1−M8）の
   制御入力と結合され、駆動回路の総電流消費の交流成分
   に対向する傾向となるようにそれらを駆動して巻線電流
   パルスを発する制御論理回路（SL）を有するステッピン
   グモータの駆動回路において、 各直列接続の二個の駆動素子の一方は制御可能なスイッ
   チ（M1、M2、M5、M6）として作動させ、他方の駆動素子
   は制御可能な増幅素子（M3、M4、M7、M8）として作動さ
   せることと、 駆動回路を流れる特定の総電流を検出するために電流セ
   ンサ装置（Ｒ）を設けることと、 総電流が本質的に同一で繰返される期間中、駆動回路を
   流れる総電流の値を記憶するための記憶装置（M9,C5）
   を設けること、 駆動器回路を流れる総電流が先行して測定され記憶され
   た値から外れる傾向が存在する状態の期間中、制御可能
   な増幅素子（M3、M4、M7、M8）を介した調整状態の期間
   中のみ活性状態であり、且つ、駆動回路を流れる総電流
   が記憶測定値に合わせて調整されるように個々の全ブリ
   ッジ回路（Ｉ、II）の電流状態に影響を及ぼす調整回路
   （OP1−OP5）が設けられることと、 とを特徴とするステッピングモータの駆動回路。
2. 【請求項２】各々が全ブリッジ回路（Ｉ、II）によって
   給電される２個のモータ巻線（L1、L2）を有し、駆動素
   子（M1−M8）は制御論理回路（SL）によって駆動され、
   一方のモータ巻線（L1）だけ、または他方のモータ巻線
   （L2）だけ、または両方の巻線（L1、L2）が交互に付勢
   されるように、ステッピングモータの半ステップモード
   の巻線電流パルスを発する請求項１に記載の二相ステッ
   ピングモータの駆動回路において、 記憶装置（C5、M9）はモータ巻線（L1、L2）の一方のみ
   が付勢されていた期間中、電流センサ装置（Ｒ）によっ
   て検出された特定総電流を記憶すること、 及び、調整回路（OP1−OP5）は、両方のモータ巻線（L
   1、L2）を付勢している期間中のみ活性状態であり、駆
   動回路に流れる総電流を、一方のモータ巻線（L1、L2）
   のみに先行して付勢した期間中に記憶された総電流の値
   に応じて、制御可能増幅素子（M3、M4、M7、M8）を介し
   て、調整すること、 とを特徴とする二相ステッピングモータの駆動回路。
3. 【請求項３】モータ巻線（L1、L2）に供給される電流パ
   ルスのパルスエッジを所定のエッジ勾配に傾斜させるた
   めのエッジ勾配緩和回路（C1−C4）を備えたことを特徴
   とする請求項１叉は２に記載のステッピングモータの駆
   動回路。
4. 【請求項４】各々が全ブリッジ回路（Ｉ、II）によって
   給電される２個のモータ巻線（L1、L2）を有し、駆動素
   子（M1−M8）は制御論理回路（SL）によって駆動され、
   ステッピングモータの全ステップモードの巻線電流パル
   スを発する請求項１に記載の二相ステッピングモータの
   駆動回路において、 モータ巻線（L1、L2）に供給される電流パルスのパルス
   エッジを所定のエッジ勾配に傾斜させるためのエッジ勾
   配緩和回路（C1−C4）が設けられていることと、 制御論理回路（SL）は、一方のモータ巻線（L1）の電流
   パルスの極性反転（INV1）が、他方のモータ巻線（L2）
   の電流パルスの極性反転（INV2）を90゜位相シフトした
   ものとなるように、制御論理回路（SL）が、個々の駆動
   素子（M1−M8）の制御入力を駆動することと、 記憶装置（C5、M9）は、両方のモータ巻線（L1、L2）を
   最大付勢しているときに電流センサ装置（Ｒ）が検出し
   た総電流値を記憶することと、 調整回路（OP1−OP5）は、二個のモータ巻線の電流パル
   ス（INV1、INV2）のエッジ勾配の発生または持続期間中
   のみ活性状態であり、制御可能増幅素子（M3、M4、M7、
   M6）を介して駆動回路を流れる総電流を、前記両方のモ
   ータ巻線（L1、L2）の先行する最大付勢期間中に記憶さ
   れた総電流値の値に応じて調整すること、 とを特徴とする請求項１に記載のステッピングモータの
   駆動回路。
5. 【請求項５】電流センサ装置は、一端が電圧供給源の二
   極の一方（アース）に結合され、他端が、二個の全ブリ
   ッジ回路（Ｉ、II）の並列接続（M1、M3;M2、M4;M5、M
   7;M6、M8）の、この極（アース）を指向している、共通
   接続点（V10）に結合されている、電流センサ抵抗
   （Ｒ）によって形成されることを特徴とする、請求項１
   乃至４のいずれかに記載のステッピングモータの駆動回
   路。
6. 【請求項６】記憶装置（M9;C5）は、制御可能記憶スイ
   ッチ（M9）と記憶型コンデンサ（C5）を含み、電流セン
   サ装置（Ｒ）の測定値に対して記憶直列接続され、電流
   センサ装置（Ｒ）によって検出された測定電流値は、記
   憶スイッチ（M9）が導通状態となっているときに記憶形
   コンデンサ（C5）に記憶されることと、 記憶スイッチ（M9）は、調整回路（OP1−OP5）によって
   調整プロセス期間中に非導通状態にされ、それにより電
   流センサ装置（５）から記憶形コンデンサ（C5）を切離
   すこと、 とを特徴とする請求項１乃至５のいずれかに記載のステ
   ッピングモータの駆動回路。
7. 【請求項７】記憶直列接続（M9、C5）が電流センサ抵抗
   （Ｒ）に対し並列に接続されることを特徴とする請求項
   ６に記載のステッピングモータの駆動回路。
8. 【請求項８】調整回路（OP1−OP5）は、第一差動回路
   （OP5）を有し、この第一差動回路（OP5）の一方の入力
   には実際値として電流センサ装置（Ｒ）によって検出さ
   れた測定値が供給され、他方の入力には設定値として記
   憶装置（M9、C5）に記憶された記憶値が供給され、その
   出力は駆動回路を流れる総電流が所望値に調整されるよ
   うに制御可能な増幅素子（M3、M4、M7、M8）を駆動する
   ことを特徴とする請求項１乃至７のいずれかに記載のス
   テッピングモータの駆動回路。
9. 【請求項９】駆動回路を流れる総電流が所望の値に調整
   されるように、二個の全ブリッジ回路（Ｉ、II）の直列
   接続（M1、M3;M2、M4;M5、M7;M6、M8）の少なくとも一
   本をアイドル電流が流れることを特徴とする請求項８に
   記載のステッピングモータの駆動回路。
10. 【請求項１０】差動回路（OP5）の出力と、制御可能な
    増幅素子（M3、M4、M7、M8）を有する二個の全ブリッジ
    回路（Ｉ、II）の端部が指向している電圧供給源の極
    （アース）との間に、差動回路（OP5）の出力を指向し
    ている第一調整回路スイッチ（M10）と、前記電圧供給
    源の極（アース）を指向している第二調整回路スイッチ
    （M11）とが直列に接続されていることと、 調整回路は第二−第五差動回路（OP1−OP4）を有するこ
    とと、 第二−第五差動回路（OP1−OP4）の各々は、第一入力
    （＋）は制御論理回路（SL）の関連制御信号出力（Ａ−
    Ｄ）に結合され、第二入力（−）は第一（M10）及び第
    二（M11）調整回路スイッチの間の接続点（V12）に結合
    され、その出力は制御可能増幅素子（M3、M4、M7、M8）
    のそれぞれの制御入力に結合されることと、 二個の調整回路スイッチ（M10、M11）は、第二調整回路
    スイッチ（M11）が記憶スイッチ（M9）に同期して導通
    状態または非導通状態になるように、また、第一調整回
    路スイッチ（M10）が記憶スイッチ（M9）と逆になるよ
    うに、制御論理回路（SL）からのスイッチ制御信号によ
    って駆動され導通状態および非導通状態に切換え可能で
    あること、 とを特徴とする請求項８叉は９に記載のステッピングモ
    ータの駆動回路。
11. 【請求項１１】二個の全ブリッジ回路（Ｉ、II）の制御
    可能スイッチ（M1、M2、M5、M6）の各々のゲートは、イ
    ンバータ回路（INV1−INV4）を介して、特定の制御可能
    スイッチ（M1、M2、M5、M6）に対し直列に接続された制
    御可能増幅素子（M3、M4、M7、M8）を駆動するそれぞれ
    の差動回路（OP1−OP4）の第一入力（＋）に結合される
    ことを特徴とする請求項10に記載のステッピングモータ
    の駆動回路。
12. 【請求項１２】インバータ回路（INV1−INV4）にはエッ
    ジ勾配緩和コンデンサ（C1−C4）が設けられていること
    を特徴とする請求項11に記載のステッピングモータの駆
    動回路。
13. 【請求項１３】全部の制御可能スイッチ（M1、M2、M5、
    M6、M9−M11）と全部の制御可能増幅素子（M3、M4、M
    7、M8）は、MOSトランジスタによって形成されているこ
    とを特徴とする請求項１乃至11のいずれかに記載のステ
    ッピングモータの駆動回路。
14. 【請求項１４】全部の差動回路は演算増幅器（OP1−OP
    5）の形で差動増幅器を有することを特徴とする請求項
    ７乃至12のいずれかに記載のステッピングモータの駆動
    回路。