JPH08509312A

JPH08509312A - 温度依存性が制御される基準回路

Info

Publication number: JPH08509312A
Application number: JP7521100A
Authority: JP
Inventors: ロバートブラウスチャイルド
Original assignee: フィリップスエレクトロニクスネムローゼフェンノートシャップ
Priority date: 1994-02-14
Filing date: 1995-02-14
Publication date: 1996-10-01
Also published as: WO1995022093A1; EP0698236A1; US6091286A; DE69516767D1; DE69516767T2; EP0698236B1

Abstract

(57)【要約】ＦＥＴにおける移動度を時間標準として用いて、完全に集積化し得ると共に任意所望な精度に温度安定した（又は温度で所望な態様に変化する）抵抗（又はトランスコンダクタンス或いは電流）基準値を発生させる。移動度の大きな温度依存性は、値が温度に対して予定通りに変動するゲートバイアス電圧を印加することにより補償（又は所望される変動特性に調整）される。一実施例では、ＦＥＴのバイアス電圧に温度依存性を与えて、ＦＥＴのドレイン電流が温度に対してほぼ一定となるようにする。次いで、この電流を用いて、完全に集積化形態で作製し得る正確なＲ−Ｃ積を発生するコンデンサを充電又は放電させる。

Description

【発明の詳細な説明】温度依存性が制御される基準回路本発明は概して基準電圧及び基準電流を発生するための回路及び基準電圧及び／又は電流を用いて時間基準値を生成する、発振器、フィルタ、遅延回路及びクロックの如き時間基準回路に関し、特に集積回路として完全に形成され（即ち、外部構成部分を持たず）、しかも温度依存性が制御されるか、或いは実質上温度に左右されない基準回路に関するものである。米国特許第４８４３２６５号には、モノリシック集積回路にて製造しうる、温度及びプロセッシングが補償される時間遅延回路が開示されている。この回路を図１に示してある。電界効果トランジスタ（ＦＥＴ）のゲートに印加するバイアス電圧をわざと温度に応じて非線形に変化させ、その電圧がＦＥＴの移動度によって表わされる温度変動にほぼ整合し、且つそれを補償して、ＦＥＴのドレイン電流の値が温度に殆ど依存しないようにする。次いで、ＦＥＴのドレイン電流を用いてコンデンサ（図示せず）を放電させて時定数を得るようにする。この方法は所望される高精度の達成を約束するも、斯様な回路の実現には依然多数の欠点がある。斯かる回路では、調整した温度−不変のバンドギャップ基準電圧（Ｖ_BG）からバイポーラトランジスタＱ₁,Ｑ₂及びＱ₃によって発生される温度係数が負の３つのベース−エミッタ電圧（３Ｖ_be）を差引くことによってゲートバイアス電圧に温度依存性を与えている。ＦＥＴＭ₁₂のしきい値電圧はゲートバイアス電圧のレベルを他のＦＥＴＭ₅₄でシフト−アップすることにより相殺される。バッファはバンドギャップ基準電圧を調整し、且つ電流源トランジスタＭ₁₂を低インピーダンス駆動させるのに用いられる。この回路の欠点は負温度係数の項を任意に調整することができないことにある。３つの係数は１つのバイポーラトランジスタをなくしたり、加えたりして、ベース−エミッタ電圧（Ｖ_be）を引いたり、たしたりすることにより２に減らしたり、４に増やすことができるが、こうした間の係数は選択することができない。これではただ単に近似の補償しかできないか（即ち、かなりの温度変動が依然として残るか）、さもなければＦＥＴＭ₁₂のドレイン電流を強いて、回路により差引かれるＶ_be電圧の数に相当する単一の予定値にするに過ぎない。他の欠点は、斯かる回路ではＦＥＴＭ₅₄のソース電位がＦＥＴＭ₁₂のソース電位と同じにならないということに由来する。前記２つのソース電位が同じでない場合には、２つのＦＥＴのしきい値電圧が同じとならず、ＦＥＴＭ₁₂のしきい値電圧が正確には相殺されなくなってしまう。図１の回路は、Ｖ_BGをスケールアップするために演算増幅器Ａ₁を必要とし、且つインピーダンスを整合させるために他の演算増幅器Ａ₂を必要とするから極めて複雑でもある。さらに他の欠点は、図１の回路は移動度の温度変動特性を３Ｖ_beの項によるよりももっと正確に整合させる策を有していないと云うことにある。斯かる項は正確な整合を行わない。さらに、回路はコンデンサを放電させるように接続したＦＥＴのドレイン電流を温度補償するために厳密に設計しなければならない。この自動温度補償は、放電されるコンデンサが発生する時間遅れを補償するも、他に多くの回路構成部分があり、これらの部分では時定数は図１の回路によって生成される温度依存性のバイアス電圧により適切には温度補償されない。バイアス電圧用に異なる温度依存性を必要とする回路の一例は、トランスコンダクタンス式フィルタの如き、基準用の電流を用いる電流源基準回路又は時間基準回路にある。この場合、温度補償する必要のあるＦＥＴのドレイン電流は、図１の回路で想定されるように、バイアス電圧には比例せずに、その代わりバイアス電圧の二乗に比例する。時定数を温度変動に対して一定としたい場合には、斯種の回路におけるバイアス電圧に対する温度依存性を全く異なるものとする必要がある。時間基準値を温度に依存させることが所望される場合もあるが、ＦＥＴにおける移動度の温度依存特性は、所望される温度依存特性にはならない。時間基準値の温度依存性（一般には、電流源の温度依存性又はＦＥＴ用のバイアス電圧の温度依存性）を任意に調整することができるようにするのが望ましい。本発明の目的は通常の供給電圧以外の外部構成部分又は接続を必要としない集積回路で正確な時間基準値を発生させることにある。本発明の他の目的は、コンデンサ及び他の集積回路部品と一緒に完全に集積化して（即ち、外部構成部分又はタイミング信号を必要とせずに）正確な時間基準値を発生しうる電流基準回路を提供することにある。さらに本発明の他の目的はモノリシック集積回路として製造することができ、且つ温度変動に対して値が予定通りに変化する電流を供給することのできる電流基準回路を提供することにある。さらに本発明の目的は、モノリシック集積回路として製造することができ、且つ温度変動に対して変化しない任意の値の電流を供給しうる電流基準回路を提供することにある。本発明の目的は、完全に集積化した形態にて製造することができ、且つ温度変動に対して値が予定通りに変化するＦＥＴ用のバイアス電圧を発生させることにもある。本発明の他の目的は、完全に集積化した形態にて製造することができ、且つ温度変動に対して変化しない任意値の正確なトランスコンダクタンスを呈する回路を提供することにある。これらの目的及び他の目的や特徴は、ＦＥＴにおける移動度を時間標準値として用いて、温度に対して安定な抵抗値（又はトランスコンダクタンスや、電流）を任意所望の精度に発生させることにより達成された。移動度の大きな温度依存性は、温度に対して値が予定通りに変動するゲートバイアス電圧を印加することにより補償（又は所望な変動特性に調整）される。本発明の一例では、ＦＥＴのバイアス電圧に温度依存性を与えて、ＦＥＴのドレイン電流がコンデンサを充電又は放電する場合に、斯かるドレイン電流が温度に対してほぼ一定となり、正確なＲ・Ｃ積を発生するようにする。図１はＦＥＴのドレイン電流を温度変動に対して安定化させて、温度に対し安定な時定数を発生する従来の回路である。図２は抵抗をＶ_x＋Ｖ_THのゲートバイアス電圧を有するＭＯＳ・ＦＥＴで実現する簡単なＲＣフィルタ回路である。図３はゲート電圧Ｖ_x＋Ｖ_THにより飽和状態にバイアスされるＭＯＳＦＥＴによって作製した電流源を示す。図４は図３の回路を一層詳細に示し、且つ出力電流を温度に対して不変とするようにゲート電圧Ｖ_x＋Ｖ_THを発生させるようにした電流源回路を示す。図５は図４におけるＰＴＡＴ電流源用の比例係数を実験的に決定するのに用いる回路である。図６は図５の回路を用いて決定される温度の関数としてのＶ_xの特性の一例である。図７は本発明を用いてバンドギャップ電圧基準値を一定の電流基準値に変換する回路である。図８は本発明によるＶ_x＋Ｖ_TH発生用の一般化したバイアス回路である。図９は図８の回路を用いてＭＯＳＦＥＴを温度に対して不変の定電流作動させるようにバイアスするワンショット回路である。図１０は本発明を用いるＦＥＴ電流源のバイアス電圧を制御することによりトランスコンダクタンスを制御しうる従来のＧｍ／Ｃフィルタである。集積回路を完全に集積化した形態にて（即ち、外部構成部分又は外部時間基準回路を何ら必要とすることなく）製造することは一般に望ましいことであり、これは或る構成部分又は時間基準回路への外部接続線が潜在的な雑音注入源となったり、他のボード又はパッケージへの寄生問題を生じる源となるからである。こうした外部接続線や構成部分は回路の複雑性をかなり増し、しかもコストを著しく高くする。しかし発振器及びフィルタの如き、正確な時定数を必要とすることからして、完全に集積化した形態で製造するのが本来困難な回路がいくつかあり、正確な時定数は完全に集積化した形態のもので実現するのは容易でない。時定数は、例えばＲ−Ｃ，Ｌ−Ｃ又は水晶共振子時間基準回路から得られる。水晶共振子は集積回路では製造できないため、水晶共振子を用いることは本来外部構成部分及び接続線を伴うことになる。インダクタは集積化形態にて製造することができるも、実際問題として値が小さいものだけであるため、集積Ｌ−Ｃ回路の使用は高周波用途に制限されている。内部抵抗及びコンデンサは集積化形態にて作るのが容易ではあるが、これらは得られるＲ−Ｃ時定数の公差が±３０〜６０％の範囲内の不正確な値を有する。集積Ｒ−Ｃの時定数の不正確さを改善するのにハイブリッド回路が用いられている。外部コンデンサの使用は公差を約１０％にまで改善し、時定数を大きくすることができるが、多数の時定数を必要とする場合にこれは扱いにくく、しかも高価になる。上述したように、外部接続線も不都合であり、また集積Ｒ−Ｃの時定数の不正確さは主としてプロセッシング及び温度での抵抗値の変動に起因している。集積コンデンサは通常温度安定性であるから、これらのコンデンサを外部抵抗と組合わせることによって時定数精度を１５％の範囲内にすることができる。単一のマスター抵抗を用いて多数の時定数を達成することは容易でもあるが、外部接続が依然かなり不都合をまねくことになる。温度係数（ＴＣ）が低い微調整した内部抵抗を用いる場合には精度の大きな飛躍が達成されるが、この場合には不都合なことに、プロセスの複雑化及び製品コストが大きく上がることになる。多分、現時点での時限精度に対する最もポピュラーな方法は、スイッチトキャパシタ回路を駆動させるために正確な外部クロックを用いるやり方である。斯種のクロックの有用性はあるも、スイッチングノイズの存在や、アンチ−エイリアス及び平滑化フィルタの必要性によりシステムが一層複雑になる。連続一時間フィルタを外部クロックにロックさせることもできるが、この場合には一般に設計上追加の位相ロックループ（ＰＬＬ）を必要とする。こうしたいずれの方法も外部接続線を必要とする不都合をこうむることになる。多くの用途にとっては、時限変動の精度を５％又はもっと良好な範囲内にする必要がある。従って、外部構成部品、クロック、又はトリミングを何等必要とすることなく５％又はもっと良好な精度を有する時定数を発生する集積回路を設計する必要がある。図示の実施例は時間基準値としてＭＯＳＦＥＴにおける移動度を用いる。移動度はドーピング濃度及び温度に感応する。ネイティブのデバイス（低ドーピング）の場合には、移動度はプロセッシングに不感応であり、また一般的な注入デバイス（例えば、１×１０¹⁷ＮＭＯＳ）の場合には、ドーピング濃度が１０％変化するだけで移動度が２．６％シフトする。移動度の単位はｃｍ²／ボルト・秒である。面積は不変であり、電圧は目的によって制御することができるから、残りのパラメータは秒である。移動度は標準のプロセッシングでかなりしっかりと制御される。ネイティブのデバイスの場合には、移動度はドーピング濃度に全く無関係であるため、ネイティブのＦＥＴデバイスを用いて本発明に従って時間（又は電流或いは電圧）基準値を作る場合の変動性は一層少なくなる。図２には簡単な単極の低域通過ＭＯＳＦＥＴフィルタを示してある。キャパシタンスはコンデンサの面積ＡにＣ_oxを乗じたものに等しく、三極領域の抵抗は、に等しく、ここにμは移動度であり、Ｃ_oxは単位面積当たりの酸化物のキャパシタンスであり、Ｗはチャネルの幅であり、Ｌはチャネルの長さであり、Ｖ_GSはゲートーソース電圧であり、Ｖ_THはしきい値電圧である。従って、Ｒ−Ｃ時定数はとなり、これを通分すると、次のようになる。Ｖ_GSを図２に示すように電圧Ｖ_x＋Ｖ_THでバイアスし、Ｖ_GSにＶ_x＋Ｖ_THを代入すると、時定数はさらに次式のように変形される。コンデンサの面積及びＷ／Ｌは良好に規定され、温度不変性である。移動度は製造時に数パーセント変化するだけであるが、移動度の温度係数は大きく、一般に動とは反対に温度に応じて変化するように設計し、即ち、Ｖ_xに絶対温度Ｔの＋３／２乗に比例する温度係数（ｔｃ）を与えることによって達成することができる。コーナ周波数のスケーリングはコンデンサの面積、デバイスのＷ／Ｌ又はＶ_x の公称値を変えることによって行うことができる。簡単なプログラミングは並列接続した大きさの異なるトランジスタのゲートへ切換えられる単一制御電圧を用いることによっても可能である。しかし、この回路構成には幾つかの欠点がある。ＭＯＳＦＥＴデバイス間の任意の直流電圧及び／又はデバイス本体の作用がオン−抵抗を変化させるため、補償を行うためには回路を追加する必要がある。もっと実践的なものは、図３に示すようにＭＯＳＦＥＴデバイスを飽和状態で用いるように構成することができる。飽和状態には次のようになる。等価抵抗はＶ_xをＩ_OUTで割ったものとして定義することができる。原理は同じであり、以前の場合と同様に、定抵抗はＶ_xをＴ^3/2で変化させることにより達成される。温度変化により変動しない図３の回路における定電流は次のようにする。この条件は次のように単純化する。従って、定電流の場合、Ｖ_xはＴ^3/4、即ち移動度ドリフトの半分で変える必要がある。この電流源はＣ_oxにも比例し、従って時限コンデンサの変動に追従する。この基準値はＣ_oxの変動による公差が許容できる場合には時限回路以外の用途にも用いることができる。基準値は測定非公称値のＣ_oxを考慮するプログラミングにより調整することもできる。従って、図３の回路は約Ｔ^3/2の絶対温度変動（定抵抗の場合）か、約Ｔ^3/4の温度変動（定電流の場合）のいずれかを有するバイアス電圧Ｖ_xを必要とする。図４はこれらのバイアス電圧のいずれか一方（又はそのために他の所望な任意のバイアス電圧温度依存特性）を発生する回路を如何にして作製し得るかを機能的に示す一般化した回路である。図４には電流源Ｉ₁〜Ｉ_nを示してある。電流源Ｉ₁ は温度で変化しない定電流源である。電流源Ｉ₂は絶対温度（ＰＴＡＴとして既知）に比例する電流源である。電流源Ｉ₃は絶対温度の二乗（ＰＴＡＴ²）に比例する電流源である。電流源Ｉ₂は絶対温度のｎ−１乗（ＰＴＡＴ^n-1）に比例する電流源である。以後明らかとなるように、ｎの値は２から、任意の精度の所望なＶ_GS温度特性を発生させるのに必要とされる２以上のどんな数にまで変えることができる。一般に、２と４の間のｎの値が妥当な精度を提供する。さらに、一連のＰＴＡＴ電流源のうちの１つ以上の電流源の値を低い値にし、これら１つ以上の小形のＰＴＡＴ電流源を実際に作製することなく、適当な回路を許容精度で設計することができる。実際の回路につき後に説明する所から明らかとなるように、これらの電流源の各々は、実際には正しい温度特性（即ち、Ｖ₁に対して不変；Ｖ₂に対してＰＴＡＴ；Ｖ₃に対してＰＴＡＴ²；Ｖ₄に対してＰＴＡＴ³：等）を有する対応する電圧源（Ｉ₁に対してＶ₁；Ｉ₂に対してＶ₂等）を作成し、且つ抵抗間に電圧源を用いることによって作製することができる。電流源を作製するのに用いられる抵抗の温度特性及びＲ₂の抵抗の温度特性は同一集積回路においては同じである。従って、電圧源Ｖ₁〜Ｖ_nの各々は総電圧Ｖ_xに及ぼす電圧成分を発生し、これは抵抗比に当面の電流源を作製するのに用いられる電圧源の値を乗じたものに等しい。抵抗比がＶ_xの各成分の係数を決定するから、抵抗の温度依存性は何等影響を及ぼさない。Ｖ_xの各成分に対し、ｋ₁を電圧の大きさとし、Ｔ^i-1を温度依存性とする場合に、Ｖ_xは、となり、これはＶ_xが好適実施例にて実際に作製されるものに一層似ている。図４をさらに参照するに、電流源ＰＭＯＳ，Ｍ３及びしきい値相殺デバイス、Ｍ₁は共通のソース電圧で作動させて、整合を向上させると共にデバイス本体の影響を除去する。その上、Ｍ₂がＭ₁のドレインからＭ₁のゲートへと帰還をかけるために増幅器が不要となり、これによりＶ_THに対するインピーダンス出力が低くなり、しかも小形で一層正確な回路となる。小電流によって大きなＷ／ＬデバイスＭ₁にＩ_smが流れ、このデバイスのＶ_GSを強制的にほぼそのしきい値Ｖ_THにする。設計上の要点は様々な電流源Ｉ₁〜Ｉ_n（もっと正確に云えば、これらの電流源を作製する電圧源Ｖ₁〜Ｖ_n）の比を適当に決めて、Ｍ₃の移動度温度ドリフトを最良に整合させることにある。図５は電流（又は電圧）源に対する正しい比率を実験的に決定するのに用いることができる回路を示している。演算増幅器はドレイン電流を所望な定電流負荷Ｉに等しくするのに必要なゲートーソース電圧にＭ₁のゲートを駆動させる。ここでは、Ｍ₃のＩ_out（図４）を一定にするＶ_xの特性を決定することを望むものとする。ＩはＩ_outに所望される大きさを有するように選択する。Ｉ_outに対する温度依存性を所望する場合には、（図５における）Ｉにこの依存性を与える。大形デバイスＭ₂は低電流で作動して、Ｖ_Gsをしきい値電圧に等しくする。この場合、回路の温度Ｔは関心のある範囲全体に広がり（Ｉ_ouTに対する温度依存性を所望する場合には、ＩもＩ_OUTの温度依存性で変化する）且つＶ_xは温度の関数として測定される。図６はこの方法を用いて得られる特性を示し、この特性曲線上の温度Ｔ₀,Ｔ₁及びＴ₂における３つの点は電圧値Ｖ₀,Ｖ₁及びＶ₂に対応する。この場合の設計上のタスクは、この実験的に求めた特性を様々な温度依存性のソースと合成することにある。温度の関数としてのＶ_xは次のように定めることができる。ここに、ｋ₁は温度に無関係の項であり、ｋ₂はＰＴＡＴ項の大きさであり、ｋ₃ はＰＴＡＴ²項の大きさであり、ｋ_nはＰＴＡＴ^n-1項の大きさである。直線近似が十分に良好な場合には、最初の２つの項だけを必要とし、連立方程式はＴ₀及びＴ₁におけるＶ_xの値を用いて解くことができる。もっと正確な近似は、Ｔ₀,Ｔ₁ 及びＴ₂におけるＶ_xの値を用いることによって３つの連立方程式を展開することにより行うことができる。４つの（又はそれ以上の）電圧値を用いて同様にして４つ（又はそれ以上の）連立方程式を解くことができる。一旦合成項がわかり、特に温度不変の電圧基準値を設計上どのようにでもすることができる場合には、実際の回路を作製するのは簡単である。図７はバンドギャップ電圧基準値Ｖ_BGを定電流基準値Ｉ_OUTに変換するのに用いることができる回路である。Ｑ₁のＶ_beを高くし、Ｑ₂のＶ_beを下げると、Ｑ₃のベース電圧もＶ_B _G に等しくなる。従って、Ｑ₂のコレクタ電流ＩＣ２は約Ｖ_BG／Ｒ₁となる。Ｑ₃のエミッタ電圧はＶ_BG−Ｖ_beであるから、Ｑ₃のコレクタ電流ＩＣ３はＰＴＡＴとなる。これら２つの電流ＩＣ２とＩＣ３がＲ₄にて合成されて、バイアス電圧Ｖ_x を発生する。Ｍ５も低電流にバイアスされるため、Ｑ₁及びＱ₂のベース−エミッタ電圧はほぼ温度に追従する。長いチャネルのデバイスＭ₄は大形のしきい値相殺デバイスＭ６用の低電流を供給する。Ｍ６及び電流源デバイスＭ８は双方共に２分して示してある。図７の回路は２００オングストロームのゲート処理にてテストマクス上に作製した。移動度ドリフトをなくすことによって、−４０〜１２０℃でＩ_OUTは±１．３％しか変化しなかった。図８は多数の用途にて作動させるべく設計したさらに一般化したバイアス回路である。この回路は温度安定化電圧基準Ｖ_REFと温度安定化電流基準用のバイアスＶ_BIASとの双方を供給する。正のｔｃ（温度係数）電流は、Ｑ₃,Ｑ₂,Ｑ₄及びＭ１２−Ｍ１０のミラー回路から成る通常のＰＴＡＴ発生器で得られる。Ｍ５はＱ２及びＱ３のベースをバイアスする以外にＱ３のＶ_beの値をＲ３で割った負のｔｃ電流を発生する。これらの電流を異なる比率で合成してＶ_REF及びＶ_xを得る。ＰＭＯＳトランジスタＭＶＴはＶ_THに等しいＶ_GSに対して低電流で作動し、Ｑ１はＮＰＮベース電流を補償するために加えてある。なお、この回路は二次補正を有しておらず、これにはＰＴＡＴ電流で作動してＰＴＡＴ²電流を得るトランスリニアのマルチプライヤを追加することができる。Ｖ_REfは２Ｖに設定され、これに様々な用途に利用できるように１．５Ｖ及び１Ｖのタップを付ける。この回路は図８に“ＰＲＥＦＱ”にて示す基準回路の回路アプリケーションとして用いられる。図９は定電流用のＰＭＯＳＭＲをバイアスするのに基準回路ＰＲＥＦＱを用いるワンショット回路である。Ｖ_INが高レベルにある場合には、コンデンサＣＴが０ボルトに保持される。Ｖ_INが低レベルになると、ＭＲの一定ドレイ電流がＣＴの電圧をランプする（立ち上げる）。基準回路ＰＲＥＲＱは比較器の負入力端子に２ボルトの基準値も供給する。ランプ電圧がこのレベルに達すると、出力が切り換わり、比較器の負入力を１ボルトの基準値に切換えることによりヒステリシスが与えられる。Ｖ_INが高レベルにあるオフ状態では、Ｍ２のドレインが低レベルに保持される。ダイオードＱ１はオフであるため、ランプリセットスイッチＭ３には電流が流れなくなる。これにより、大形デバイスの必要性、時限コンデンサの負荷の最小化及び入力電圧のフィードスルーによるグリッチングなしでＣＴの電圧を０にリセットすることができる。本発明の他の用途はトランスコンダクタンスの制御にあり、これは特にフィルタリングに有効である。図１０は従来のＧｍ／Ｃフィルタ段を示す。この簡単なＧｍ／Ｃ段用の入力デバイスＭ２のトランスコンダクタンスは次の通りである。Ｍ１のゲートーソース電圧をＶ_x＋Ｖ_THとすれば、トランスコンダクタンスは次のようになる。ここにＫはデバイスの面積によって設定される定数である。従って、Ｖ_xをほぼＴ^3/2に依存するように設計すれば、温度に不変のフィルタ処理が行われる。これまでは移動度によって如何にしてＣ_oxに比例する温度不変性の電流源を形成し得るか、又は異なるｔｃでＣ_oxに比例するトランスコンダクタンスを得ることができるかにつき説明した。これらのコンポーネントをコンデンサと組合わせることにより、外部構成部分又はトリミングを必要とせずに温度安定発振器、遅延ブロック又はフィルタを構成することができる。上述したそれぞれの特定の回路はＢＩＣＭＯＳ技法を用いているも、バンドギャップ基準をＣＭＯＳで構成するのに同じ原理をそこに適用できることは明らかである。時間基準を作るのに多くのバイポーラ処理に利用できる寄生ＭＯＳデバイスを使用することもできる。本発明は上述した例のみに限定されるものでなく、幾多の変更を加え得ること勿論である。例えばＰＭＯＳトランジスタを用いる個所では、その代わりにＶ_ccを大地電位とし、大地電位をＶ_ccとし、且つ電流源の方向及び電圧源の極性を反転することによりＮＭＯＳトランジスタを用いることができる。デバイスＭ２は電界効果トランジスタ又はバイポーラトランジスタとすることができる。従って、デバイスＭ２の制御電極はゲートか、ベースのいずれかとし、第１主電極はドレインか、コレクタのいずれかとし、第２主電極はソースか、エミッタのいずれかとする。

Claims

【特許請求の範囲】１．任意の予定した温度依存性を有する出力基準電流を発生する基準回路が：第１電界効果トランジスタ（Ｍ３）、及び前記第１電界効果トランジスタ（Ｍ３）のゲートに総バイアス電圧を印加するバイアス回路を具え、前記バイアス回路が：前記第１電界効果トランジスタ（Ｍ３）のしきい値電圧にほぼ対応する第１バイアス電圧成分を供給する第２電界効果トランジスタ（Ｍ１）であって、前記第１バイアス電圧成分を前記第２電界効果トランジスタ（Ｍ１）のゲートとソースとの間に発生する第２電界効果トランジスタ（Ｍ１）と、前記第１バイアス電圧成分を含む複数のバイアス電圧成分を加算し、前記複数のバイアス電圧成分の和をゲートーソース電圧として前記第１電界効果トランジスタ（Ｍ３）に印加する加算回路とを具えていることを特徴とする基準回路。２．前記第２電界効果トランジスタ（Ｍ１）が、前記第１バイアス電圧成分に対するインピーダンス特性を低くする制御ループ内に含まれることを特徴とする請求の範囲１に記載の基準回路。３．前記制御ループが：前記第２電界効果トランジスタ（Ｍ１）のドレインに結合させた第１電流源と、前記第２電界効果トランジスタ（Ｍ１）のドレインに結合させた制御電極、第１主電極及び前記第２電界効果トランジスタ（Ｍ１）のゲートに結合させた第２主電極を有している第３トランジスタ（Ｍ２）とを具えていることを特徴とする請求の範囲２に記載の基準回路。４．前記加算回路が：前記第２電界効果トランジスタ（Ｍ１）のゲートとソースとの間に結合させた第１抵抗（Ｒ₁）と、前記第１電界効果トランジスタ（Ｍ３）のゲートと前記第２電界効果トランジスタ（Ｍ１）のゲートとの間に結合させた第２抵抗（Ｒ₂）とを具え、さらに少なくとも１個の電流源（Ｉ₁）を設け、この電流源（Ｉ₁）を前記第１電界効果トランジスタ（Ｍ３）のゲートに結合させて、前記第２抵抗（Ｒ₂）間に第２バイアス電圧成分を与えるようにしたことを特徴とする請求の範囲３に記載の基準回路。５．前記複数のバイアス電圧成分が第２バイアス電圧成分を含み、この第２バイアス電圧成分が関心のある温度範囲にわたりほぼＴ^3/4に比例するようにしたことを特徴とする請求の範囲１，２，３又は４に記載の基準回路。６．前記複数のバイアス電圧成分が第２バイアス電圧成分を含み、この第２バイアス電圧成分が関心のある温度範囲にわたりほぼＴ^3/2に比例するようにしたことを特徴とする請求の範囲１，２，３又は４に記載の基準回路。７．さらに他の電流源（Ｉ₂----Ｉ_n）を設け、これらの電流源（Ｉ₂----Ｉ_n）を前記第１電界効果トランジスタ（Ｍ３）のゲートに結合させて、前記第２抵抗（Ｒ₂）間に各バイアス電圧成分を与えるようにしたことを特徴とする請求の範囲４に記載の基準回路。