JP2721286B2 - 半導体装置の温度補償型基準電圧発生回路 - Google Patents
半導体装置の温度補償型基準電圧発生回路Info
- Publication number
- JP2721286B2 JP2721286B2 JP2291392A JP2291392A JP2721286B2 JP 2721286 B2 JP2721286 B2 JP 2721286B2 JP 2291392 A JP2291392 A JP 2291392A JP 2291392 A JP2291392 A JP 2291392A JP 2721286 B2 JP2721286 B2 JP 2721286B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- circuit
- semiconductor device
- resistor
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の温度補償
型基準電圧発生回路に関し、より詳しくは任意の出力電
圧で温度特性をキャンセルすることができる半導体装置
の温度補償型基準電圧発生回路に関する。
型基準電圧発生回路に関し、より詳しくは任意の出力電
圧で温度特性をキャンセルすることができる半導体装置
の温度補償型基準電圧発生回路に関する。
【0002】
【従来の技術】半導体能動素子であるトランジスタ等を
備えた半導体装置においては、温度ドリフトを補償する
ために温度補償型基準電圧発生回路を設ける必要があ
る。
備えた半導体装置においては、温度ドリフトを補償する
ために温度補償型基準電圧発生回路を設ける必要があ
る。
【0003】図2はこの種の温度補償型基準電圧発生回
路の一従来例を示す。以下にその回路構成を動作と共に
説明する。電源VCCとGNDとの間には、以下に示す回
路要素をそれぞれ直列接続した線路L1、L2、L3が
並列接続されている。この内、線路L1にはMOSトラ
ンジスタM1、M4およびダイオードQ1′が直列接続
され、線路L2にはMOSトランジスタM2、M5、抵
抗R0およびダイオードQ2′が直列接続されている。
また、線路L3にはMOSトランジスタM3、抵抗R1
およびダイオードQ3′が接続されている。
路の一従来例を示す。以下にその回路構成を動作と共に
説明する。電源VCCとGNDとの間には、以下に示す回
路要素をそれぞれ直列接続した線路L1、L2、L3が
並列接続されている。この内、線路L1にはMOSトラ
ンジスタM1、M4およびダイオードQ1′が直列接続
され、線路L2にはMOSトランジスタM2、M5、抵
抗R0およびダイオードQ2′が直列接続されている。
また、線路L3にはMOSトランジスタM3、抵抗R1
およびダイオードQ3′が接続されている。
【0004】なお、MOSトランジスタの内、MOSト
ランジスタM1、M2、M3はPチャネルのMOSトラ
ンジスタであり、MOSトランジスタM4、M5はNチ
ャネルのMOSトランジスタである。
ランジスタM1、M2、M3はPチャネルのMOSトラ
ンジスタであり、MOSトランジスタM4、M5はNチ
ャネルのMOSトランジスタである。
【0005】このような回路構成において、ダイオード
Q1′、Q2′のエミッタ面積に比を持たせ、バンドギ
ャップ電圧ΔVBEを抵抗ROの両端に発生させて線路L
2に基準定電流IOを発生させる。そして、該基準定電
流IOをカレントミラー回路で抵抗R1とダイオードQ
3′とを直列に接続した線路L3に流し、該線路L3に
接続された出力端子を介して基準電圧VOUTを得てい
る。
Q1′、Q2′のエミッタ面積に比を持たせ、バンドギ
ャップ電圧ΔVBEを抵抗ROの両端に発生させて線路L
2に基準定電流IOを発生させる。そして、該基準定電
流IOをカレントミラー回路で抵抗R1とダイオードQ
3′とを直列に接続した線路L3に流し、該線路L3に
接続された出力端子を介して基準電圧VOUTを得てい
る。
【0006】今、ダイオードQ1′、Q2′のエミッタ
面積の比を1:nとすると、抵抗ROの両端に発生する
バンドギャップ電圧ΔVBEは下記(1)式で示される。
面積の比を1:nとすると、抵抗ROの両端に発生する
バンドギャップ電圧ΔVBEは下記(1)式で示される。
【0007】ΔVBE=VTlnn …(1) 但し、VT=kT/qであり、 k:ボルツマン定数、 T:絶対温度、 q:電子の電荷量 である。
【0008】また、抵抗ROにより発生する基準定電流
IOは下記(2)式で示される。
IOは下記(2)式で示される。
【0009】IO =(VT/RO)・lnn …(2) また、基準電圧VOUTは下記(3)式で示される。
【0010】 VOUT=V BE +(R1/R0) ・VT1nn・・・ (3) ここで、基準電圧発生VOUTの温度特性を0とするた
めには、上記(3)式を絶対温度Tで偏微分して、0と
なる条件を(3)式に与える必要がある。すなわち、下
記(4)式を満足する条件を上記(3)式に与える必要
がある。
めには、上記(3)式を絶対温度Tで偏微分して、0と
なる条件を(3)式に与える必要がある。すなわち、下
記(4)式を満足する条件を上記(3)式に与える必要
がある。
【0011】
【数1】
【0012】よって、下記(5)式を満たすR1、R0、
nを選べば温度特性がφの基準電圧VOUTを得ることが
できる。
nを選べば温度特性がφの基準電圧VOUTを得ることが
できる。
【0013】 (R1/R0)1nn=q/k×2〔mV/°C〕 ・・・ (5)
【0014】
【発明が解決しようとする課題】上記従来の基準電圧発
生回路において、温度特性がφの基準電圧VOUTを得よ
うとすると、(5)式を満たす必要があることは上述の
通りであるが、(5)式の右辺は定数(=const)
であるため、(R1/R0)lnn≒23で一定の値とな
る。
生回路において、温度特性がφの基準電圧VOUTを得よ
うとすると、(5)式を満たす必要があることは上述の
通りであるが、(5)式の右辺は定数(=const)
であるため、(R1/R0)lnn≒23で一定の値とな
る。
【0015】そうすると、上記(3)式において、VT
≒26mV(T=300゜K)、VBE≒0.65(T=
300゜K)とすると、基準電圧VOUTはVOUT≒1.2
5〔V〕となる。
≒26mV(T=300゜K)、VBE≒0.65(T=
300゜K)とすると、基準電圧VOUTはVOUT≒1.2
5〔V〕となる。
【0016】以上のように、従来の基準電圧発生回路に
おいては、基準電圧VOUTと温度特性φとの関係が一義
的に定まるため、1.25V以外の基準電圧を得ようと
すると温度特性をφにすることができなくなる。このこ
とは、任意の出力電圧で温度特性をキャンセルできない
ことを意味し、基準電圧発生回路の汎用性の向上を図る
上で限界があった。
おいては、基準電圧VOUTと温度特性φとの関係が一義
的に定まるため、1.25V以外の基準電圧を得ようと
すると温度特性をφにすることができなくなる。このこ
とは、任意の出力電圧で温度特性をキャンセルできない
ことを意味し、基準電圧発生回路の汎用性の向上を図る
上で限界があった。
【0017】本発明はこのような従来技術の欠点を解決
するものであり、任意の出力電圧で温度特性をキャンセ
ルでき、汎用性の向上を図ることができる半導体装置の
温度補償型基準電圧発生回路を提供することを目的とす
る。
するものであり、任意の出力電圧で温度特性をキャンセ
ルでき、汎用性の向上を図ることができる半導体装置の
温度補償型基準電圧発生回路を提供することを目的とす
る。
【0018】
【課題を解決するための手段】本発明の半導体装置の温
度補償型基準電圧発生回路は、PNPトランジスタと抵
抗を有するバンドギャップ電圧増倍回路と、該バンドギ
ャップ電圧増倍回路に直列接続された抵抗とを備え、該
バンドギャップ電圧増倍回路と該抵抗との接続回路に基
準電流を通電するようにしてなり、そのことにより上記
目的が達成される。
度補償型基準電圧発生回路は、PNPトランジスタと抵
抗を有するバンドギャップ電圧増倍回路と、該バンドギ
ャップ電圧増倍回路に直列接続された抵抗とを備え、該
バンドギャップ電圧増倍回路と該抵抗との接続回路に基
準電流を通電するようにしてなり、そのことにより上記
目的が達成される。
【0019】
【作用】上記のようにPNPトランジスタと抵抗とでバ
ンドギャップ電圧増倍回路を構成し、バンドギャップ電
圧増倍回路と該バンドギャップ電圧増倍回路に直列接続
された抵抗で構成される接続回路に基準電流を通電する
と、後述の(8)式で示されるように、種々の温度特性
をキャンセルできる任意の出力電圧VOUTを得ることが
できる。
ンドギャップ電圧増倍回路を構成し、バンドギャップ電
圧増倍回路と該バンドギャップ電圧増倍回路に直列接続
された抵抗で構成される接続回路に基準電流を通電する
と、後述の(8)式で示されるように、種々の温度特性
をキャンセルできる任意の出力電圧VOUTを得ることが
できる。
【0020】
【実施例】以下に本発明の実施例を説明する。
【0021】図1は本発明半導体装置の温度補償型基準
電圧発生回路の回路構成を示す。以下にその回路構成を
動作と共に説明する。
電圧発生回路の回路構成を示す。以下にその回路構成を
動作と共に説明する。
【0022】電源VCCとGNDとの間には、以下に示す
回路要素をそれぞれ直列接続した線路L1、L2、L3
が並列接続されている。この内、線路L1にはMOSト
ランジスタM1、M4およびダイオードQ1′が直列接
続され、線路L2にはMOSトランジスタM2、M5、
抵抗R0およびダイオードQ2′が直列接続されてい
る。また、線路L3にはMOSトランジスタM3および
抵抗R1、RA、RBが直列接続され、かつ抵抗RAの両端
にPNP構造のトランジスタ(以下PNPトランジスタ
という)Q3が接続されている。
回路要素をそれぞれ直列接続した線路L1、L2、L3
が並列接続されている。この内、線路L1にはMOSト
ランジスタM1、M4およびダイオードQ1′が直列接
続され、線路L2にはMOSトランジスタM2、M5、
抵抗R0およびダイオードQ2′が直列接続されてい
る。また、線路L3にはMOSトランジスタM3および
抵抗R1、RA、RBが直列接続され、かつ抵抗RAの両端
にPNP構造のトランジスタ(以下PNPトランジスタ
という)Q3が接続されている。
【0023】抵抗RAおよびRBとPNPトランジスタQ
3とで、バンドギャップ電圧VBの増倍回路が形成され
る。なお、MOSトランジスタの内、MOSトランジス
タM1、M2、M3はPチャネルのMOSトランジスタ
であり、MOSトランジスタM4、M5はNチャネルの
MOSトランジスタである。
3とで、バンドギャップ電圧VBの増倍回路が形成され
る。なお、MOSトランジスタの内、MOSトランジス
タM1、M2、M3はPチャネルのMOSトランジスタ
であり、MOSトランジスタM4、M5はNチャネルの
MOSトランジスタである。
【0024】上記の回路構成において、ダイオードQ
1′、Q2′のエミッタ面積に比を持たせ、バンドギャ
ップ電圧ΔVBEを抵抗ROの両端に発生させて線路L2
に基準定電流IOを発生させる。そして、該基準定電流
IOを抵抗R1と上記の増倍回路とからなる直列接続回路
に流し、最終的に線路L3に接続された出力端子を介し
て任意の出力レベルの基準電圧VOUTを得ている。以下
にその詳細を説明する。
1′、Q2′のエミッタ面積に比を持たせ、バンドギャ
ップ電圧ΔVBEを抵抗ROの両端に発生させて線路L2
に基準定電流IOを発生させる。そして、該基準定電流
IOを抵抗R1と上記の増倍回路とからなる直列接続回路
に流し、最終的に線路L3に接続された出力端子を介し
て任意の出力レベルの基準電圧VOUTを得ている。以下
にその詳細を説明する。
【0025】今、ダイオードQ1′とQ2′のエミッタ
面積の比を1:nとすると、抵抗ROの両端に発生する
バンドギャップ電圧ΔVBEは上記(1)式で示され、ま
た抵抗R0により発生する基準定電流I0は上記(2)式
で示される。
面積の比を1:nとすると、抵抗ROの両端に発生する
バンドギャップ電圧ΔVBEは上記(1)式で示され、ま
た抵抗R0により発生する基準定電流I0は上記(2)式
で示される。
【0026】また、出力電圧(基準電圧)VOUTは、上
記のように抵抗RAおよびRBとPNPトランジスタQ3
とで増倍回路を構成しているため、下記(6)で示され
る値となる。
記のように抵抗RAおよびRBとPNPトランジスタQ3
とで増倍回路を構成しているため、下記(6)で示され
る値となる。
【0027】 VOUT=(R1/R0 )・VTlnn+VBE(1+RB/RA) …(6) ここで、出力電圧VOUTの温度特性をφとするために
は、上記(6)式を絶対温度Tで偏微分して、φとなる
条件を(6)式に与える必要がある。すなわち、下記
(7)式を満足する条件を上記(6)式に与える必要が
ある。
は、上記(6)式を絶対温度Tで偏微分して、φとなる
条件を(6)式に与える必要がある。すなわち、下記
(7)式を満足する条件を上記(6)式に与える必要が
ある。
【0028】
【数2】
【0029】であるため、上記(7)式を変形すれば下
記(8)式を得る。
記(8)式を得る。
【0030】 〔(R1/R0 )・lnn〕=〔1+(RB/RA)〕×(q/k) ×2〔mV/゜C〕 …(8) 上記(8)式において、右辺の〔1+(RB/RA)〕は
変数である。従って、上記の(8)式によれば、〔(R
1/R0 )・lnn〕と〔1+(RB/RA)〕の関係を適
宜選択することにより、任意の出力電圧VOUTを得るこ
とができる。すなわち、本発明の温度補償型基準電圧発
生回路によれば、種々の温度特性をキャンセルできる任
意の出力電圧VOUTを得ることができる。
変数である。従って、上記の(8)式によれば、〔(R
1/R0 )・lnn〕と〔1+(RB/RA)〕の関係を適
宜選択することにより、任意の出力電圧VOUTを得るこ
とができる。すなわち、本発明の温度補償型基準電圧発
生回路によれば、種々の温度特性をキャンセルできる任
意の出力電圧VOUTを得ることができる。
【0031】
【発明の効果】以上の本発明半導体装置の温度補償型基
準電圧発生回路は、PNPトランジスタと抵抗とでバン
ドギャップ電圧増倍回路を構成し、バンドギャップ電圧
増倍回路と該バンドギャップ電圧増倍回路に直列接続さ
れた抵抗で構成される接続回路に基準電流を通電する構
成をとるので、種々の温度特性をキャンセルできる任意
の出力電圧VOUTを得ることができる。それ故、本発明
によれば、基準電圧発生回路の汎用性を格段に向上する
ことができる。
準電圧発生回路は、PNPトランジスタと抵抗とでバン
ドギャップ電圧増倍回路を構成し、バンドギャップ電圧
増倍回路と該バンドギャップ電圧増倍回路に直列接続さ
れた抵抗で構成される接続回路に基準電流を通電する構
成をとるので、種々の温度特性をキャンセルできる任意
の出力電圧VOUTを得ることができる。それ故、本発明
によれば、基準電圧発生回路の汎用性を格段に向上する
ことができる。
【図1】本発明半導体装置の温度補償型基準電圧発生回
路の構成を示す回路図。
路の構成を示す回路図。
【図2】温度補償型基準電圧発生回路の一従来例を示す
回路図。
回路図。
L1、L2、L1 線路 Q1′、Q2′ダイオード Q3 PNPトランジスタ M1、M2、M3 PチャネルのMOSトランジスタ M4、M5 NチャネルのMOSトランジスタ R0、R1、RA、RB 抵抗
Claims (1)
- 【請求項1】PNPトランジスタと抵抗を有するバンド
ギャップ電圧増倍回路と、 該バンドギャップ電圧増倍回路に直列接続された抵抗と
を備え、該バンドギャップ電圧増倍回路と該抵抗との接
続回路に基準電流を通電するようにした半導体装置の温
度補償型基準電圧発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2291392A JP2721286B2 (ja) | 1992-02-07 | 1992-02-07 | 半導体装置の温度補償型基準電圧発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2291392A JP2721286B2 (ja) | 1992-02-07 | 1992-02-07 | 半導体装置の温度補償型基準電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05218290A JPH05218290A (ja) | 1993-08-27 |
JP2721286B2 true JP2721286B2 (ja) | 1998-03-04 |
Family
ID=12095883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2291392A Expired - Fee Related JP2721286B2 (ja) | 1992-02-07 | 1992-02-07 | 半導体装置の温度補償型基準電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2721286B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100468710B1 (ko) * | 1998-05-12 | 2005-04-06 | 삼성전자주식회사 | 반도체 기준전압 발생장치 |
JP5762096B2 (ja) * | 2011-04-04 | 2015-08-12 | 新日本無線株式会社 | 温度検出回路 |
JP2013029963A (ja) * | 2011-07-28 | 2013-02-07 | New Japan Radio Co Ltd | 定電圧出力回路 |
JP2016057962A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社デンソー | 基準電圧回路及び電源回路 |
-
1992
- 1992-02-07 JP JP2291392A patent/JP2721286B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05218290A (ja) | 1993-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5604467A (en) | Temperature compensated current source operable to drive a current controlled oscillator | |
US4249122A (en) | Temperature compensated bandgap IC voltage references | |
JP2682470B2 (ja) | 基準電流回路 | |
JPH0782404B2 (ja) | 基準電圧発生回路 | |
JP2759905B2 (ja) | 相補性mos技術による回路装置 | |
JP2001510609A (ja) | 温度補償された出力基準電圧を有する基準電圧源 | |
US4362985A (en) | Integrated circuit for generating a reference voltage | |
US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
US6509783B2 (en) | Generation of a voltage proportional to temperature with a negative variation | |
US6664843B2 (en) | General-purpose temperature compensating current master-bias circuit | |
JP2757747B2 (ja) | ベータ補償を有する温度補償型電圧レギュレータ | |
JPH07113864B2 (ja) | 電流源装置 | |
JP2721286B2 (ja) | 半導体装置の温度補償型基準電圧発生回路 | |
JP3157746B2 (ja) | 定電流回路 | |
JPH09244758A (ja) | 電圧および電流基準回路 | |
JPH0236964B2 (ja) | ||
US5920184A (en) | Low ripple voltage reference circuit | |
US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
JP2809927B2 (ja) | 定電流源回路 | |
JP3173015B2 (ja) | Ic内の電子回路 | |
US20020050811A1 (en) | Circuit generator of a voltage signal which is independent of temperature and has low sensitivity to variations in process parameters | |
JP2695515B2 (ja) | 基準電圧発生回路 | |
JPH07230332A (ja) | バンドギャップ型定電圧発生回路 | |
JPH0820915B2 (ja) | 定電流回路 | |
JPH0789304B2 (ja) | 基準電圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |