JPH0846515A - デジタルアナログ変換装置 - Google Patents
デジタルアナログ変換装置Info
- Publication number
- JPH0846515A JPH0846515A JP17649094A JP17649094A JPH0846515A JP H0846515 A JPH0846515 A JP H0846515A JP 17649094 A JP17649094 A JP 17649094A JP 17649094 A JP17649094 A JP 17649094A JP H0846515 A JPH0846515 A JP H0846515A
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- output
- resistors
- ladder
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成で精度よく、アナログ電圧値のシ
フトを実行できるＤ−Ａ変換装置を提供する。 【構成】 変換されたアナログ電圧データの出力電圧値
をシフトさせるための出力電圧シフト用抵抗Ｒ1 ，Ｒ2
を、Ｄ−Ａ変換装置１０内のラダー回路網の出力側に設
けた。そして、この出力電圧シフト用抵抗Ｒ1 ，Ｒ2
は、ラダー抵抗Ｒ及び２Ｒと同−プロセスによって形成
されている。これにより、製造時における出力電圧シフ
ト用抵抗Ｒ1 ，Ｒ2 の抵抗値が、抵抗Ｒの抵抗値と同様
な方向へシフトするので、出力電圧シフト用抵抗Ｒ1 ，
Ｒ2 抵抗値の調整作業が不要となる。また、出力電圧値
のシフト量を正確に制御することができる。
フトを実行できるＤ−Ａ変換装置を提供する。 【構成】 変換されたアナログ電圧データの出力電圧値
をシフトさせるための出力電圧シフト用抵抗Ｒ1 ，Ｒ2
を、Ｄ−Ａ変換装置１０内のラダー回路網の出力側に設
けた。そして、この出力電圧シフト用抵抗Ｒ1 ，Ｒ2
は、ラダー抵抗Ｒ及び２Ｒと同−プロセスによって形成
されている。これにより、製造時における出力電圧シフ
ト用抵抗Ｒ1 ，Ｒ2 の抵抗値が、抵抗Ｒの抵抗値と同様
な方向へシフトするので、出力電圧シフト用抵抗Ｒ1 ，
Ｒ2 抵抗値の調整作業が不要となる。また、出力電圧値
のシフト量を正確に制御することができる。
Description
【０００１】
【産業上の利用分野】デジタルデータをアナログ電圧デ
ータに変換して出力するラダー抵抗型のデジタルアナロ
グ変換装置に関し、特に出力されるアナログ電圧値をシ
フトさせるための構成に関する。
ータに変換して出力するラダー抵抗型のデジタルアナロ
グ変換装置に関し、特に出力されるアナログ電圧値をシ
フトさせるための構成に関する。
【０００２】
【従来の技術】デジタルデータを対応するアナログ電圧
データとして出力するデジタルアナログ（Ｄ−Ａ）変換
装置として、従来より、Ｒ及び２Ｒの２種類の抵抗をビ
ット毎にラダー状に接続して構成されたラダー抵抗型の
Ｄ−Ａ変換装置が知られている。これを図３を用いて説
明する。
データとして出力するデジタルアナログ（Ｄ−Ａ）変換
装置として、従来より、Ｒ及び２Ｒの２種類の抵抗をビ
ット毎にラダー状に接続して構成されたラダー抵抗型の
Ｄ−Ａ変換装置が知られている。これを図３を用いて説
明する。
【０００３】モノリシック化されたラダー抵抗型のＤ−
Ａ変換装置１０では、半導体集積回路の基板に、不純物
の拡散による拡散抵抗等によって構成されたＲ及び２Ｒ
の２種類のラダー抵抗がビット毎に設けられている。な
お、ラダー抵抗２Ｒは、ラダー抵抗Ｒの２倍の抵抗値と
なるように形成されている。また、電源供給端子Ｓinに
は所定の電源（Ｖcc）が接続されている。
Ａ変換装置１０では、半導体集積回路の基板に、不純物
の拡散による拡散抵抗等によって構成されたＲ及び２Ｒ
の２種類のラダー抵抗がビット毎に設けられている。な
お、ラダー抵抗２Ｒは、ラダー抵抗Ｒの２倍の抵抗値と
なるように形成されている。また、電源供給端子Ｓinに
は所定の電源（Ｖcc）が接続されている。
【０００４】ビット数に応じて設けられた各入力端子Ｂ
（２0 ）〜Ｂ（２n-1 ）には、ｎビットのデジタルデー
タがビット毎にバイナリデータとして入力され、対応し
て設けられた各スイッチＳＷを制御する。各スイッチＳ
Ｗは、トランジスタで構成されており、入力されたバイ
ナリデータに応じて、電源給端子Ｓin側又はアース電位
側に接続され、これによって、抵抗Ｒ、２Ｒによる電流
の分流がビット毎に制御されて、出力端子Ｓout から入
力デジタルデータに応じたアナログ電圧データが出力さ
れる。
（２0 ）〜Ｂ（２n-1 ）には、ｎビットのデジタルデー
タがビット毎にバイナリデータとして入力され、対応し
て設けられた各スイッチＳＷを制御する。各スイッチＳ
Ｗは、トランジスタで構成されており、入力されたバイ
ナリデータに応じて、電源給端子Ｓin側又はアース電位
側に接続され、これによって、抵抗Ｒ、２Ｒによる電流
の分流がビット毎に制御されて、出力端子Ｓout から入
力デジタルデータに応じたアナログ電圧データが出力さ
れる。
【０００５】このようなＤ−Ａ変換装置１０において
は、入力デジタルデータと、上記出力端子Ｓout から出
力されるアナログ電圧データとの関係は、図２の直線Ｂ
のような比例関係を有している。そして、ｎビットのデ
ジタルデータにおいて、デジタル入力値が２n −１の場
合に、最大出力電圧値Ｖout （＝（２n −１）／２n ）
が出力端子Ｓout から出力される構成となっている。
は、入力デジタルデータと、上記出力端子Ｓout から出
力されるアナログ電圧データとの関係は、図２の直線Ｂ
のような比例関係を有している。そして、ｎビットのデ
ジタルデータにおいて、デジタル入力値が２n −１の場
合に、最大出力電圧値Ｖout （＝（２n −１）／２n ）
が出力端子Ｓout から出力される構成となっている。
【０００６】また、Ｄ−Ａ変換装置１０の出力端子Ｓou
t には、出力電圧値のシフトを行うための外付けの出力
電圧シフト用抵抗Ｒ3 ，Ｒ4 が接続されている場合があ
る。この出力電圧シフト用抵抗Ｒ3 ，Ｒ4 は、Ｄ−Ａ変
換装置１０の出力端子Ｓoutから外部に出力されるアナ
ログ電圧データの出力電圧値を圧縮したり、その出力の
オフセット又は傾きの変更等をしたりするという、いわ
ゆる出力電圧値のシフトを行う場合に用いられている。
t には、出力電圧値のシフトを行うための外付けの出力
電圧シフト用抵抗Ｒ3 ，Ｒ4 が接続されている場合があ
る。この出力電圧シフト用抵抗Ｒ3 ，Ｒ4 は、Ｄ−Ａ変
換装置１０の出力端子Ｓoutから外部に出力されるアナ
ログ電圧データの出力電圧値を圧縮したり、その出力の
オフセット又は傾きの変更等をしたりするという、いわ
ゆる出力電圧値のシフトを行う場合に用いられている。
【０００７】出力電圧シフト用抵抗Ｒ3 は、Ｄ−Ａ変換
装置１０内の抵抗Ｒとほぼ同一の抵抗値を有し、所定の
電源（ＶDD）に一端が接続され、他端が出力端子Ｓout
に接続されている。また出力電圧シフト用抵抗Ｒ4 も抵
抗Ｒとほぼ同一の抵抗値を有し、アース側に一端が接続
され、他端が出力端子Ｓout に接続されている。
装置１０内の抵抗Ｒとほぼ同一の抵抗値を有し、所定の
電源（ＶDD）に一端が接続され、他端が出力端子Ｓout
に接続されている。また出力電圧シフト用抵抗Ｒ4 も抵
抗Ｒとほぼ同一の抵抗値を有し、アース側に一端が接続
され、他端が出力端子Ｓout に接続されている。
【０００８】この２つの出力電圧シフト用抵抗Ｒ3 ，Ｒ
4 を接続した場合には、出力端子Ｓout から出力される
アナログ電圧（図２の直線Ｂ）は、入力デジタルデータ
に対して、図２の直線Ｃのように（１／３）に圧縮され
て、図示しない他の装置に供給されることとなる。な
お、この場合、直線Ｃのようにアナログ電圧データの最
大出力電圧値は（２／３）Ｖout 、最小出力電圧値は
（１／３）Ｖout となる。
4 を接続した場合には、出力端子Ｓout から出力される
アナログ電圧（図２の直線Ｂ）は、入力デジタルデータ
に対して、図２の直線Ｃのように（１／３）に圧縮され
て、図示しない他の装置に供給されることとなる。な
お、この場合、直線Ｃのようにアナログ電圧データの最
大出力電圧値は（２／３）Ｖout 、最小出力電圧値は
（１／３）Ｖout となる。
【０００９】また、出力電圧シフト用抵抗Ｒ3 のみをＤ
−Ａ変換装置１０に接続した場合には、アナログ電圧値
が高電圧側にシフトされて、図２の直線Ａのような出力
となる。一方、出力電圧シフト用抵抗Ｒ4 のみをＤ−Ａ
変換装置１０に接続した場合には、アナログ電圧値が低
電圧側にシフトされて、図２の直線Ｄに示されるような
出力となる。そして、この場合には、出力端子Ｓout か
ら出力されたアナログ電圧データは、入力デジタルデー
タに対してそれぞれ１／２に圧縮され、オフセットされ
た電圧値となって、他の装置に供給される。
−Ａ変換装置１０に接続した場合には、アナログ電圧値
が高電圧側にシフトされて、図２の直線Ａのような出力
となる。一方、出力電圧シフト用抵抗Ｒ4 のみをＤ−Ａ
変換装置１０に接続した場合には、アナログ電圧値が低
電圧側にシフトされて、図２の直線Ｄに示されるような
出力となる。そして、この場合には、出力端子Ｓout か
ら出力されたアナログ電圧データは、入力デジタルデー
タに対してそれぞれ１／２に圧縮され、オフセットされ
た電圧値となって、他の装置に供給される。
【００１０】
【発明が解決しようとする課題】しかしながら、モノリ
シック化されたラダー抵抗型のＤ−Ａ変換装置では、複
数のラダー抵抗Ｒ及び２Ｒとして不純物による拡散抵抗
等が用いられている。そして、この拡散抵抗等を用いた
ラダー抵抗Ｒ及び２Ｒの抵抗値は、ＬＳＩ製造時に一様
な方向にシフトする場合が多い。一方、ラダー抵抗型の
Ｄ−Ａ変換装置では、ラダー抵抗Ｒ及び２Ｒのそれぞれ
の抵抗の比が高精度であることが要求されるが、ラダー
抵抗Ｒ及び２Ｒの絶対抵抗値精度はそれほど要求されな
い。従って、ラダー抵抗Ｒ及び２Ｒの抵抗値が、一様な
方向にシフトしてもＤ−Ａ変換にはさほど悪影響を与え
ない。
シック化されたラダー抵抗型のＤ−Ａ変換装置では、複
数のラダー抵抗Ｒ及び２Ｒとして不純物による拡散抵抗
等が用いられている。そして、この拡散抵抗等を用いた
ラダー抵抗Ｒ及び２Ｒの抵抗値は、ＬＳＩ製造時に一様
な方向にシフトする場合が多い。一方、ラダー抵抗型の
Ｄ−Ａ変換装置では、ラダー抵抗Ｒ及び２Ｒのそれぞれ
の抵抗の比が高精度であることが要求されるが、ラダー
抵抗Ｒ及び２Ｒの絶対抵抗値精度はそれほど要求されな
い。従って、ラダー抵抗Ｒ及び２Ｒの抵抗値が、一様な
方向にシフトしてもＤ−Ａ変換にはさほど悪影響を与え
ない。
【００１１】ところが、外付けの出力電圧シフト用抵抗
Ｒ3 ，Ｒ4 は、ラダー抵抗型のＤ−Ａ変換装置とは別に
製造される抵抗であるため、その抵抗値が、ラダー回路
網を構成するラダー抵抗Ｒの抵抗値とは必ずしも一致し
ない。そして、出力電圧シフト用抵抗Ｒ3 ，Ｒ4 と、ラ
ダー回路網の抵抗Ｒとの抵抗値が異なると、出力電圧値
のシフト量がばらついてしまい、Ｄ−Ａ変換の精度が低
下してしまうという問題があった。
Ｒ3 ，Ｒ4 は、ラダー抵抗型のＤ−Ａ変換装置とは別に
製造される抵抗であるため、その抵抗値が、ラダー回路
網を構成するラダー抵抗Ｒの抵抗値とは必ずしも一致し
ない。そして、出力電圧シフト用抵抗Ｒ3 ，Ｒ4 と、ラ
ダー回路網の抵抗Ｒとの抵抗値が異なると、出力電圧値
のシフト量がばらついてしまい、Ｄ−Ａ変換の精度が低
下してしまうという問題があった。
【００１２】従って、この問題を回避するためには、拡
散抵抗等を用いたラダー抵抗Ｒ及び２Ｒの製造時におい
て発生する抵抗値の一様なシフトを考慮してトリミング
等を行い、外付けの出力電圧シフト用抵抗Ｒ3 及びＲ4
の抵抗値を調整し、ラダー抵抗Ｒと同一の抵抗値としな
ければならなかった。
散抵抗等を用いたラダー抵抗Ｒ及び２Ｒの製造時におい
て発生する抵抗値の一様なシフトを考慮してトリミング
等を行い、外付けの出力電圧シフト用抵抗Ｒ3 及びＲ4
の抵抗値を調整し、ラダー抵抗Ｒと同一の抵抗値としな
ければならなかった。
【００１３】本発明は、これらの課題を解消するために
なされたものであり、簡単な構成で精度よく、アナログ
電圧値のシフトを実行できるＤ−Ａ変換装置を提供する
ことを目的とする。
なされたものであり、簡単な構成で精度よく、アナログ
電圧値のシフトを実行できるＤ−Ａ変換装置を提供する
ことを目的とする。
【００１４】
【問題を解決するための手段】上記目的を達成するため
に、本発明に係るＤ−Ａ変換装置は以下のような特徴を
有する。
に、本発明に係るＤ−Ａ変換装置は以下のような特徴を
有する。
【００１５】Ｒ及び２Ｒの２種類の抵抗が、ビット毎に
ラダー状に接続されて構成され、前記抵抗による電流の
分流をビット毎に制御して、入力デジタルデータに応じ
たアナログ電圧をラダー回路網より出力するラダー抵抗
型のデジタルアナログ変換装置において、前記ラダー回
路網の出力側には、出力される前記アナログ電圧をシフ
トさせるための抵抗であって、前記Ｒ又は２Ｒと同時に
形成された出力電圧シフト用抵抗が設けられていること
を特徴とする。
ラダー状に接続されて構成され、前記抵抗による電流の
分流をビット毎に制御して、入力デジタルデータに応じ
たアナログ電圧をラダー回路網より出力するラダー抵抗
型のデジタルアナログ変換装置において、前記ラダー回
路網の出力側には、出力される前記アナログ電圧をシフ
トさせるための抵抗であって、前記Ｒ又は２Ｒと同時に
形成された出力電圧シフト用抵抗が設けられていること
を特徴とする。
【００１６】前記出力電圧シフト用抵抗は、所定の電源
側に一端側が接続され、他端側がスイッチを介して前記
ラダー回路網の出力側に接続された第１の出力電圧シフ
ト用抵抗と、アース側に一端側が接続され、他端側がス
イッチを介して前記ラダー回路網の出力側に接続された
第２の出力電圧シフト用抵抗と、を有し、前記スイッチ
素子のオンオフによって、前記ラダー回路網から出力さ
れる前記アナログ電圧データの前記出力電圧値のシフト
量が制御されることを特徴とする。
側に一端側が接続され、他端側がスイッチを介して前記
ラダー回路網の出力側に接続された第１の出力電圧シフ
ト用抵抗と、アース側に一端側が接続され、他端側がス
イッチを介して前記ラダー回路網の出力側に接続された
第２の出力電圧シフト用抵抗と、を有し、前記スイッチ
素子のオンオフによって、前記ラダー回路網から出力さ
れる前記アナログ電圧データの前記出力電圧値のシフト
量が制御されることを特徴とする。
【００１７】前記抵抗Ｒ，２Ｒ及び前記出力電圧シフト
用抵抗は、不純物の拡散抵抗であることを特徴とする。
用抵抗は、不純物の拡散抵抗であることを特徴とする。
【００１８】
【作用】本発明のＤ−Ａ変換装置では、変換されたアナ
ログ電圧をシフトさせるための抵抗であって、ラダー回
路網の抵抗Ｒ及び２Ｒと同時形成された出力電圧シフト
用抵抗を、Ｄ−Ａ変換装置内のラダー回路網の出力側に
設けた。ラダー抵抗型のＤ−Ａ変換装置は、通常、同一
の半導体集積回路内に形成されており、出力電圧シフト
用抵抗を抵抗Ｒ，２Ｒと同一プロセスで形成すれば、出
力電圧シフト用抵抗のための特別な工程がいらない。ま
た、出力電圧シフト用抵抗の抵抗値は、抵抗Ｒの抵抗値
と同様な方向にばらつくため、抵抗値の調整作業が不要
となり、出力電圧値のシフト量を正確に制御することが
できる。
ログ電圧をシフトさせるための抵抗であって、ラダー回
路網の抵抗Ｒ及び２Ｒと同時形成された出力電圧シフト
用抵抗を、Ｄ−Ａ変換装置内のラダー回路網の出力側に
設けた。ラダー抵抗型のＤ−Ａ変換装置は、通常、同一
の半導体集積回路内に形成されており、出力電圧シフト
用抵抗を抵抗Ｒ，２Ｒと同一プロセスで形成すれば、出
力電圧シフト用抵抗のための特別な工程がいらない。ま
た、出力電圧シフト用抵抗の抵抗値は、抵抗Ｒの抵抗値
と同様な方向にばらつくため、抵抗値の調整作業が不要
となり、出力電圧値のシフト量を正確に制御することが
できる。
【００１９】また、複数の出力電圧シフト用抵抗を、ス
イッチ素子を介してラダー回路網の出力側に接続したの
で、スイッチ素子のオンオフを制御するだけで出力電圧
値のシフト量を目的に応じて変更することができる。従
って、Ｄ−Ａ変換装置の応用範囲が広くなる。
イッチ素子を介してラダー回路網の出力側に接続したの
で、スイッチ素子のオンオフを制御するだけで出力電圧
値のシフト量を目的に応じて変更することができる。従
って、Ｄ−Ａ変換装置の応用範囲が広くなる。
【００２０】
【実施例】以下、この発明の一実施例を図１を用いて説
明する。なお、図３と同一部分には同一符号を付して説
明を省略する。
明する。なお、図３と同一部分には同一符号を付して説
明を省略する。
【００２１】本発明のラダー抵抗型のＤ−Ａ変換装置１
０では、従来同様に、拡散抵抗等によって構成されたＲ
及び２Ｒの２種類の抵抗が、ビット毎に設けられてい
る。また、電源供給端子Ｓinには所定の電源（Ｖcc）が
接続されている。そして、ｎビットのデジタルデータ
が、ビット毎に各入力端子Ｂ（２0 ）〜Ｂ（２n-1 ）に
バイナリデータとして入力され、ビット毎に設けられた
各スイッチＳＷを制御する。スイッチＳＷは、各入力端
子Ｂ（２0 ）〜Ｂ（２n-1 ）に入力されるバイナリデー
タに応じて、電源給端子Ｓin側又はアース電位側に接続
され、これによって抵抗Ｒ、２Ｒによる電流の分流がビ
ット毎に制御されて、ラダー回路網から入力デジタルデ
ータに応じたアナログ電圧データが出力される。
０では、従来同様に、拡散抵抗等によって構成されたＲ
及び２Ｒの２種類の抵抗が、ビット毎に設けられてい
る。また、電源供給端子Ｓinには所定の電源（Ｖcc）が
接続されている。そして、ｎビットのデジタルデータ
が、ビット毎に各入力端子Ｂ（２0 ）〜Ｂ（２n-1 ）に
バイナリデータとして入力され、ビット毎に設けられた
各スイッチＳＷを制御する。スイッチＳＷは、各入力端
子Ｂ（２0 ）〜Ｂ（２n-1 ）に入力されるバイナリデー
タに応じて、電源給端子Ｓin側又はアース電位側に接続
され、これによって抵抗Ｒ、２Ｒによる電流の分流がビ
ット毎に制御されて、ラダー回路網から入力デジタルデ
ータに応じたアナログ電圧データが出力される。
【００２２】そして、ラダー回路網の出力側には、出力
電圧値のシフトを行うための出力電圧シフト用抵抗Ｒ1
，Ｒ2 が接続されている。この出力電圧シフト用抵抗
Ｒ1 ，Ｒ2 は、半導体集積回路の基板に不純物の拡散を
行うことによって形成した拡散抵抗等によって形成した
抵抗であり、ラダー回路網のラダー抵抗Ｒ，２Ｒと同一
プロセスで形成されている。なお、出力電圧シフト用抵
抗Ｒ1 ，Ｒ2 は、Ｄ−Ａ変換装置１０の出力端子Ｓout
から外部の装置に出力されるアナログ電圧データの出力
電圧値を圧縮したり、そのオフセット又は傾きの変更等
をしたりするという、いわゆる出力電圧値のシフトを行
うための抵抗である。
電圧値のシフトを行うための出力電圧シフト用抵抗Ｒ1
，Ｒ2 が接続されている。この出力電圧シフト用抵抗
Ｒ1 ，Ｒ2 は、半導体集積回路の基板に不純物の拡散を
行うことによって形成した拡散抵抗等によって形成した
抵抗であり、ラダー回路網のラダー抵抗Ｒ，２Ｒと同一
プロセスで形成されている。なお、出力電圧シフト用抵
抗Ｒ1 ，Ｒ2 は、Ｄ−Ａ変換装置１０の出力端子Ｓout
から外部の装置に出力されるアナログ電圧データの出力
電圧値を圧縮したり、そのオフセット又は傾きの変更等
をしたりするという、いわゆる出力電圧値のシフトを行
うための抵抗である。
【００２３】ラダー回路網のラダー抵抗Ｒ，２Ｒ及び出
力電圧シフト用抵抗Ｒ1 ，Ｒ2 は、Ｄ−Ａ変換装置１０
の製造後において、その絶対的抵抗値が一様な方向にシ
フトしている場合がある。しかし、同一プロセスで、ラ
ダー抵抗Ｒ，２Ｒと、出力電圧シフト用抵抗Ｒ1 ，Ｒ2
とをＤ−Ａ変換装置１０内に形成しているので、ラダー
抵抗Ｒの抵抗値と出力電圧シフト用抵抗Ｒ1 ，Ｒ2 の抵
抗値とはほぼ同一となる。従って、Ｄ−Ａ変換装置１０
の製造後において、出力電圧シフト用抵抗Ｒ1，Ｒ2 の
抵抗値の調整を行う作業が不要となり、出力電圧値のシ
フト量を正確に制御することができる。
力電圧シフト用抵抗Ｒ1 ，Ｒ2 は、Ｄ−Ａ変換装置１０
の製造後において、その絶対的抵抗値が一様な方向にシ
フトしている場合がある。しかし、同一プロセスで、ラ
ダー抵抗Ｒ，２Ｒと、出力電圧シフト用抵抗Ｒ1 ，Ｒ2
とをＤ−Ａ変換装置１０内に形成しているので、ラダー
抵抗Ｒの抵抗値と出力電圧シフト用抵抗Ｒ1 ，Ｒ2 の抵
抗値とはほぼ同一となる。従って、Ｄ−Ａ変換装置１０
の製造後において、出力電圧シフト用抵抗Ｒ1，Ｒ2 の
抵抗値の調整を行う作業が不要となり、出力電圧値のシ
フト量を正確に制御することができる。
【００２４】出力電圧シフト用抵抗Ｒ1 は、所定の電源
（ＶDD）側に一端側が接続され、他端側がスイッチＳＷ
１を介してラダー回路網の出力側に接続されている。そ
して、出力電圧シフト用抵抗Ｒ2 は、アース側に一端側
が接続され、他端側がスイッチＳＷ２を介してラダー回
路網の出力側に接続されている。
（ＶDD）側に一端側が接続され、他端側がスイッチＳＷ
１を介してラダー回路網の出力側に接続されている。そ
して、出力電圧シフト用抵抗Ｒ2 は、アース側に一端側
が接続され、他端側がスイッチＳＷ２を介してラダー回
路網の出力側に接続されている。
【００２５】また、スイッチＳＷ１，ＳＷ２には、所定
の選択信号が供給され、そのオンオフが制御されてい
る。この選択信号は、例えば図示しないデコータ等から
デジタル信号としてスイッチＳＷ１，ＳＷ２に供給され
る信号である。
の選択信号が供給され、そのオンオフが制御されてい
る。この選択信号は、例えば図示しないデコータ等から
デジタル信号としてスイッチＳＷ１，ＳＷ２に供給され
る信号である。
【００２６】次に、出力電圧値のシフトについて図２を
参照して説明する。なお、図２の横軸はｎビットの入力
デジタルデータの値、縦軸は出力電圧を示している。
参照して説明する。なお、図２の横軸はｎビットの入力
デジタルデータの値、縦軸は出力電圧を示している。
【００２７】図１のスイッチＳＷ１及びスイッチＳＷ２
を両方ともオフ制御した場合には、出力電圧シフト用抵
抗Ｒ1 ，Ｒ2 はラダー回路網から切り離され、出力電圧
値はこれら抵抗Ｒ1 ，Ｒ2 の影響を受けない。従って、
デジタルデータに対して直線Ｂの関係を有するアナログ
電圧データが、Ｄ−Ａ変換装置１０の出力端子Ｓoutか
ら他の装置に出力される。
を両方ともオフ制御した場合には、出力電圧シフト用抵
抗Ｒ1 ，Ｒ2 はラダー回路網から切り離され、出力電圧
値はこれら抵抗Ｒ1 ，Ｒ2 の影響を受けない。従って、
デジタルデータに対して直線Ｂの関係を有するアナログ
電圧データが、Ｄ−Ａ変換装置１０の出力端子Ｓoutか
ら他の装置に出力される。
【００２８】また、スイッチＳＷ１をオンさせ、スイッ
チＳＷ２をオフして、所定電源側に設けられた出力電圧
シフト用抵抗Ｒ1 を用いた場合には、最小出力電圧値が
０Ｖから（１／２）Ｖout にシフトされ、出力端子Ｓou
t からは図２の直線Ａに基づく（１／２）に圧縮された
アナログ電圧データが出力される。
チＳＷ２をオフして、所定電源側に設けられた出力電圧
シフト用抵抗Ｒ1 を用いた場合には、最小出力電圧値が
０Ｖから（１／２）Ｖout にシフトされ、出力端子Ｓou
t からは図２の直線Ａに基づく（１／２）に圧縮された
アナログ電圧データが出力される。
【００２９】スイッチＳＷ１をオフさせ、スイッチＳＷ
２をオンして、アース電源側に設けられた出力電圧シフ
ト用抵抗Ｒ2 を用いた場合には、最大出力電圧値がＶou
t （＝（２n −１）／２n ）が（１／２）Ｖout にシフ
トされ、出力端子Ｓout から図２の直線Ｄに基づく（１
／２）に圧縮されたアナログ電圧データが出力される。
２をオンして、アース電源側に設けられた出力電圧シフ
ト用抵抗Ｒ2 を用いた場合には、最大出力電圧値がＶou
t （＝（２n −１）／２n ）が（１／２）Ｖout にシフ
トされ、出力端子Ｓout から図２の直線Ｄに基づく（１
／２）に圧縮されたアナログ電圧データが出力される。
【００３０】更に、スイッチＳＷ１及びスイッチＳＷ２
をオンして、所定電源側に設けられた出力電圧シフト用
抵抗Ｒ1 及び出力電圧シフト用抵抗Ｒ2 を用いた場合に
は、直線Ｃのように最大出力電圧値が（２／３）Ｖout
、最小出力電圧値が（１／３）Ｖout にシフトされ、
出力端子Ｓout から図２の直線Ｃに基づく１／３に圧縮
されたアナログ電圧データが出力される。
をオンして、所定電源側に設けられた出力電圧シフト用
抵抗Ｒ1 及び出力電圧シフト用抵抗Ｒ2 を用いた場合に
は、直線Ｃのように最大出力電圧値が（２／３）Ｖout
、最小出力電圧値が（１／３）Ｖout にシフトされ、
出力端子Ｓout から図２の直線Ｃに基づく１／３に圧縮
されたアナログ電圧データが出力される。
【００３１】このように、複数の出力電圧シフト用抵抗
を、通常トランジスタで構成されているスイッチ素子を
介してラダー回路網の出力側に接続して、スイッチ素子
のオンオフを制御すれば、出力電圧値のシフト量を目的
に応じて変更することができる。本実施例のように、出
力電圧シフト用抵抗を２つ設けた場合には、４種類の出
力電圧のシフトが、選択信号によって選択できる。従っ
て、Ｄ−Ａ変換装置の応用範囲が広くなる。
を、通常トランジスタで構成されているスイッチ素子を
介してラダー回路網の出力側に接続して、スイッチ素子
のオンオフを制御すれば、出力電圧値のシフト量を目的
に応じて変更することができる。本実施例のように、出
力電圧シフト用抵抗を２つ設けた場合には、４種類の出
力電圧のシフトが、選択信号によって選択できる。従っ
て、Ｄ−Ａ変換装置の応用範囲が広くなる。
【００３２】
【発明の効果】以上のように本発明のＤ−Ａ変換装置で
は、変換されたアナログ電圧データの出力電圧値をシフ
トさせるための抵抗であって、ラダー回路網の抵抗Ｒ及
び２Ｒと同時形成された出力電圧シフト用抵抗を、Ｄ−
Ａ変換装置内のラダー回路網の出力側に設けた。ラダー
抵抗型のＤ−Ａ変換装置は、通常、同一の半導体集積回
路内に形成されており、出力電圧シフト用抵抗を抵抗
Ｒ，２Ｒと同一プロセスで形成すれば、出力電圧シフト
用抵抗のための特別な工程がいらない。また、出力電圧
シフト用抵抗の抵抗値は、抵抗Ｒの抵抗値と同様な方向
にシフトするため、抵抗値の調整作業が不要となり、出
力電圧値のシフト量を正確に制御することができる。
は、変換されたアナログ電圧データの出力電圧値をシフ
トさせるための抵抗であって、ラダー回路網の抵抗Ｒ及
び２Ｒと同時形成された出力電圧シフト用抵抗を、Ｄ−
Ａ変換装置内のラダー回路網の出力側に設けた。ラダー
抵抗型のＤ−Ａ変換装置は、通常、同一の半導体集積回
路内に形成されており、出力電圧シフト用抵抗を抵抗
Ｒ，２Ｒと同一プロセスで形成すれば、出力電圧シフト
用抵抗のための特別な工程がいらない。また、出力電圧
シフト用抵抗の抵抗値は、抵抗Ｒの抵抗値と同様な方向
にシフトするため、抵抗値の調整作業が不要となり、出
力電圧値のシフト量を正確に制御することができる。
【００３３】また、複数の出力電圧シフト用抵抗を、ス
イッチ素子を介してラダー回路網の出力側に接続したの
で、スイッチ素子のオンオフを制御するだけで出力電圧
値のシフト量を目的に応じて変更することができる。従
って、Ｄ−Ａ変換装置の応用範囲が広くなるという効果
を有する。
イッチ素子を介してラダー回路網の出力側に接続したの
で、スイッチ素子のオンオフを制御するだけで出力電圧
値のシフト量を目的に応じて変更することができる。従
って、Ｄ−Ａ変換装置の応用範囲が広くなるという効果
を有する。
【図１】本発明の実施例に係るＤ−Ａ変換装置を示す概
略回路図である。
略回路図である。
【図２】入力デジタルデータと出力されるアナログ電圧
との関係を示す図である。
との関係を示す図である。
【図３】従来のＤ−Ａ変換装置を示す概略回路図であ
る。
る。
１０ Ｄ−Ａ変換装置
Claims (3)
- 【請求項１】 Ｒ及び２Ｒの２種類の抵抗が、ビット毎
にラダー状に接続されて構成され、前記抵抗による電流
の分流をビット毎に制御して、入力デジタルデータに応
じたアナログ電圧をラダー回路網より出力するラダー抵
抗型のデジタルアナログ変換装置において、 前記ラダー回路網の出力側には、出力される前記アナロ
グ電圧をシフトさせるための抵抗であって、前記Ｒ又は
２Ｒと同時に形成された出力電圧シフト用抵抗が設けら
れていることを特徴とするデジタルアナログ変換装置。 - 【請求項２】 請求項１記載のデジタルアナログ変換装
置において、 前記出力電圧シフト用抵抗は、 所定の電源側に一端側が接続され、他端側がスイッチを
介して前記ラダー回路網の出力側に接続された第１の出
力電圧シフト用抵抗と、 アース側に一端側が接続され、他端側がスイッチを介し
て前記ラダー回路網の出力側に接続された第２の出力電
圧シフト用抵抗と、を有し、 前記スイッチのオンオフによって、前記ラダー回路網か
ら出力される前記アナログ電圧のシフト量が制御される
ことを特徴とするデジタルアナログ変換装置。 - 【請求項３】 請求項１又は請求項２に記載のデジタル
アナログ変換装置において、 前記抵抗Ｒ，２Ｒ及び前記出力電圧シフト用抵抗は、不
純物の拡散抵抗であることを特徴とするデジタルアナロ
グ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17649094A JPH0846515A (ja) | 1994-07-28 | 1994-07-28 | デジタルアナログ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17649094A JPH0846515A (ja) | 1994-07-28 | 1994-07-28 | デジタルアナログ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846515A true JPH0846515A (ja) | 1996-02-16 |
Family
ID=16014585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17649094A Pending JPH0846515A (ja) | 1994-07-28 | 1994-07-28 | デジタルアナログ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0846515A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998048318A1 (fr) * | 1997-04-22 | 1998-10-29 | Matsushita Electric Industrial Co., Ltd. | Circuit d'attaque pour afficheur a cristaux liquides a matrice active |
| US6404274B1 (en) | 1998-04-09 | 2002-06-11 | Kabushiki Kaisha Toshiba | Internal voltage generating circuit capable of generating variable multi-level voltages |
| US6469647B1 (en) | 1999-12-21 | 2002-10-22 | Matsushita Electric Industrial Co., Ltd. | High-precision D-A converter circuit |
| JP2015177205A (ja) * | 2014-03-13 | 2015-10-05 | ヤマハ株式会社 | オフセットキャンセル回路 |
-
1994
- 1994-07-28 JP JP17649094A patent/JPH0846515A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998048318A1 (fr) * | 1997-04-22 | 1998-10-29 | Matsushita Electric Industrial Co., Ltd. | Circuit d'attaque pour afficheur a cristaux liquides a matrice active |
| US6411273B1 (en) | 1997-04-22 | 2002-06-25 | Matsushita Electric Industrial Co., Ltd. | Drive circuit for active matrix liquid crystal display |
| US6404274B1 (en) | 1998-04-09 | 2002-06-11 | Kabushiki Kaisha Toshiba | Internal voltage generating circuit capable of generating variable multi-level voltages |
| US6469647B1 (en) | 1999-12-21 | 2002-10-22 | Matsushita Electric Industrial Co., Ltd. | High-precision D-A converter circuit |
| JP2015177205A (ja) * | 2014-03-13 | 2015-10-05 | ヤマハ株式会社 | オフセットキャンセル回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801655A (en) | Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter | |
| US5495245A (en) | Digital-to-analog converter with segmented resistor string | |
| US4638303A (en) | Digital-analog converter | |
| JP3130528B2 (ja) | ディジタル・アナログ変換器 | |
| JP2009005051A (ja) | Ｄａ変換回路 | |
| KR20010078087A (ko) | 개선된 선형성 및 정정시간을 갖는 디지털 스위칭포텐셔미터 | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| US4459580A (en) | DA Converter | |
| KR20020059803A (ko) | 디지털/아날로그 변환기 | |
| JPH0846515A (ja) | デジタルアナログ変換装置 | |
| JPH04150519A (ja) | ディジタル・アナログ変換器 | |
| JPH1065542A (ja) | アナログ／ディジタル変換回路 | |
| US4591826A (en) | Gray code DAC ladder | |
| JPS6387809A (ja) | 演算増幅器 | |
| JPH0567083B2 (ja) | ||
| JPH09232961A (ja) | Ｄ／ａ変換器 | |
| JP2006197052A (ja) | 電流セルマトリクス型ｄａ変換器 | |
| US4814740A (en) | Glitch occurence prevention circuit for a digital/analog converter | |
| JPH08274642A (ja) | Ｄａコンバ−タおよびｄａコンバ−タ装置 | |
| JP2003060504A (ja) | Ａ／ｄ変換装置およびａ／ｄコンバータ用誤差補正装置 | |
| US5455580A (en) | Circuit device utilizing a plurality of transistor pairs | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| JPH10135836A (ja) | Ｄ／ａ変換器 | |
| JPH08125538A (ja) | ディジタル・アナログ変換器 | |
| JPH04138725A (ja) | デジタル―アナログ変換装置 |