JPH10135836A - D/a変換器 - Google Patents
D/a変換器Info
- Publication number
- JPH10135836A JPH10135836A JP28703996A JP28703996A JPH10135836A JP H10135836 A JPH10135836 A JP H10135836A JP 28703996 A JP28703996 A JP 28703996A JP 28703996 A JP28703996 A JP 28703996A JP H10135836 A JPH10135836 A JP H10135836A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- circuit
- resistors
- conversion circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 少ない抵抗の数で構成可能でIC化に適した
D/A変換器を得る。 【解決手段】 抵抗値が等しい複数の抵抗で構成される
D/A変換器であって、基準電源(18)と、抵抗比が
1/32と1/16であるR−2R方式のラダー回路によ
り構成され前記基準電源からの電圧に応じて動作する第
1のD/A変換回路(19)と、抵抗比が(1/2)のn
乗(nは2以上の自然数)で重みづけられた抵抗が直列
接続され前記第1のD/A変換回路からの電圧に応じて
動作する第2のD/A変換回路(20)とを備える。
D/A変換器を得る。 【解決手段】 抵抗値が等しい複数の抵抗で構成される
D/A変換器であって、基準電源(18)と、抵抗比が
1/32と1/16であるR−2R方式のラダー回路によ
り構成され前記基準電源からの電圧に応じて動作する第
1のD/A変換回路(19)と、抵抗比が(1/2)のn
乗(nは2以上の自然数)で重みづけられた抵抗が直列
接続され前記第1のD/A変換回路からの電圧に応じて
動作する第2のD/A変換回路(20)とを備える。
Description
【0001】
【発明の属する技術分野】本発明は、D/A変換器に関
するもので、特に少ない抵抗の数で構成可能でIC化に
適したD/A変換器に関する。
するもので、特に少ない抵抗の数で構成可能でIC化に
適したD/A変換器に関する。
【0002】
【従来の技術】定電流源を利用したD/A変換器として
R−2R方式のラダー回路により構成される図2の如き
ものが考えられる。図2の入力端子(1)乃至(8)に
はデジタル信号が印加され、出力端子(9)にはアナロ
グ信号が発生する。入力端子(1)はLSBとなり、入
力端子(8)はMSBとなる。
R−2R方式のラダー回路により構成される図2の如き
ものが考えられる。図2の入力端子(1)乃至(8)に
はデジタル信号が印加され、出力端子(9)にはアナロ
グ信号が発生する。入力端子(1)はLSBとなり、入
力端子(8)はMSBとなる。
【0003】入力端子(1)乃至(8)にデジタル信号
(0、0、0・・・0)が印加されると、定電流源(1
0)乃至(17)がオフとなり各抵抗には電流が流れな
い。この為、出力端子(9)には最大電圧である基準電
源Vrefが発生する。次に、入力端子(8)にデジタル
信号「1」が印加され、他の入力端子全てにデジタル信
号「0」が印加されると、定電流源(17)のみに電流
が流れる。すると、出力電圧は、Vref−R・I/2とな
る。
(0、0、0・・・0)が印加されると、定電流源(1
0)乃至(17)がオフとなり各抵抗には電流が流れな
い。この為、出力端子(9)には最大電圧である基準電
源Vrefが発生する。次に、入力端子(8)にデジタル
信号「1」が印加され、他の入力端子全てにデジタル信
号「0」が印加されると、定電流源(17)のみに電流
が流れる。すると、出力電圧は、Vref−R・I/2とな
る。
【0004】但し、Iは定電流源(10)乃至(17)
の各々に流れる電流、Rは基準抵抗値とする。更に、定
電流源(16)のみに電流を流すと、出力電圧は、Vre
f−R・I/4となる。又、図3は重みづけされた抵抗を
直列接続して構成されたD/A変換器であり、これも定
電流源を利用している。各抵抗は、(1/2)のn乗
(nは2以上の自然数)で重みづけられている。図3
は、抵抗の構成が図2と異なるだけであり他の構成と動
作は図2と同様である。
の各々に流れる電流、Rは基準抵抗値とする。更に、定
電流源(16)のみに電流を流すと、出力電圧は、Vre
f−R・I/4となる。又、図3は重みづけされた抵抗を
直列接続して構成されたD/A変換器であり、これも定
電流源を利用している。各抵抗は、(1/2)のn乗
(nは2以上の自然数)で重みづけられている。図3
は、抵抗の構成が図2と異なるだけであり他の構成と動
作は図2と同様である。
【0005】図2及び図3のD/A変換器によれば、8
ビットのデジタル信号に応じた256通りのアナログ信
号が得られる。
ビットのデジタル信号に応じた256通りのアナログ信
号が得られる。
【0006】
【発明が解決しようとする課題】しかしながら、図2及
び図3のD/A変換器は、抵抗値が等しい複数の抵抗で
構成する場合、抵抗の本数が増大してしまう、という問
題があった。図2及び図3のD/A変換器をICで構成
する場合には使用する抵抗の値は1つにし、該抵抗を組
み合わせてさまざまな値の抵抗値をつくるのが好まし
い。それにより、ICの製造工程におけるバラツキなど
の影響が低下でき正確なD/A変換が可能となる。
び図3のD/A変換器は、抵抗値が等しい複数の抵抗で
構成する場合、抵抗の本数が増大してしまう、という問
題があった。図2及び図3のD/A変換器をICで構成
する場合には使用する抵抗の値は1つにし、該抵抗を組
み合わせてさまざまな値の抵抗値をつくるのが好まし
い。それにより、ICの製造工程におけるバラツキなど
の影響が低下でき正確なD/A変換が可能となる。
【0007】図2及び図3のD/A変換器ではR/16の
抵抗だけを用いて構成することができる。R/16の抵
抗値より大なる抵抗を作成するにはR/16の抵抗を直
列接続し、R/16の抵抗値より小なる抵抗を作成する
にはR/16の抵抗を並列接続する。R/16の抵抗を利
用して図2及び図3のD/A変換器を構成する各抵抗を
構成するには次の本数を利用すればよい。
抵抗だけを用いて構成することができる。R/16の抵
抗値より大なる抵抗を作成するにはR/16の抵抗を直
列接続し、R/16の抵抗値より小なる抵抗を作成する
にはR/16の抵抗を並列接続する。R/16の抵抗を利
用して図2及び図3のD/A変換器を構成する各抵抗を
構成するには次の本数を利用すればよい。
【0008】 (直列接続) R=16本 R/2=8本 R/4=4本 R/8=2本 (並列接続) R/16=1本 R/32=2本 R/64=4本 R/128=8本 R/256=16本 そこで、図2の回路はRが7個、R/2が8個必要なの
で、トータルのR/16の抵抗の本数は、 7個×16本+8個×8本=176本 となる。
で、トータルのR/16の抵抗の本数は、 7個×16本+8個×8本=176本 となる。
【0009】又、図3の回路は同様に計算すると、 1個×4本+1個×2本+1個×1本+1個×2本+1
個×4本+1個×8本+2個×16本=53本 となる。図3の回路も図2に比べれば、抵抗の本数が削
減できるが更に抵抗の数を削減したものが希求されてい
た。
個×4本+1個×8本+2個×16本=53本 となる。図3の回路も図2に比べれば、抵抗の本数が削
減できるが更に抵抗の数を削減したものが希求されてい
た。
【0010】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、抵抗値が等しい複数の抵抗で構成さ
れるD/A変換器であって、基準電源と、抵抗比が1/3
2と1/16であるR−2R方式のラダー回路により構
成され前記基準電源からの電圧に応じて動作する第1の
D/A変換回路と、抵抗比が(1/2)のn乗(nは2以
上の自然数)で重みづけられた抵抗が直列接続され前記
第1のD/A変換回路からの電圧に応じて動作する第2
のD/A変換回路とを備えることを特徴とする。
みなされたもので、抵抗値が等しい複数の抵抗で構成さ
れるD/A変換器であって、基準電源と、抵抗比が1/3
2と1/16であるR−2R方式のラダー回路により構
成され前記基準電源からの電圧に応じて動作する第1の
D/A変換回路と、抵抗比が(1/2)のn乗(nは2以
上の自然数)で重みづけられた抵抗が直列接続され前記
第1のD/A変換回路からの電圧に応じて動作する第2
のD/A変換回路とを備えることを特徴とする。
【0011】
【発明の実施の形態】図1は、本発明のD/A変換器を
示すもので、(18)は基準電源、(19)は抵抗比が
1/32と1/16であるR−2R方式のラダー回路によ
り構成され前記基準電源(18)からの電圧に応じて動
作する4ビットの第1のD/A変換回路、(20)は抵
抗比がR/4、R/8、R/16、R/32で重みづけられ
た抵抗が直列接続され前記第1のD/A変換回路(1
9)からの電圧に応じて動作する4ビットの第2のD/
A変換回路である。
示すもので、(18)は基準電源、(19)は抵抗比が
1/32と1/16であるR−2R方式のラダー回路によ
り構成され前記基準電源(18)からの電圧に応じて動
作する4ビットの第1のD/A変換回路、(20)は抵
抗比がR/4、R/8、R/16、R/32で重みづけられ
た抵抗が直列接続され前記第1のD/A変換回路(1
9)からの電圧に応じて動作する4ビットの第2のD/
A変換回路である。
【0012】図1において、図2と同一の回路素子につ
いては同一の符号を付し、説明を省略する。定電流源
(10)乃至(17)は全て等しく電流Iを流す。図1
では、8ビットの入力信号をLSB4ビット、MSB4
ビットで分割しLSB4ビットを抵抗比が1/32と1/
16であるR−2R方式のラダー回路により構成される
第1のD/A変換回路(19)でD/A変換する。又、M
SB4ビットを抵抗比がR/4、R/8、R/16、R/3
2で重みづけられた抵抗が直列接続された第2のD/A
変換回路(20)でD/A変換する。
いては同一の符号を付し、説明を省略する。定電流源
(10)乃至(17)は全て等しく電流Iを流す。図1
では、8ビットの入力信号をLSB4ビット、MSB4
ビットで分割しLSB4ビットを抵抗比が1/32と1/
16であるR−2R方式のラダー回路により構成される
第1のD/A変換回路(19)でD/A変換する。又、M
SB4ビットを抵抗比がR/4、R/8、R/16、R/3
2で重みづけられた抵抗が直列接続された第2のD/A
変換回路(20)でD/A変換する。
【0013】第1のD/A変換回路(19)と第2のD/
A変換回路(20)の各々動作は、図2及び図3の場合
と同様であり、説明を省略する。図1の第1のD/A変
換回路(19)は、R/4が1個、R/8が1個、R/1
6が4個、R/32が5個必要なので、トータルのR/1
6の抵抗の本数は、 1個×4本+1個×2本+4個×1本+5個×2本=2
0本 となる。
A変換回路(20)の各々動作は、図2及び図3の場合
と同様であり、説明を省略する。図1の第1のD/A変
換回路(19)は、R/4が1個、R/8が1個、R/1
6が4個、R/32が5個必要なので、トータルのR/1
6の抵抗の本数は、 1個×4本+1個×2本+4個×1本+5個×2本=2
0本 となる。
【0014】このため、図1の回路は、図3の回路に比
べてR/16の抵抗の本数が半分以下で構成できる。抵
抗の本数が減れば、ICのパターン面積を小さくできる
のでIC化に適している。図1の説明では8ビットの入
力信号をLSB4ビット、MSB4ビットで分割した場
合を示しているが、他の割合で設定してもよい。例え
ば、LSB5ビット、MSB3ビットで構成しても良い
し、LSB3ビット、MSB5ビットで構成しても良
い。第1のD/A変換回路(19)のビット数を多く
し、第2のD/A変換回路(20)のビット数を少なく
すると、抵抗比の精度が増加し、抵抗の本数が増加する
タイプの特性となる。
べてR/16の抵抗の本数が半分以下で構成できる。抵
抗の本数が減れば、ICのパターン面積を小さくできる
のでIC化に適している。図1の説明では8ビットの入
力信号をLSB4ビット、MSB4ビットで分割した場
合を示しているが、他の割合で設定してもよい。例え
ば、LSB5ビット、MSB3ビットで構成しても良い
し、LSB3ビット、MSB5ビットで構成しても良
い。第1のD/A変換回路(19)のビット数を多く
し、第2のD/A変換回路(20)のビット数を少なく
すると、抵抗比の精度が増加し、抵抗の本数が増加する
タイプの特性となる。
【0015】逆に、第1のD/A変換回路(19)のビ
ット数を少なくし、第2のD/A変換回路(20)のビ
ット数を多くすると、抵抗比の精度が低下し、抵抗の本
数が低下するタイプの特性となる。これは、第1のD/
A変換回路(19)と第2のD/A変換回路(20)の
特性に起因する。
ット数を少なくし、第2のD/A変換回路(20)のビ
ット数を多くすると、抵抗比の精度が低下し、抵抗の本
数が低下するタイプの特性となる。これは、第1のD/
A変換回路(19)と第2のD/A変換回路(20)の
特性に起因する。
【0016】それ故、LSBとMSBのビット数の割合
は、必要とされる特性に応じて設定すればよい。
は、必要とされる特性に応じて設定すればよい。
【0017】
【発明の効果】以上述べた如く、本発明によれば、少な
い抵抗の数で構成可能でIC化に適したD/A変換器が
提供できる。特に、本発明によれば、第1のD/A変換
回路と第2のD/A変換回路で処理するビット数の割合
を変えることにより、抵抗比の精度を重視した特性と、
抵抗の本数の削減を重視した特性を選択することができ
る。
い抵抗の数で構成可能でIC化に適したD/A変換器が
提供できる。特に、本発明によれば、第1のD/A変換
回路と第2のD/A変換回路で処理するビット数の割合
を変えることにより、抵抗比の精度を重視した特性と、
抵抗の本数の削減を重視した特性を選択することができ
る。
【図1】本発明のD/A変換器を示す回路図である。
【図2】従来のD/A変換器を示す回路図である。
【図3】従来のD/A変換器を示す回路図である。
(1)乃至(8) 入力端子 (9) 出力端子 (18) 基準電源 (19) 第1のD/A変換回路 (20) 第2のD/A変換回路
Claims (3)
- 【請求項1】 抵抗値が等しい複数の抵抗で構成される
D/A変換器であって、 基準電源と、 抵抗比が1/32と1/16であるR−2R方式のラダー
回路により構成され前記基準電源からの電圧に応じて動
作する第1のD/A変換回路と、 抵抗比が(1/2)のn乗(nは2以上の自然数)で重
みづけられた抵抗が直列接続され前記第1のD/A変換
回路からの電圧に応じて動作する第2のD/A変換回路
とを備えることを特徴とするD/A変換器。 - 【請求項2】 前記第1及び第2のD/A変換回路を構
成する抵抗は、ICに内蔵されることを特徴とする請求
項1に記載のD/A変換器。 - 【請求項3】 前記第1及び第2のD/A変換回路は、
デジタル信号に応じてオンオフする定電流源を備えるこ
とを特徴とする請求項1に記載のD/A変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28703996A JPH10135836A (ja) | 1996-10-29 | 1996-10-29 | D/a変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28703996A JPH10135836A (ja) | 1996-10-29 | 1996-10-29 | D/a変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10135836A true JPH10135836A (ja) | 1998-05-22 |
Family
ID=17712263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28703996A Pending JPH10135836A (ja) | 1996-10-29 | 1996-10-29 | D/a変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10135836A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7639166B2 (en) | 2007-06-21 | 2009-12-29 | Sanyo Electric Co., Ltd. | D/A converter circuit |
JP2017520172A (ja) * | 2014-05-27 | 2017-07-20 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 低グリッチノイズのセグメント型dac用のハイブリッドr−2r構造 |
-
1996
- 1996-10-29 JP JP28703996A patent/JPH10135836A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7639166B2 (en) | 2007-06-21 | 2009-12-29 | Sanyo Electric Co., Ltd. | D/A converter circuit |
JP2017520172A (ja) * | 2014-05-27 | 2017-07-20 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 低グリッチノイズのセグメント型dac用のハイブリッドr−2r構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6268817B1 (en) | Digital-to-analog converter | |
US5801655A (en) | Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter | |
US5969658A (en) | R/2R ladder circuit and method for digital-to-analog converter | |
JP3130528B2 (ja) | ディジタル・アナログ変換器 | |
US6346899B1 (en) | Analog current mode D/A converter using transconductors | |
JPH06314977A (ja) | 電流出力型デジタル/アナログ変換回路 | |
EP1050970A2 (en) | Digital-to-analog converter | |
JPH0377430A (ja) | D/aコンバータ | |
KR20090031184A (ko) | 디지털 투 아날로그 컨버터 | |
JP2937452B2 (ja) | ディジタル・アナログ変換器 | |
KR20180075319A (ko) | 스위칭 노이즈가 개선된 다단 저항열 디지털-아날로그 변환기 | |
JPH10135836A (ja) | D/a変換器 | |
JP2001127634A (ja) | ディジタル・アナログ変換器 | |
JPH0846515A (ja) | デジタルアナログ変換装置 | |
JP2553768B2 (ja) | ディジタル可変抵抗器 | |
JP2003309469A (ja) | 半導体集積回路 | |
JPH1117547A (ja) | D/a変換器 | |
US5684483A (en) | Floating point digital to analog converter | |
JPH08125538A (ja) | ディジタル・アナログ変換器 | |
JP3125116B2 (ja) | Adコンバータ | |
JPS612427A (ja) | 変換器 | |
JPH1117545A (ja) | D/a変換器 | |
JPH10215179A (ja) | D/aコンバータ | |
US20030218555A1 (en) | Apparatus for converting a digital value into an analog signal | |
JP2001237705A (ja) | 重みづけ定電流源およびd−a変換器 |