JPH0843854A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0843854A JPH0843854A JP17552794A JP17552794A JPH0843854A JP H0843854 A JPH0843854 A JP H0843854A JP 17552794 A JP17552794 A JP 17552794A JP 17552794 A JP17552794 A JP 17552794A JP H0843854 A JPH0843854 A JP H0843854A
- Authority
- JP
- Japan
- Prior art keywords
- transparent conductive
- liquid crystal
- pixel
- conductive film
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 有効画素領域の開口率を向上させ、補助容量
に応じた膜厚の調整も行うことのできる液晶表示装置の
提供を目的とする。 【構成】 液晶セル領域内の絶縁膜である層間膜６ｂを
例えばＩＴＯのような透明導電膜４とＣS 透明導電膜５
とで挟み込む構造により補助容量を形成している。
に応じた膜厚の調整も行うことのできる液晶表示装置の
提供を目的とする。 【構成】 液晶セル領域内の絶縁膜である層間膜６ｂを
例えばＩＴＯのような透明導電膜４とＣS 透明導電膜５
とで挟み込む構造により補助容量を形成している。
Description
【０００１】
【産業上の利用分野】本発明は、情報に応じた駆動電圧
が各画素に対応した液晶セルに接続する画素電極を介し
て印加され、この複数の液晶セルを用いてデータを表示
する液晶表示装置に関する。
が各画素に対応した液晶セルに接続する画素電極を介し
て印加され、この複数の液晶セルを用いてデータを表示
する液晶表示装置に関する。
【０００２】
【従来の技術】現在、ＯＡ用として薄膜トランジスタ−
液晶表示装置（Thin Film Transistor-Liquid Crystal
Disply：以下、ＴＦＴ−ＬＣＤという）は、例えば 640
× 480 画素のビデオグラフィックスアレイ（Video Gr
aphics Array：以下、ＶＧＡという）対応のものが市場
に登場している。今後、ＶＧＡとの上位互換性を有する
ＸＧＡ（eXtended Graphics Array）仕様やエンジニア
ワークステーション（ＥＷＳ）仕様に対応した大画面、
高精細化への流れに沿って各社でＴＦＴ−ＬＣＤの開発
が行われている。
液晶表示装置（Thin Film Transistor-Liquid Crystal
Disply：以下、ＴＦＴ−ＬＣＤという）は、例えば 640
× 480 画素のビデオグラフィックスアレイ（Video Gr
aphics Array：以下、ＶＧＡという）対応のものが市場
に登場している。今後、ＶＧＡとの上位互換性を有する
ＸＧＡ（eXtended Graphics Array）仕様やエンジニア
ワークステーション（ＥＷＳ）仕様に対応した大画面、
高精細化への流れに沿って各社でＴＦＴ−ＬＣＤの開発
が行われている。
【０００３】また、映像用としても直視型、プロジェク
ションと共に解像度を重要視した高精細化の要求があ
る。
ションと共に解像度を重要視した高精細化の要求があ
る。
【０００４】このような要求の中で、ディスプレイの明
るさは、性能上、重要なポイントとなる。この明るさ
は、バックライトの輝度及びパネルの透過率で決まる。
この中でパネルの透過率を決定する要素には、例えば偏
光板、カラーフィルタ、ガラス、液晶、有効表示部の開
口率等が挙げられる。画素の設計を行うにあたって、ど
のようにすると開口率が大きく取れるようになるかは、
各社の設計ノウハウとなっている。ＴＦＴアレイの設計
は、要求性能を満たすバスライン、ＴＦＴ及び補助容量
ＣS のサイズとレイアウトをマスクパターンの設計規則
に従って行っている。
るさは、性能上、重要なポイントとなる。この明るさ
は、バックライトの輝度及びパネルの透過率で決まる。
この中でパネルの透過率を決定する要素には、例えば偏
光板、カラーフィルタ、ガラス、液晶、有効表示部の開
口率等が挙げられる。画素の設計を行うにあたって、ど
のようにすると開口率が大きく取れるようになるかは、
各社の設計ノウハウとなっている。ＴＦＴアレイの設計
は、要求性能を満たすバスライン、ＴＦＴ及び補助容量
ＣS のサイズとレイアウトをマスクパターンの設計規則
に従って行っている。
【０００５】特に、画素サイズが小さくなるにつれて、
画素部分の液晶容量だけでは液晶印加電圧保持率を高め
ることができないので保持容量を補うための補助容量を
液晶容量と並列に接続している。
画素部分の液晶容量だけでは液晶印加電圧保持率を高め
ることができないので保持容量を補うための補助容量を
液晶容量と並列に接続している。
【０００６】
【発明が解決しようとする課題】ところで、例えばアク
ティブマトリクス（ＡＭ）型のＬＣＤでは、所望の特性
を得るための素子設計とのバランスを取りながら画素電
極の大きさを決める必要がある。これは、ＬＣＤの高精
細化を進めると、ＬＣＤは、ＬＣＤにおける各画素間の
ピッチが細かくなり、配線領域やＴＦＴ部等のＬＣＤに
おける遮光部分が大きくなって開口率が低下してくる。
このように開口率の低下を抑える一つの方式として付加
容量方式、すなわちＣS オンゲート構造があり、現在の
構造では、各画素は、上から第２の多結晶シリコン、い
わゆる２ＰＯＬＹ／絶縁膜／第１の多結晶シリコン、い
わゆる１ＰＯＬＹという構造を画素毎にとるようにして
専用の補助容量ＣS を形成している（図７や図８の補助
容量ＣS 形成領域を参照）。
ティブマトリクス（ＡＭ）型のＬＣＤでは、所望の特性
を得るための素子設計とのバランスを取りながら画素電
極の大きさを決める必要がある。これは、ＬＣＤの高精
細化を進めると、ＬＣＤは、ＬＣＤにおける各画素間の
ピッチが細かくなり、配線領域やＴＦＴ部等のＬＣＤに
おける遮光部分が大きくなって開口率が低下してくる。
このように開口率の低下を抑える一つの方式として付加
容量方式、すなわちＣS オンゲート構造があり、現在の
構造では、各画素は、上から第２の多結晶シリコン、い
わゆる２ＰＯＬＹ／絶縁膜／第１の多結晶シリコン、い
わゆる１ＰＯＬＹという構造を画素毎にとるようにして
専用の補助容量ＣS を形成している（図７や図８の補助
容量ＣS 形成領域を参照）。
【０００７】この方式によるＬＣＤは、蓄積容量方式の
ＬＣＤに比べて開口率を大きくできるものの、例えば図
７に示すように、有効画素領域に対して補助容量の領域
が３０％以上を占めている。このため、付加容量方式の
ＬＣＤであっても開口率を向上させたり、透過率の低下
を余儀なくされる。また、ＴＦＴ−ＬＣＤのデバイスに
おいてＴＦＴは、高精細化に伴ってゲートバスラインの
容量が大きく、付加容量が無視できなくなり、結果とし
て信号の遅延を生じてしまう。
ＬＣＤに比べて開口率を大きくできるものの、例えば図
７に示すように、有効画素領域に対して補助容量の領域
が３０％以上を占めている。このため、付加容量方式の
ＬＣＤであっても開口率を向上させたり、透過率の低下
を余儀なくされる。また、ＴＦＴ−ＬＣＤのデバイスに
おいてＴＦＴは、高精細化に伴ってゲートバスラインの
容量が大きく、付加容量が無視できなくなり、結果とし
て信号の遅延を生じてしまう。
【０００８】また、容量を付加するため、専用の補助容
量ＣS ラインが各ラインの画素毎に走っている。このた
め、ゲートバスラインやソースバスラインが、専用の補
助容量ＣS ラインを乗り越える構造になっている。この
構造をとることが信号の断線の要因となっている。この
ような原因によってＬＣＤのパネルの歩留りが低下して
しまうようになる。
量ＣS ラインが各ラインの画素毎に走っている。このた
め、ゲートバスラインやソースバスラインが、専用の補
助容量ＣS ラインを乗り越える構造になっている。この
構造をとることが信号の断線の要因となっている。この
ような原因によってＬＣＤのパネルの歩留りが低下して
しまうようになる。
【０００９】一方、開口率及び容量の問題から、バスラ
インの真下に補助容量ＣS を形成するようにした場合、
このバスラインと形成した補助容量ＣS の間でカップリ
ングが発生する。このカップリングによってＬＣＤに
は、電界の影響によって液晶分子の整列方向が乱れて光
漏れ、すなわちドメインがプレチルトドメインやリバー
スチルトドメインとして引き起こされ、コントラスト低
下や輝点不良を起こしてしまう虞れがでてくる。また、
このようなドメイン現象は、透明導電膜が段差を形成す
ることによっても生じる。
インの真下に補助容量ＣS を形成するようにした場合、
このバスラインと形成した補助容量ＣS の間でカップリ
ングが発生する。このカップリングによってＬＣＤに
は、電界の影響によって液晶分子の整列方向が乱れて光
漏れ、すなわちドメインがプレチルトドメインやリバー
スチルトドメインとして引き起こされ、コントラスト低
下や輝点不良を起こしてしまう虞れがでてくる。また、
このようなドメイン現象は、透明導電膜が段差を形成す
ることによっても生じる。
【００１０】そこで、本発明は、上述したような実情に
鑑みてなされたものであり、有効画素領域の開口率を向
上させ、補助容量に応じた膜厚の調整も行うことのでき
る液晶表示装置の提供を目的とする。
鑑みてなされたものであり、有効画素領域の開口率を向
上させ、補助容量に応じた膜厚の調整も行うことのでき
る液晶表示装置の提供を目的とする。
【００１１】
【課題を解決するための手段】本発明に係る液晶表示装
置は、上述した課題を解決するために、情報に応じた駆
動電圧が各画素に対応した液晶セルに接続する画素電極
を介して印加され、この複数の液晶セルを用いてデータ
を表示する液晶表示装置において、液晶セル領域内の絶
縁膜である層間膜を例えばＩＴＯのような透明導電膜で
挟み込む構造により補助容量を形成することを特徴とし
ている。
置は、上述した課題を解決するために、情報に応じた駆
動電圧が各画素に対応した液晶セルに接続する画素電極
を介して印加され、この複数の液晶セルを用いてデータ
を表示する液晶表示装置において、液晶セル領域内の絶
縁膜である層間膜を例えばＩＴＯのような透明導電膜で
挟み込む構造により補助容量を形成することを特徴とし
ている。
【００１２】ここで、透明導電膜は、各画素毎のゲート
ラインあるいは補助容量のラインに接続すると共に、画
素内の領域の層間膜を透明導電膜で覆って構成してもよ
い。また、各画素毎のゲートラインあるいは補助容量の
ラインに接続された透明導電膜を縦方向あるいは横方向
のいずれかの複数画素分をまとめて形成してもよい。
ラインあるいは補助容量のラインに接続すると共に、画
素内の領域の層間膜を透明導電膜で覆って構成してもよ
い。また、各画素毎のゲートラインあるいは補助容量の
ラインに接続された透明導電膜を縦方向あるいは横方向
のいずれかの複数画素分をまとめて形成してもよい。
【００１３】
【作用】本発明に係る液晶表示装置では、画素電極と同
じ材質からなる透明導電膜で絶縁膜を挟み込む構造にし
て補助容量を形成することにより、画素領域全体で付加
容量を満足するように形成しながら、液晶セルの画素面
積を有効に活用している。
じ材質からなる透明導電膜で絶縁膜を挟み込む構造にし
て補助容量を形成することにより、画素領域全体で付加
容量を満足するように形成しながら、液晶セルの画素面
積を有効に活用している。
【００１４】この透明導電膜は、各画素毎のゲートライ
ンあるいは補助容量のラインに接続すると共に、上記画
素内の領域の層間膜を上記透明導電膜で覆って構成する
ことにより、有効画素領域を削らないので開口率を向上
させ、例えば膜厚の調整して透過率にも影響を与えない
ようにしている。
ンあるいは補助容量のラインに接続すると共に、上記画
素内の領域の層間膜を上記透明導電膜で覆って構成する
ことにより、有効画素領域を削らないので開口率を向上
させ、例えば膜厚の調整して透過率にも影響を与えない
ようにしている。
【００１５】各画素毎のゲートラインあるいは補助容量
のラインに接続された透明導電膜を縦方向あるいは横方
向のいずれかの複数画素分をまとめて形成するようにし
ても、液晶セルの開口率や透過光量を上げることができ
る。
のラインに接続された透明導電膜を縦方向あるいは横方
向のいずれかの複数画素分をまとめて形成するようにし
ても、液晶セルの開口率や透過光量を上げることができ
る。
【００１６】
【実施例】以下、本発明に係る液晶表示装置の実施例に
ついて、図面を参照しながら説明する。この液晶表示装
置は、供給される情報に応じた駆動電圧が各画素に対応
した液晶セルに接続する画素電極を介して印加され、こ
の複数の液晶セルを用いてデータを表示するものであ
る。この液晶表示装置は、補助容量、いわゆるＣS 構成
方式における付加容量方式を用いるＣS オンゲート構造
を採用している。この実施例では、アモルファス−ＴＦ
Ｔを用いた液晶表示装置（ＬＣＤ）について説明する。
ついて、図面を参照しながら説明する。この液晶表示装
置は、供給される情報に応じた駆動電圧が各画素に対応
した液晶セルに接続する画素電極を介して印加され、こ
の複数の液晶セルを用いてデータを表示するものであ
る。この液晶表示装置は、補助容量、いわゆるＣS 構成
方式における付加容量方式を用いるＣS オンゲート構造
を採用している。この実施例では、アモルファス−ＴＦ
Ｔを用いた液晶表示装置（ＬＣＤ）について説明する。
【００１７】この方式による液晶表示装置は、例えば図
１に示すように、基本的に蓄積容量方式のいわゆるＣS
オンコモン構造に比較して通常、ＣS ラインがない、あ
るいは最小限度のＣS ライン１しか有していないため開
口率を上げることができる。例えばＣS ライン１がない
場合、ＣS ライン１とゲートライン２間のリークがなく
なる。また、この方式では、ライン間のクロス部が少な
くなること、ソースライン３の容量が小さくなること及
びゲートライン２の容量が大きくなる等の特徴を有して
いる。
１に示すように、基本的に蓄積容量方式のいわゆるＣS
オンコモン構造に比較して通常、ＣS ラインがない、あ
るいは最小限度のＣS ライン１しか有していないため開
口率を上げることができる。例えばＣS ライン１がない
場合、ＣS ライン１とゲートライン２間のリークがなく
なる。また、この方式では、ライン間のクロス部が少な
くなること、ソースライン３の容量が小さくなること及
びゲートライン２の容量が大きくなる等の特徴を有して
いる。
【００１８】ＴＦＴ−ＬＣＤは、この大型の高精細度化
に伴って１つの画素が占める面積が小さくなる。さら
に、画素ピッチが細かくなるにつれて画素部分の液晶容
量だけでは保持容量が小さくなることが知られている。
に伴って１つの画素が占める面積が小さくなる。さら
に、画素ピッチが細かくなるにつれて画素部分の液晶容
量だけでは保持容量が小さくなることが知られている。
【００１９】本発明の液晶表示装置は、高精細度化に伴
って、画素電極と同じ材質を用いて絶縁膜を挟み込んで
必要とされる補助容量ＣS を形成している。液晶表示装
置は、この透明導電膜４と、ゲートライン２（または専
用のＣS ライン１）に接続したＣS 透明導電膜５とで補
助容量を画素毎に形成している。図１の液晶表示装置の
概略的な要部平面図において、透明導電膜４とＣS 透明
導電膜５とが重なり合っている部分が斜線で示されてい
る。この斜線の部分が、この液晶セル、すなわち画素領
域における補助容量ＣS 形成領域に相当する。
って、画素電極と同じ材質を用いて絶縁膜を挟み込んで
必要とされる補助容量ＣS を形成している。液晶表示装
置は、この透明導電膜４と、ゲートライン２（または専
用のＣS ライン１）に接続したＣS 透明導電膜５とで補
助容量を画素毎に形成している。図１の液晶表示装置の
概略的な要部平面図において、透明導電膜４とＣS 透明
導電膜５とが重なり合っている部分が斜線で示されてい
る。この斜線の部分が、この液晶セル、すなわち画素領
域における補助容量ＣS 形成領域に相当する。
【００２０】ここで、画素電極は、画素の駆動電極とし
て透明導電膜４を用いる。この透明導電膜４には、ＩＴ
Ｏ（Indium Tin Oxide：以下ＩＴＯという）やＳｎＯ2
等の材質が用いられる。この透明導電膜４とＣS 透明導
電膜５の材質は同じものであってもよい。
て透明導電膜４を用いる。この透明導電膜４には、ＩＴ
Ｏ（Indium Tin Oxide：以下ＩＴＯという）やＳｎＯ2
等の材質が用いられる。この透明導電膜４とＣS 透明導
電膜５の材質は同じものであってもよい。
【００２１】また、上記絶縁膜としては、後述する層間
膜が相当し、この層間膜の材質には、例えばＰＳＧ（Ph
ospho Silicate Glass）、ＮＳＧ、ＳｉＯ2 、ＳｉＮ及
び平坦化材等が上げられる。さらに、データを供給する
信号線には、アルミニウム系金属、Ｃｕ、Ｔｉ、Ｍｏ、
Ｗまたはそれらの合金が用いられている。
膜が相当し、この層間膜の材質には、例えばＰＳＧ（Ph
ospho Silicate Glass）、ＮＳＧ、ＳｉＯ2 、ＳｉＮ及
び平坦化材等が上げられる。さらに、データを供給する
信号線には、アルミニウム系金属、Ｃｕ、Ｔｉ、Ｍｏ、
Ｗまたはそれらの合金が用いられている。
【００２２】このように後述する層間膜を透明導電膜４
とＣS 透明導電膜５とで挟み込む構造にして補助容量Ｃ
S の領域を形成することにより、付加容量を確保しなが
ら、液晶の画素に相当する有効画素領域中において、従
来ＣS ライン１が占めることによって遮光されていた領
域分の面積を抑えることができる。これにより、画素の
開口率を向上っせることができる。
とＣS 透明導電膜５とで挟み込む構造にして補助容量Ｃ
S の領域を形成することにより、付加容量を確保しなが
ら、液晶の画素に相当する有効画素領域中において、従
来ＣS ライン１が占めることによって遮光されていた領
域分の面積を抑えることができる。これにより、画素の
開口率を向上っせることができる。
【００２３】簡単に、この製造プロセスについて図２に
示す液晶表示装置の要部断面図を参照しながら説明す
る。ここで、この要部断面は、図２の一点鎖線で示す破
断線で切った断面である。また、必要に応じて図１も参
照する。
示す液晶表示装置の要部断面図を参照しながら説明す
る。ここで、この要部断面は、図２の一点鎖線で示す破
断線で切った断面である。また、必要に応じて図１も参
照する。
【００２４】先ず、透明基板１０上には、アモルファス
−ＴＦＴ（以下、ａ−ＴＦＴという）がトランジスタ形
成領域ＴＲに形成される。この透明基板１０上には、ゲ
ート層２Ｇが成膜される。このａ−ＴＦＴがＡｌゲート
ＴＦＴ、チャンネルエッチ型の場合、Ａｌはゲートパタ
ーン、すなわちゲート電極を成すゲート層２Ｇを形成し
た後に、層間膜６ａとして例えば陽極酸化法で稠密で強
固な膜であるＡｌ2Ｏ3を形成する。また、陽極酸化法で
Ｔａ2Ｏ5を成膜することによって短絡不良の発生を低減
させる。このＡｌ2Ｏ3もＴａ2Ｏ5も、ゲート絶縁膜とし
て実用化されている。
−ＴＦＴ（以下、ａ−ＴＦＴという）がトランジスタ形
成領域ＴＲに形成される。この透明基板１０上には、ゲ
ート層２Ｇが成膜される。このａ−ＴＦＴがＡｌゲート
ＴＦＴ、チャンネルエッチ型の場合、Ａｌはゲートパタ
ーン、すなわちゲート電極を成すゲート層２Ｇを形成し
た後に、層間膜６ａとして例えば陽極酸化法で稠密で強
固な膜であるＡｌ2Ｏ3を形成する。また、陽極酸化法で
Ｔａ2Ｏ5を成膜することによって短絡不良の発生を低減
させる。このＡｌ2Ｏ3もＴａ2Ｏ5も、ゲート絶縁膜とし
て実用化されている。
【００２５】次に、いわゆるａ−Ｓｉ島を形成するため
に、ａ−Ｓｉとの界面特性が良好なＳｉＮを用い２層構
造とする。このＳｉＮ膜は、通常ａ−Ｓｉと同様にプラ
ズマＣＶＤ法によって成膜する。ａ−Ｓｉは、ｉ層（ｉ
・ａ−Ｓｉ）とｎ層（ｎ+ ・ａ−Ｓｉ）を形成する。
に、ａ−Ｓｉとの界面特性が良好なＳｉＮを用い２層構
造とする。このＳｉＮ膜は、通常ａ−Ｓｉと同様にプラ
ズマＣＶＤ法によって成膜する。ａ−Ｓｉは、ｉ層（ｉ
・ａ−Ｓｉ）とｎ層（ｎ+ ・ａ−Ｓｉ）を形成する。
【００２６】次のプロセスでは、ａ−Ｓｉのエッチング
を行う。島状パターンのａ−Ｓｉは、ゲートパターンか
ら出ないようにｉ層とｎ層を残し、ゲート領域にコンタ
クトが形成される（図１及び図２の１Ｃｏｎ、２Ｃｏｎ
を参照）。また、ＴＦＴのソース／ドレイン電極も形成
される。
を行う。島状パターンのａ−Ｓｉは、ゲートパターンか
ら出ないようにｉ層とｎ層を残し、ゲート領域にコンタ
クトが形成される（図１及び図２の１Ｃｏｎ、２Ｃｏｎ
を参照）。また、ＴＦＴのソース／ドレイン電極も形成
される。
【００２７】そして、信号線（すなわちゲートライン
３）となる金属膜３Ｓが成膜される。この信号線３は、
配線パターンをマスクにしてエッチングによって形成す
る。
３）となる金属膜３Ｓが成膜される。この信号線３は、
配線パターンをマスクにしてエッチングによって形成す
る。
【００２８】この後、スパッタリング法あるいはＣＶＤ
法等を用いて透明電極である例えばＩＴＯを堆積させて
画素電極のパターン化を行う。付加容量方式を用いてい
るので、ＩＴＯ電極によるＣS 透明導電膜５は、ゲート
配線とオーバーラップさせてコンタクトするようにして
いる。このＣS 透明導電膜５は、専用の補助容量ＣSラ
インと共に、補助容量ＣS の一部を成す透明導電膜とし
てコンタクトしている（図１及び図２を参照）。
法等を用いて透明電極である例えばＩＴＯを堆積させて
画素電極のパターン化を行う。付加容量方式を用いてい
るので、ＩＴＯ電極によるＣS 透明導電膜５は、ゲート
配線とオーバーラップさせてコンタクトするようにして
いる。このＣS 透明導電膜５は、専用の補助容量ＣSラ
インと共に、補助容量ＣS の一部を成す透明導電膜とし
てコンタクトしている（図１及び図２を参照）。
【００２９】次に、再び、層間膜６ｂでパターン化に応
じた領域を覆う。この層間膜６ｂの被膜形成後、ＴＦＴ
のドレイン（画素電極）側にコンタクト領域を形成する
ためエッチングを行う。
じた領域を覆う。この層間膜６ｂの被膜形成後、ＴＦＴ
のドレイン（画素電極）側にコンタクト領域を形成する
ためエッチングを行う。
【００３０】最後に、駆動電極となる透明導電膜４を成
膜しパターン形成する。
膜しパターン形成する。
【００３１】このような手順によって単層構造ではある
が絶縁層である層間膜６ｂをＣS 透明導電膜５、透明導
電膜４で挟み込むことにより、必要とする大容量の補助
容量ＣS を確保しながら、従来の専用の補助容量ＣS の
占有領域に比べて狭い領域で済ませている。専用の補助
容量ＣS の占有面積が小さくなることにより、１つの画
素の有効画素面積を広く採ることができ、開口率を向上
させることができる。
が絶縁層である層間膜６ｂをＣS 透明導電膜５、透明導
電膜４で挟み込むことにより、必要とする大容量の補助
容量ＣS を確保しながら、従来の専用の補助容量ＣS の
占有領域に比べて狭い領域で済ませている。専用の補助
容量ＣS の占有面積が小さくなることにより、１つの画
素の有効画素面積を広く採ることができ、開口率を向上
させることができる。
【００３２】また、透明導電膜４、５の全膜厚を調整す
ることにより、従来に比べても透過率の損失のほとんど
ない液晶表示装置を提供することができる。
ることにより、従来に比べても透過率の損失のほとんど
ない液晶表示装置を提供することができる。
【００３３】次に、上述した液晶表示装置の第１の変形
例について図３の要部断面図を参照しながら簡単に説明
する。
例について図３の要部断面図を参照しながら簡単に説明
する。
【００３４】この実施例は、最初に、透明基板１０上に
ＣS 透明導電膜５を画素領域にわたって形成する。この
形成領域は、図１に示すように透明導電膜４の領域と略
々同じ領域を占めるように形成する。以後、ゲート金属
を成膜してゲート層２Ｇを形成し、エッチング処理した
後の処理手順は、ほとんど上述した実施例の手順と同じ
手順を行う。
ＣS 透明導電膜５を画素領域にわたって形成する。この
形成領域は、図１に示すように透明導電膜４の領域と略
々同じ領域を占めるように形成する。以後、ゲート金属
を成膜してゲート層２Ｇを形成し、エッチング処理した
後の処理手順は、ほとんど上述した実施例の手順と同じ
手順を行う。
【００３５】このように例えば層間膜６ａ、６ｂをＣS
透明導電膜５ａ、５ｂで挟み込むような構造にし、多層
化して補助容量ＣS を形成したコンデンサ部分（図１の
ＣS透明導電膜５とのオーバーラップ部分）と専用のＣ
S ライン１と接続するようにすることにより、専用のＣ
S ラインの領域を最小限に抑えることができ、有効画素
領域を確保して開口率を向上させることができ、かつ透
明導電膜の膜厚も制御できる。これによって、従来の有
効画素の３０％程度を占めて、低下させていた開口率が
向上する。
透明導電膜５ａ、５ｂで挟み込むような構造にし、多層
化して補助容量ＣS を形成したコンデンサ部分（図１の
ＣS透明導電膜５とのオーバーラップ部分）と専用のＣ
S ライン１と接続するようにすることにより、専用のＣ
S ラインの領域を最小限に抑えることができ、有効画素
領域を確保して開口率を向上させることができ、かつ透
明導電膜の膜厚も制御できる。これによって、従来の有
効画素の３０％程度を占めて、低下させていた開口率が
向上する。
【００３６】また、前述した実施例の第２の変形例とし
て、各画素毎のゲートラインあるいは補助容量のライン
に接続された透明導電膜を縦方向あるいは横方向のいず
れかの複数画素分をまとめて形成するようにしてもよ
い。すなわち、専用のＣS ライン１を全く設けずにＣS
透明導電膜５を全画素あるいは数画素ずつの複数の画素
にわたってひとまとめに形成して補助容量ＣS の代替に
用いる。実際に図４に示す透明導電膜４は、液晶セル、
すなわち画素領域に対応する範囲だけを覆うように形成
する。この際、一点鎖線Ｂ−Ｂ’の破断線で切った断面
は、図４に示すように層間膜６ｂをＣS 透明導電膜５、
透明導電膜４で挟むような構造になっている。なお、図
４のＣS 透明導電膜５は、全画素あるいは数画素ずつ縦
方向に形成してもよい。
て、各画素毎のゲートラインあるいは補助容量のライン
に接続された透明導電膜を縦方向あるいは横方向のいず
れかの複数画素分をまとめて形成するようにしてもよ
い。すなわち、専用のＣS ライン１を全く設けずにＣS
透明導電膜５を全画素あるいは数画素ずつの複数の画素
にわたってひとまとめに形成して補助容量ＣS の代替に
用いる。実際に図４に示す透明導電膜４は、液晶セル、
すなわち画素領域に対応する範囲だけを覆うように形成
する。この際、一点鎖線Ｂ−Ｂ’の破断線で切った断面
は、図４に示すように層間膜６ｂをＣS 透明導電膜５、
透明導電膜４で挟むような構造になっている。なお、図
４のＣS 透明導電膜５は、全画素あるいは数画素ずつ縦
方向に形成してもよい。
【００３７】これにより、上記透明導電膜４とＣS 透明
導電膜５とが重なる領域が、各画素毎にコンデンサとし
ての機能を果たすことによって、より一層画素の開口率
の向上を図ることができる。
導電膜５とが重なる領域が、各画素毎にコンデンサとし
ての機能を果たすことによって、より一層画素の開口率
の向上を図ることができる。
【００３８】次に、液晶表示装置の第３の変形例につい
て図５及び図６を参照しながら説明する。
て図５及び図６を参照しながら説明する。
【００３９】この実施例では、ＣS 透明導電膜５が次段
のゲート配線である横方向に走るゲートライン３とオー
バーラップするように横一列に全画素あるいは数画素ず
つまとめて形成している。この場合もＣS 透明導電膜５
が透明導電膜４とで補助容量ＣS を形成することによ
り、第２の変形例と同様に、ＣS ライン１を全く形成せ
ずに済ませている。ＣS 透明導電膜５は、透明であるこ
とから、液晶が配された画素領域の開口率を下げること
なく、有効画素領域を有効に使用して透過光量も膜厚の
調整によって最適化させることができる。この実施例で
も図６に示すように層間膜６を透明導電膜４とＣS 透明
導電膜５とで挟み込む構造に各層を形成して画素毎の補
助容量ＣS 領域、すなわちコンデンサ領域を形成してい
ることが判る。
のゲート配線である横方向に走るゲートライン３とオー
バーラップするように横一列に全画素あるいは数画素ず
つまとめて形成している。この場合もＣS 透明導電膜５
が透明導電膜４とで補助容量ＣS を形成することによ
り、第２の変形例と同様に、ＣS ライン１を全く形成せ
ずに済ませている。ＣS 透明導電膜５は、透明であるこ
とから、液晶が配された画素領域の開口率を下げること
なく、有効画素領域を有効に使用して透過光量も膜厚の
調整によって最適化させることができる。この実施例で
も図６に示すように層間膜６を透明導電膜４とＣS 透明
導電膜５とで挟み込む構造に各層を形成して画素毎の補
助容量ＣS 領域、すなわちコンデンサ領域を形成してい
ることが判る。
【００４０】なお、この実施例では、ＣS 透明導電膜５
と後段側のゲートラインとをオーバーラップさせた場合
を示したが、ＣS 透明導電膜５は、前段側のゲートライ
ンとオーバーラップさせるようにしてもよい。
と後段側のゲートラインとをオーバーラップさせた場合
を示したが、ＣS 透明導電膜５は、前段側のゲートライ
ンとオーバーラップさせるようにしてもよい。
【００４１】また、上述した実施例は、すべてＣS オン
ゲート構造のａ−ＴＦＴについて説明したが、上述した
実施例に限定されるものでなく、蓄積容量方式のａ−Ｔ
ＦＴにおいて採用されるＣS オンコモン構造の場合、縦
方向に走るソースラインとオーバーラップさせるように
すれば、従来の開口率に比べて開口率を改善させること
ができる。
ゲート構造のａ−ＴＦＴについて説明したが、上述した
実施例に限定されるものでなく、蓄積容量方式のａ−Ｔ
ＦＴにおいて採用されるＣS オンコモン構造の場合、縦
方向に走るソースラインとオーバーラップさせるように
すれば、従来の開口率に比べて開口率を改善させること
ができる。
【００４２】以上のように構成することにより、画素の
小型化に伴って必要となる補助容量ＣS をＣS 透明導電
膜を用いて補い、従来設けられていた専用のＣS ライン
を最小限にして有効画素領域の開口率を向上させること
ができる。透明導電膜の膜厚を調整することにより、透
過光量を所定の範囲内に収めるように維持させることが
できる。
小型化に伴って必要となる補助容量ＣS をＣS 透明導電
膜を用いて補い、従来設けられていた専用のＣS ライン
を最小限にして有効画素領域の開口率を向上させること
ができる。透明導電膜の膜厚を調整することにより、透
過光量を所定の範囲内に収めるように維持させることが
できる。
【００４３】また、各画素毎のゲートラインあるいは補
助容量のラインに接続すると共に、上記画素内の領域の
層間膜を上記透明導電膜で覆って構成したり、各画素毎
のゲートラインあるいは補助容量のラインに接続された
透明導電膜を縦方向あるいは横方向のいずれかの複数画
素分をまとめて形成するようにしても開口率を向上させ
ることができ、高精細度化しても開口率を低下させるこ
とのないＬＣＤを提供することができる。
助容量のラインに接続すると共に、上記画素内の領域の
層間膜を上記透明導電膜で覆って構成したり、各画素毎
のゲートラインあるいは補助容量のラインに接続された
透明導電膜を縦方向あるいは横方向のいずれかの複数画
素分をまとめて形成するようにしても開口率を向上させ
ることができ、高精細度化しても開口率を低下させるこ
とのないＬＣＤを提供することができる。
【００４４】
【発明の効果】本発明に係る液晶表示装置では、絶縁膜
を補助容量の役割を果たす透明導電膜で挟み込むことに
より、必要とする補助容量を満たしながら、画素の開口
率を向上させることができる。これにより、より一層高
精細度の液晶表示装置は、輝度が高く、すなわち明る
く、しかも解像度の高い液晶表示装置を提供することが
できる。
を補助容量の役割を果たす透明導電膜で挟み込むことに
より、必要とする補助容量を満たしながら、画素の開口
率を向上させることができる。これにより、より一層高
精細度の液晶表示装置は、輝度が高く、すなわち明る
く、しかも解像度の高い液晶表示装置を提供することが
できる。
【００４５】また、各画素毎のゲートラインあるいは補
助容量のラインに接続すると共に、上記画素内の領域の
層間膜を上記透明導電膜で覆って構成したり、各画素毎
のゲートラインあるいは補助容量のラインに接続された
透明導電膜を縦方向あるいは横方向のいずれかの複数画
素分をまとめて形成するようにしても開口率を向上させ
ることができ、高精細度化しても開口率を低下させるこ
とのないＬＣＤを提供することができる。
助容量のラインに接続すると共に、上記画素内の領域の
層間膜を上記透明導電膜で覆って構成したり、各画素毎
のゲートラインあるいは補助容量のラインに接続された
透明導電膜を縦方向あるいは横方向のいずれかの複数画
素分をまとめて形成するようにしても開口率を向上させ
ることができ、高精細度化しても開口率を低下させるこ
とのないＬＣＤを提供することができる。
【図１】本発明に係る液晶表示装置の概略的な要部平面
図である。
図である。
【図２】上記液晶表示装置を破断線Ａ−Ａ’に沿って切
った際の要部断面図である。
った際の要部断面図である。
【図３】上記液晶表示装置における第１の変形例を説明
する要部断面図である。
する要部断面図である。
【図４】上記液晶表示装置における第２の変形例を説明
する要部断面図である。
する要部断面図である。
【図５】上記液晶表示装置におけるＣS 透明導電膜とゲ
ートラインとの位置関係を説明する要部平面図である。
ートラインとの位置関係を説明する要部平面図である。
【図６】上記液晶表示装置を破断線Ｂ−Ｂ’に沿って切
った際の要部断面図である。
った際の要部断面図である。
【図７】従来の液晶表示装置における概略的な要部平面
図である。
図である。
【図８】従来の液晶表示装置における要部断面図であ
る。
る。
１ 補助容量ＣS ライン ２ ゲートライン ３ 信号線（ソースライン） ４ 透明導電膜 ５、５ａ、５ｂ ＣS 透明導電膜 ６、６ａ、６ｂ 層間膜 ２Ｇ ゲート層 ３Ｓ 信号線 ＴＲ トランジスタ形成領域
Claims (3)
- 【請求項１】 情報に応じた駆動電圧が各画素に対応し
た液晶セルに接続する画素電極を介して印加され、この
複数の液晶セルを用いてデータを表示する液晶表示装置
において、 上記液晶セル領域内の絶縁膜を透明導電膜で挟み込む構
造により補助容量を形成することを特徴とする液晶表示
装置。 - 【請求項２】 上記透明導電膜は、各画素毎のゲートラ
インあるいは補助容量のラインに接続すると共に、上記
画素内の領域の層間膜を上記透明導電膜で覆って構成す
ることを特徴とする請求項１記載の液晶表示装置。 - 【請求項３】 上記各画素毎のゲートラインあるいは補
助容量のラインに接続された透明導電膜を縦方向あるい
は横方向のいずれかの複数画素分をまとめて形成するこ
とを特徴とする請求項１記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17552794A JP3339190B2 (ja) | 1994-07-27 | 1994-07-27 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17552794A JP3339190B2 (ja) | 1994-07-27 | 1994-07-27 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0843854A true JPH0843854A (ja) | 1996-02-16 |
| JP3339190B2 JP3339190B2 (ja) | 2002-10-28 |
Family
ID=15997628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17552794A Expired - Lifetime JP3339190B2 (ja) | 1994-07-27 | 1994-07-27 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3339190B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313481B1 (en) | 1998-08-06 | 2001-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US6690031B1 (en) | 1998-04-28 | 2004-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6914260B2 (en) | 1996-06-25 | 2005-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP2007003903A (ja) * | 2005-06-24 | 2007-01-11 | Seiko Epson Corp | 電気光学装置及びこれを備えた電子機器 |
| WO2008087764A1 (ja) | 2007-01-17 | 2008-07-24 | Sharp Kabushiki Kaisha | 液晶表示パネル及び液晶表示装置 |
| JP2009003187A (ja) * | 2007-06-21 | 2009-01-08 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2011043821A (ja) * | 2009-08-20 | 2011-03-03 | Chi Mei Electronics Corp | 表示装置 |
| JP2012208293A (ja) * | 2011-03-29 | 2012-10-25 | Seiko Epson Corp | 液晶装置および電子機器 |
| WO2014069260A1 (ja) * | 2012-10-29 | 2014-05-08 | シャープ株式会社 | アクティブマトリクス基板および液晶表示装置 |
| JP2018185541A (ja) * | 2013-05-03 | 2018-11-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018205774A (ja) * | 2013-04-19 | 2018-12-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
1994
- 1994-07-27 JP JP17552794A patent/JP3339190B2/ja not_active Expired - Lifetime
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6914260B2 (en) | 1996-06-25 | 2005-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US6690031B1 (en) | 1998-04-28 | 2004-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6313481B1 (en) | 1998-08-06 | 2001-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US6576504B2 (en) | 1998-08-06 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a liquid crystal display device having an improved storage capacitance |
| JP2007003903A (ja) * | 2005-06-24 | 2007-01-11 | Seiko Epson Corp | 電気光学装置及びこれを備えた電子機器 |
| US8125584B2 (en) | 2007-01-17 | 2012-02-28 | Sharp Kabushiki Kaisha | Liquid crystal display panel and liquid crystal display device |
| WO2008087764A1 (ja) | 2007-01-17 | 2008-07-24 | Sharp Kabushiki Kaisha | 液晶表示パネル及び液晶表示装置 |
| JP2009003187A (ja) * | 2007-06-21 | 2009-01-08 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2011043821A (ja) * | 2009-08-20 | 2011-03-03 | Chi Mei Electronics Corp | 表示装置 |
| US8866982B2 (en) | 2009-08-20 | 2014-10-21 | Innolux Corporation | Display device |
| JP2012208293A (ja) * | 2011-03-29 | 2012-10-25 | Seiko Epson Corp | 液晶装置および電子機器 |
| WO2014069260A1 (ja) * | 2012-10-29 | 2014-05-08 | シャープ株式会社 | アクティブマトリクス基板および液晶表示装置 |
| US9570469B2 (en) | 2012-10-29 | 2017-02-14 | Sharp Kabushiki Kaisha | Active-matrix substrate and liquid-crystal display device |
| JP2018205774A (ja) * | 2013-04-19 | 2018-12-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2018185541A (ja) * | 2013-05-03 | 2018-11-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2020060769A (ja) * | 2013-05-03 | 2020-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2022103223A (ja) * | 2013-05-03 | 2022-07-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3339190B2 (ja) | 2002-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3881248B2 (ja) | 液晶表示装置および画像表示装置 | |
| JP3312101B2 (ja) | 液晶表示装置 | |
| JP3164489B2 (ja) | 液晶表示パネル | |
| JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| US20070159568A1 (en) | Liquid crystal display device and fabrication method thereof | |
| US20010048500A1 (en) | Fringe field switching mode liquid crystal display | |
| KR101157386B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| JPH0736058A (ja) | アクティブマトリックス型液晶表示装置 | |
| US20200089069A1 (en) | Active matrix substrate and method for manufacturing the same | |
| KR0123445B1 (ko) | 액정표시장치 | |
| JP2001343912A (ja) | 電気光学装置、その製造方法および電子機器 | |
| US9235091B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| US5999155A (en) | Display device, electronic apparatus and method of manufacturing display device | |
| JP3339190B2 (ja) | 液晶表示装置 | |
| JP2006317867A (ja) | 薄膜トランジスタ基板及び液晶表示パネル | |
| JP3524162B2 (ja) | 液晶表示装置 | |
| JP3669082B2 (ja) | 液晶表示素子用薄膜トランジスタアレイ | |
| KR20090011285A (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| JPH0611734A (ja) | 液晶表示装置 | |
| JPH08146462A (ja) | 液晶表示装置及びその製造方法 | |
| JP2791084B2 (ja) | 液晶表示装置 | |
| KR20020053428A (ko) | 액정패널 및 그 제조방법 | |
| JPH1152421A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020716 |