KR101157386B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101157386B1
KR101157386B1 KR1020050009446A KR20050009446A KR101157386B1 KR 101157386 B1 KR101157386 B1 KR 101157386B1 KR 1020050009446 A KR1020050009446 A KR 1020050009446A KR 20050009446 A KR20050009446 A KR 20050009446A KR 101157386 B1 KR101157386 B1 KR 101157386B1
Authority
KR
South Korea
Prior art keywords
electrode
common
storage
gate
storage electrode
Prior art date
Application number
KR1020050009446A
Other languages
English (en)
Other versions
KR20060088944A (ko
Inventor
윤상필
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050009446A priority Critical patent/KR101157386B1/ko
Publication of KR20060088944A publication Critical patent/KR20060088944A/ko
Application granted granted Critical
Publication of KR101157386B1 publication Critical patent/KR101157386B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 스토리지 커패시턴스(Cst)의 용량을 증대시켜 화질 특성을 개선하면서 제조 공정을 단순화시킨 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명은 교차 배열되어 단위 화소 영역을 정의하는 게이트 배선과 데이터 배선; 상기 게이트 배선과 데이터 배선의 교차 영역에 배치된 박막 트랜지스터; 상기 게이트 배선과 평행하면서 상기 데이터 배선과 교차되도록 배치된 제 1 공통 배선; 상기 제 1 공통 배선으로부터 분기되어 상기 단위 화소 영역에 배치된 제 1 공통 전극; 상기 제 1 공통 전극의 가장자리에 형성되고 상기 게이트 배선과 평행한 제 1 스토리지 전극; 상기 제 1 공통 배선과 오버랩되도록 배치된 제 2 공통 배선; 상기 제 2 공통 배선으로부터 분기되어 단위 화소 영역에 배치된 제 2 공통 전극; 상기 제 1 스토리지 전극과 오버랩되도록 배치된 제 2 스토리지 전극; 및 상기 제 2 스토리지 전극으로부터 단위 화소 영역으로 분기되는 제 1 화소 전극과, 상기 제 2 스토리지 전극으로부터 분기되고 상기 제 1 공통 전극과 오버랩되도록 배치된 제 2 화소 전극을 포함하는 것을 특징으로 한다.
본 발명은 화소 전극과 공통 전극간에도 스토리지 커패시턴스가 형성되도록 함으로써, 화질 품위를 개선한 효과가 있다.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING LCD}
도 1은 종래 기술에 따른 횡전계 방식 액정표시장치의 화소구조를 도시한 도면.
도 2는 상기 도 1의 A-A'선과 B-B'선을 절단한 단면도.
도 3은 본 발명에 따른 횡전계 방식 액정표시장치의 화소구조를 도시한 도면.
도 4a 내지 도 4e는 상기 도 3의 C-C'선과 D-D'선을 따라 액정표시장치 제조공정을 설명하기 위한 단면도.
도 5는 본 발명의 제 2 실시 예를 도시한 단면도.
도 6은 본 발명의 제 3 실시 예에 따른 화소 구조를 도시한 도면.
도 7a 내지 도 7d는 상기 도 6의 I-I'선과 K-K'선을 따라 액정표시장치 제조공정을 설명하기 위한 단면도.
도 8은 본 발명에 따른 제 4 실시 예를 도시한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
101: 게이트 배선 101a: 게이트 전극
103: 제 1 공통 배선 103a: 제 1 공통 전극
105: 데이터 배선 106: 제 1 스토리지 전극
107: 제 2 스토리지 전극 107a: 제 1 화소 전극
107b: 제 2 화소 전극 113: 제 2 공통 배선
113a: 제 2 공통 전극
본 발명은 스토리지 커패시턴스(Cst)의 용량을 증대시켜 화질 특성을 개선하면서 제조 공정을 단순화시킨 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로 현대사회가 정보 사회화로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가되어 가고 있다. 지금까지 가장 널리 사용되고 있는 CRT(cathode ray tube)는 성능이나 가격적인 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성 측면에서 많은 단점을 갖고 있다.
이와 같이 CRT의 단점을 보완하기 위해서 경박단소, 고휘도, 대화면, 저소비전력 및 저가격화를 실현할 수 있는 액정표시장치가 개발되었다.
상기 액정표시장치(LCD: Liquid Crystal Display)는 표시 해상도가 다른 평판 표시장치보다 뛰어날 뿐만 아니라, 동화상을 구현할 때에도 그 품질이 브라운관에 비할 만큼 빠른 응답 특성을 가지고 있다.
상기와 같은 액정표시장치는 상부기판에 형성된 공통전극과, 하부기판에 형성된 화소 전극 사이에 전계를 형성하여, 기판사이에 개재되어 있는 액정을 트위스 트 시킴으로써, 화상을 디스플레이 하는 트위스트 네마틱(TN : twisted nematic) 방식이 주로 사용되었다.
하지만, 상기 트위스트 네마틱 방식에 의한 액정표시장치는 시야각이 매우 좁은 단점이 있었다.
그래서, 최근에 상기 협소한 시야각 문제를 해결하기 위하여 여러가지 새로운 방식을 채용한 액정표시장치 개발이 활발하게 진행되었는데, 상기 방식으로 횡전계 방식(IPS:in-plane switching mode) 또는 OCB방식(optically compensated birefrigence mode) 등이 있다.
이 가운데 상기 횡전계 방식 액정표시장치는 액정 분자를 기판에 대해서 수평을 유지한 상태로 구동시키기 위하여 2개의 전극을 동일한 기판(하부기판) 상에 형성하고, 상기 2개의 전극 사이에 전압을 인가하여 기판에 대해서 수평방향으로 전계를 발생시키는 방식이다.
따라서, 이와 같은 횡전계 방식에서는 액정 분자의 장축이 기판에 대하여 수직한 방향(트위스트 네마틱 방식)으로 일어서지 않게 된다.
이 때문에, 시각 방향에 대한 액정의 복굴절율 변화가 작아 종래의 TN 방식 액정표시장치에 비해 우수한 시야각 특성을 갖는다.
이하, 첨부된 도면을 참조로 하여 종래 기술에 따른 횡전계 방식 액정표시 장치의 화소 구조를 구체적으로 설명한다.
도 1은 종래 기술에 따른 횡전계 방식 액정표시장치의 화소구조를 도시한 도면이다.
도 1을 참조하면, 게이트 배선(1)과 데이터 배선(5)이 수직으로 교차되어 단위 화소 영역이 정의되어 있고, 그 교차 영역에 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.
그리고 상기 단위 화소 영역에는 제 1 공통 배선(3)이 상기 게이트 배선(1)과 평행한 방향으로 상기 데이터 배선(5)과 교차되어 형성되고, 상기 제 1 공통 배선(3)의 양측에는 상기 데이터 배선(5)과 평행한 방향으로 제 1 공통 전극(3a)이 분기되어 있다.
그리고 상기 제 1 공통 전극(3a) 가장자리에는 스토리지 커패시턴스를 형성하기 위한 제 1 스토리지 전극(6)이 형성되어 있어, 상기 제 1 공통 배선(3), 제 1 공통 전극(3a) 및 제 1 스토리지 전극(6)이 폐루프 구조를 이루고 있다.
또한, 상기 제 1 스토리지 전극(6)과 인접하는 게이트 배선(1)에는 TFT의 게이트 전극(1a) 기능을 할 수 있도록 폭이 확장되어 형성되어 있다.
그리고 상기 제 1 공통 배선(3)과 제 1 공통 전극(3a) 상부에는 상기 제 1 공통 배선(3)과 전기적으로 연결되면서 상기 제 1 공통 배선(3) 및 제 1 공통 전극(3a)에 오버랩(overlap) 되는 제 2 공통 배선(13)과 제 3 공통 전극(13b)이 형성되어 있다.
또한, 상기 제 2 공통 배선(13)으로부터 상기 단위 화소 영역 중심으로 제 2 공통 전극(13a)이 분기되어 있다.
여기서, 상기 제 2 공통 배선(13), 제 2 공통 전극(13a) 및 제 3 공통 전극(13b)은 화소 전극(7a)과 동일한 투명금속으로 형성되면서, 모두 전기적으로 연결 된 일체형 구조로 형성된다.
이때, 상기 제 2 공통 배선(13)은 상기 제 1 공통 배선(3)과 전기적으로 연결되어 있기 때문에 상기 제 2 공통 전극(13a)과 제 3 공통 전극(13b)에 공통 전압 신호가 인가된다.
상기 화소 전극(7a)은 단위 화소 중심 영역에서 상기 제 2 공통 배선(13)으로부터 분기되는 제 2 공통 전극(13a)을 사이에 두고 양측에 형성되어 있고, 상기 화소 전극(7a)은 상기 제 1 스토리지 전극(6)과 오버랩 되도록 형성된 제 2 스토리지 전극(7)과 전기적으로 연결되어 있다.
따라서, 상기 화소 전극(7a)과 전기적으로 연결된 제 2 스토리지 전극(7)과 제 1 공통 전극(3a)과 전기적으로 연결된 제 1 스토리지 전극(6)은 단위 화소 영역에서 스토리지 커패시턴스를 형성한다.
또한, 2 ITO 전극 구조로서, 종래 단위 화소 영역에 형성되던 공통 전극을 투명 금속으로 형성함으로써, 개구율을 향상시켰다.
도 2는 상기 도 1의 A-A'선과 B-B'선을 절단한 단면도이다.
도 2에 도시된 바와 같이, A-A' 영역에서는 투명성 절연기판(10) 상에 게이트 배선(1)과 게이트 전극(1a) 및 공통 배선(미도시)과 연결된 제 1 스토리지 전극(6)이 형성되어 있다.
상기 게이트 배선(1), 게이트 전극(1a) 및 제 1 스토리지 전극(6)이 형성된 절연기판(10) 상에는 게이트 절연막(12)과, 상기 게이트 절연막(12) 상에 채널층(14), 오믹 콘택층(15), 소스 전극(17a) 및 드레인 전극(17b)으로 형성된 박막 트 랜지스터(TFT)가 형성되어 있다.
상기 박막 트랜지스터의 소스 전극(17a)은 도 1에 도시된 데이터 배선(5)으로부터 분기되어 있고, 상기 드레인 전극(17b)은 단위 화소 영역에 형성된 상기 제 1 스토리지 전극(6) 상부까지 확장 형성되어 있다.
그리고 상기 소스 전극(17a) 및 드레인 전극(17b)이 형성된 절연기판(10) 상에는 보호막(19)이 형성되어 있고, 상기 보호막(19) 상에는 상기 화소 전극과 일체로 형성된 제 2 스토리지 전극(7)이 형성되어 있다.
여기서, 상기 제 2 스토리지 전극(7)은 상기 보호막(19) 상에 형성된 콘택홀을 통하여 상기 드레인 전극(17b)과 연결되어 있다.
이와 대응되는 B-B' 영역은 상기 절연기판(10) 상에 상기 게이트 전극(A-A': 1a)과 인접한 영역에 형성되는 제 1 스토리지 전극(6)이 형성되어 있고, 상기 제 1 스토리지 전극(6)과 일체로 형성되면서 데이터 배선과 평행한 방향으로 제 1 공통 전극(3a)이 형성되어 있다(도 1참조). 상기 제 1 스토리지 전극(6)과 제 1 공통 전극(3a)이 형성된 절연기판(10) 상에는 게이트 절연막(12)이 형성되어 있다.
그리고, 상기 게이트 절연막(12)이 형성된 절연기판(10) 상에는 보호막(19)이 형성되어 있고, 상기 보호막(19) 상에는 하부의 제 1 스토리지 전극(6)과 대응되는 제 2 스토리지 전극(7)이 형성되어 있다.
또한, 상기 제 1 공통 전극(3a)과 대응되는 영역에는 도 1의 제 2 공통 배선으로부터 분기된 제 3 공통 전극(13b)이 형성되어 있다.
이와 같이, 도 1과 도 2를 참조하면, 개선된 2 ITO 구조의 액정표시장치는 화소 영역에 배치된 제 2 공통 전극(13a)과 화소 전극(7a)이 모두 투명 금속이므로 종래 횡전계 방식 액정표시장치보다 개구율이 향상되었다.
이때, 제 2 공통 배선(13)으로부터 분기되는 제 3 공통 전극(13b)은 상기 제 1 공통 전극(3a) 상부를 따라 오버랩된 구조로 되어 있다.
그러나, 상기와 같은 2 ITO 구조의 횡전계 방식 액정표시장치는 제 1 스토리지 전극(6)과 제 2 스토리지 전극(7)에서만 스토리지 커패시턴스가 형성되기 때문에 스토리지 커패시턴스 용량을 확보하는데 한계가 있다.
특히, 제 1 공통 전극(3a)과 제 3 공통 전극(13b)은 서로 오버랩되어 있는 구조이지만, 전기적으로 연결되어 있기 때문에(제 1 공통 배선과 제 2 공통 배선이 연결됨) 스토리지 커패시턴스를 확보할 수 없다.
이와 같이 스토리지 커패시턴스 용량을 충분히 확보하지 못하게 되면, 단위 화소에서 데이터 신호들을 일정시간 충전시키지 못해 화질 저하가 발생한다.
본 발명은, 2 ITO 구조를 갖는 액정표시장치에서 화소 전극과 공통 전극을 오버랩시킴으로써, 스토리지 커패시턴스 용량을 확보하여 화면 품위를 개선한 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치는,
교차 배열되어 단위 화소 영역을 정의하는 게이트 배선과 데이터 배선;
상기 게이트 배선과 데이터 배선의 교차 영역에 배치된 박막 트랜지스터;
상기 게이트 배선과 평행하면서 상기 데이터 배선과 교차되도록 배치된 제 1 공통 배선;
상기 제 1 공통 배선으로부터 분기되어 상기 단위 화소 영역에 배치된 제 1 공통 전극;
상기 제 1 공통 전극의 가장자리에 형성되고 상기 게이트 배선과 평행한 제 1 스토리지 전극;
상기 제 1 공통 배선과 오버랩되도록 배치된 제 2 공통 배선;
상기 제 2 공통 배선으로부터 분기되어 단위 화소 영역에 배치된 제 2 공통 전극;
상기 제 1 스토리지 전극과 오버랩되도록 배치된 제 2 스토리지 전극; 및
상기 제 2 스토리지 전극으로부터 단위 화소 영역으로 분기되는 제 1 화소 전극과, 상기 제 2 스토리지 전극으로부터 분기되고 상기 제 1 공통 전극과 오버랩되도록 배치된 제 2 화소 전극을 포함하고,
상기 제 2 스토리지 전극과 제 1 스토리지 전극 사이와, 상기 제 2 화소 전극과 제 1 공통 전극 사이에는 각각 게이트 절연막을 사이에 두고 서로 오버랩되어 있는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
여기서, 상기 제 2 공통 배선과 제 2 공통 전극은 투명 금속으로 형성되고, 상기 제 2 공통 배선은 상기 제 1 공통 배선과 전기적으로 콘택되며, 상기 제 2 스토리지 전극, 제 1 화소 전극 및 제 2 화소 전극은 전기적으로 연결된 일체형 구조로 되어 있는 것을 특징으로 한다.
본 발명에 따른 액정표시장치 제조방법은,
절연기판 상에 금속막을 증착하고 식각하여 게이트 배선, 게이트 전극, 제 1 공통 배선, 제 1 공통 전극 및 제 1 스토리지 전극을 형성하는 제 1 단계;
상기 게이트 배선 등이 형성된 절연기판 상에 게이트 절연막 및 채널층을 형성하는 제 2 단계;
상기 채널층이 형성된 절연기판 상에 오믹 콘택층, 소스 전극, 드레인 전극 및 데이터 배선을 형성하는 제 3 단계;
상기 소스 전극 및 드레인 전극 등이 형성된 절연기판 상에 보호막을 형성하고, 식각하여 콘택홀을 형성하는 제 4 단계; 및
상기 보호막이 형성된 절연기판 상에 투명 금속막을 형성하고, 식각하여 제 2 공통 배선 및 제 2 공통 전극과, 상기 제 1 스토리지 전극과 오버랩되는 제 2 스토리지 전극, 상기 제 2 스토리지 전극으로부터 분기되는 제 1 화소 전극 및 상기 제 1 공통 전극과 오버랩되는 제 2 화소 전극을 형성하는 제 5 단계를 포함하고,
상기 제 4 단계에서 상기 보호막 상에 콘택홀을 형성할 때, 상기 제 2 화소 전극과 대향하는 상기 제 1 공통 전극 상부 및 상기 제 2 스토리지 전극과 대향하는 상기 제 1 스토리지 전극 상부에 형성된 보호막을 제거하여 상기 게이트 절연막이 노출되도록 형성하는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
본 발명의 다른 실시예에 의한 액정표시장치 제조방법은,
절연기판 상에 금속막을 증착하고 식각하여 게이트 배선, 게이트 전극, 제 1 공통 배선, 제 1 공통 전극 및 제 1 스토리지 전극을 형성하는 제 1 단계;
상기 게이트 배선 등이 형성된 절연기판 상에 게이트 절연막, 채널층, 오믹 콘택층, 소스 전극, 드레인 전극 및 데이터 배선을 형성하는 제 2 단계;
상기 소스 전극 및 드레인 전극 등이 형성된 절연기판 상에 보호막을 형성하고, 식각하여 콘택홀을 형성하는 제 3 단계; 및
상기 보호막이 형성된 절연기판 상에 투명 금속막을 형성하고, 식각하여 제 2 공통 배선 및 제 2 공통 전극과, 상기 제 1 스토리지 전극과 오버랩되는 제 2 스토리지 전극, 상기 제 2 스토리지 전극으로부터 분기되는 제 1 화소 전극 및 상기 제 1 공통 전극과 오버랩되는 제 2 화소 전극을 형성하는 제 4 단계를 포함하고,
상기 제 3 단계에서 상기 보호막 상에 콘택홀을 형성할 때, 상기 제 2 화소 전극과 대향하는 상기 제 1 공통 전극 상부 및 상기 제 2 스토리지 전극과 대향하는 상기 제 1 스토리지 전극 상부에 형성된 보호막을 제거하여 상기 게이트 절연막이 노출되도록 형성하는 것을 특징으로 한다.
삭제
삭제
삭제
본 발명의 또 다른 실시예에 의한 액정표시장치는,
절연기판 상에 형성된 게이트 배선, 공통 배선, 공통 전극 및 제 1 스토리지 전극;
상기 게이트 배선 등이 형성된 절연기판 상에 형성된 게이트 절연막; 및
상기 게이트 절연막을 사이에 두고 상기 공통 전극과 제 1 스토리지 전극에 각각 오버랩되도록 형성된 화소 전극과 제 2 스토리지 전극을 포함하는 것을 특징으로 한다.
본 발명에 의하면, 2 ITO 구조를 갖는 액정표시장치에서 화소 전극과 공통 전극을 오버랩시킴으로써, 스토리지 커패시턴스 용량을 확보하여 화면 품위를 개선하였다.
이하, 첨부한 도면에 의거하여 본 발명의 실시 예를 자세히 설명하도록 한다.
도 3은 본 발명에 따른 횡전계 방식 액정표시장치의 화소구조를 도시한 도면이다.
도 3에 도시된 바와 같이, 구동신호를 인가하는 게이트 배선(101)과 데이터 신호를 인가하는 데이터 배선(105)이 교차 배열되어 단위 화소 영역을 정의하고, 상기 게이트 배선(101)과 데이터 배선(105)이 교차되는 영역에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.
그리고 단위 화소 영역에는 상기 게이트 배선(101)과 평행하면서, 상기 데이터 배선(105)과 교차하는 제 1 공통 배선(103)이 형성되어 있고, 상기 제 1 공통 배선(103)의 양측으로부터 분기된 제 1 공통 전극(103a)은 상기 데이터 배선(105)과 평행한 방향으로 형성되어 있다.
여기서, 상기 데이터 배선(105), 제 1 공통 전극(103a)은 시야각 확보를 위하여 소정의 각도로 절곡된 구조(꺽임구조)로 형성되어 있다.
또한, 상기 게이트 배선(101) 및 게이트 전극(101a)에 인접한 영역에는 제 1 스토리지 전극(106)이 형성되어 있는데, 상기 제 1 스토리지 전극(106)은 상기 제 1 공통 전극(103a)과 연결되어 있다.
따라서, 상기 제 1 공통 배선(103), 제 1 공통 전극(103a) 및 제 1 스토리지 전극(106)과 함께 일체로 형성된 폐루프 구조를 하고 있다.
그리고 제 2 공통 배선(113)은 단위 화소 영역에 형성된 상기 제 1 공통 배선(103)의 중심 영역에 오버랩되도록 형성되면서, 상기 제 1 공통 배선(103)과 전기적으로 연결되어 있다.
그리고 제 2 공통 전극(113a)이 상기 제 2 공통 배선(113)으로부터 단위 화소 영역을 따라 분기되어 있다.
상기 제 2 공통 전극(113a)도 광시야각을 위하여 소정의 각도로 절곡(꺽임구조)되어 상기 제 1 공통 전극(103a) 및 데이터 배선(105)과 평행하게 배치되어 있다.
그리고 상기 제 1 스토리지 전극(106) 상부에는 스토리지 커패시턴스 형성을 위한 제 2 스토리지 전극(107)이 오버랩되도록 형성되어 있고, 상기 제 2 스토리지 전극(107)으로부터 제 1 화소 전극(107a)과 제 2 화소 전극(107a)이 단위 화소 영역으로 분기되어 있다.
특히, 상기 제 1 화소 전극(107a)은 상기 제 2 스토리지 전극(107)으로부터 분기되어 단위 화소 영역의 투과 영역에서 상기 제 2 공통 전극(113a)과 교대로 배치된다.
그리고 상기 제 1 화소 전극(107a)도 소정의 각도로 절곡된 구조를 하고 있다.
또한, 상기 제 2 화소 전극(107b)은 상기 제 2 스토리지 전극(107)으로부터 분기되어 상기 제 1 공통 배선(103)으로부터 분기된 제 1 공통 전극(103a) 상부를 따라 오버랩되도록 형성된다.
즉, 본 발명에서는 제 1 스토리지 전극(106)과 제 2 스토리지 전극(107) 사이에서 스토리지 커패시턴스를 형성하고, 상기 제 1 공통 전극(103a)과 제 2 화소 전극(107b) 사이에서도 추가적으로 스토리지 커패시턴스를 형성할 수 있도록 하여 스토리지 커패시턴스 용량을 종래보다 크게 확보하였다.
이와 같이 단위 화소 영역에서의 스토리지 커패시턴스 용량이 커짐에 따라 화면 품위를 개선할 수 있는 이점이 있다.
도 4a 내지 도 4e는 상기 도 3의 C-C'선과 D-D'선을 따라 액정표시장치 제조공정을 설명하기 위한 단면도이다.
도 4a에 도시한 바와 같이, C-C' 영역에서는 투명성 절연기판(110) 상에 금 속막을 증착하고, 제 1 마스크 공정 단계에 따라 게이트 배선(101)과 게이트 전극(101a), 제 1 공통 배선(미도시: 도 3 참조) 및 제 1 스토리지 전극(106)을 형성한다.
이와 동시에 D-D' 영역에서는 절연기판(110) 상에 제 1 스토리지 전극(106)과 상기 제 1 스토리지 전극(106)과 일체로 형성되는 제 1 공통 전극(103a)을 형성한다.
상기에서와 같이 절연기판(110) 상에 게이트 전극(101a), 게이트 배선(101), 제 1 스토리지 전극(106), 제 1 공통 전극(103a) 및 제 1 공통 배선(미도시)이 형성되면, 도 4b에 도시한 바와 같이, 절연기판(110)의 전 영역 상에 게이트 절연막(112)을 형성한다.
상기 절연기판(110) 상에 게이트 절연막(112)이 형성되면, 계속해서 절연기판(110)의 전 영역 상에 비정질 실리콘막, 도핑된 비정질 실리콘막(115)을 순차적으로 형성한다.
그런 다음, 제 2 마스크 공정 단계에 따라 C-C' 영역에서와 같이, 상기 게이트 전극(101a) 상에 채널층(114)과 오믹콘택층(115a)를 형성하는데, 이와 같이 5마스크 공정에 따라 액정표시장치를 제조하면 상기 채널층(114) 상에 오믹콘택층(115a)이 존재한다.(상기 채널층과 오믹콘택층을 액티브층이라고 한다.)
이때 게이트 전극(101a) 상부 이외의 영역에 형성되었던, 비정질 실리콘막, 도핑된 비정질 실리콘막(115)은 식각에 의해 모두 제거된다. 따라서, D-D' 영역을 참조하면, 제 1 스토리지 전극(106)과 제 1 공통 전극(103a) 상에 게이트 절연막 (112)만 존재하고 상기 비정질 실리콘막과 도핑된 비정질 실리콘막이 제거 된다.
이와 같이, 상기 절연기판(110) 상에 채널층(114)이 형성되면, 도 4c에 도시한 바와 같이, 절연기판(110) 상에 금속막을 증착하고 제 3 마스크 공정을 진행한다.
상기 제 3 마스크 공정 단계에 따라 상기 절연기판(110) 상에 증착된 금속막은 식각되어 데이터 배선(105), 소스 전극(117a), 드레인 전극(117b)을 형성한다.
이때, 상기 소스 전극(117a)와 드레인 전극(117b)에는 오믹 콘택층(115a) 존재한다.(C-C' 참조)
그리고 D-D'를 참조하면, 절연기판(110) 상에 증착되었던 금속막은 제 3 마스크 공정에서 모두 제거되어 게이트 절연막(112)이 외부로 노출된다.
상기와 같이 소스 전극(117a) 및 드레인 전극(117b)이 완성되면, 도 4d에 도시한 바와 같이, 절연기판(110)의 전 영역 상에 보호막(119)을 증착한다.
상기와 같이 보호막(119)이 형성되면, 제 4 마스크 공정을 진행하여 상기 드레인 전극(117b) 상부와 게이트 패드 및 데이터 패드 오픈(미도시)을 시킨다.
따라서, C-C'를 참조하면 소스 전극(117a)과 드레인 전극(117b) 상에 형성된 보호막(119)중 상기 드레인 전극(117b) 상부에 콘택홀이 형성되어 있다.
그리고 D-D'를 참조하면 상기 절연기판(110) 상에 형성된 게이트 절연막(112) 상에 보호막(119)이 형성되어 있다.
상기와 같이 보호막(119) 상에 콘택홀이 형성되면 도 4e에 도시한 바와 같이, 절연기판(110)의 전 영역 상에 투명 금속막을 증착하고, 제 5 마스크 공정에 따라 제 2 스토리지 전극(107)과 제 1 화소 전극(107a) 및 제 2 화소 전극(107b)을 형성한다.
즉, 상기 제 2 스토리지 전극(107), 제 1 화소 전극(107a) 및 제 2 화소 전극(107b)은 전기적으로 연결된 일체형 구조로 형성된다.
도면에서는 도시하지 않았지만, 이와 대응하는 제 2 공통 배선과 제 2 공통 전극도 전기적으로 연결된 일체형 구조로 형성된다.(도 3 참조)
여기서, 상기 제 1 화소 전극(107a)은 단위 화소 영역에 형성되고, 상기 제 2 화소 전극(107b)은 상기 제 1 공통 전극(103a) 상부를 따라 오버랩되도록 형성한다.
그리고 상기 제 2 스토리지 전극(107)은 콘택홀을 통하여 상기 드레인 전극(117b)과 전기적으로 연결되어 있어, 상기 데이터 배선(105)으로부터 인가되는 데이터 신호를 상기 제 1 화소 전극(107a)과 제 2 화소 전극(107b)에 인가된다.
따라서, 본 발명의 C-C' 영역에서는 제 1 스토리지 전극(106)과 제 2 스토리지 전극(107) 사이에서 스토리지 커패시턴스가 형성될 뿐만 아니라, 상기 제 1 스토리지 전극(106)과 일체로 연결되어 있는 제 1 공통 전극(103a)과 제 2 스토리지 전극(107)과 일체로 연결되어 있는 제 2 화소 전극(107b) 사이에서 스토리지 커패시턴스가 형성된다.(D-D' 참조)
그러므로 종래 기술에서 보다 본 발명에서는 스토리지 커패시턴스의 용량을 확보할 수 있어 화면 품질을 개선시킬 수 있는 이점이 있다.
도 5는 본 발명의 제 2 실시 예를 도시한 도면으로서, 상기 도 4a 내지 도 4e의 액정표시장치 제조 공정 중에서 보호막(119) 상에 콘택홀을 형성하는 제 4 마스크 공정을 진행할 때, 제 2 화소 전극(107b)과 제 1 공통 전극(103a)이 오버랩되는 영역의 보호막(119)을 식각함으로써, 스토리지 커패시턴스의 크기를 더욱 크게 하였다.
따라서, 제 2 실시 예에서는 상기 제 1 실시 예에서와 동일한 5 마스크 공정을 진행하므로 상기 도 4a 내지 도 4c의 제조 공정을 참조하고, 이하 차이나는 제 4 마스크 공정과 제 5 마스크 공정을 중심으로 설명한다.
제 1 마스크 공정부터 제 3 마스크 공정을 진행하면서, 절연기판(110) 상에는 게이트 전극(101a), 게이트 배선(101), 제 1 스토리지 전극(106), 게이트 절연막(112), 제 1 공통 전극(103a), 채널층(114), 오믹 콘택층(115a), 데이터 배선(105), 소스 전극(117a), 드레인 전극(117b)이 형성된다.
그런 다음, 절연기판(110) 상에 보호막(120)을 증착하고 제 4 마스크 공정을 진행하여 상기 드레인 전극(117b) 상부와 상기 제 1 공통 전극(103a) 상부의 보호막(120)을 식각하여 제거한다.
그러면, 상기 드레인 전극(117b) 상부에는 콘택홀이 형성되고, 상기 제 1 공통 전극(103a) 상부에는 게이트 절연막(112)이 노출된 구조가 된다.
이와 같이 콘택홀 공정이 완료되면, 상기 절연기판(110)의 전 영역 상에 투명 금속막을 증착한 다음 제 5 마스크 공정에 따라 상기 드레인 전극(117b)과 전기적으로 연결되는 제 2 스토리지 전극(107), 단위 화소 영역에 형성되는 제 1 화소 전극(107a) 및 상기 제 1 공통 전극(103a)와 오버랩되는 제 2 화소 전극(107b)을 형성한다.
즉, 상기 제 2 스토리지 전극(107), 제 1 화소 전극(107a) 및 제 2 화소 전극(107b)은 전기적으로 연결된 일체형 구조로 되어 있다.
그리고 상기 제 1 스토리지 전극(106)과 제 2 스토리지 전극(107) 사이, 제 1 공통 전극(103a)과 제 2 화소 전극(107b) 사이에는 게이트 절연막(112)만 존재하게 되어 게이트 절연막(112)과 보호막(120)으로된 이중막이 있을 때보다 커패시턴스 용량이 더욱 커진다.
따라서, 제 1 스토리지 전극(106)과 제 2 스토리지 전극(107), 상기 제 2 화소 전극(107b)과 제 1 공통 전극(103a)에서 각각 스토리지 커패시턴스가 형성된다.
이때, 본 발명의 제 2 실시 예에서는 상기 제 2 화소 전극(107b)과 제 1 공통 전극(103a) 사이에는 게이트 절연막(112)만 존재하여 스토리지 커패시턴스의 크기가 도 3의 본 발명보다 커패시턴스 용량이 더욱 커지게 된다.
즉, 상기 제 2 화소 전극(107b)과 제 1 공통 전극(103a) 간의 거리가 가까워져 더욱 큰 스토리지 커패시턴스를 확보할 수 있는 이점이 있다.
도 6은 본 발명의 제 3 실시 예에 따른 화소구조를 도시한 도면이다.
도 6에 도시된 바와 같이, 구동신호를 인가하는 게이트 배선(201)과 데이터 신호를 인가하는 데이터 배선(205)이 교차 배열되어 단위 화소 영역을 정의하고, 상기 게이트 배선(201)과 데이터 배선(205)이 교차되는 영역에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.
그리고 단위 화소 영역에는 상기 게이트 배선(201)과 평행하면서, 상기 데이 터 배선(205)과 교차하는 제 1 공통 배선(203)이 형성되어 있고, 제 1 공통 전극(203a)이 상기 제 1 공통 배선(203)의 양측으로 분기되어 상기 데이터 배선(205)과 평행한 방향으로 형성되어 있다.
여기서, 상기 데이터 배선(205), 제 1 공통 전극(203a)은 시야각 확보를 위하여 소정의 각도로 절곡된 구조(꺽임 구조)로 되어 있다.
그리고 본 발명의 실시 예는 4 마스크 공정에 따라 제조되기 때문에 상기 데이터 배선(205)과 TFT의 소스/드레인 전극의 가장자리에는 채널층(214)이 존재한다.
왜냐하면, 도 7a 내지 도 7d에 자세히 설명하겠지만, 4마스크 공정에서는 채널층(214), 오믹 콘택층, 데이터 배선(205) 및 소스/드레인 전극들이 하나의 마스크 공정에서 동시에 식각되어 형성하기 때문이다.
또한, 상기 게이트 배선(201)과 게이트 전극(201a)에 인접한 영역에는 제 1 스토리지 전극(206)이 형성되어 있는데, 상기 제 1 스토리지 전극(206), 제 1 공통 전극(203a) 및 제 1 공통 배선(203)은 일체로 형성되어 폐루프 구조를 갖는다.
그리고 제 2 공통 배선(213)이 단위 화소 영역에 형성된 상기 제 1 공통 배선(203)에 오버랩되도록 형성되어 있는데, 상기 제 2 공통 배선(213)은 단위 화소 영역에 형성된 상기 제 1 공통 배선(203)과 전기적으로 연결되어 있다.
그리고 상기 제 2 공통 배선(213)으로부터 분기된 제 2 공통 전극(213a)은 단위 화소 영역에서 상기 데이터 배선(205), 제 1 공통 전극(203a)들과 평행한 방향으로 형성되어 있다.
즉, 종래 화소 구조와 달리 단위 화소 영역의 상기 제 1 공통 배선(203)중 중심 영역에 상기 제 2 공통 배선(213)이 형성되어 있고, 상기 제 2 공통 배선(213)으로부터 단위 화소 영역을 따라 제 2 공통 전극(213a)이 분기되어 있다.
상기 제 2 공통 전극(213a)도 광시야각을 위하여 소정의 각도로 절곡되어 상기 제 1 공통 전극(203a) 및 데이터 배선(205)과 평행한 구조를 하고 있다.
그리고 상기 제 1 스토리지 전극(206) 상부에는 스토리지 커패시턴스 형성을 위한 제 2 스토리지 전극(207)이 오버랩되도록 형성되어 있고, 상기 제 2 스토리지 전극(207)으로부터 제 1 화소 전극(207a)과 제 2 화소 전극(207a)이 단위 화소 영역으로 분기되어 있다.
여기서, 상기 제 2 스토리지 전극(207), 제 1 화소 전극(207a) 및 제 2 화소 전극(207b)는 전기적으로 연결된 일체형 구조로 되어 있다.
특히, 상기 제 1 화소 전극(207a)은 상기 제 2 스토리지 전극(207)으로부터 분기되어 단위 화소 영역의 투과 영역에서 상기 제 2 공통 전극(213a)과 교대로 배치된다.
상기 제 1 화소 전극(207a)도 소정의 각도로 절곡된 구조를 하고 있다.
또한, 상기 제 2 화소 전극(207b)은 상기 제 2 스토리지 전극(207)으로부터 분기되어 상기 제 1 공통 배선(203)으로부터 분기된 제 1 공통 전극(203a)을 따라 오버랩되도록 형성된다.
즉, 본 발명에서는 제 1 스토리지 전극(206)과 제 2 스토리지 전극(207) 사이에서 스토리지 커패시턴스를 형성하고, 상기 제 1 공통 전극(203a)와 제 2 화소 전극(207b) 사이에서 추가적으로 스토리지 커패시턴스를 형성할 수 있도록 함으로써, 스토리지 커패시턴스 용량을 확보하였다.
이와 같이 단위 화소 영역에서의 스토리지 커패시턴스 용량이 커짐에 따라 화면 품위를 개선할 수 있는 이점이 있다.
도 7a 내지 도 7e는 상기 도 6의 I-I'와 K-K'를 중심으로 액정표시장치의 제조 공정을 설명하기 위한 단면도이다.
도 7a를 참조하면, I-I' 영역에서는 투명성 절연기판(210) 상에 금속막을 증착하고, 제 1 마스크 공정 단계에 따라 게이트 배선(201)과 게이트 전극(201a), 제 1 공통 배선(미도시: 도 6 참조) 및 제 1 스토리지 전극(206)을 형성한다.
이와 동시에 K-K' 영역에서는 절연기판(210) 상에 제 1 스토리지 전극(206)과 상기 제 1 스토리지 전극(206)과 일체로 형성되는 제 1 공통 전극(203a)을 형성한다.
상기에서와 같이 절연기판(210) 상에 게이트 전극(201a), 게이트 배선(201), 제 1 스토리지 전극(206), 제 1 공통 전극(203a) 및 제 1 공통 배선(미도시)이 형성되면, 도 7b에 도시한 바와 같이, 절연기판(210)의 전 영역 상에 게이트 절연막(212)을 형성한다.
상기 절연기판(210) 상에 게이트 절연막(212)이 형성되면, 계속해서 절연기판(210)의 전 영역 상에 비정질 실리콘막, 도핑된 비정질 실리콘막(215) 및 금속막을 순차적으로 형성한다.
그런 다음, 회절노광 방식을 적용하는 제 2 마스크 공정에 따라 상기 비정질 실리콘막, 도핑된 비정질 실리콘막(215) 및 금속막을 순차적으로 식각하여, 상기 게이트 전극(201a) 상에 채널층(214), 오믹 콘택층(215a) 및 소스/드레인 전극(217a, 217b)을 동시에 형성한다.
그리고 상기 소스 전극(217a)과 일체로 데이터 배선(205)을 형성한다.
이와 같이, 4 마스크 공정에서는 상기 소스/드레인 전극(217a, 217b) 및 데이터 배선(205)이 채널층(214)과 동시에 형성되기 때문에, 상기 소스/드레인 전극(217a, 217b) 및 데이터 배선(205)을 따라 채널층(214)이 남아있다.(도 6참조)
그리고 상기 게이트 전극(201a) 상부 이외의 영역에 형성되었던, 비정질 실리콘막, 도핑된 비정질 실리콘막(215) 및 금속막은 식각에 의해 모두 제거된다.
따라서, K-K' 영역을 참조하면, 제 1 스토리지 전극(206)과 제 1 공통 전극(203a) 상에 게이트 절연막(212)만 존재하게 된다.
이와 같이, 제 2 마스크 공정에 따라 상기 절연기판(210) 상에 채널층(214), 오믹 콘택층(215a), 소스/드레인 전극(217a, 217b) 및 데이터 배선(205)이 형성되면, 도 7c에 도시한 바와 같이, 절연기판(210)의 전 영역 상에 보호막(219)을 증착한다.
상기와 같이 보호막(219)이 절연기판(210) 상에 형성되면, 제 3 마스크 공정에 따라 상기 드레인 전극(217b) 상부와 게이트 패드 및 데이터 패드 오픈(미도시) 시키는 콘택홀 공정을 진행한다.
따라서, I-I'를 참조하면 소스 전극(217a)과 드레인 전극(217b) 상에 형성된 보호막(219)중 상기 드레인 전극(217b) 상부에 콘택홀이 형성되어 있다.
그리고 K-K'를 참조하면 상기 절연기판(210) 상에 형성된 게이트 절연막(212) 상에 보호막(219)이 형성되어 있다.
상기와 같이 보호막(219) 상에 콘택홀이 형성되면 도 7d에 도시한 바와 같이, 절연기판(210)의 전 영역 상에 투명 금속막을 증착하고, 제 4 마스크 공정에 따라 제 2 스토리지 전극(207)과 제 1 화소 전극(207a) 및 제 2 화소 전극(207b)을 형성한다.
상기 제 2 스토리지 전극(207)은 콘택홀(contact hole)을 통하여 상기 드레인 전극(217b)과 전기적으로 연결되어 있어, 상기 데이터 배선(205)으로부터 인가되는 데이터 신호를 상기 제 1 화소 전극(207a)과 제 2 화소 전극(207b)에 인가된다.
따라서, 본 발명에서는 I-I' 영역에서는 제 1 스토리지 전극(206)과 제 2 스토리지 전극(207) 사이에서 스토리지 커패시턴스가 형성될 뿐만 아니라, 상기 제 1 스토리지 전극(206)과 일체로 연결되어 있는 제 1 공통 전극(203a)과 제 2 스토리지 전극(207)이 일체로 연결되어 있는 제 2 화소 전극(207b) 사이에서 스토리지 커패시턴스가 형성된다.(K-K' 참조)
그러므로 종래 기술에서 보다 본 발명에서는 스토리지 커패시턴스의 용량을 확보할 수 있어 화면 품질을 개선시킬 수 있는 이점이 있다.
뿐만 아니라 본 발명의 실시 예에서는 4마스크 공정에 따라 액정표시장치를 제조하기 때문에 제조 공정이 단순해지는 이점이 있다.
도 8은 본 발명에 따른 제 4 실시 예를 도시한 도면이다.
도 8을 참조하면, 상기 도 7a 내지 도 7d의 액정표시장치 제조 공정 중에서 보호막(219) 상에 콘택홀을 형성하는 제 4 마스크 공정을 진행할 때, 제 2 화소 전극(207b)과 제 1 공통 전극(203a)이 오버랩되는 영역의 보호막(219)을 식각함으로써, 스토리지 커패시턴스의 크기를 더욱 크게 하였다.
따라서, 제 4 실시 예에서는 상기 제 3 실시 예에서와 동일한 4 마스크 공정을 진행하므로 상기 도 7a 및 도 7b의 제조 공정을 참조하고, 이하 차이나는 제 3 마스크 공정과 제 4 마스크 공정을 중심으로 설명한다.
제 1 마스크 공정과 제 2 마스크 공정을 진행하면서, 상기 절연기판(210) 상에는 게이트 전극(201a), 게이트 배선(201), 제 1 스토리지 전극(206), 게이트 절연막(212), 제 1 공통 전극(203a), 채널층(214), 오믹 콘택층(215a), 데이터 배선(205), 소스 전극(217a), 드레인 전극(217b)이 형성된다.
그런 다음, 상기 절연기판(210) 상에 보호막(220)을 증착하고 제 3 마스크 공정을 진행하여 상기 드레인 전극(217b) 상부에 콘택홀을 형성하고, 상기 제 1 공통 전극(203a) 상부를 따라 형성된 보호막(220)을 식각하여 제거한다.
그러면, 상기 드레인 전극(217b) 상부에는 콘택홀이 형성되고, 상기 제 1 공통 전극(203a) 상부에는 게이트 절연막(212)이 오픈된 구조를 하게 된다.
이와 같이 콘택홀 공정이 완료되면, 상기 절연기판(210)의 전 영역 상에 투명 금속막을 증착한 다음, 제 4 마스크 공정에 따라 상기 드레인 전극(217b)과 전기적으로 연결되는 제 2 스토리지 전극(207), 제 1 화소 전극(207a) 및 제 2 화소 전극(207b)을 형성한다.
그래서 상기 제 1 스토리지 전극(206)과 제 2 스토리지 전극(207) 사이, 상기 제 1 공통 전극(203a)과 제 2 화소 전극(207b) 사이에는 게이트 절연막(212)만 존재하여 커패시턴스 용량이 게이트 절연막(212)과 보호막(220) 이중막이 있을 때보다 훨씬 더 커진다.
따라서, 제 1 스토리지 전극(206)과 제 2 스토리지 전극(207), 상기 제 2 화소 전극(207b)과 제 1 공통 전극(203a)에서 각각 스토리지 커패시턴스가 형성된다.
이 때, 본 발명의 제 4 실시 예에서는 상기 제 2 화소 전극(207b)과 제 1 공통 전극(203a) 사이에는 게이트 절연막(212)만 존재하여 스토리지 커패시턴스의 크기가 본 발명의 제 3 실시예보다 더욱 커지게 된다.
즉, 상기 제 2 화소 전극(207b)과 제 1 공통 전극(203a) 간의 거리가 가까워져 더욱 큰 스트로지 커패시턴스를 확보할 수 있는 이점이 있다.
이상에서 자세히 설명된 바와 같이, 본 발명은 2 ITO 구조를 갖는 액정표시장치에서 스토리지 전극을 확장 형성하여 스토리지 커패시턴스 용량을 확보하여 화면 품위를 개선한 효과가 있다.
또한, 액정표시장치의 제조 공정을 줄여 생산 단가를 줄일 수 있는 이점이 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (23)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 절연기판 상에 금속막을 증착하고 식각하여 게이트 배선, 게이트 전극, 제 1 공통 배선, 제 1 공통 전극 및 제 1 스토리지 전극을 형성하는 제 1 단계;
    상기 게이트 배선 등이 형성된 절연기판 상에 게이트 절연막 및 채널층을 형성하는 제 2 단계;
    상기 채널층이 형성된 절연기판 상에 오믹 콘택층, 소스 전극, 드레인 전극 및 데이터 배선을 형성하는 제 3 단계;
    상기 소스 전극 및 드레인 전극 등이 형성된 절연기판 상에 보호막을 형성하고, 식각하여 콘택홀을 형성하는 제 4 단계; 및
    상기 보호막이 형성된 절연기판 상에 투명 금속막을 형성하고, 식각하여 제 2 공통 배선 및 제 2 공통 전극과, 상기 제 1 스토리지 전극과 오버랩되는 제 2 스토리지 전극, 상기 제 2 스토리지 전극으로부터 분기되는 제 1 화소 전극 및 상기 제 1 공통 전극과 오버랩되는 제 2 화소 전극을 형성하는 제 5 단계를 포함하고,
    상기 제 4 단계에서 상기 보호막 상에 콘택홀을 형성할 때, 이후 제 5 단계에서 형성될 제 2 화소 전극 및 제 2 스토리 전극과 각각 대향하는 상기 제 1 공통 전극 상부 및 상기 제 1 스토리지 전극 상부의 보호막을 제거하여 상기 게이트 절연막이 노출되도록 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  8. 제 7 항에 있어서,
    상기 제 2 공통 배선과 제 2 공통 전극은 전기적으로 연결된 일체형 구조로 형성하는 것을 특징으로 액정표시장치 제조방법.
  9. 제 7 항에 있어서,
    상기 제 1 공통 배선, 제 1 공통 전극 및 제 1 스토리지 전극은 전기적으로 연결된 일체형 구조로 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  10. 제 7 항에 있어서,
    상기 제 2 스토리지 전극, 제 1 화소 전극 및 제 2 화소 전극은 전기적으로 연결된 일체형 구조로 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  11. 삭제
  12. 제 7 항에 있어서,
    상기 제 2 화소 전극은 상기 제 1 공통 전극 상부의 게이트 절연막 상에 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  13. 제 7 항에 있어서,
    상기 제 2 스토리지 전극은 상기 제 1 스토리지 전극 상부의 게이트 절연막 상에 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  14. 절연기판 상에 금속막을 증착하고 식각하여 게이트 배선, 게이트 전극, 제 1 공통 배선, 제 1 공통 전극 및 제 1 스토리지 전극을 형성하는 제 1 단계;
    상기 게이트 배선 등이 형성된 절연기판 상에 게이트 절연막, 채널층, 오믹 콘택층, 소스 전극, 드레인 전극 및 데이터 배선을 형성하는 제 2 단계;
    상기 소스 전극 및 드레인 전극 등이 형성된 절연기판 상에 보호막을 형성하고, 식각하여 콘택홀을 형성하는 제 3 단계; 및
    상기 보호막이 형성된 절연기판 상에 투명 금속막을 형성하고, 식각하여 제 2 공통 배선 및 제 2 공통 전극과, 상기 제 1 스토리지 전극과 오버랩되는 제 2 스토리지 전극, 상기 제 2 스토리지 전극으로부터 분기되는 제 1 화소 전극 및 상기 제 1 공통 전극과 오버랩되는 제 2 화소 전극을 형성하는 제 4 단계를 포함하고,
    상기 제 3 단계에서 상기 보호막 상에 콘택홀을 형성할 때, 이후 제 4 단계에서 형성될 제 2 화소 전극 및 제 2 스토리 전극과 각각 대향하는 상기 제 1 공통 전극 상부 및 상기 제 1 스토리지 전극 상부의 보호막을 제거하여 상기 게이트 절연막이 노출되도록 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  15. 제 14 항에 있어서,
    상기 제 2 단계는 비정질 실리콘막, 도핑된 비정질 실리콘막 및 금속막을 순차적으로 형성한 다음, 회절노광 방식에 따라 한번의 공정으로 상기 채널층, 오믹 콘택층, 소스 전극, 드레인 전극 및 데이터 배선을 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  16. 제 14 항에 있어서,
    상기 제 2 공통 배선과 제 2 공통 전극은 전기적으로 연결된 일체형 구조로 형성하는 것을 특징으로 액정표시장치 제조방법.
  17. 제 14 항에 있어서,
    상기 제 1 공통 배선, 제 1 공통 전극 및 제 1 스토리지 전극은 전기적으로 연결된 일체형 구조로 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  18. 제 14 항에 있어서,
    상기 제 2 스토리지 전극, 제 1 화소 전극 및 제 2 화소 전극은 전기적으로 연결된 일체형 구조로 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  19. 삭제
  20. 제 14 항에 있어서,
    상기 제 2 화소 전극은 상기 제 1 공통 전극 상부의 노출된 게이트 절연막 상에 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  21. 제 14 항에 있어서,
    상기 제 2 스토리지 전극은 상기 제 1 스토리지 전극 상부의 노출된 게이트 절연막 상에 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  22. 삭제
  23. 삭제
KR1020050009446A 2005-02-02 2005-02-02 액정표시장치 및 그 제조방법 KR101157386B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050009446A KR101157386B1 (ko) 2005-02-02 2005-02-02 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050009446A KR101157386B1 (ko) 2005-02-02 2005-02-02 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060088944A KR20060088944A (ko) 2006-08-07
KR101157386B1 true KR101157386B1 (ko) 2012-06-20

Family

ID=37177175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050009446A KR101157386B1 (ko) 2005-02-02 2005-02-02 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101157386B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274958B1 (ko) * 2006-06-21 2013-06-13 엘지디스플레이 주식회사 수평전계방식 액정표시장치
KR101325980B1 (ko) * 2006-11-21 2013-11-07 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101330463B1 (ko) * 2006-11-24 2013-11-20 엘지디스플레이 주식회사 수평 전계 인가형 액정표시패널 및 그 제조방법
KR101308443B1 (ko) * 2006-11-30 2013-09-16 엘지디스플레이 주식회사 횡전계방식 액정표시소자 및 그 제조방법
KR101409557B1 (ko) * 2006-12-28 2014-06-19 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101347894B1 (ko) * 2007-03-07 2014-01-06 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101352113B1 (ko) * 2007-05-17 2014-01-15 엘지디스플레이 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR101522241B1 (ko) * 2008-12-16 2015-05-21 엘지디스플레이 주식회사 시야각 제어가 가능한 액정표시장치 및 그 제조방법
KR101594863B1 (ko) * 2008-12-22 2016-02-29 엘지디스플레이 주식회사 시야각 제어가 가능한 액정표시장치 및 그 제조방법
KR101592917B1 (ko) * 2009-04-15 2016-02-18 엘지디스플레이 주식회사 횡전계형 액정표시장치
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
TWI476493B (zh) * 2014-02-14 2015-03-11 Au Optronics Corp 畫素結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063296A (ko) * 1999-12-22 2001-07-09 박종섭 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법
KR20020034284A (ko) * 2000-10-31 2002-05-09 윤종용 박막 트랜지스터 기판 및 그 제조 방법
KR20030058334A (ko) * 2001-12-31 2003-07-07 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20040096424A (ko) * 2003-04-25 2004-11-16 엔이씨 엘씨디 테크놀로지스, 엘티디. 고 콘트라스트비를 갖는 ｌｃｄ 디바이스

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063296A (ko) * 1999-12-22 2001-07-09 박종섭 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법
KR20020034284A (ko) * 2000-10-31 2002-05-09 윤종용 박막 트랜지스터 기판 및 그 제조 방법
KR20030058334A (ko) * 2001-12-31 2003-07-07 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20040096424A (ko) * 2003-04-25 2004-11-16 엔이씨 엘씨디 테크놀로지스, 엘티디. 고 콘트라스트비를 갖는 ｌｃｄ 디바이스

Also Published As

Publication number Publication date
KR20060088944A (ko) 2006-08-07

Similar Documents

Publication Publication Date Title
KR101157386B1 (ko) 액정표시장치 및 그 제조방법
KR100471397B1 (ko) 프린지 필드 스위칭 액정표시장치 및 그 제조방법
KR100493869B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
JP2701698B2 (ja) 液晶表示装置
KR100741890B1 (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR100322969B1 (ko) 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법
JP4395130B2 (ja) 液晶表示装置およびその製造方法
JP2701832B2 (ja) 液晶表示装置
US20020118330A1 (en) Array substrate for in-plane switching mode liquid crystal display device and manufacturing method thereof
WO2001018597A1 (fr) Afficheur à cristaux liquides
KR20140000591A (ko) 액정표시장치 및 제조방법
KR20050001953A (ko) 액정표시장치 및 그의 제조방법
KR20040108242A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
US7079213B2 (en) Array substrate for in-plane switching mode liquid crystal display and method of fabricating same
KR20080048721A (ko) 횡전계형 액정표시장치용 어레이 기판
CN102227678A (zh) 液晶显示装置和液晶显示装置的tft基板的制造方法
KR101085150B1 (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR100949495B1 (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR100717179B1 (ko) 프린지 필드 구동 액정표시장치 제조방법
KR100614322B1 (ko) 액정표시장치 및 그 제조방법
KR101374997B1 (ko) 액정표시장치 및 그 제조방법
KR101785914B1 (ko) 횡전계형 액정표시장치
JP2008134498A (ja) 液晶表示パネル及びその製造方法
JP3282542B2 (ja) アクティブマトリックス型液晶表示装置
KR100446380B1 (ko) 박막트랜지스터 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8