JPH08335850A - Simple digital filter - Google Patents

Abstract

PURPOSE: To realize plural simple digital filters different by frequency characteristics by cascading moving average filters. CONSTITUTION: A simple digital filter consists of a delay element 1 which delays the input by one clock, an adder 2, a half fold conversion part 3 which is provided instead of a 1/2 multiplier and has bit lines so shifted and connected that all of the output of the adder 2 is shifted in the LSB(Least Significant Bit) direction by one bit, and a selection part 4 which selects and outputs one of outputs (a), (b), and (c) of respective stages.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はデジタルフィルタに係わ
り、移動平均フィルタを縦続接続してハードウエアの規
模の縮小を計った簡易デジタルフィルタに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital filter, and more particularly to a simple digital filter in which moving average filters are connected in cascade to reduce the scale of hardware.

【０００２】[0002]

【従来の技術】従来、図４に示した非巡回型デジタルフ
ィルタの出力ｙは、サンプリングによる離散入力をｘと
すると、第一項：入力ｘ×係数ａ0 と、第二項：入力ｘ
×（ｚのマイナス１乗）×係数ａ1 と、第三項：ｘ×
（ｚのマイナス２乗）×係数ａ2と、・・・、との無限
項の和の式で表されることが知られている（例えば、画
像のディジタル信号処理，Ｐ91, Ｐ94, 日刊工業新聞
社，昭和56年5 月発行）。2. Description of the Related Art Conventionally, an output y of an acyclic digital filter shown in FIG. 4 has a first term: an input x × coefficient a0 and a second term: an input x, where x is a discrete input by sampling.
X (minus the first power of z) x coefficient a1 and the third term: xx
It is known that it is represented by the expression of the sum of the infinite terms of (z squared) × coefficient a2, ... (For example, digital signal processing of images, P91, P94, Nikkan Kogyo Shimbun. Company, issued in May 1981).

【０００３】電気回路においては、前記数式中に記され
たｚのマイナス１乗の記号は１クロック遅延素子を表し
ている。例えば、数式のｚのマイナス２乗の記号は、前
記１クロック遅延素子を２段縦続接続したことに相当
し、その出力は、２クロック遅延である。また、係数ａ
0 、ａ１等は所要ビット数の同積係数を備えた乗算器で
実現される。In an electric circuit, the symbol of z minus 1 written in the above formula represents a one-clock delay element. For example, the symbol of the square of z of the mathematical expression corresponds to connecting the 1-clock delay elements in two stages in cascade, and the output thereof is a 2-clock delay. Also, the coefficient a
0, a1, etc. are realized by a multiplier having the same product coefficient of the required number of bits.

【０００４】ところで、無限項の和でなる非巡回型デジ
タルフィルタの出力ｙは、例えば、図２（イ）、
（ロ）、（ハ）等に示した理想（周波数）特性を実現す
ることができる。実際の回路では、無限項の和は実現で
きないため、窓関数による近似等を用いて所望の周波数
特性に近似させ有限項数で打ち切って実現している。By the way, the output y of the acyclic digital filter which is the sum of infinite terms is, for example, as shown in FIG.
The ideal (frequency) characteristics shown in (b) and (c) can be realized. Since the sum of infinite terms cannot be realized in an actual circuit, it is realized by approximating to a desired frequency characteristic by using a window function approximation or the like and terminating with a finite number of terms.

【０００５】しかし、上記近似特性を実現する有限項数
の非巡回型デジタルフィルタにも多数の乗算器が必要で
あり、乗算器は高価である問題があった。However, a finite number of non-recursive digital filters that realize the above-mentioned approximate characteristics also require a large number of multipliers, and the multipliers are expensive.

【０００６】[0006]

【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、乗算器を使用しないで複数の周波
数特性を実現した簡易デジタルフィルタを提供すること
を目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object thereof is to provide a simple digital filter which realizes a plurality of frequency characteristics without using a multiplier.

【０００７】[0007]

【課題を解決するための手段】上記目的を達成するため
に、移動平均フィルタを縦続接続して構成される簡易デ
ジタルフィルタにおいて、前記移動平均フィルタ毎にそ
の出力を中間タップとして取り出した。In order to achieve the above object, in a simple digital filter constructed by connecting moving average filters in cascade, the output of each moving average filter is taken out as an intermediate tap.

【０００８】[0008]

【作用】以上のように構成したので、例えば、縦続接続
の一段目を１クロック遅延による移動平均フィルタ、二
段目を２クロック遅延による移動平均フィルタ、三段目
を４クロック遅延による移動平均フィルタで構成し、サ
ンプルクロックを２×ｆｓｃとした場合、第一のタップ
は通過帯域が０からｆｓｃであり、第二のタップは通過
帯域が０から１／２×ｆｓｃであり、第三のタップは通
過帯域は０から１／４×ｆｓｃであるので、適宜、希望
の周波数統制のローパスフィルタを選択できる。With the above configuration, for example, the first stage of the cascade connection is a moving average filter with a 1-clock delay, the second stage is a moving average filter with a 2-clock delay, and the third stage is a moving average filter with a 4-clock delay. And the sample clock is 2 × fsc, the first tap has a passband of 0 to fsc, the second tap has a passband of 0 to ½ × fsc, and the third tap has a third pass. Since the pass band is 0 to 1/4 × fsc, a low pass filter with desired frequency control can be selected as appropriate.

【０００９】[0009]

【実施例】以下、本発明による簡易デジタルフィルタに
ついて、図を用いて詳細に説明する。図１は本発明によ
る簡易デジタルフィルタの実施例ブロック図である。１
は１クロック分の遅延を行う遅延素子、例えば、Ｄフリ
ップフロップである。２は加算器である。３は１／２倍
の乗算器の替わりに、前記加算器２の全ての出力をＬＳ
Ｂ（Least Significant Bit ）方向に１ビットシフトす
るようにビット線をずらせて結線した１／２倍変換部で
ある。以上で１段目の移動平均フィルタ（ローパスフィ
ルタ）を構成した。尚、２段目の移動平均フィルタは遅
延素子１を２段縦続接続し、３段目の移動平均フィルタ
はは遅延素子１を４段縦続接続した上記１段目の移動平
均フィルタと同様の構成である。前記１段目から３段目
の移動平均フィルタを３段縦続接続して構成され、各段
の移動平均フィルタからタップａ、ｂ、ｃを取り出して
いる。４は、前記各段の出力ａ，ｂ，ｃの何れかを選択
出力する選択部である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A simple digital filter according to the present invention will be described in detail below with reference to the drawings. FIG. 1 is a block diagram of an embodiment of a simple digital filter according to the present invention. 1
Is a delay element that delays by one clock, for example, a D flip-flop. 2 is an adder. 3 uses LS for all the outputs of the adder 2 instead of the 1/2 multiplier
It is a 1/2 conversion unit in which bit lines are shifted and connected so as to shift by 1 bit in the B (Least Significant Bit) direction. As described above, the first-stage moving average filter (low-pass filter) is configured. The second-stage moving average filter has two delay elements 1 connected in cascade, and the third-stage moving average filter has four delay elements 1 connected in cascade. Is. The moving average filters of the first to third stages are cascaded in three stages, and taps a, b, and c are taken out from the moving average filters of each stage. Reference numeral 4 is a selection unit for selectively outputting any of the outputs a, b, and c of the respective stages.

【００１０】本発明による簡易デジタルフィルタの動作
を図１、図２に従い説明する。図２は本発明による簡易
デジタルフィルタの各タップの周波数特性と、相応する
理想（周波数）特性とを対比して示す図である。各段の
タップ出力ａ，ｂ，ｃの周波数特性は順に図２（イ）フ
ィルタの特性、（ロ）フィルタの総合特性、（ハ）フィ
ルタの総合特性となる。選択部４にて図２（ロ）を選択
すると、ｆｓｃ以上の帯域では阻止域となり、０から１
／２ｆｓｃが通過域の特性である。また、図２（ハ）を
選択すると、１／２ｆｓｃ以上の帯域では阻止域とな
り、０から１／４ｆｓｃが通過域の特性である。また、
図２（イ）を選択すると、ほぼ1.5 ｆｓｃ以上の帯域で
は阻止域となり、０からｆｓｃが通過域の特性である。
従って、希望の通過域特性に基づき移動平均フィルタの
タップを選択することにより、希望の周波数特性のフィ
ルタを実現できる。尚、本発明による簡易デジタルフィ
ルタの各段の構成は、例えば、１段目は図３の遅延を１
個のみとするとともに、乗算係数ａ0 を１とし他の乗算
係数を０（結線をオープン）としたものに相当する。The operation of the simple digital filter according to the present invention will be described with reference to FIGS. FIG. 2 is a diagram showing the frequency characteristics of each tap of the simple digital filter according to the present invention and the corresponding ideal (frequency) characteristics in comparison. The frequency characteristics of the tap outputs a, b, and c in each stage are, in order, the characteristics of the filter (a), the overall characteristics of the (b) filter, and the overall characteristics of the (c) filter in FIG. When (b) in FIG. 2 is selected by the selection unit 4, it becomes a stop band in a band of fsc or more, and 0 to 1
/ 2fsc is the characteristic of the pass band. Further, when FIG. 2C is selected, the stop band is in the band of 1/2 fsc or more, and 0 to 1/4 fsc is the pass band characteristic. Also,
When FIG. 2A is selected, the stop band is in the band of approximately 1.5 fsc or more, and 0 to fsc are the characteristics of the pass band.
Therefore, a filter having a desired frequency characteristic can be realized by selecting the tap of the moving average filter based on the desired pass band characteristic. The configuration of each stage of the simple digital filter according to the present invention is, for example, the delay of FIG.
This corresponds to the case where the number is set to one and the multiplication coefficient a0 is set to 1 and the other multiplication coefficients are set to 0 (connection is open).

【００１１】また、図３に示すように本発明による簡易
デジタルフィルタの各段の動作は、例えば、第一段の移
動平均フィルタは入力（A,B,C,・・・）と、同入力を１
クロック遅延した入力とを加算し、その結果を１／２倍
するアルゴリズムを実現したものである。同様に、第二
段の移動平均フィルタは入力（（A ＋B)/2, （B ＋C)/
2, ・・・）と、同入力を２クロック遅延した入力とを
加算し、その結果を１／２倍するアルゴリズムを実現し
たものである。同様に、第三段の移動平均フィルタは入
力（（A ＋B ＋C ＋D)/4, （B ＋C ＋D ＋E)/4, ・・
・）と、同入力を４クロック遅延した入力とを加算し、
その結果を１／２倍するアルゴリズムを実現したもので
ある。また、各段の構成は上記のものに限定する必要は
無く、例えば、３段目を３クロック遅延とした構成でも
他の周波数特性を実現できる。また、縦続接続の段数も
３段に限定するものでは無い。As shown in FIG. 3, the operation of each stage of the simple digital filter according to the present invention is the same as the input (A, B, C, ...) Of the moving average filter of the first stage. 1
It implements an algorithm that adds a clock-delayed input and halves the result. Similarly, the moving average filter of the second stage is input ((A + B) / 2, (B + C) /
2, ...) And an input obtained by delaying the same input by two clocks are added, and an algorithm for halving the result is realized. Similarly, the moving average filter of the third stage is input ((A + B + C + D) / 4, (B + C + D + E) / 4, ...
・) And the input delayed by 4 clocks are added,
It realizes an algorithm for halving the result. Further, the configuration of each stage is not limited to the above, and for example, other frequency characteristics can be realized even if the third stage has a delay of 3 clocks. Further, the number of stages of cascade connection is not limited to three.

【００１２】[0012]

【発明の効果】以上説明したように、本発明は乗算器を
使用しないで複数の周波数特性を実現した簡易デジタル
フィルタを提供する。従って、非巡回型デジタルフィル
タを乗算器を使用せずに実現できるのでコスト低廉化に
寄与できるメリットがある。As described above, the present invention provides a simple digital filter which realizes a plurality of frequency characteristics without using a multiplier. Therefore, since the non-recursive digital filter can be realized without using a multiplier, there is an advantage that it can contribute to cost reduction.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明による簡易デジタルフィルタの実施例ブ
ロック図である。FIG. 1 is a block diagram of an embodiment of a simple digital filter according to the present invention.

【図２】本発明による簡易デジタルフィルタの各タップ
の周波数特性と、相応する理想周波数特性とを対比して
示す図である。FIG. 2 is a diagram showing the frequency characteristics of each tap of the simple digital filter according to the present invention in comparison with the corresponding ideal frequency characteristics.

【図３】本発明による簡易デジタルフィルタの各段のア
ルゴリズムを説明した図である。FIG. 3 is a diagram illustrating an algorithm of each stage of the simple digital filter according to the present invention.

【図４】非巡回型デジタルフィルタの構成を示す図であ
る。FIG. 4 is a diagram showing a configuration of an acyclic digital filter.

【符号の説明】[Explanation of symbols]

１ 遅延素子 ２ 加算器 ３ １／２倍変換部 ４ 選択部 1 delay element 2 adder 3 1/2 conversion unit 4 selection unit

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 移動平均フィルタを縦続接続して構成さ
れる簡易デジタルフィルタにおいて、前記移動平均フィ
ルタ毎にその出力を中間タップとして取り出したことを
特徴とする簡易デジタルフィルタ。1. A simple digital filter configured by connecting moving average filters in cascade, wherein the output of each moving average filter is taken out as an intermediate tap. 【請求項２】 上記移動平均フィルタを１個の遅延素子
を接続した或いは少なくとも２個の遅延素子を縦続に接
続した第一経路と、遅延素子を含まない第二経路と、前
記第一経路と第二経路とを加算する加算器とで構成した
請求項１記載の簡易デジタルフィルタ。2. A first path to which one delay element is connected to the moving average filter or at least two delay elements are connected in cascade, a second path not including a delay element, and the first path. The simple digital filter according to claim 1, which is configured by an adder that adds the second path. 【請求項３】 上記加算器の全ての出力をＬＳＢ方向に
１ビットシフトする方法で、前記加算器の出力を１／２
とする請求項２記載の簡易デジタルフィルタ。3. A method of shifting all the outputs of the adder by 1 bit in the LSB direction and halving the output of the adder.
The simple digital filter according to claim 2. 【請求項４】 上記遅延素子をＤフリップフロップで構
成した請求項２記載の簡易デジタルフィルタ。4. The simple digital filter according to claim 2, wherein the delay element is a D flip-flop.