JPH03124111A - Digital controlled filter - Google Patents

Abstract

PURPOSE:To attain ease in operation of the filter and to improve the characteristic by providing a subtractor subtracting an output of a multiplier from an input signal and inputting the result to a cascade circuit and a delay circuit inserted in a closed loop comprising the cascade circuit, the multiplier and the subtractor. CONSTITUTION:The filter consists of a cascade circuit 10 comprising cascade connection of n-sets of unit filters 1-1, 1-2,..., 1-n, a multiplier 2 multiplying a coefficient beta (0<=beta<1) with an output of the cascade circuit, a subtractor 3 subtracting an output of the said multiplier 2 from an input signal and giving the result to the said cascade circuit 10, and a delay circuit 4 inserted in a closed loop comprising the cascade circuit 10, the multiplier 2 and the subtractor 3. As the unit filters 1-1, 1-2,..., 1-n, a digital linear filter is employed, in which the addition in the characteristic equation of an analog filter is realized by an adder, the subtraction by a subtractor, the multiplication by a multiplier and the integration is realized by an accumulator respectively.

Description

【発明の詳細な説明】 ［産業上の利用分野〕 この発明は、アナログ式のボルテージコンドロールドフ
ィルタと同様の特性と使い易さを持ったディジタルコン
トロールドフィルタに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digitally controlled filter having characteristics and ease of use similar to analog voltage controlled filters.

［従来技術］ アナログのミュージックシンセサイザ等では、第７図に
示すようなＶＣＦ　（ボルテージコンドロールドフィル
タ）が盛んに用いられる。ここで、各単位フィルタ１−
１．　１−２．・・・・、１−ｎは、例えばＣＲのパッ
シブ回路等を用いてカットオフ周波数を可変できるよう
に構成された一次ローパスフィルタからなり、その低域
通過伝達関数は、カットオフ周波数ＦＣは、 ｐ　ｃ　ｗ＝□　　　　　　　　・・・・・・（２）２
　π で表わされる。[Prior Art] In analog music synthesizers and the like, a VCF (voltage controlled filter) as shown in FIG. 7 is widely used. Here, each unit filter 1-
1. 1-2. ..., 1-n is a first-order low-pass filter configured to have a variable cutoff frequency using, for example, a CR passive circuit, and its low-pass transfer function has a cutoff frequency FC of p c w=□ ・・・・・・(2)2
It is expressed as π.

帰還回路２および減算回路３は、縦続接続された単位フ
ィルタ１−１．　１−２．・・・・、１−ｎの終段１−
ｎの出力を初段に負帰還するためのものである。帰還回
路２のゲインβは、ＶＣＦのカットオフ周波数ＦＣ近傍
におけるレゾナンスに関連する。第８図は、ＶＣＦのフ
ィードバック係数すなわち帰還回路２のゲインβを変化
させたときの周波数応答を示す。The feedback circuit 2 and the subtraction circuit 3 are composed of cascade-connected unit filters 1-1. 1-2. ..., final stage 1- of 1-n
This is for negative feedback of the output of n to the first stage. The gain β of the feedback circuit 2 is related to the resonance near the cutoff frequency FC of the VCF. FIG. 8 shows the frequency response when the feedback coefficient of the VCF, that is, the gain β of the feedback circuit 2 is changed.

ディジタルのミュージックシンセサイザ等において、こ
のようなＶＣＦに対応するもの（ディジタルコントロー
ルドフィルタ）としては、ＦＩＲ（フィニットインパル
スレスポンス）形またはＩＩＲ（インフィニットインパ
ルスレスポンス）形のディジタルフィルタが用いられて
いる。In digital music synthesizers and the like, FIR (finite impulse response) type or IIR (infinite impulse response) type digital filters are used as devices corresponding to such VCFs (digital controlled filters).

しかしながら、これらのディジタルフィルタは同時に設
定すべき乗算器の係数が多く、またこれらの係数とフィ
ルタ特性との関係が複雑なため、制御が難しいという不
都合があった。However, these digital filters have the disadvantage that many multiplier coefficients must be set at the same time, and the relationship between these coefficients and filter characteristics is complicated, making control difficult.

ディジタルフィルタの他の例として、アナログフィルタ
の特性式における加算を加算器に、減算を減算器、また
は加算器と反転器に、乗算を乗算器に、積分を累算器に
各々置換してなるものが知られている（特開昭６１−１
８２１２号）。As another example of a digital filter, addition in the characteristic equation of an analog filter is replaced with an adder, subtraction is replaced with a subtracter, or an adder and an inverter, multiplication is replaced with a multiplier, and integration is replaced with an accumulator. Things are known (Unexamined Japanese Patent Publication No. 61-1
No. 8212).

このディジタルフィルタは、アナログフィルタと殆ど同
じ周波数特性を持つとともに、乗算器の係数とフィルタ
特性との関係が単純でアナログフィルタ同じように扱い
易いという特徴を有している。This digital filter has almost the same frequency characteristics as an analog filter, has a simple relationship between the multiplier coefficients and the filter characteristics, and is easy to handle in the same way as an analog filter.

しかしながら、この特開昭６１−１８２１２号に開示さ
れたものと同様の一次ローパスフィルタを、第７図の単
位フィルタとして単純に置き換えただけでは、所期のフ
ィルタ動作が実現されないという不都合があった。However, simply replacing the first-order low-pass filter similar to that disclosed in JP-A-61-18212 as the unit filter in FIG. 7 has the disadvantage that the desired filter operation cannot be achieved. .

［発明が解決しようとする課題］ この発明は、上述した従来例における問題点に鑑みてな
されたもので、アナログ式のボルテージコンドロールド
フィルタと同様の特性と使い易さを持ったディジタルコ
ントロールドフィルタを提供することを目的とする。[Problems to be Solved by the Invention] This invention was made in view of the problems in the conventional example described above, and provides a digital control filter that has characteristics and ease of use similar to analog voltage controlled filters. The purpose is to provide filters.

［課題を解決するための手段］ 前記の目的を達成するためこの発明では、アナログフィ
ルタの特性式における加算を加算器に、減算を減算器に
、乗算を乗算器に、積分を累算器に各々置換してなるデ
ィジタル一次フィルタを複数個縦続接続してなるカスケ
ード回路と、このカスケード回路の出力に０≦β＜１な
る係数βを乗算する乗算器と、入力信号から前記乗算器
の出力を減算して前記カスケード回路に入力する減算器
と、前記カスケード回路、乗算器および減算器からなる
閉ループ中に介挿された遅延回路とを具備することを特
徴としている。[Means for Solving the Problems] In order to achieve the above object, in this invention, addition in the characteristic equation of an analog filter is performed in an adder, subtraction in a subtracter, multiplication in a multiplier, and integration in an accumulator. a cascade circuit formed by cascade-connecting a plurality of digital primary filters, each of which is replaced with another; a multiplier that multiplies the output of the cascade circuit by a coefficient β satisfying 0≦β<1; It is characterized by comprising a subtracter that performs subtraction and inputs the result to the cascade circuit, and a delay circuit inserted in a closed loop consisting of the cascade circuit, multiplier, and subtracter.

ここで、減算器とは、反転器と加算器とにより等価的に
減算を行なうように構成したものを含むものである。Here, the subtracter includes one configured to equivalently perform subtraction using an inverter and an adder.

なお、前記単位フィルタは累算器内に累算器出力をサン
プリングパルスの１周期（標本化周期）遅延させるため
の遅延回路を備えている。この遅延回路と前記閉ループ
中に介挿すべき遅延回路とが完全に直列に接続される構
成となる場合には、一方を省略することができる。すな
わち、前記閉ループ中に介挿すべき遅延回路は、累算器
内に本来含まれている遅延回路で兼用することがで籾る
。Note that the unit filter includes a delay circuit in the accumulator for delaying the accumulator output by one period (sampling period) of the sampling pulse. If this delay circuit and the delay circuit to be inserted into the closed loop are completely connected in series, one of them can be omitted. That is, the delay circuit to be inserted into the closed loop may be a delay circuit originally included in the accumulator.

［作用コ 前記の構成において、遅延回路を含まない場合、すなわ
ち前記したアナログ式のボルテージコントロールドフィ
ルタ（アナログＶＣＦ）に対し、各単位フィルタを前記
特開昭６１−１８２１２号に開示されたものと同様のデ
ィジタル一次フィルタで置き換え、かつ帰還回路２を乗
算器に、減算回路３を減算器に置き換えただけの場合、
通常は、フィルタ内に遅延回路を含まない閉ループ（デ
イレイフリーループ）が形成されるため、アナログフィ
ルタにおける発振状態と同様の状態となり、フィルタと
して正常に動作しない。[Operation] In the above configuration, when the delay circuit is not included, that is, for the above-mentioned analog voltage controlled filter (analog VCF), each unit filter is as disclosed in the above-mentioned Japanese Patent Laid-Open No. 61-18212. If a similar digital first-order filter is used, and only the feedback circuit 2 is replaced with a multiplier and the subtraction circuit 3 is replaced with a subtracter,
Normally, a closed loop (delay-free loop) that does not include a delay circuit is formed within the filter, resulting in an oscillation state similar to that in an analog filter, and the filter does not operate normally.

ここでは、単位フィルタのカスケード回路、乗算器およ
び減算器からなる閉ループ中に遅延回路を介挿すること
によって前記デイレイフリーループが構成されることを
防止している。Here, the formation of the delay-free loop is prevented by inserting a delay circuit into a closed loop consisting of a cascade circuit of a unit filter, a multiplier, and a subtracter.

この発明においては、デイレイフリーループがで籾ない
ため、ディジタルフィルタとしての動作が正常に行なわ
れる。そして、遅延回路を除けば前記アナログＶＣＦと
等価に構成されているため周波数特性は殆ど同じである
。すなわち、単位フィルタにアナログＶＣＦの制御電圧
に代わる乗算係数を与えることによりカットオフ周波数
ＦＣを制御することができ、帰還用の乗算器の係数を変
化することによりフィルタの共振特性を変えることがで
きる。さらに、単位フィルタとして前記特開昭６１−１
８２１２号に開示されたものと同様のディジタル一次フ
ィルタを用いているため、乗算器の係数とフィルタ特性
、特にカットオフ周波数ＦＣとの関係が単純で扱い易い
。In this invention, since the delay-free loop does not occur, the digital filter operates normally. Since the structure is equivalent to the analog VCF except for the delay circuit, the frequency characteristics are almost the same. That is, the cutoff frequency FC can be controlled by giving the unit filter a multiplication coefficient that replaces the control voltage of the analog VCF, and the resonance characteristics of the filter can be changed by changing the coefficient of the feedback multiplier. . Furthermore, as a unit filter, the above-mentioned JP-A-61-1
Since a digital first-order filter similar to that disclosed in No. 8212 is used, the relationship between the multiplier coefficients and the filter characteristics, especially the cutoff frequency FC, is simple and easy to handle.

［効果］ すなわち、この発明によると、アナログＶＣＦと同様の
特性を有し、かつアナログフィルタと同様の使い易さを
持ったディジタルコントロールドフィルタを実現するこ
とができる。[Effects] That is, according to the present invention, it is possible to realize a digitally controlled filter having characteristics similar to those of an analog VCF and ease of use similar to an analog filter.

［実施例］ 以下、この発明を実施例に基づき詳細に説明する。なお
、全図を通して共通または対応する部分は同一の符号を
付して表わす。[Examples] The present invention will be described in detail below based on Examples. Note that common or corresponding parts are denoted by the same reference numerals throughout the figures.

第１図は、この発明のディジタルコントロールドフィル
タの基本構成を示す。FIG. 1 shows the basic configuration of a digitally controlled filter of the present invention.

同図のフィルタは、ｎ個の単位フィルタ１−１゜１−２
．・・・・、１−ｎを縦続接続してなるカスケード回路
１０、このカスケード回路の出力にＯ≦β＜１なる係数
βを乗算する乗算器２、人力信号から前記乗算器２の出
力を減算して前記カスケード回路１０に入力する減算器
３、ならびにこれらのカスケード回路１０、乗算器２お
よび減算器３からなる閉ループ中に介挿された遅延回路
４により構成される。The filter in the figure consists of n unit filters 1-1゜1-2
．． ..., a cascade circuit 10 formed by cascading 1-n, a multiplier 2 that multiplies the output of this cascade circuit by a coefficient β satisfying O≦β<1, and subtracts the output of the multiplier 2 from the human input signal. The subtracter 3 inputs the cascade circuit 10 to the cascade circuit 10, and a delay circuit 4 inserted in a closed loop consisting of the cascade circuit 10, the multiplier 2, and the subtracter 3.

単位フィルタ１−１．　１−２．　・・・・、！−ｎと
しては、前記特開昭６１−１８２１２号に開示されたよ
うに、アナログフィルタの特性式における加算を加算器
に、減算を減算器に、乗算を乗算器に、積分を累算器に
各々置換してなるディジタル一次フィルタを用いること
ができる。Unit filter 1-1. 1-2. ...! As for -n, as disclosed in the above-mentioned Japanese Patent Application Laid-open No. 18212/1982, addition in the analog filter characteristic equation is used as an adder, subtraction is used as a subtracter, multiplication is used as a multiplier, and integration is used as an accumulator. A digital first-order filter formed by replacing each can be used.

第２〜第５図にこのような単位フィルタの構成例を示す
。各図中、符号「＋」は無印または十印の付された入力
端へ入力されるデータを加算し一印の付された入力端へ
入力されるデータを減算する加算器または減算器、Ｍは
入力される信号に一定値（以下、係数という）を乗算す
る乗算器、ｚ−１は入力されるデータをサンプリングパ
ルスの１周期（標本化周期）遅延させる遅延回路である
。また、各乗算器の上方に付された符号はその乗算器に
おいて信号に乗算する係数を示している。Examples of the configuration of such unit filters are shown in FIGS. 2 to 5. In each figure, the sign "+" indicates an adder or subtracter that adds data input to input terminals marked with no mark or a 10 mark, and subtracts data input to input terminals marked with a 1 mark. is a multiplier that multiplies an input signal by a constant value (hereinafter referred to as a coefficient), and z-1 is a delay circuit that delays input data by one period (sampling period) of a sampling pulse. Further, the symbol above each multiplier indicates the coefficient by which the signal is multiplied in that multiplier.

第２図は、特開昭６１−１８２１２号の実施例に記載さ
れているものと同じ一次ローパスフィルタである。FIG. 2 shows the same first-order low-pass filter as described in the embodiment of Japanese Patent Application Laid-open No. 18212/1983.

同図のフィルタは、カットオフ周波数が０くα〈１の範
囲の値で与えられる係数αに応じて決定される。そして
、αが１より充分に小さい範囲ではカットオフ周波数Ｆ
Ｃとαはほぼ比例関係となり、 （但し、Ｆ３はサンプリング周波数） で表わされる。このように係数αがカットオフ周波数Ｆ
Ｃとほぼ比例関係となっているということは、フィルタ
の制御がし易いことを意味している。The filter shown in the figure has a cutoff frequency determined according to a coefficient α given as a value in the range from 0 to α<1. Then, in the range where α is sufficiently smaller than 1, the cutoff frequency F
C and α have a nearly proportional relationship, which is expressed as (where F3 is the sampling frequency). In this way, the coefficient α is the cutoff frequency F
The fact that it is almost proportional to C means that it is easy to control the filter.

第３図は、第１図の単位フィルタ１−１．１−２゜・・
・・、１−ｎの他の例を示す。Figure 3 shows the unit filter 1-1.1-2° of Figure 1...
..., another example of 1-n is shown.

これらの単位フィルタは、例えば、次のようにして構成
を決定することができる。The configuration of these unit filters can be determined, for example, as follows.

まず、対応するアナログフィルタの特性式をラプラス関
数で表わす。これは、交流回路の複素伝達関数における
ｊωをＳで置換すればよい。First, the characteristic expression of the corresponding analog filter is expressed by a Laplace function. This can be done by replacing jω in the complex transfer function of the AC circuit with S.

次に、このラプラス関数に適宜のＳ−Ｚ変換を施す。そ
して、この２間数Ｈ（ｚ）を必要に応じて適宜簡略化し
た後、回路化する。Next, this Laplace function is subjected to an appropriate SZ transformation. Then, after simplifying this two-way number H(z) as necessary, it is converted into a circuit.

このＳ−Ｚ変換は、公知の変換法であるが、の変換を行
なう「微分の差分近似に基づ＜ｓ−ｚ変換」や ｓ−ａｗｌ　−ｚ−’　ｅｘｐ（ａＴ）および（ｓ−ａ
＋ｊ　ｂ）　　（ｓ−ａ＋ｊ　ｂ）ｘ　　（ｓ−ａ）”
　　＋ｂ” 一＊１−２ｅ”ｃｏｓ（ｂＴ）ｚ−’４−６””　　ｚ
−２なる変換対により変換を行なう「整合２変換」が好
適である。This S-Z transformation is a well-known transformation method, but it is also known as "<s-z transformation based on differential approximation" that transforms s-awl -z-' exp(aT) and (s-a
+j b) (s-a+j b)x (s-a)”
+b"1*1-2e"cos(bT)z-'4-6""z
A "matching 2 conversion" in which conversion is performed using a conversion pair of -2 is preferable.

微分の差分近似に基づ＜ｓ−ｚ変換による場合は、最も
簡便である０例えば、一次ローパスフィルタの伝達（出
力／入力の）ラプラス関数は、Ｈ（ｓ）−□　　　　　
・・・・・・（４）Ｓ＋ａ で表わされる。この式に前記の変換を施すために、Ｓを
１　＋＋　ｚ　−ｒに、ａＴをαに置換すると、α Ｈ（Ｚ）！　１−２−’＋。　　−−−−−−（５）に
なる、この式を遅延回路ｚ−１１乗算器αおよび加減算
器上を用いて回路に表わせば第４図のようになる。この
回路は、係数を除算１／（１＋α）により求めなければ
ならず、処理の遅れを招く場合がある。その場合には、
下記のように修正するとよい。Based on the differential approximation of the differential<s-z transformation, the simplest case is 0.For example, the transfer (output/input) Laplace function of a first-order low-pass filter is H(s)-□
......(4) Represented by S+a. In order to apply the above transformation to this equation, if we replace S with 1 ++ z −r and aT with α, we get α H(Z)! 1-2-'+. --------(5) If this equation is expressed in a circuit using a delay circuit z-11 multiplier α and an adder/subtractor, the result will be as shown in FIG. In this circuit, the coefficient must be calculated by dividing 1/(1+α), which may cause processing delays. In that case,
You can correct it as shown below.

ここで、現在のデータと１標本化周期前のデータとの差
分１−ｚ−’は微分を意味しており、定数αの微分（１
−ｚ−’）αは０である。これを考慮すると、上式は のように書き変えることができる。この式を回路に表わ
せば第２および第３図のようになる。Here, the difference 1-z-' between the current data and the data one sampling period ago means a differentiation, and the difference 1-z-' of the constant α (1
-z-') α is 0. Considering this, the above equation can be rewritten as follows. If this equation is expressed in a circuit, it will be as shown in FIGS. 2 and 3.

第５図は、整合ｚＲ，換により求めた一次ローパスフィ
ルタの回路例を示す。FIG. 5 shows a circuit example of a first-order low-pass filter obtained by matching zR.

第２〜４図に示したフィルタは、出力０ＵＴＩを１標本
化周期遅延させる遅延回路１１を備えている。このため
、第１図の遅延回路４としてカスケード回路１０の出力
を１標本化周期遅延させるものを用いるとすれば、この
遅延回路４の出力は最終段の単位フィルタ１−ｎの出力
ＯＵＴ　１を１標本化周期遅延させたもの、すなわち第
２〜４図の出力０ＵＴ２と等価となる。したがって、単
位フィルタ１−１．　１−２．　＝、　　１−ｎとして
一第２〜４図に示すように出力０ＵＴＩとこの出力０Ｕ
ＴＩを１標本化周期遅延させた出力０ＵＴ２との双方の
出力が可能なものを用いる場合には、単位フィルタ１−
１．　１−２．・・・・、１−ｎのうちいずれかにおい
て出力０ＵＴ２を次段へ送出するようにすれば、第１図
の遅延回路４を省略することができる。The filter shown in FIGS. 2 to 4 includes a delay circuit 11 that delays the output 0UTI by one sampling period. Therefore, if the delay circuit 4 in FIG. 1 is used to delay the output of the cascade circuit 10 by one sampling period, the output of the delay circuit 4 is the output OUT 1 of the final stage unit filter 1-n. It is delayed by one sampling period, that is, it is equivalent to the output 0UT2 in FIGS. 2-4. Therefore, unit filter 1-1. 1-2. =, 1-n as shown in Figures 2 to 4, the output 0UTI and this output 0U
When using a filter that can output both TI and output 0UT2 delayed by one sampling period, unit filter 1-
1. 1-2. . . , 1-n, the delay circuit 4 in FIG. 1 can be omitted by sending the output 0UT2 to the next stage.

第６図は、このように遅延回路４を省略する場合のディ
ジタルコントロールドフィルタの構成例を示す。FIG. 6 shows an example of the configuration of a digitally controlled filter in which the delay circuit 4 is omitted.

［変形例］ なお、この発明は、上述の実施例に限定されることなく
適宜変形して実施することができる。例えば、上述にお
いては、ローパスフィルタの例についてのみ説明したが
、この発明は、バイパスフィルタ、ならびに一次のロー
パスおよびバイパスフィルタを混成してなるディジタル
コンドロールドハイ／ロー／バンドパスフィルタにも適
用出来る。また、対応するアナログＶＣＦの構成も第７
図のような単位フィルタをカスケード接続してなるもの
に限定されないことは勿論である。[Modifications] Note that the present invention is not limited to the above-described embodiments, and can be implemented with appropriate modifications. For example, in the above description, only an example of a low-pass filter has been described, but the present invention can also be applied to a bypass filter and a digital condrol high/low/band-pass filter that is a hybrid of a first-order low-pass filter and a bypass filter. . In addition, the configuration of the corresponding analog VCF is also 7th.
Of course, the present invention is not limited to one formed by cascading unit filters as shown in the figure.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は、この発明のディジタルコントロールドフィル
タの基本構成を示す回路図、 第２〜５図は、それぞれ第１図のフィルタに用いられる
単位フィルタの構成例を示す回路図、第６図は、この発
明のディジタルコントロールドフィルタの変形例を示す
回路図、 第７図は、従来のアナログ式ボルテージコンドロールド
フィルタの基本構成を示す回路図、そして 第８図は、第７図のフィルタの出力特性を示すグラフで
ある。 １０：カスケード回路FIG. 1 is a circuit diagram showing the basic configuration of the digitally controlled filter of the present invention, FIGS. 2 to 5 are circuit diagrams showing configuration examples of unit filters used in the filter of FIG. 1, and FIG. , a circuit diagram showing a modified example of the digital controlled filter of the present invention, FIG. 7 is a circuit diagram showing the basic configuration of a conventional analog voltage controlled filter, and FIG. 8 is a circuit diagram showing the basic configuration of the conventional analog voltage controlled filter. It is a graph showing output characteristics. 10: Cascade circuit

Claims (4)

【特許請求の範囲】[Claims] （１）アナログフィルタの特性式における加算を加算器
に、減算を減算器に、乗算を乗算器に、積分を累算器に
各々置換してなるディジタル一次フィルタを複数個縦続
接続してなるカスケード回路と、 このカスケード回路の出力に０≦β＜１なる係数βを乗
算する乗算器と、 入力信号から前記乗算器の出力を減算して前記カスケー
ド回路に入力する減算器と、 前記カスケード回路、乗算器および減算器からなる閉ル
ープ中に介挿された遅延回路と を具備することを特徴とするディジタルコントロールド
フィルタ。(1) A cascade consisting of a plurality of cascaded digital primary filters in which addition in the characteristic equation of an analog filter is replaced with an adder, subtraction with a subtracter, multiplication with a multiplier, and integration with an accumulator. a multiplier that multiplies the output of the cascade circuit by a coefficient β satisfying 0≦β<1; a subtracter that subtracts the output of the multiplier from an input signal and inputs the result to the cascade circuit; A digitally controlled filter comprising a delay circuit inserted into a closed loop consisting of a multiplier and a subtracter. （２）前記ディジタル一次フィルタは、一次ローパスフ
ィルタである請求項１記載のディジタルコントロールド
フィルタ。(2) The digitally controlled filter according to claim 1, wherein the digital first-order filter is a first-order low-pass filter. （３）前記一次ローパスフィルタは、１サンプリング周
波数前のデータを表わす記号をＺ＾−＾１としてＨ（Ｚ
）＝出力／入力＝（ａ）／｛１−（１−α）Ｚ＾−＾１
｝で表わされる伝達関数を前記特性式とするフィルタで
ある請求項２記載のディジタルコントロールドフィルタ
。(3) The first-order low-pass filter uses H(Z
)=output/input=(a)/{1-(1-α)Z^-^1
3. The digitally controlled filter according to claim 2, wherein the characteristic expression is a transfer function represented by }. （４）前記遅延回路が前記累算器に含まれる遅延回路と
兼用されるものである請求項３記載のディジタルコント
ロールドフィルタ。(4) The digitally controlled filter according to claim 3, wherein the delay circuit is also used as a delay circuit included in the accumulator.