JPH08328769A - インターフェース制御装置、インターフェース制御方法、印刷装置および印刷システム - Google Patents
インターフェース制御装置、インターフェース制御方法、印刷装置および印刷システムInfo
- Publication number
- JPH08328769A JPH08328769A JP7156954A JP15695495A JPH08328769A JP H08328769 A JPH08328769 A JP H08328769A JP 7156954 A JP7156954 A JP 7156954A JP 15695495 A JP15695495 A JP 15695495A JP H08328769 A JPH08328769 A JP H08328769A
- Authority
- JP
- Japan
- Prior art keywords
- data
- interface
- unit
- received
- sequencer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】
【目的】 ソフトウェアの負荷を低減しつつ、高速な非
キューイングシーケンスの処理を維持できるインターフ
ェース制御装置を提供する。 【構成】 プリンタのレディ状態において、データ供給
源からストローブ信号と共にデータが送出されると、パ
ラレルインターフェースはストローブ信号を受信し、ラ
ッチ405にデータをラッチすると共に、シーケンサ4
02をスタートさせる。シーケンサ402はデータ供給
源に送出されるBUSY信号をアクティブにし、ACK
信号をアクティブにし、ラッチ405にラッチされてい
るデータをFIFO401に記憶する。ラッチ405に
ラッチされたデータはダイレクトコマンドを表すデータ
とコンパレータ404によって比較され、その結果をシ
ーケンサ402はサンプリングする。ダイレクトコマン
ドでない場合、シーケンサ402はデータ供給源からの
次のデータを受信するためにデータ供給源にBUSY解
除信号を送出する。ダイレクトコマンドである場合、シ
ーケンサ402は制御部に対して割り込み信号INTを
発生し、そのシーケンス動作を一時停止する。
キューイングシーケンスの処理を維持できるインターフ
ェース制御装置を提供する。 【構成】 プリンタのレディ状態において、データ供給
源からストローブ信号と共にデータが送出されると、パ
ラレルインターフェースはストローブ信号を受信し、ラ
ッチ405にデータをラッチすると共に、シーケンサ4
02をスタートさせる。シーケンサ402はデータ供給
源に送出されるBUSY信号をアクティブにし、ACK
信号をアクティブにし、ラッチ405にラッチされてい
るデータをFIFO401に記憶する。ラッチ405に
ラッチされたデータはダイレクトコマンドを表すデータ
とコンパレータ404によって比較され、その結果をシ
ーケンサ402はサンプリングする。ダイレクトコマン
ドでない場合、シーケンサ402はデータ供給源からの
次のデータを受信するためにデータ供給源にBUSY解
除信号を送出する。ダイレクトコマンドである場合、シ
ーケンサ402は制御部に対して割り込み信号INTを
発生し、そのシーケンス動作を一時停止する。
Description
【0001】
【産業上の利用分野】本発明は、ホストコンピュータな
どのデータ供給源から描画データを受信して印字出力を
行うプリンタのインターフェース制御装置に関する。
どのデータ供給源から描画データを受信して印字出力を
行うプリンタのインターフェース制御装置に関する。
【0002】
【従来の技術】従来、プリンタはホストコンピュータ等
のデータ供給源からインターフェースを介して描画デー
タを受信すると、受信したデータ列をCPUを用いてソ
フトウェア的に解析し、その解析結果からソフトウェア
もしくはハードウェアで高速にイメージデータを生成す
る(レンダリング)。そして、生成したイメージデータ
を描画イメージデータ格納メモリに格納した後、レーザ
ビームプリンタ(LBP)やバブルジェットプリンタ
(BJ)などに代表される紙などの媒体に定着可能なプ
リンタエンジンに送出することにより印字結果を得る。
図7は従来のプリンタシステムの概略的な構成を示す説
明図である。
のデータ供給源からインターフェースを介して描画デー
タを受信すると、受信したデータ列をCPUを用いてソ
フトウェア的に解析し、その解析結果からソフトウェア
もしくはハードウェアで高速にイメージデータを生成す
る(レンダリング)。そして、生成したイメージデータ
を描画イメージデータ格納メモリに格納した後、レーザ
ビームプリンタ(LBP)やバブルジェットプリンタ
(BJ)などに代表される紙などの媒体に定着可能なプ
リンタエンジンに送出することにより印字結果を得る。
図7は従来のプリンタシステムの概略的な構成を示す説
明図である。
【0003】上記印字に際してメモリ上に展開されるイ
メージデータがモノクロ2値である場合、紙に転写され
る1ドットに対しメモリ上の1ビットを割り当てる、い
わゆるビットマップの形式の展開が行われる。例えばL
BPの場合、メモリ上でビットが「1」である場合にレ
ーザをオンにすることで、紙の上に転写された1ドット
とメモリ上に展開されたイメージデータの1ビットとが
1:1に対応する。
メージデータがモノクロ2値である場合、紙に転写され
る1ドットに対しメモリ上の1ビットを割り当てる、い
わゆるビットマップの形式の展開が行われる。例えばL
BPの場合、メモリ上でビットが「1」である場合にレ
ーザをオンにすることで、紙の上に転写された1ドット
とメモリ上に展開されたイメージデータの1ビットとが
1:1に対応する。
【0004】最近ではプリンタエンジンの高性能化に伴
い、紙に転写されるドットについて階調表現の可能なプ
リンタ、いわゆるグレースケールプリンタが登場してき
ている。こうしたプリンタには、各種モジュレーション
を施すことにより階調表現を可能にしているものや、ド
ット径そのものを可変にすることで階調表現可能なもの
など様々なものがあるが、ここではそれらの説明につい
て割愛する。
い、紙に転写されるドットについて階調表現の可能なプ
リンタ、いわゆるグレースケールプリンタが登場してき
ている。こうしたプリンタには、各種モジュレーション
を施すことにより階調表現を可能にしているものや、ド
ット径そのものを可変にすることで階調表現可能なもの
など様々なものがあるが、ここではそれらの説明につい
て割愛する。
【0005】プリンタに送出されるデータ形式について
説明する。データ形式には様々なものがあるが、これら
を大別するとつぎの2通りに分けられる。
説明する。データ形式には様々なものがあるが、これら
を大別するとつぎの2通りに分けられる。
【0006】その1つは、実際に紙に印字するビットイ
メージデータをデータ供給源側で既に生成し、生成され
たイメージデータそのものをプリンタに送出し、プリン
タは受信したイメージデータを内部メモリに展開して印
字を実現するもの、すなわちイメージデータのやりとり
及びそれに伴う制御データのやりとりを行なうもの(以
下、イメージデータ系という)である。
メージデータをデータ供給源側で既に生成し、生成され
たイメージデータそのものをプリンタに送出し、プリン
タは受信したイメージデータを内部メモリに展開して印
字を実現するもの、すなわちイメージデータのやりとり
及びそれに伴う制御データのやりとりを行なうもの(以
下、イメージデータ系という)である。
【0007】もう1つは、データ供給源より座標系、フ
ォント情報等の情報指定を受け、プリンタがイメージデ
ータを生成するプリンタ言語を備え、情報指定をプリン
タ側で解釈しつつ、イメージデータを生成するもの(以
下、PDL系という)である。
ォント情報等の情報指定を受け、プリンタがイメージデ
ータを生成するプリンタ言語を備え、情報指定をプリン
タ側で解釈しつつ、イメージデータを生成するもの(以
下、PDL系という)である。
【0008】イメージデータ系では、ホストコンピュー
タとプリンタとが1:1で比較的高速なインターフェー
スを介して接続されており、一般に廉価である。
タとプリンタとが1:1で比較的高速なインターフェー
スを介して接続されており、一般に廉価である。
【0009】一方、PDL系では、デバイスインディペ
ンデントなデータ形式のインターフェースを構築するこ
とによりホストコンピュータとのデータのやりとり量を
削減する。イメージデータである場合、そのデータ量は
プリンタの解像度に大きく依存し、解像度が高くなれば
データ量も増える。
ンデントなデータ形式のインターフェースを構築するこ
とによりホストコンピュータとのデータのやりとり量を
削減する。イメージデータである場合、そのデータ量は
プリンタの解像度に大きく依存し、解像度が高くなれば
データ量も増える。
【0010】これらのデータ形式はホストコンピュータ
の負荷を削減するためにネットワークなどに対応するこ
とですみわけされている。
の負荷を削減するためにネットワークなどに対応するこ
とですみわけされている。
【0011】
【発明が解決しようとする課題】しかしながら、上記プ
リンタのインターフェース制御装置には以下に掲げる問
題があった。即ち、ホストコンピュータから供給される
データ列がその処理シーケンスに従って処理するだけで
良いのであれば、インターフェースから入力されるデー
タを装置内のバッファメモリに一時退避し、処理キュー
にキューイングし、そのキューに従って処理を行いさへ
すれば良いが、プリンタがデータ供給源に必要とするス
テータスを直ちに返さなければならない場合や、ネット
ワークなどに接続されていてデータ供給源からの処理を
実行中に、他のデータ供給源からのステータスリクエス
トなど、上記キューシーケンスとは異なる動作シーケン
スを要求され、かつそれを迅速に処理しなければならな
い場合、インタ一フェースを介して入力されるデータを
必ず一旦解析した後、キューイングする必要があり、制
御部にとって大きな負荷になっていた。
リンタのインターフェース制御装置には以下に掲げる問
題があった。即ち、ホストコンピュータから供給される
データ列がその処理シーケンスに従って処理するだけで
良いのであれば、インターフェースから入力されるデー
タを装置内のバッファメモリに一時退避し、処理キュー
にキューイングし、そのキューに従って処理を行いさへ
すれば良いが、プリンタがデータ供給源に必要とするス
テータスを直ちに返さなければならない場合や、ネット
ワークなどに接続されていてデータ供給源からの処理を
実行中に、他のデータ供給源からのステータスリクエス
トなど、上記キューシーケンスとは異なる動作シーケン
スを要求され、かつそれを迅速に処理しなければならな
い場合、インタ一フェースを介して入力されるデータを
必ず一旦解析した後、キューイングする必要があり、制
御部にとって大きな負荷になっていた。
【0012】これはイメージデータ系のプリンタおよび
PDL系のプリンタのどちらにも当てはまることであ
る。以下、このような非キューイングシーケンスを指定
するデータ供給源からの指定を、ダイレクトコマンドと
いう。
PDL系のプリンタのどちらにも当てはまることであ
る。以下、このような非キューイングシーケンスを指定
するデータ供給源からの指定を、ダイレクトコマンドと
いう。
【0013】具体的には以下の通りである。図8は非キ
ューイングシーケンスの処理手順を示すフローチャート
である。説明を簡略にするために、インターフェースと
してパーソナルコンピュータ等に多く搭載されているパ
ラレルインターフェースを例に挙げる。
ューイングシーケンスの処理手順を示すフローチャート
である。説明を簡略にするために、インターフェースと
してパーソナルコンピュータ等に多く搭載されているパ
ラレルインターフェースを例に挙げる。
【0014】図9はパラレルインターフェースのハード
ウェアの構成を示すブロック図である。データ供給源か
らデータを入力する際、パラレルインターフェースでは
データバス上にデータをセットした後、そのデータが有
効(VALID)であることを示すストローブ信号がア
クティブになる(ステップS201)。
ウェアの構成を示すブロック図である。データ供給源か
らデータを入力する際、パラレルインターフェースでは
データバス上にデータをセットした後、そのデータが有
効(VALID)であることを示すストローブ信号がア
クティブになる(ステップS201)。
【0015】ラッチ302にデータをラッチすると共
に、データ供給源に対しポート303を介してBUSY
信号をアクティブにし、次のデータ送出に関しデータ送
出停止要求を出力する(ステップS202)。
に、データ供給源に対しポート303を介してBUSY
信号をアクティブにし、次のデータ送出に関しデータ送
出停止要求を出力する(ステップS202)。
【0016】パラレルインターフェースは、ラッチ30
2によってストローブ信号の着信およびデータラッチを
行うと共に、制御部に対してデータ着信を知らせるため
の割り込み信号INTを発生する(ステップS20
3)。割り込み信号INTを受けた制御部は、データ供
給源に対して送出されるアクノレッジ(ACK)信号の
ポート303がマッピングされているアドレスをアクセ
スする。具体的にはデコーダ301によってマッピング
されているポート303をアクセスすることで、ACK
信号をアクティブにし、データを受信したことをデータ
供給源に知らせる(ステップS204)。
2によってストローブ信号の着信およびデータラッチを
行うと共に、制御部に対してデータ着信を知らせるため
の割り込み信号INTを発生する(ステップS20
3)。割り込み信号INTを受けた制御部は、データ供
給源に対して送出されるアクノレッジ(ACK)信号の
ポート303がマッピングされているアドレスをアクセ
スする。具体的にはデコーダ301によってマッピング
されているポート303をアクセスすることで、ACK
信号をアクティブにし、データを受信したことをデータ
供給源に知らせる(ステップS204)。
【0017】つぎに、制御部はラッチされたデータを受
信バッファに移動するために読み込む(ステップS20
5)。尚、ここで、受信バッファは主記憶装置に対して
あらかじめ制御部が割り振っておいた記憶エリアであ
る。
信バッファに移動するために読み込む(ステップS20
5)。尚、ここで、受信バッファは主記憶装置に対して
あらかじめ制御部が割り振っておいた記憶エリアであ
る。
【0018】制御部は読み込んだデータを受信バッファ
に移動する際にダイレクトコマンド(DC)であるか否
かを判別する(ステップS206)。ダイレクトコマン
ドであるときにはステップS209に処理を移行し、ダ
イレクトコマンドでないときにはステップS208に移
行して受信バッファにデータを移動する(ステップS2
07)。
に移動する際にダイレクトコマンド(DC)であるか否
かを判別する(ステップS206)。ダイレクトコマン
ドであるときにはステップS209に処理を移行し、ダ
イレクトコマンドでないときにはステップS208に移
行して受信バッファにデータを移動する(ステップS2
07)。
【0019】ステップS208では、データ供給源に対
しBUSY,ACKの信号を偽(FALSE)とするた
めに、制御部はポート303がマッピングされているア
ドレスを、ステップS204と同様にデコーダ301を
介してポート303をアクセスする。この場合、パラレ
ル(セントロニクス)インターフェースであるので、こ
れにより1バイト分のデータ受信処理が終了する。
しBUSY,ACKの信号を偽(FALSE)とするた
めに、制御部はポート303がマッピングされているア
ドレスを、ステップS204と同様にデコーダ301を
介してポート303をアクセスする。この場合、パラレ
ル(セントロニクス)インターフェースであるので、こ
れにより1バイト分のデータ受信処理が終了する。
【0020】一方、ステップS207でダイレクトコマ
ンドであった場合、そのダイレクトコマンドに対応する
処理を行い(ステップS209)、処理後にステップS
208と同様にBUSY、ACKの各信号処理を行う
(ステップS210)。この場合、ダイレクトコマンド
であるので、受信したデータに対して受信バッファへの
データ移動処理を行わない。
ンドであった場合、そのダイレクトコマンドに対応する
処理を行い(ステップS209)、処理後にステップS
208と同様にBUSY、ACKの各信号処理を行う
(ステップS210)。この場合、ダイレクトコマンド
であるので、受信したデータに対して受信バッファへの
データ移動処理を行わない。
【0021】上記従来例は、いわゆる受信割り込みの処
理であり、動作は全てソフトウエアで行なっているが、
これに限らずステップS201〜S205のBUSY、
ACKの各信号についてハードウェアを用いて高速化し
ても良い。いずれにせよステップS206〜S207の
処理を必ず1データ単位(この場合1バイト)毎に行う
必要があり、制御部(CPU)の大きな負荷になってい
た。
理であり、動作は全てソフトウエアで行なっているが、
これに限らずステップS201〜S205のBUSY、
ACKの各信号についてハードウェアを用いて高速化し
ても良い。いずれにせよステップS206〜S207の
処理を必ず1データ単位(この場合1バイト)毎に行う
必要があり、制御部(CPU)の大きな負荷になってい
た。
【0022】そこで、本発明はソフトウェアの負荷を低
減しつつ、高速な非キューイングシーケンスの処理を維
持できるインターフェース制御装置を提供することを目
的とする。
減しつつ、高速な非キューイングシーケンスの処理を維
持できるインターフェース制御装置を提供することを目
的とする。
【0023】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1に係るインターフェース制御装置
は、受信したデータに基づきイメージデータを出力する
印刷装置に設けられ、情報処理装置から前記データを受
信するインターフェース制御装置において、特定のデー
タが指定されるデータ指定手段と、該指定された特定の
データと前記情報処理装置からのデータとを比較するデ
ータ比較手段と、該比較結果に応じて、前記受信したデ
ータの処理を変更するシーケンス変更手段とを備える。
に、本発明の請求項1に係るインターフェース制御装置
は、受信したデータに基づきイメージデータを出力する
印刷装置に設けられ、情報処理装置から前記データを受
信するインターフェース制御装置において、特定のデー
タが指定されるデータ指定手段と、該指定された特定の
データと前記情報処理装置からのデータとを比較するデ
ータ比較手段と、該比較結果に応じて、前記受信したデ
ータの処理を変更するシーケンス変更手段とを備える。
【0024】請求項2に係るインターフェース制御装置
では、請求項1に係るインターフェース制御装置におい
て前記印刷装置は、受信したデータを解析してイメージ
データを生成する描画イメージ生成手段と、該生成され
たイメージデータを格納するメモリ手段と、該格納され
たイメージデータを出力する出力手段とを備えたことを
特徴とする。
では、請求項1に係るインターフェース制御装置におい
て前記印刷装置は、受信したデータを解析してイメージ
データを生成する描画イメージ生成手段と、該生成され
たイメージデータを格納するメモリ手段と、該格納され
たイメージデータを出力する出力手段とを備えたことを
特徴とする。
【0025】請求項3に係るインターフェース制御方法
は、受信したデータに基づきイメージデータを出力する
印刷装置に設けられたインターフェース制御装置によっ
て情報処理装置から前記データを受信するインターフェ
ース制御方法において、特定のデータが指定され、該指
定された特定のデータと前記情報処理装置からのデータ
とを比較し、該比較結果に応じて、前記受信したデータ
の処理を変更することを特徴とする。
は、受信したデータに基づきイメージデータを出力する
印刷装置に設けられたインターフェース制御装置によっ
て情報処理装置から前記データを受信するインターフェ
ース制御方法において、特定のデータが指定され、該指
定された特定のデータと前記情報処理装置からのデータ
とを比較し、該比較結果に応じて、前記受信したデータ
の処理を変更することを特徴とする。
【0026】請求項4に係る印刷装置は、情報処理装置
からデータを受信するインターフェース手段と、該イン
ターフェース手段を介して受信したデータを解析してイ
メージデータを生成する描画イメージ生成手段と、該生
成されたイメージデータを格納するメモリ手段と、該格
納されたイメージデータを出力する出力手段とを備えた
印刷装置において、前記インターフェース手段は、特定
のデータが指定されるデータ指定手段と、該指定された
特定のデータと前記情報処理装置からのデータとを比較
するデータ比較手段と、該比較結果に応じて、前記受信
したデータの処理を変更するシーケンス変更手段とを備
える。
からデータを受信するインターフェース手段と、該イン
ターフェース手段を介して受信したデータを解析してイ
メージデータを生成する描画イメージ生成手段と、該生
成されたイメージデータを格納するメモリ手段と、該格
納されたイメージデータを出力する出力手段とを備えた
印刷装置において、前記インターフェース手段は、特定
のデータが指定されるデータ指定手段と、該指定された
特定のデータと前記情報処理装置からのデータとを比較
するデータ比較手段と、該比較結果に応じて、前記受信
したデータの処理を変更するシーケンス変更手段とを備
える。
【0027】請求項5に係る印刷システムは、情報処理
装置および印刷装置を備え、前記情報処理装置からデー
タを受信するインターフェース手段と、該インターフェ
ース手段を介して受信したデータを解析してイメージデ
ータを生成する描画イメージ生成手段と、該生成された
イメージデータを格納するメモリ手段と、該格納された
イメージデータを出力する出力手段とを備えた印刷シス
テムにおいて、前記インターフェース手段は、特定のデ
ータが指定されるデータ指定手段と、該指定された特定
のデータと前記情報処理装置からのデータとを比較する
データ比較手段と、該比較結果に応じて、前記受信した
データの処理を変更するシーケンス変更手段とを備え
る。
装置および印刷装置を備え、前記情報処理装置からデー
タを受信するインターフェース手段と、該インターフェ
ース手段を介して受信したデータを解析してイメージデ
ータを生成する描画イメージ生成手段と、該生成された
イメージデータを格納するメモリ手段と、該格納された
イメージデータを出力する出力手段とを備えた印刷シス
テムにおいて、前記インターフェース手段は、特定のデ
ータが指定されるデータ指定手段と、該指定された特定
のデータと前記情報処理装置からのデータとを比較する
データ比較手段と、該比較結果に応じて、前記受信した
データの処理を変更するシーケンス変更手段とを備え
る。
【0028】請求項6に係るインターフェース制御装置
は、請求項1に係るインターフェース制御装置において
前記受信したデータをバッファメモリに格納することを
特徴とする。
は、請求項1に係るインターフェース制御装置において
前記受信したデータをバッファメモリに格納することを
特徴とする。
【0029】請求項7に係るインターフェース制御装置
では、請求項6に係るインターフェース制御装置におい
て、前記バッファメモリはFIFOであることを特徴と
する。
では、請求項6に係るインターフェース制御装置におい
て、前記バッファメモリはFIFOであることを特徴と
する。
【0030】請求項8に係るインターフェース制御装置
は、請求項1に係るインターフェース制御装置において
前記比較結果に応じて、前記受信したデータを転送手段
により主記憶メモリに転送することを特徴とする。
は、請求項1に係るインターフェース制御装置において
前記比較結果に応じて、前記受信したデータを転送手段
により主記憶メモリに転送することを特徴とする。
【0031】請求項9に係るインターフェース制御装置
では、請求項8に係るインターフェース制御装置におい
て前記転送手段はCPUであることを特徴とする。
では、請求項8に係るインターフェース制御装置におい
て前記転送手段はCPUであることを特徴とする。
【0032】請求項10に係るインターフェース制御装
置では、請求項8に係るインターフェース制御装置にお
いて前記転送手段はDMAであることを特徴とする。
置では、請求項8に係るインターフェース制御装置にお
いて前記転送手段はDMAであることを特徴とする。
【0033】
【作用】本発明の請求項1に係るインターフェース制御
装置では、情報処理装置から前記データを受信する際
に、データ指定手段により特定のデータが指定され、デ
ータ比較手段により該指定された特定のデータと前記情
報処理装置からのデータとを比較し、該比較結果に応じ
て、シーケンス変更手段により前記受信したデータの処
理を変更する。
装置では、情報処理装置から前記データを受信する際
に、データ指定手段により特定のデータが指定され、デ
ータ比較手段により該指定された特定のデータと前記情
報処理装置からのデータとを比較し、該比較結果に応じ
て、シーケンス変更手段により前記受信したデータの処
理を変更する。
【0034】
【実施例】本発明のインターフェース制御装置の実施例
について説明する。 [第1実施例]図1は第1実施例のインターフェース制
御装置の構成を示すブロック図である。本実施例のイン
ターフェース制御装置はパラレルインターフェースに適
用される。図において、401はデータ転送レートを向
上させるために設けられた受信データ用のFIFOバッ
ファメモリ(以下、FIFOという)である。
について説明する。 [第1実施例]図1は第1実施例のインターフェース制
御装置の構成を示すブロック図である。本実施例のイン
ターフェース制御装置はパラレルインターフェースに適
用される。図において、401はデータ転送レートを向
上させるために設けられた受信データ用のFIFOバッ
ファメモリ(以下、FIFOという)である。
【0035】402はパラレルインターフェースに規定
されている各信号の動作シーケンス、並びに後述するコ
ンパレータ404の条件によりその動作シーケンスを一
時保留し、制御部に対し割り込み信号INTを発生する
シーケンサである。
されている各信号の動作シーケンス、並びに後述するコ
ンパレータ404の条件によりその動作シーケンスを一
時保留し、制御部に対し割り込み信号INTを発生する
シーケンサである。
【0036】403はダイレクトコマンドのデータをあ
らかじめ制御部がパラレルインターフェースに登録でき
るラッチ、404はラッチ403のデータと後述するパ
ラレルデータとの比較を行ない、その比較結果をシーケ
ンサ402に送出するコンパレータである。
らかじめ制御部がパラレルインターフェースに登録でき
るラッチ、404はラッチ403のデータと後述するパ
ラレルデータとの比較を行ない、その比較結果をシーケ
ンサ402に送出するコンパレータである。
【0037】405はパラレルデータをそのインターフ
ェースに規定するストローブ信号に同期した形でラッチ
するパラレルデータのラッチ、406はパラレルインタ
ーフェースに規定する各信号を、シーケンサ402の指
示に従ってデータ供給源に送出するポートである。
ェースに規定するストローブ信号に同期した形でラッチ
するパラレルデータのラッチ、406はパラレルインタ
ーフェースに規定する各信号を、シーケンサ402の指
示に従ってデータ供給源に送出するポートである。
【0038】図2はパラレルインターフェースの動作手
順を示すフローチャートである。まず、制御部はダイレ
クトコマンドに相当するデータ列をラッチ403にセッ
トして初期設定を行なう(ステップS501)。
順を示すフローチャートである。まず、制御部はダイレ
クトコマンドに相当するデータ列をラッチ403にセッ
トして初期設定を行なう(ステップS501)。
【0039】初期設定を終了した後、プリンタはレディ
状態となり、データ供給源からデータがパラレルインタ
ーフェースに定めるストローブ信号と共に送出される
と、ストローブ信号を受信する(ステップS502)。
状態となり、データ供給源からデータがパラレルインタ
ーフェースに定めるストローブ信号と共に送出される
と、ストローブ信号を受信する(ステップS502)。
【0040】ストローブ信号の受信タイミングによって
(インターフェース仕様に依存)、ラッチ405にパラ
レルインターフェースのデータバス上のデータをラッチ
すると共に、内部シーケンサ402をスタートさせる
(ステップS503)。
(インターフェース仕様に依存)、ラッチ405にパラ
レルインターフェースのデータバス上のデータをラッチ
すると共に、内部シーケンサ402をスタートさせる
(ステップS503)。
【0041】シーケンサ402は、パラレルインターフ
ェースの仕様に定めるタイミング(インターフェース仕
様に依存し、ここでは特に規定しない)でポート406
からデータ供給源に送出されるBUSY信号をアクティ
ブにする(ステップS504)。同様に、シーケンサ4
02はパラレルインターフェースの仕様に定めるタイミ
ングでデータ供給源に送出されるACK信号をポート4
06を用いてアクティブにする(ステップS505)。
ェースの仕様に定めるタイミング(インターフェース仕
様に依存し、ここでは特に規定しない)でポート406
からデータ供給源に送出されるBUSY信号をアクティ
ブにする(ステップS504)。同様に、シーケンサ4
02はパラレルインターフェースの仕様に定めるタイミ
ングでデータ供給源に送出されるACK信号をポート4
06を用いてアクティブにする(ステップS505)。
【0042】次にシーケンサ402はラッチ405にラ
ッチされているデータをFIFO401に記憶する(ス
テップS506)。その間に、ラッチ405にラッチさ
れたデータは、既にラッチ403にラッチされているダ
イレクトコマンドを表すデータとコンパレータ404に
よって比較されており、その結果、データ供給源から受
信したデータがダイレクトコマンドであるか否かをコン
パレータ404が出力し、シーケンサ402はその結果
をサンプリングする(ステップS507)。
ッチされているデータをFIFO401に記憶する(ス
テップS506)。その間に、ラッチ405にラッチさ
れたデータは、既にラッチ403にラッチされているダ
イレクトコマンドを表すデータとコンパレータ404に
よって比較されており、その結果、データ供給源から受
信したデータがダイレクトコマンドであるか否かをコン
パレータ404が出力し、シーケンサ402はその結果
をサンプリングする(ステップS507)。
【0043】ダイレクトコマンドである場合、ステップ
S510に移行し、そうでない場合、ステップS509
に移行する判断を行なう(ステップS508)。ダイレ
クトコマンドでないと判断したシーケンサ402は、同
様にFIFO401のデータ格納状況を判断し、FIF
Oがフルである場合にはステップS512に移行し、そ
うでない場合はステップS514に移行する(ステップ
S509)。
S510に移行し、そうでない場合、ステップS509
に移行する判断を行なう(ステップS508)。ダイレ
クトコマンドでないと判断したシーケンサ402は、同
様にFIFO401のデータ格納状況を判断し、FIF
Oがフルである場合にはステップS512に移行し、そ
うでない場合はステップS514に移行する(ステップ
S509)。
【0044】FIFOがフルでない場合、シーケンサ4
02はデータ供給源からの次のデータを受信するため
に、内部シーケンスの続行を決定し(ステップS51
4)、データ供給源にBUSY解除信号をポート406
を介して送出する(ステップS515)。
02はデータ供給源からの次のデータを受信するため
に、内部シーケンスの続行を決定し(ステップS51
4)、データ供給源にBUSY解除信号をポート406
を介して送出する(ステップS515)。
【0045】一方、FIFOがフルの状態であったなら
ば、シーケンサ402は制御部に対し、FIFOがフル
になったことを示す割り込み信号INTを発生すると共
に、一時動作シーケンスを停止する(ステップS51
2)。
ば、シーケンサ402は制御部に対し、FIFOがフル
になったことを示す割り込み信号INTを発生すると共
に、一時動作シーケンスを停止する(ステップS51
2)。
【0046】割り込み信号INTを受けた制御部は、F
IFO内部のデータをあらかじめ主記憶メモリに割り当
てられた受信バッファ領域に移動し、FIFO内部のデ
ータを処理すると共に、処理後にFIFO内部のデータ
が空になった状態で、制御部はシーケンサ402に対し
て、処理の続行を指示する(ステップS513)。
IFO内部のデータをあらかじめ主記憶メモリに割り当
てられた受信バッファ領域に移動し、FIFO内部のデ
ータを処理すると共に、処理後にFIFO内部のデータ
が空になった状態で、制御部はシーケンサ402に対し
て、処理の続行を指示する(ステップS513)。
【0047】ステップS513で処理続行の指示を受け
たシーケンサ402は、パラレルインターフェースの仕
様に則ってシーケンス動作を継続し(ステップS51
4)、BUSY解除信号をデータ供給源に返送し(ステ
ップS515)、つぎのステップS502のストローブ
受信可能状況に戻り、次のデータの着信に備える。
たシーケンサ402は、パラレルインターフェースの仕
様に則ってシーケンス動作を継続し(ステップS51
4)、BUSY解除信号をデータ供給源に返送し(ステ
ップS515)、つぎのステップS502のストローブ
受信可能状況に戻り、次のデータの着信に備える。
【0048】一方、ステップS508でダイレクトコマ
ンドであると判断された場合、シーケンサ402は制御
部に対して、ダイレクトコマンドが着信したことを示す
割り込み信号INTを発生し、そのシーケンス動作を一
時停止する(ステップS510)。
ンドであると判断された場合、シーケンサ402は制御
部に対して、ダイレクトコマンドが着信したことを示す
割り込み信号INTを発生し、そのシーケンス動作を一
時停止する(ステップS510)。
【0049】ステップS510でダイレクトコマンドの
着信を示す割り込み信号INTを受けた制御部は、ダイ
レクトコマンドに対応する各種の処理を行なうと共に、
現在のFIFO内部のデータを、上記ステップS513
の処理と同様に受信バッファに移動し、処理終了後にシ
ーケンサ402に対して処理の続行を指示する(ステッ
プS511)。但し、このFIFO401から受信バッ
ファへのデータ移動に際し、制御部側から見て最後のデ
ータはダイレクトコマンドのデータであり、一連の描画
データとは異なるので受信バッファに移動しないことは
言うまでもない。
着信を示す割り込み信号INTを受けた制御部は、ダイ
レクトコマンドに対応する各種の処理を行なうと共に、
現在のFIFO内部のデータを、上記ステップS513
の処理と同様に受信バッファに移動し、処理終了後にシ
ーケンサ402に対して処理の続行を指示する(ステッ
プS511)。但し、このFIFO401から受信バッ
ファへのデータ移動に際し、制御部側から見て最後のデ
ータはダイレクトコマンドのデータであり、一連の描画
データとは異なるので受信バッファに移動しないことは
言うまでもない。
【0050】ステップS511で処理続行の指示を受け
たシーケンサ402は、パラレルインターフェースの仕
様に則りシーケンス動作を継続し(ステップS51
4)、BUSY解除信号をデータ供給源に返送し(ステ
ップS515)、ステップS502のストローブ受信可
能状況に戻り、次のデータの着信に備える。
たシーケンサ402は、パラレルインターフェースの仕
様に則りシーケンス動作を継続し(ステップS51
4)、BUSY解除信号をデータ供給源に返送し(ステ
ップS515)、ステップS502のストローブ受信可
能状況に戻り、次のデータの着信に備える。
【0051】以上示した処理をまとめると、通常描画デ
ータの場合の処理の流れとしては、ステップS501〜
S507までの処理後、ステップS508、S509、
S514、S515の後、S502に戻り、この一連の
動作で処理を繰り返し、FIFO401がフルになった
場合は、ステップS508、S509、S512、S5
13、S514、S515の後、S502に戻る。一
方、上記処理の流れ(S508、S509、S514、
S515からS502に戻る繰り返し)の中で、ダイレ
クトコマンドが着信した場合には、ステップS508、
S510、S511、S514、S515の後、S50
2に戻る。 [変形例]変形例のインターフェース制御装置について
説明する。前記第1実施例では、データ供給源とプリン
タとのインターフェースとして、パラレルインターフェ
ースを例に挙げ、その信号変化の動作シーケンスを図2
に示したが、これに限定されるわけではない。
ータの場合の処理の流れとしては、ステップS501〜
S507までの処理後、ステップS508、S509、
S514、S515の後、S502に戻り、この一連の
動作で処理を繰り返し、FIFO401がフルになった
場合は、ステップS508、S509、S512、S5
13、S514、S515の後、S502に戻る。一
方、上記処理の流れ(S508、S509、S514、
S515からS502に戻る繰り返し)の中で、ダイレ
クトコマンドが着信した場合には、ステップS508、
S510、S511、S514、S515の後、S50
2に戻る。 [変形例]変形例のインターフェース制御装置について
説明する。前記第1実施例では、データ供給源とプリン
タとのインターフェースとして、パラレルインターフェ
ースを例に挙げ、その信号変化の動作シーケンスを図2
に示したが、これに限定されるわけではない。
【0052】図3は変形例の動作シーケンスを示すフロ
ーチャートである。まず、制御部はダイレクトコマンド
に相当するデータ列をラッチ403にセットし、初期設
定を行なう(ステップS601)。初期設定終了後にプ
リンタはレディ状態となり、データ供給源よりデータが
パラレルインターフェースに定めるストローブ信号と共
に送出され、ストローブ信号を受信する(ステップS6
02)。
ーチャートである。まず、制御部はダイレクトコマンド
に相当するデータ列をラッチ403にセットし、初期設
定を行なう(ステップS601)。初期設定終了後にプ
リンタはレディ状態となり、データ供給源よりデータが
パラレルインターフェースに定めるストローブ信号と共
に送出され、ストローブ信号を受信する(ステップS6
02)。
【0053】ストローブ信号の受信タイミングで(イン
ターフェース仕様に依存)、データラッチ405にパラ
レルインターフェースのデータバス上のデータをラッチ
すると共に、シーケンサ402をスタートさせる(ステ
ップS603)。
ターフェース仕様に依存)、データラッチ405にパラ
レルインターフェースのデータバス上のデータをラッチ
すると共に、シーケンサ402をスタートさせる(ステ
ップS603)。
【0054】起動の掛かったシーケンサ402は、パラ
レルインターフェースの仕様に定めるタイミング(イン
ターフェース仕様に依存し、ここでは特に規定はしな
い)で、ポート406からデータ供給源に送出されるB
USY信号をアクティブにする(ステップS604)。
レルインターフェースの仕様に定めるタイミング(イン
ターフェース仕様に依存し、ここでは特に規定はしな
い)で、ポート406からデータ供給源に送出されるB
USY信号をアクティブにする(ステップS604)。
【0055】また、シーケンサ402は、ラッチ405
にラッチされているデータをメモリであるFIFO40
1に記憶させる(ステップS605)。
にラッチされているデータをメモリであるFIFO40
1に記憶させる(ステップS605)。
【0056】さらに、シーケンサ402はパラレルイン
ターフェースの仕様に定めるタイミングでデータ供給源
に送出されるACK信号をポート406を用いてアクテ
ィブにする(ステップS606)。
ターフェースの仕様に定めるタイミングでデータ供給源
に送出されるACK信号をポート406を用いてアクテ
ィブにする(ステップS606)。
【0057】ステップS604〜ステップS606間
に、ラッチ405にラッチされたデータは、既にラッチ
403にラッチされているダイレクトコマンドを表すデ
ータとコンパレータ404によって比較されており、そ
の結果をコンパータ404が出力し、シーケンサ402
はその結果をサンプリングする(ステップS607)。
に、ラッチ405にラッチされたデータは、既にラッチ
403にラッチされているダイレクトコマンドを表すデ
ータとコンパレータ404によって比較されており、そ
の結果をコンパータ404が出力し、シーケンサ402
はその結果をサンプリングする(ステップS607)。
【0058】ステップS607のサンプリングによりダ
イレクトコマンドであるか否かを判別し(ステップS6
08)、ダイレクトコマンドである場合にはステップS
610に移行し、そうでない場合にはステップS609
に移行する。
イレクトコマンドであるか否かを判別し(ステップS6
08)、ダイレクトコマンドである場合にはステップS
610に移行し、そうでない場合にはステップS609
に移行する。
【0059】ダイレクトコマンドでないと判断したシー
ケンサ402は、同様にFIFO401のデータ格納状
況を判断し、FIFOがフルである場合にはステップS
612に移行し、そうでない場合にはステップS614
に移行する(ステップS609)。
ケンサ402は、同様にFIFO401のデータ格納状
況を判断し、FIFOがフルである場合にはステップS
612に移行し、そうでない場合にはステップS614
に移行する(ステップS609)。
【0060】シーケンサ402はFIFOがフルでない
場合、データ供給源からの次のデータを受信するため
に、内部シーケンスの続行を決定し(ステップS61
4)、データ供給源にポート406を介してBUSY解
除信号を送出する(ステップS615)。
場合、データ供給源からの次のデータを受信するため
に、内部シーケンスの続行を決定し(ステップS61
4)、データ供給源にポート406を介してBUSY解
除信号を送出する(ステップS615)。
【0061】ステップS609でFIFOがフルの状態
であったならば、シーケンサ402は制御部に対し、F
IFO401がフルになったことを示す割り込み信号I
NTを発生すると共に、一時動作シーケンスを停止する
(ステップS612)。
であったならば、シーケンサ402は制御部に対し、F
IFO401がフルになったことを示す割り込み信号I
NTを発生すると共に、一時動作シーケンスを停止する
(ステップS612)。
【0062】割り込み信号INTを受けた制御部は、F
IFO内部のデータをあらかじめ主記憶メモリに割り当
ててある受信バッファ領域に移動し、FIFO401内
部のデータを処理すると共に、処理後にFIFO内部の
データが空になった状態で、制御部はシーケンサ402
に対して、処理の続行を指示する(ステップS61
3)。
IFO内部のデータをあらかじめ主記憶メモリに割り当
ててある受信バッファ領域に移動し、FIFO401内
部のデータを処理すると共に、処理後にFIFO内部の
データが空になった状態で、制御部はシーケンサ402
に対して、処理の続行を指示する(ステップS61
3)。
【0063】ステップS613で処理続行の指示を受け
たシーケンサ402は、パラレルインターフェースの仕
様に則りシーケンス動作を継続し(ステップS61
4)、BUSY解除信号をデータ供給源に返送し(ステ
ップS615)、ステップS602のストローブ受信可
能状況に戻り、次のデータの着信に備える。
たシーケンサ402は、パラレルインターフェースの仕
様に則りシーケンス動作を継続し(ステップS61
4)、BUSY解除信号をデータ供給源に返送し(ステ
ップS615)、ステップS602のストローブ受信可
能状況に戻り、次のデータの着信に備える。
【0064】ステップS608でダイレクトコマンドと
判断された場合、シ一ケンサ402は制御部に対してダ
イレクトコマンドを着信したことを示す割り込み信号I
NTを発生し、そのシーケンス動作を一時停止する(ス
テップS610)。
判断された場合、シ一ケンサ402は制御部に対してダ
イレクトコマンドを着信したことを示す割り込み信号I
NTを発生し、そのシーケンス動作を一時停止する(ス
テップS610)。
【0065】ステップS610でダイレクトコマンドの
着信を示す割り込み信号を受けた制御部は、ダイレクト
コマンドに対応する各種の処理を行なうと共に、現在の
FIFO401のデータを上記ステップS613と同様
に受信バッファに移動し、処理終了後にシーケンサ40
2に対して処理の続行を指示する(ステップS61
1)。但し、このFIFO401から受信バッファへの
データ移動に際し、制御部側から見て最後のデータはダ
イレクトコマンドのデータであり、一連の描画データと
は異なるので受信バッファへは移動しないことは言うま
でもない。
着信を示す割り込み信号を受けた制御部は、ダイレクト
コマンドに対応する各種の処理を行なうと共に、現在の
FIFO401のデータを上記ステップS613と同様
に受信バッファに移動し、処理終了後にシーケンサ40
2に対して処理の続行を指示する(ステップS61
1)。但し、このFIFO401から受信バッファへの
データ移動に際し、制御部側から見て最後のデータはダ
イレクトコマンドのデータであり、一連の描画データと
は異なるので受信バッファへは移動しないことは言うま
でもない。
【0066】ステップS611で処理続行の指示を受け
たシーケンサ402は、パラレルインターフェースの仕
様に則りシーケンス動作を続行し(ステップS61
4)、BUSY解除信号をデータ供給源に返送し(ステ
ップS615)、ステップS602のストローブ受信可
能状況に戻り、次のデータの着信に備える。
たシーケンサ402は、パラレルインターフェースの仕
様に則りシーケンス動作を続行し(ステップS61
4)、BUSY解除信号をデータ供給源に返送し(ステ
ップS615)、ステップS602のストローブ受信可
能状況に戻り、次のデータの着信に備える。
【0067】以上示した処理をまとめると、通常描画デ
ータの場合の処理の流れとしては、ステップS601〜
S607までの処理後、S608、S609、S61
4、S615の後、S602へ戻り、この一連の動作に
て処理を繰り返しFIFO401がフルになった場合
は、S608、S609、S612、S613、S61
4、S615の後、S602に戻る。一方上記の処理の
流れ(S608、S609、S614、S615からS
602へ戻る繰り返し)の中で、ダイレクトコマンドが
着信した場合には、S608、S610、S611、S
614、S615の後、S602となる。
ータの場合の処理の流れとしては、ステップS601〜
S607までの処理後、S608、S609、S61
4、S615の後、S602へ戻り、この一連の動作に
て処理を繰り返しFIFO401がフルになった場合
は、S608、S609、S612、S613、S61
4、S615の後、S602に戻る。一方上記の処理の
流れ(S608、S609、S614、S615からS
602へ戻る繰り返し)の中で、ダイレクトコマンドが
着信した場合には、S608、S610、S611、S
614、S615の後、S602となる。
【0068】本実施例では、前記第1実施例の図2に示
す動作シーケンスと較べてBUSY−ACK−FIFO
格納のシーケンスの順序が異なるだけで、他は全て同じ
であり、パラレルインターフェースに定める各信号の仕
様を満たしていればそのシーケンス順序を特に限定する
ものではない。 [他の変形例]他の変形例のインターフェース制御装置
について説明する。図4は他の変形例の動作シーケンス
を示すフローチャートである。他の変形例のインターフ
ェース制御装置はFIFO401にデータを格納するタ
イミングを変えることに特徴を有する。
す動作シーケンスと較べてBUSY−ACK−FIFO
格納のシーケンスの順序が異なるだけで、他は全て同じ
であり、パラレルインターフェースに定める各信号の仕
様を満たしていればそのシーケンス順序を特に限定する
ものではない。 [他の変形例]他の変形例のインターフェース制御装置
について説明する。図4は他の変形例の動作シーケンス
を示すフローチャートである。他の変形例のインターフ
ェース制御装置はFIFO401にデータを格納するタ
イミングを変えることに特徴を有する。
【0069】まず、制御部はダイレクトコマンドに相当
するデータ列をラッチ403にセットし、初期設定を行
う(ステップS701)。
するデータ列をラッチ403にセットし、初期設定を行
う(ステップS701)。
【0070】初期設定終了後にプリンタはレディ状態と
なり、データ供給源よりデータがパラレルインターフェ
ースに定めるストローブ信号と共に送出され、ストロー
ブ信号を受信する(ステップS702)。ストローブ信
号の受信タイミングで(インターフェース仕様に依
存)、ラッチ405にパラレルインターフェースのデー
タバス上のデータをラッチすると共に、シーケンサ40
2をスタートさせる(ステップS703)。
なり、データ供給源よりデータがパラレルインターフェ
ースに定めるストローブ信号と共に送出され、ストロー
ブ信号を受信する(ステップS702)。ストローブ信
号の受信タイミングで(インターフェース仕様に依
存)、ラッチ405にパラレルインターフェースのデー
タバス上のデータをラッチすると共に、シーケンサ40
2をスタートさせる(ステップS703)。
【0071】起動の掛かったシーケンサ402は、パラ
レルインターフェースの仕様に定めるタイミング(イン
ターフェース仕様に依存し、ここでは特に規定はしな
い)でポート406からデータ供給源に送出されるBU
SY信号をアクティブにする(ステップS704)。
レルインターフェースの仕様に定めるタイミング(イン
ターフェース仕様に依存し、ここでは特に規定はしな
い)でポート406からデータ供給源に送出されるBU
SY信号をアクティブにする(ステップS704)。
【0072】シーケンサ402はパラレルインターフェ
ースの仕様に定めるタイミングでデータ供給源に送出さ
れるACK信号をポート406を介してアクティブにす
る(ステップS705)。
ースの仕様に定めるタイミングでデータ供給源に送出さ
れるACK信号をポート406を介してアクティブにす
る(ステップS705)。
【0073】ステップS704〜S705の間に、ラッ
チ405にラッチされたデータは、既にラッチ403に
ラッチされているダイレクトコマンドを表すデータと比
較されており、その結果、データ供給源より受信したデ
ータがダイレクトコマンドであるか否かをコンパレータ
404が出力し、シーケンサ402はその結果をサンプ
リングする(ステップS706)。
チ405にラッチされたデータは、既にラッチ403に
ラッチされているダイレクトコマンドを表すデータと比
較されており、その結果、データ供給源より受信したデ
ータがダイレクトコマンドであるか否かをコンパレータ
404が出力し、シーケンサ402はその結果をサンプ
リングする(ステップS706)。
【0074】シーケンサ402は、ステップS706で
ダイレクトコマンドであるか否かを判別し(ステップS
707)、ダイレクトコマンドである場合にステップS
710に、そうでない場合にはステップS708に移行
する。ステップS707でダイレクトコマンドでないと
判断された場合、ラッチ405にラッチされているデー
タをFIFO401に格納する(ステップS708)。
ダイレクトコマンドであるか否かを判別し(ステップS
707)、ダイレクトコマンドである場合にステップS
710に、そうでない場合にはステップS708に移行
する。ステップS707でダイレクトコマンドでないと
判断された場合、ラッチ405にラッチされているデー
タをFIFO401に格納する(ステップS708)。
【0075】シーケンサ402は、同様にFIFO40
1のデータ格納状況を判断し(ステップS709)、F
IFO401がフルである場合にはステップS712に
移行し、そうでない場合にはステップS714に移行す
る。
1のデータ格納状況を判断し(ステップS709)、F
IFO401がフルである場合にはステップS712に
移行し、そうでない場合にはステップS714に移行す
る。
【0076】一方、FIFOがフルでない場合には、デ
ータ供給源からつぎのデータを受信するために内部シー
ケンスの続行を決定し(ステップS714)、データ供
給源にポート406を介してBUSY解除信号を送出す
る(ステップS715)。
ータ供給源からつぎのデータを受信するために内部シー
ケンスの続行を決定し(ステップS714)、データ供
給源にポート406を介してBUSY解除信号を送出す
る(ステップS715)。
【0077】また、ステップS709でFIFO401
がフルの状態であったならば、シーケンサ402は制御
部に対し、FIFO401がフルになったことを示す割
り込み信号INTを発生すると共に、一時動作シーケン
スを停止する(ステップS712)。
がフルの状態であったならば、シーケンサ402は制御
部に対し、FIFO401がフルになったことを示す割
り込み信号INTを発生すると共に、一時動作シーケン
スを停止する(ステップS712)。
【0078】割り込み信号INTを受けた制御部は、F
IFO401内部のデータをあらかじめ主記憶メモリに
割り当ててある受信バッファ領域に移動し、FIFO4
01内部のデータを処理すると共に、処理後、すなわち
FIFO401内部のデータが空になった状態で、制御
部はシーケンサ402に対して、処理の続行を指示する
(ステップS713)。
IFO401内部のデータをあらかじめ主記憶メモリに
割り当ててある受信バッファ領域に移動し、FIFO4
01内部のデータを処理すると共に、処理後、すなわち
FIFO401内部のデータが空になった状態で、制御
部はシーケンサ402に対して、処理の続行を指示する
(ステップS713)。
【0079】処理続行の指示を受けたシーケンサ402
は、パラレルインターフェースの仕様に則りシーケンス
動作を継続し(ステップS714)、BUSY解除信号
をデータ供給源に返送し(ステップS715)、ステッ
プS702のストローブ受信可能状況に戻ってつぎのデ
ータの着信に備える。
は、パラレルインターフェースの仕様に則りシーケンス
動作を継続し(ステップS714)、BUSY解除信号
をデータ供給源に返送し(ステップS715)、ステッ
プS702のストローブ受信可能状況に戻ってつぎのデ
ータの着信に備える。
【0080】ステップS707でダイレクトコマンドで
あると判断された場合には、シーケンサ402は制御部
に対してダイレクトコマンドが着信したことを示す割り
込み信号INTを発生し、そのシーケンス動作を一時停
止する(ステップS710)。
あると判断された場合には、シーケンサ402は制御部
に対してダイレクトコマンドが着信したことを示す割り
込み信号INTを発生し、そのシーケンス動作を一時停
止する(ステップS710)。
【0081】ステップS710でダイレクトコマンドの
着信を示す割り込み信号INTを受けた制御部は、ダイ
レクトコマンドに対応する各種の処理を行なうと共に、
現在のFIFO401内部のデータを上記ステップS7
I3と同様に受信バッファに移動し、処理終了後にシー
ケンサ402に対して処理の続行を指示する(ステップ
S711)。ここで、前記第1実施例に示した場合とは
異なり、FIFO401に格納されているデータにはダ
イレクトコマンドのデータ列が含まれていないので、上
述のFIFO401内部の最後のデータの無効処理は必
要ない。
着信を示す割り込み信号INTを受けた制御部は、ダイ
レクトコマンドに対応する各種の処理を行なうと共に、
現在のFIFO401内部のデータを上記ステップS7
I3と同様に受信バッファに移動し、処理終了後にシー
ケンサ402に対して処理の続行を指示する(ステップ
S711)。ここで、前記第1実施例に示した場合とは
異なり、FIFO401に格納されているデータにはダ
イレクトコマンドのデータ列が含まれていないので、上
述のFIFO401内部の最後のデータの無効処理は必
要ない。
【0082】ステップS711で処理続行の指示を受け
たシーケンサ402は、パラレルインターフェースの仕
様に則りシーケンス動作を継続し(ステップS71
4)、BUSY解除信号をデータ供給源に返送し(ステ
ップS715)、ステップS702のストローブ受信可
能状況に戻り、次のデータの着信に備える。
たシーケンサ402は、パラレルインターフェースの仕
様に則りシーケンス動作を継続し(ステップS71
4)、BUSY解除信号をデータ供給源に返送し(ステ
ップS715)、ステップS702のストローブ受信可
能状況に戻り、次のデータの着信に備える。
【0083】以上示した処理をまとめると、通常描画デ
ータの場合の処理の流れとしては、ステップS701〜
S706までの処理後∵S707、S708、S70
9、S714、S715の後、S702へ戻り、この一
連の動作にて処理を繰り返しFIFO401がフルにな
った場合は、S707、S708、S709、S71
2、713、S714、S715の後、S702に戻
る。一方上記の処理の流れ(S707、S708、S7
09、S714、S715からS702に戻る繰り返
し)の中で、ダイレクトコマンドが着信した場合には、
S707、S710、S711、S714、S715の
後、S702に戻る。
ータの場合の処理の流れとしては、ステップS701〜
S706までの処理後∵S707、S708、S70
9、S714、S715の後、S702へ戻り、この一
連の動作にて処理を繰り返しFIFO401がフルにな
った場合は、S707、S708、S709、S71
2、713、S714、S715の後、S702に戻
る。一方上記の処理の流れ(S707、S708、S7
09、S714、S715からS702に戻る繰り返
し)の中で、ダイレクトコマンドが着信した場合には、
S707、S710、S711、S714、S715の
後、S702に戻る。
【0084】このように、FIFO401にデータを格
納するタイミングをダイレクトコマンドか否かを判断し
た後にしても、前記第1実施例と同様の効果を有する。 [第2実施例]前記第1実施例およびその変形例では、
転送速度の向上のためにFIFOを用いて説明してきた
が、これに限定されるものではない。
納するタイミングをダイレクトコマンドか否かを判断し
た後にしても、前記第1実施例と同様の効果を有する。 [第2実施例]前記第1実施例およびその変形例では、
転送速度の向上のためにFIFOを用いて説明してきた
が、これに限定されるものではない。
【0085】図5は第2実施例のインターフェース制御
装置の構成を示すブロック図である。図において、80
1はプリンタ装置内に備わる主記憶メモリであり、具体
的にはDRAM、SRAMなどの素子からなるが、これ
に限定されるものではない。802は主記憶メモリ80
1にDRAMを用いた場合にそのコントロールを行なう
ためのメモリコントローラである。
装置の構成を示すブロック図である。図において、80
1はプリンタ装置内に備わる主記憶メモリであり、具体
的にはDRAM、SRAMなどの素子からなるが、これ
に限定されるものではない。802は主記憶メモリ80
1にDRAMを用いた場合にそのコントロールを行なう
ためのメモリコントローラである。
【0086】803は受信したデータを主記憶メモリ8
01に転送するためのDMAであり、804はインター
フェースの動作シーケンスを制御するためのシーケンサ
である。
01に転送するためのDMAであり、804はインター
フェースの動作シーケンスを制御するためのシーケンサ
である。
【0087】805はあらかじめダイレクトコマンドに
相当するデータをCPU等の制御部が設定し保持してお
くためのラッチである。806はラッチ805の出力と
後述する受信データのラッチ808からのデータとを比
較し、その結果をシーケンサ部804に知らせるコンパ
レータである。
相当するデータをCPU等の制御部が設定し保持してお
くためのラッチである。806はラッチ805の出力と
後述する受信データのラッチ808からのデータとを比
較し、その結果をシーケンサ部804に知らせるコンパ
レータである。
【0088】807はラッチ808を主記憶メモリ80
1にデータ転送する際にそのデータバスを開くためのバ
ッファ部であり、808はデータ供給源より受信したデ
ータを一時ラッチしておくためのラッチである。809
はデータ供給源への制御信号出力用ポートである。本実
施例では、パラレルインターフェースにおけるBUSY
信号やACK信号が出力される。
1にデータ転送する際にそのデータバスを開くためのバ
ッファ部であり、808はデータ供給源より受信したデ
ータを一時ラッチしておくためのラッチである。809
はデータ供給源への制御信号出力用ポートである。本実
施例では、パラレルインターフェースにおけるBUSY
信号やACK信号が出力される。
【0089】図6はパラレルインターフェースの動作手
順を示すフローチャートである。まず、制御部はダイレ
クトコマンドに相当するデータ列をラッチ805にセッ
トすると共に、DMA803に転送先アドレス、データ
数など必要な初期設定を行なう(ステップS901)。
尚、この場合、受信バッファを主記憶メモリ801内部
に想定しているので、転送先アドレスはDMA803か
ら見た主記憶メモリ801内の受信バッファアドレスと
なる。
順を示すフローチャートである。まず、制御部はダイレ
クトコマンドに相当するデータ列をラッチ805にセッ
トすると共に、DMA803に転送先アドレス、データ
数など必要な初期設定を行なう(ステップS901)。
尚、この場合、受信バッファを主記憶メモリ801内部
に想定しているので、転送先アドレスはDMA803か
ら見た主記憶メモリ801内の受信バッファアドレスと
なる。
【0090】初期設定終了後にプリンタはレディ状態と
なり、データ供給源からデータがパラレルインターフェ
ースに定めるストローブ信号と共に送出され、プリンタ
はストローブ信号を受信する(ステップS902)。
なり、データ供給源からデータがパラレルインターフェ
ースに定めるストローブ信号と共に送出され、プリンタ
はストローブ信号を受信する(ステップS902)。
【0091】ストローブ信号の受信タイミングで(イン
ターフェース仕様に依存)、プリンタはラッチ808に
パラレルインターフェースのデータバス上のデータをラ
ッチすると共に、シーケンサ804をスタートさせる
(ステップS903)。
ターフェース仕様に依存)、プリンタはラッチ808に
パラレルインターフェースのデータバス上のデータをラ
ッチすると共に、シーケンサ804をスタートさせる
(ステップS903)。
【0092】起動の掛かったシーケンサ804は、パラ
レルインターフェースの仕様に定めるタイミング(イン
ターフェース仕様に依存し、ここでは特に規定はしな
い)で、ポート809からデータ供給源に送出されるB
USY信号をアクティブにする(ステップS904)。
同様に、シーケンサ804はパラレルインターフェース
の仕様に定めるタイミングでポート809からデータ供
給源に送出されるACK信号をアクティブにする(ステ
ップS905)。
レルインターフェースの仕様に定めるタイミング(イン
ターフェース仕様に依存し、ここでは特に規定はしな
い)で、ポート809からデータ供給源に送出されるB
USY信号をアクティブにする(ステップS904)。
同様に、シーケンサ804はパラレルインターフェース
の仕様に定めるタイミングでポート809からデータ供
給源に送出されるACK信号をアクティブにする(ステ
ップS905)。
【0093】ステップS904〜S905の処理の間
に、ラッチ808にラッチされたデータは、既にラッチ
805にラッチされているダイレクトコマンドを表すデ
ータと、コンパレータ806で比較されており、その結
果、データ供給源より受信したデータがダイレクトコマ
ンドであるか否かをコンパレータ806が出力し、シー
ケンサ804はその結果をサンプリングする(ステップ
S906)。
に、ラッチ808にラッチされたデータは、既にラッチ
805にラッチされているダイレクトコマンドを表すデ
ータと、コンパレータ806で比較されており、その結
果、データ供給源より受信したデータがダイレクトコマ
ンドであるか否かをコンパレータ806が出力し、シー
ケンサ804はその結果をサンプリングする(ステップ
S906)。
【0094】シーケンサ804は、ステップ906でダ
イレクトコマンドであるか否かを判別し(ステップS9
07)、ダイレクトコマンドである場合にはステップS
910に移行し、そうでない場合にはステップS908
に移行する。
イレクトコマンドであるか否かを判別し(ステップS9
07)、ダイレクトコマンドである場合にはステップS
910に移行し、そうでない場合にはステップS908
に移行する。
【0095】ダイレクトコマンドでないと判断したシー
ケンサ804は、DMA803を起動し(ステップS9
08)、あらかじめ初期設定(ステップS901)で設
定された内容に従ってラッチ808にラッチされている
データを主記憶メモリ801に格納する(ステップS9
09)。このとき、DMA803はバッファ807を開
き、ラッチ808→バッファ807→メモリコントロー
ラ802→主記憶メモリ801のパスでデータを受信バ
ッファに格納することになる。
ケンサ804は、DMA803を起動し(ステップS9
08)、あらかじめ初期設定(ステップS901)で設
定された内容に従ってラッチ808にラッチされている
データを主記憶メモリ801に格納する(ステップS9
09)。このとき、DMA803はバッファ807を開
き、ラッチ808→バッファ807→メモリコントロー
ラ802→主記憶メモリ801のパスでデータを受信バ
ッファに格納することになる。
【0096】ステップS909でデータを格納した後、
シーケンサ804はパラレルインターフェースに定める
各信号の動作シーケンスを開始すべくステップS912
に移行し、BUSY解除信号をポート809を操作して
出力する(ステップS913)。
シーケンサ804はパラレルインターフェースに定める
各信号の動作シーケンスを開始すべくステップS912
に移行し、BUSY解除信号をポート809を操作して
出力する(ステップS913)。
【0097】一方、ステップS907でダイレクトコマ
ンドであると判断された場合は、インターフェース部の
動作シーケンスを一時停止し、制御部(CPU)に割り
込みを掛ける(ステップS910)。割り込みの掛かっ
た制御部(CPU)は、入力されたダイレクトコマンド
に対応した各種の処理を行なう(ステップS911)。
ここで、ダイレクトコマンドのデータの場合には、受信
バッファへの受信データ格納動作を行わないのでDMA
には起動を掛けないことになる。
ンドであると判断された場合は、インターフェース部の
動作シーケンスを一時停止し、制御部(CPU)に割り
込みを掛ける(ステップS910)。割り込みの掛かっ
た制御部(CPU)は、入力されたダイレクトコマンド
に対応した各種の処理を行なう(ステップS911)。
ここで、ダイレクトコマンドのデータの場合には、受信
バッファへの受信データ格納動作を行わないのでDMA
には起動を掛けないことになる。
【0098】ダイレクトコマンドの処理が制御部(CP
U)によって行なわれた(ステップS911)後、その
処理終了を受けてシーケンサ804はシーケンス動作を
再開し(ステップS912)、ポート809を介してB
USY解除信号をデータ供給源側に送出する(ステップ
S913)。
U)によって行なわれた(ステップS911)後、その
処理終了を受けてシーケンサ804はシーケンス動作を
再開し(ステップS912)、ポート809を介してB
USY解除信号をデータ供給源側に送出する(ステップ
S913)。
【0099】尚、シーケンサ804がその動作の再開を
行うきっかけ、すなわち制御部(CPU)からの処理再
開要求の具体的手法については特に限定するものではな
い。
行うきっかけ、すなわち制御部(CPU)からの処理再
開要求の具体的手法については特に限定するものではな
い。
【0100】以上の処理をまとめると、通常描画データ
の場合の処理の流れとしては、ステップS901〜S9
06までの処理後、S907、S908、S909、S
912、S913の後、S902へ戻り、この一連の動
作にて処理を繰り返し、ダイレクトコマンドが着信した
場合には、S907、S910、S911、S912、
S913の後、S902に戻る。
の場合の処理の流れとしては、ステップS901〜S9
06までの処理後、S907、S908、S909、S
912、S913の後、S902へ戻り、この一連の動
作にて処理を繰り返し、ダイレクトコマンドが着信した
場合には、S907、S910、S911、S912、
S913の後、S902に戻る。
【0101】また、前記実施例のFIFOのフル状態に
対応した制御部の動作をここでは示さなかったが、これ
に相当する動作を具体的に挙げれば、初期設定(ステッ
プS901)でDMA803にセットしたデータ転送長
のデータの転送が終了した場合であり、この場合の制御
部の動作としては、DMAよりデータ転送終了と共に割
り込みが掛かり、それと共にシーケンサ804の動作が
一時停止し、制御部が受信バッファ内のデータを処理し
た後、再びDMAにパラメータをセットし、シーケンサ
804にシーケンス継続を指示することになる。
対応した制御部の動作をここでは示さなかったが、これ
に相当する動作を具体的に挙げれば、初期設定(ステッ
プS901)でDMA803にセットしたデータ転送長
のデータの転送が終了した場合であり、この場合の制御
部の動作としては、DMAよりデータ転送終了と共に割
り込みが掛かり、それと共にシーケンサ804の動作が
一時停止し、制御部が受信バッファ内のデータを処理し
た後、再びDMAにパラメータをセットし、シーケンサ
804にシーケンス継続を指示することになる。
【0102】また、DMAの場合のBUSY,ACKの
シーケンスについても、FIFOを用いた場合と同様に
その動作順については、パラレルインターフェースの仕
様に則っていれば良く、特に限定されることはない。
シーケンスについても、FIFOを用いた場合と同様に
その動作順については、パラレルインターフェースの仕
様に則っていれば良く、特に限定されることはない。
【0103】上記実施例ではデータ供給源とプリンタ側
のインターフェースの具体例としてパラレルインターフ
ェース(セントロインターフェース)を想定して説明し
てきたが、これに限定されるものではない。
のインターフェースの具体例としてパラレルインターフ
ェース(セントロインターフェース)を想定して説明し
てきたが、これに限定されるものではない。
【0104】また、ダイレクトコマンドに相当するデー
タ列が8ビットであると仮定しているが、これに限定さ
れるものではなく、8ビット未満である場合であれば、
図1のラッチ403、図5のラッチ805のダイレクト
コマンドのデータビット幅をそれに合わせると共に、コ
ンパレータ404、806の比較ビット幅とを、ダイレ
クトコマンド幅に合わせることで対応できる。
タ列が8ビットであると仮定しているが、これに限定さ
れるものではなく、8ビット未満である場合であれば、
図1のラッチ403、図5のラッチ805のダイレクト
コマンドのデータビット幅をそれに合わせると共に、コ
ンパレータ404、806の比較ビット幅とを、ダイレ
クトコマンド幅に合わせることで対応できる。
【0105】逆にダイレクトコマンド幅が8ビットを上
回る場合については、8ビット未満の対応と同様に、今
度はダイレクトコマンドのラッチ、コンパレー夕の双方
のビット幅の拡張することで対応できる。あるいは、本
実施例での説明では1シーケンスサイクル8ビットの動
作を基本として説明しているが、これを2シーケンスサ
イクルを1処理単位とすることで16ビットまで対応可
能となり(この場合中間部に入力データの一時保持のた
めのラッチを付加する必要がある)、ダイレクトコマン
ドそのもののビット幅に左右されずに対応可能である。
回る場合については、8ビット未満の対応と同様に、今
度はダイレクトコマンドのラッチ、コンパレー夕の双方
のビット幅の拡張することで対応できる。あるいは、本
実施例での説明では1シーケンスサイクル8ビットの動
作を基本として説明しているが、これを2シーケンスサ
イクルを1処理単位とすることで16ビットまで対応可
能となり(この場合中間部に入力データの一時保持のた
めのラッチを付加する必要がある)、ダイレクトコマン
ドそのもののビット幅に左右されずに対応可能である。
【0106】シーケンサ402、804については、そ
の具体的実現手段を限定するものではなく、PLD等と
そのコンパイラ語を用いて作成しても良いし、ワンチッ
プマイコンの様なもので同等の処理を実現しても良い。
の具体的実現手段を限定するものではなく、PLD等と
そのコンパイラ語を用いて作成しても良いし、ワンチッ
プマイコンの様なもので同等の処理を実現しても良い。
【0107】図中用いてきたFIFOやDMAについて
も、その容量や形式を特に限定するものではない。
も、その容量や形式を特に限定するものではない。
【0108】
【発明の効果】本発明の請求項1に係るインターフェー
ス制御装置によれば、情報処理装置から前記データを受
信する際に、データ指定手段により特定のデータが指定
され、データ比較手段により該指定された特定のデータ
と前記情報処理装置からのデータとを比較し、該比較結
果に応じて、シーケンス変更手段により前記受信したデ
ータの処理を変更するので、プリンタ側制御部のソフト
ウェアの負荷を低減しつつ、高速な非キューイングシー
ケンスの処理を維持できる。
ス制御装置によれば、情報処理装置から前記データを受
信する際に、データ指定手段により特定のデータが指定
され、データ比較手段により該指定された特定のデータ
と前記情報処理装置からのデータとを比較し、該比較結
果に応じて、シーケンス変更手段により前記受信したデ
ータの処理を変更するので、プリンタ側制御部のソフト
ウェアの負荷を低減しつつ、高速な非キューイングシー
ケンスの処理を維持できる。
【0109】請求項2に係るインターフェース制御装置
によれば、前記印刷装置は、受信したデータを解析して
イメージデータを生成する描画イメージ生成手段と、該
生成されたイメージデータを格納するメモリ手段と、該
格納されたイメージデータを出力する出力手段とを備え
るので、PDL系の印刷装置においてもプリンタ側制御
部のソフトウェアの負荷を低減しつつ、高速な非キュー
イングシーケンスの処理を維持できる。
によれば、前記印刷装置は、受信したデータを解析して
イメージデータを生成する描画イメージ生成手段と、該
生成されたイメージデータを格納するメモリ手段と、該
格納されたイメージデータを出力する出力手段とを備え
るので、PDL系の印刷装置においてもプリンタ側制御
部のソフトウェアの負荷を低減しつつ、高速な非キュー
イングシーケンスの処理を維持できる。
【0110】請求項3に係るインターフェース制御方法
によれば、受信したデータに基づきイメージデータを出
力する印刷装置に設けられたインターフェース制御装置
によって情報処理装置から前記データを受信するインタ
ーフェース制御方法において、特定のデータが指定さ
れ、該指定された特定のデータと前記情報処理装置から
のデータとを比較し、該比較結果に応じて、前記受信し
たデータの処理を変更するので、プリンタ側制御部のソ
フトウェアの負荷を低減しつつ、高速な非キューイング
シーケンスの処理を維持できる。
によれば、受信したデータに基づきイメージデータを出
力する印刷装置に設けられたインターフェース制御装置
によって情報処理装置から前記データを受信するインタ
ーフェース制御方法において、特定のデータが指定さ
れ、該指定された特定のデータと前記情報処理装置から
のデータとを比較し、該比較結果に応じて、前記受信し
たデータの処理を変更するので、プリンタ側制御部のソ
フトウェアの負荷を低減しつつ、高速な非キューイング
シーケンスの処理を維持できる。
【0111】請求項4に係る印刷装置によれば、情報処
理装置からデータを受信するインターフェース手段と、
該インターフェース手段を介して受信したデータを解析
してイメージデータを生成する描画イメージ生成手段
と、該生成されたイメージデータを格納するメモリ手段
と、該格納されたイメージデータを出力する出力手段と
を備えた印刷装置において、前記インターフェース手段
は、特定のデータが指定されるデータ指定手段と、該指
定された特定のデータと前記情報処理装置からのデータ
とを比較するデータ比較手段と、該比較結果に応じて、
前記受信したデータの処理を変更するシーケンス変更手
段とを備えるので、ソフトウェアの負荷を低減しつつ、
高速な非キューイングシーケンスの処理を維持できる。
理装置からデータを受信するインターフェース手段と、
該インターフェース手段を介して受信したデータを解析
してイメージデータを生成する描画イメージ生成手段
と、該生成されたイメージデータを格納するメモリ手段
と、該格納されたイメージデータを出力する出力手段と
を備えた印刷装置において、前記インターフェース手段
は、特定のデータが指定されるデータ指定手段と、該指
定された特定のデータと前記情報処理装置からのデータ
とを比較するデータ比較手段と、該比較結果に応じて、
前記受信したデータの処理を変更するシーケンス変更手
段とを備えるので、ソフトウェアの負荷を低減しつつ、
高速な非キューイングシーケンスの処理を維持できる。
【0112】請求項5に係る印刷システムによれば、情
報処理装置および印刷装置を備え、前記情報処理装置か
らデータを受信するインターフェース手段と、該インタ
ーフェース手段を介して受信したデータを解析してイメ
ージデータを生成する描画イメージ生成手段と、該生成
されたイメージデータを格納するメモリ手段と、該格納
されたイメージデータを出力する出力手段とを備えた印
刷システムにおいて、前記インターフェース手段は、特
定のデータが指定されるデータ指定手段と、該指定され
た特定のデータと前記情報処理装置からのデータとを比
較するデータ比較手段と、該比較結果に応じて、前記受
信したデータの処理を変更するシーケンス変更手段とを
備えるので、プリンタ側制御部のソフトウェアの負荷を
低減しつつ、高速な非キューイングシーケンスの処理を
維持できる。
報処理装置および印刷装置を備え、前記情報処理装置か
らデータを受信するインターフェース手段と、該インタ
ーフェース手段を介して受信したデータを解析してイメ
ージデータを生成する描画イメージ生成手段と、該生成
されたイメージデータを格納するメモリ手段と、該格納
されたイメージデータを出力する出力手段とを備えた印
刷システムにおいて、前記インターフェース手段は、特
定のデータが指定されるデータ指定手段と、該指定され
た特定のデータと前記情報処理装置からのデータとを比
較するデータ比較手段と、該比較結果に応じて、前記受
信したデータの処理を変更するシーケンス変更手段とを
備えるので、プリンタ側制御部のソフトウェアの負荷を
低減しつつ、高速な非キューイングシーケンスの処理を
維持できる。
【0113】請求項6に係るインターフェース制御装置
によれば、前記受信したデータをバッファメモリに格納
するので、転送速度を向上させてキューイングシーケン
スおよび非キューイングシーケンスを高速に処理でき
る。
によれば、前記受信したデータをバッファメモリに格納
するので、転送速度を向上させてキューイングシーケン
スおよび非キューイングシーケンスを高速に処理でき
る。
【0114】請求項8に係るインターフェース制御装置
によれば、前記比較結果に応じて、前記受信したデータ
を転送手段により主記憶メモリに転送するので、インタ
ーフェースに容量の大きいバッファメモリを設けなくて
もキューイングシーケンスおよび非キューイングシーケ
ンスを高速に処理できる。
によれば、前記比較結果に応じて、前記受信したデータ
を転送手段により主記憶メモリに転送するので、インタ
ーフェースに容量の大きいバッファメモリを設けなくて
もキューイングシーケンスおよび非キューイングシーケ
ンスを高速に処理できる。
【図1】第1実施例のインターフェース制御装置の構成
を示すブロック図である。
を示すブロック図である。
【図2】パラレルインターフェースの動作手順を示すフ
ローチャートである。
ローチャートである。
【図3】変形例の動作シーケンスを示すフローチャート
である。
である。
【図4】他の変形例の動作シーケンスを示すフローチャ
ートである。
ートである。
【図5】第2実施例のインターフェース制御装置の構成
を示すブロック図である。
を示すブロック図である。
【図6】パラレルインターフェースの動作手順を示すフ
ローチャートである。
ローチャートである。
【図7】従来のプリンタシステムの概略的な構成を示す
説明図である。
説明図である。
【図8】非キューイングシーケンスの処理手順を示すフ
ローチャートである。
ローチャートである。
【図9】パラレルインターフェースのハードウェアの構
成を示すブロック図である。
成を示すブロック図である。
401 FIFO 402、804 シーケンサ 404、806 コンパレータ 403、405、805、808 ラッチ 801 主記憶メモリ 803 DMA
Claims (10)
- 【請求項1】 受信したデータに基づきイメージデータ
を出力する印刷装置に設けられ、情報処理装置から前記
データを受信するインターフェース制御装置において、 特定のデータが指定されるデータ指定手段と、 該指定された特定のデータと前記情報処理装置からのデ
ータとを比較するデータ比較手段と、 該比較結果に応じて、前記受信したデータの処理を変更
するシーケンス変更手段とを備えたことを特徴とするイ
ンターフェース制御装置。 - 【請求項2】 前記印刷装置は、受信したデータを解析
してイメージデータを生成する描画イメージ生成手段
と、 該生成されたイメージデータを格納するメモリ手段と、 該格納されたイメージデータを出力する出力手段とを備
えたことを特徴とする請求項1記載のインターフェース
制御装置。 - 【請求項3】 受信したデータに基づきイメージデータ
を出力する印刷装置に設けられたインターフェース制御
装置によって情報処理装置から前記データを受信するイ
ンターフェース制御方法において、 特定のデータが指定され、 該指定された特定のデータと前記情報処理装置からのデ
ータとを比較し、 該比較結果に応じて、前記受信したデータの処理を変更
することを特徴とするインターフェース制御方法。 - 【請求項4】 情報処理装置からデータを受信するイン
ターフェース手段と、 該インターフェース手段を介して受信したデータを解析
してイメージデータを生成する描画イメージ生成手段
と、 該生成されたイメージデータを格納するメモリ手段と、 該格納されたイメージデータを出力する出力手段とを備
えた印刷装置において、 前記インターフェース手段は、 特定のデータが指定されるデータ指定手段と、 該指定された特定のデータと前記情報処理装置からのデ
ータとを比較するデータ比較手段と、 該比較結果に応じて、前記受信したデータの処理を変更
するシーケンス変更手段とを備えたことを特徴とする印
刷装置。 - 【請求項5】 情報処理装置および印刷装置を備え、 前記情報処理装置からデータを受信するインターフェー
ス手段と、 該インターフェース手段を介して受信したデータを解析
してイメージデータを生成する描画イメージ生成手段
と、 該生成されたイメージデータを格納するメモリ手段と、 該格納されたイメージデータを出力する出力手段とを備
えた印刷システムにおいて、 前記インターフェース手段は、 特定のデータが指定されるデータ指定手段と、 該指定された特定のデータと前記情報処理装置からのデ
ータとを比較するデータ比較手段と、 該比較結果に応じて、前記受信したデータの処理を変更
するシーケンス変更手段とを備えたことを特徴とする印
刷システム。 - 【請求項6】 前記受信したデータをバッファメモリに
格納することを特徴とする請求項1記載のインターフェ
ース制御装置。 - 【請求項7】 前記バッファメモリはFIFOであるこ
とを特徴とする請求項6記載のインターフェース制御装
置。 - 【請求項8】 前記比較結果に応じて、前記受信したデ
ータを転送手段により主記憶メモリに転送することを特
徴とする請求項1記載のインターフェース制御装置。 - 【請求項9】 前記転送手段はCPUであることを特徴
とする請求項8記載のインターフェース制御装置。 - 【請求項10】 前記転送手段はDMAであることを特
徴とする請求項8記載のインターフェース制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7156954A JPH08328769A (ja) | 1995-05-31 | 1995-05-31 | インターフェース制御装置、インターフェース制御方法、印刷装置および印刷システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7156954A JPH08328769A (ja) | 1995-05-31 | 1995-05-31 | インターフェース制御装置、インターフェース制御方法、印刷装置および印刷システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08328769A true JPH08328769A (ja) | 1996-12-13 |
Family
ID=15638966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7156954A Pending JPH08328769A (ja) | 1995-05-31 | 1995-05-31 | インターフェース制御装置、インターフェース制御方法、印刷装置および印刷システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08328769A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020014160A (ko) * | 2000-08-16 | 2002-02-25 | 김재명 | 논-큐잉 알.에이.더블유 데이터 에물레이션 |
-
1995
- 1995-05-31 JP JP7156954A patent/JPH08328769A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020014160A (ko) * | 2000-08-16 | 2002-02-25 | 김재명 | 논-큐잉 알.에이.더블유 데이터 에물레이션 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006289797A (ja) | 印刷制御装置、その制御方法及びプログラム | |
JP3342236B2 (ja) | 情報処理装置及びその制御方法 | |
US5617518A (en) | Output control method and system of servers | |
JP2002067405A (ja) | プリンタ内でデータを転送するシステム | |
JP3221249B2 (ja) | 出力装置およびジョブ管理装置 | |
JPH08328769A (ja) | インターフェース制御装置、インターフェース制御方法、印刷装置および印刷システム | |
US7589861B2 (en) | Image forming apparatus and printing system | |
JPH04227524A (ja) | 印刷システム | |
JPH10193699A (ja) | 印刷装置 | |
JP2005349768A (ja) | 印刷装置及び印刷方法 | |
JP3046478B2 (ja) | 印刷装置および印刷方法 | |
JP2707963B2 (ja) | 印刷システム | |
JPH10198529A (ja) | 画像処理装置 | |
JP2000315141A (ja) | プリンタ、記録媒体およびプリンタのメモリ管理方法 | |
JPH0659829A (ja) | プリント制御装置 | |
JP3138392B2 (ja) | 印字装置および方法 | |
JP2002333964A (ja) | 分散印刷方法 | |
JP2002287921A (ja) | 画像出力システム | |
JPH08310084A (ja) | 印刷装置 | |
KR100338750B1 (ko) | 프린터의대기작업인쇄처리순서조정방법 | |
JPH01145152A (ja) | プリンタ | |
JPH0883154A (ja) | 出力装置 | |
JPH05238113A (ja) | プリンタ制御装置 | |
JP2001010125A (ja) | 印刷制御装置および印刷制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 | |
JPH07152519A (ja) | 印刷システム |