JPH0831888A - 半導体集積回路素子試験用コンタクトフィルム - Google Patents
半導体集積回路素子試験用コンタクトフィルムInfo
- Publication number
- JPH0831888A JPH0831888A JP6161523A JP16152394A JPH0831888A JP H0831888 A JPH0831888 A JP H0831888A JP 6161523 A JP6161523 A JP 6161523A JP 16152394 A JP16152394 A JP 16152394A JP H0831888 A JPH0831888 A JP H0831888A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- film
- terminal
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路素子の端子とコンタクトフィ
ルムの端子貫通孔との間の電気的接触を確実にする半導
体集積回路素子試験用コンタクトフィルムを提供するこ
とを目的とする。 【構成】 半導体集積回路素子５の端子６に対応して配
列され、端子６が貫通すべき切れ目を有する端子貫通孔
１０を持つ導電性のランド２２がフィルム上に設けられ
ているので、半導体集積回路素子５の端子６とランド２
２との電気的接触が確実となり、信頼性の高い電気的特
性試験を行うことができる。
ルムの端子貫通孔との間の電気的接触を確実にする半導
体集積回路素子試験用コンタクトフィルムを提供するこ
とを目的とする。 【構成】 半導体集積回路素子５の端子６に対応して配
列され、端子６が貫通すべき切れ目を有する端子貫通孔
１０を持つ導電性のランド２２がフィルム上に設けられ
ているので、半導体集積回路素子５の端子６とランド２
２との電気的接触が確実となり、信頼性の高い電気的特
性試験を行うことができる。
Description
【０００１】
【産業上の利用分野】この発明は、ＰＧＡ型等の多数の
端子を有する半導体集積回路素子の電気的特性試験に使
用する半導体集積回路素子試験用コンタクトフィルム
（以下、単にコンタクトフィルムとも呼ぶ）に関するも
のである。
端子を有する半導体集積回路素子の電気的特性試験に使
用する半導体集積回路素子試験用コンタクトフィルム
（以下、単にコンタクトフィルムとも呼ぶ）に関するも
のである。
【０００２】
【従来の技術】図７および図８は例えば特開昭６４−９
３７７号公報に示された従来の半導体集積回路素子試験
用コンタクトフィルムを示し、図７は平面図、図８はそ
の使用を説明する斜視図である。図において半導体集積
回路素子試験用コンタクトフィルム２０は、半導体集積
回路素子５より大きな正方形のフィルム１を備え、この
フィルム１は例えばポリイミド等のフレキシブルプリン
ト板などと同等の絶縁性で可撓性の材質で出来ている。
フィルム１には、半導体集積回路素子５の端子６の間隔
および配列と同じ間隔および配列で設けられ、端子６と
同じ大きさかそれより若干小さい穴で形成されたスルー
ホール２が設けられている。コンタクトフィルムを用い
て試験すべき半導体集積回路素子の外周より外側のフィ
ルム１の周辺部には、電気的特性試験の測定器のプロー
ブと接触可能な大きさで設けられたプローブ接触部４が
ある。プローブ接触部４は配線パターン３によりスルー
ホール２に電気的に接続されている。
３７７号公報に示された従来の半導体集積回路素子試験
用コンタクトフィルムを示し、図７は平面図、図８はそ
の使用を説明する斜視図である。図において半導体集積
回路素子試験用コンタクトフィルム２０は、半導体集積
回路素子５より大きな正方形のフィルム１を備え、この
フィルム１は例えばポリイミド等のフレキシブルプリン
ト板などと同等の絶縁性で可撓性の材質で出来ている。
フィルム１には、半導体集積回路素子５の端子６の間隔
および配列と同じ間隔および配列で設けられ、端子６と
同じ大きさかそれより若干小さい穴で形成されたスルー
ホール２が設けられている。コンタクトフィルムを用い
て試験すべき半導体集積回路素子の外周より外側のフィ
ルム１の周辺部には、電気的特性試験の測定器のプロー
ブと接触可能な大きさで設けられたプローブ接触部４が
ある。プローブ接触部４は配線パターン３によりスルー
ホール２に電気的に接続されている。
【０００３】試験すべき半導体集積回路素子５の裏面に
は突出した端子６がある。半導体集積回路素子のソケッ
ト７の上面には端子６が挿入される挿入孔８があり、挿
入孔８は半導体集積回路素子の端子の間隔および配列と
同じ間隔および配列で設けられている。ソケット７の裏
面には図示されてない回路基板等にソケット７を実装す
るための端子９があり、挿入孔８との間で電気的に接続
されている。
は突出した端子６がある。半導体集積回路素子のソケッ
ト７の上面には端子６が挿入される挿入孔８があり、挿
入孔８は半導体集積回路素子の端子の間隔および配列と
同じ間隔および配列で設けられている。ソケット７の裏
面には図示されてない回路基板等にソケット７を実装す
るための端子９があり、挿入孔８との間で電気的に接続
されている。
【０００４】半導体集積回路素子５をソケット７を介し
て回路基板に実装した状態での電気的特性試験は、コン
タクトフィルムをこの半導体集積回路素子５とソケット
７の間に挟んで使用する。即ち、半導体集積回路素子５
の端子６がコンタクトフィルムのスルーホール２を貫通
しソケット７の挿入孔８に挿入されることで、半導体集
積回路素子５はソケット７に装着される。また、ソケッ
ト７は図示されない回路基板に実装され、この状態で電
気的特性試験が行われる。このとき、コンタクトフィル
ムは非常に薄いため、ソケット７を介しての端子６の回
路基板に対する電気的導通は確保されている。
て回路基板に実装した状態での電気的特性試験は、コン
タクトフィルムをこの半導体集積回路素子５とソケット
７の間に挟んで使用する。即ち、半導体集積回路素子５
の端子６がコンタクトフィルムのスルーホール２を貫通
しソケット７の挿入孔８に挿入されることで、半導体集
積回路素子５はソケット７に装着される。また、ソケッ
ト７は図示されない回路基板に実装され、この状態で電
気的特性試験が行われる。このとき、コンタクトフィル
ムは非常に薄いため、ソケット７を介しての端子６の回
路基板に対する電気的導通は確保されている。
【０００５】このように実装された状態では、プローブ
接触部４は半導体集積回路素子５の外周より外側に位置
して露出している。また、プローブ接触部４は、配線パ
ターン３およびスルーホール２を介して半導体集積回路
素子５の端子６との電気的導通がとられているため、こ
のプローブ接触部４に測定器のプローブを当てることに
より半導体集積回路素子５の電気的特性試験が可能とな
る。
接触部４は半導体集積回路素子５の外周より外側に位置
して露出している。また、プローブ接触部４は、配線パ
ターン３およびスルーホール２を介して半導体集積回路
素子５の端子６との電気的導通がとられているため、こ
のプローブ接触部４に測定器のプローブを当てることに
より半導体集積回路素子５の電気的特性試験が可能とな
る。
【０００６】そして電気的特性試験の終了後は、半導体
集積回路素子５をソケット７からはずした後フィルム１
を取り去り、再び半導体集積回路素子５をソケット７に
実装することで、回路基板を本来の使用状態として使用
することができる。
集積回路素子５をソケット７からはずした後フィルム１
を取り去り、再び半導体集積回路素子５をソケット７に
実装することで、回路基板を本来の使用状態として使用
することができる。
【０００７】しかし、この従来の半導体集積回路素子試
験用コンタクトフィルムは非常に薄いため、スルーホー
ル２に端子６が挿入されたときスルーホール２の周辺が
破損することがあり、そのため端子６とスルーホール２
との間の電気的接触が不確実になることがあった。
験用コンタクトフィルムは非常に薄いため、スルーホー
ル２に端子６が挿入されたときスルーホール２の周辺が
破損することがあり、そのため端子６とスルーホール２
との間の電気的接触が不確実になることがあった。
【０００８】また、スルーホール２は端子６と同じ大き
さかそれより若干小さく作成された穴であるが、製造誤
差等によりこの穴が若干大きくなってしまった場合、や
はり端子６とスルーホール２との間の電気的接触が不確
実になることがあった。
さかそれより若干小さく作成された穴であるが、製造誤
差等によりこの穴が若干大きくなってしまった場合、や
はり端子６とスルーホール２との間の電気的接触が不確
実になることがあった。
【０００９】また、コンタクトフィルムは電気的特性試
験の為の道具なので、通常電気的特性試験終了後には取
り外されるものであった。そのため、電気的特性試験の
終了後は、半導体集積回路素子５をソケット７からはず
し、その後コンタクトフィルムを取り去り、再び半導体
集積回路素子５をソケット７に実装しなければならなか
った。
験の為の道具なので、通常電気的特性試験終了後には取
り外されるものであった。そのため、電気的特性試験の
終了後は、半導体集積回路素子５をソケット７からはず
し、その後コンタクトフィルムを取り去り、再び半導体
集積回路素子５をソケット７に実装しなければならなか
った。
【００１０】
【発明が解決しようとする課題】この発明は、上述のよ
うな課題を解決するためになされたもので、第１の目的
は、半導体集積回路素子の端子とコンタクトフィルムの
端子貫通孔との間の電気的接触を確実にする半導体集積
回路素子試験用コンタクトフィルムを得るものである。
うな課題を解決するためになされたもので、第１の目的
は、半導体集積回路素子の端子とコンタクトフィルムの
端子貫通孔との間の電気的接触を確実にする半導体集積
回路素子試験用コンタクトフィルムを得るものである。
【００１１】
【課題を解決するための手段】請求項１の半導体集積回
路素子試験用コンタクトフィルムにおいては、ランドに
設けられ、半導体集積回路素子又はソケットの端子に対
応して配列された端子貫通孔が、端子が貫通すべき切れ
目を有している。
路素子試験用コンタクトフィルムにおいては、ランドに
設けられ、半導体集積回路素子又はソケットの端子に対
応して配列された端子貫通孔が、端子が貫通すべき切れ
目を有している。
【００１２】請求項２の半導体集積回路素子試験用コン
タクトフィルムにおいては、ランドの端子貫通孔上に、
粘着性導電材料が設けられている。
タクトフィルムにおいては、ランドの端子貫通孔上に、
粘着性導電材料が設けられている。
【００１３】請求項３の半導体集積回路素子試験用コン
タクトフィルムにおいては、粘着性導電材料の上にカバ
ーフィルムが設けられている。
タクトフィルムにおいては、粘着性導電材料の上にカバ
ーフィルムが設けられている。
【００１４】請求項４の半導体集積回路素子試験用コン
タクトフィルムにおいては、フィルムの所定位置にフィ
ルムの少なくても一部を切除する為のミシン目が設けら
れている。
タクトフィルムにおいては、フィルムの所定位置にフィ
ルムの少なくても一部を切除する為のミシン目が設けら
れている。
【００１５】
【作用】請求項１の半導体集積回路素子試験用コンタク
トフィルムにおいては、ランドに形成された端子貫通孔
の切れ目がランド部の可撓性を高め、端子が挿入された
ときに切れ目が押し広げられる。
トフィルムにおいては、ランドに形成された端子貫通孔
の切れ目がランド部の可撓性を高め、端子が挿入された
ときに切れ目が押し広げられる。
【００１６】請求項２の半導体集積回路素子試験用コン
タクトフィルムにおいては、端子が端子貫通孔を貫通し
たとき粘着性導電材料がその接触部に密着する。
タクトフィルムにおいては、端子が端子貫通孔を貫通し
たとき粘着性導電材料がその接触部に密着する。
【００１７】請求項３の半導体集積回路素子試験用コン
タクトフィルムにおいては、カバーフィルムが粘着性導
電材料を覆っている。
タクトフィルムにおいては、カバーフィルムが粘着性導
電材料を覆っている。
【００１８】請求項４の半導体集積回路素子試験用コン
タクトフィルムにおいては、ミシン目に沿って手で破る
ことができる。
タクトフィルムにおいては、ミシン目に沿って手で破る
ことができる。
【００１９】
実施例１．図１はこの発明の半導体集積回路素子試験用
コンタクトフィルムの一実施例のコンタクトフィルム２
０を半導体集積回路素子５とソケット７と共に示す図で
あり、図２は図１の一部の拡大図である。図において１
及び３〜８は上記従来の半導体集積回路素子試験用コン
タクトフィルムに関連して説明したものと同一あるいは
同様のものであり、その説明を省略する。
コンタクトフィルムの一実施例のコンタクトフィルム２
０を半導体集積回路素子５とソケット７と共に示す図で
あり、図２は図１の一部の拡大図である。図において１
及び３〜８は上記従来の半導体集積回路素子試験用コン
タクトフィルムに関連して説明したものと同一あるいは
同様のものであり、その説明を省略する。
【００２０】コンタクトフィルム２０のフィルム１上に
は、半導体集積回路素子５の端子６の間隔および配列と
同じ間隔および配列で設けられた多数の導電性のランド
２２が設けられている。フィルム１上の試験すべき半導
体集積回路素子５の外周より外側の周辺部には、測定器
のプローブ（図示してない）と接触可能な大きさで設け
られた多数のプローブ接触部４がある。ランド２２とプ
ローブ接触部４とはフィルム１上に設けられた配線パタ
ーン３によってそれぞれ対応するものどうしが電気的に
に接続されている。
は、半導体集積回路素子５の端子６の間隔および配列と
同じ間隔および配列で設けられた多数の導電性のランド
２２が設けられている。フィルム１上の試験すべき半導
体集積回路素子５の外周より外側の周辺部には、測定器
のプローブ（図示してない）と接触可能な大きさで設け
られた多数のプローブ接触部４がある。ランド２２とプ
ローブ接触部４とはフィルム１上に設けられた配線パタ
ーン３によってそれぞれ対応するものどうしが電気的に
に接続されている。
【００２１】図２に示すごとく、本発明のコンタクトフ
ィルム２０のランド２２には十字形の切れ目により形成
されている端子貫通孔１０が設けられている。端子貫通
孔１０である切れ目はランド２２だけでなくその下のフ
ィルム１をも貫通しており、切れ目１０の間にほぼ三角
形の片２３が形成されている。
ィルム２０のランド２２には十字形の切れ目により形成
されている端子貫通孔１０が設けられている。端子貫通
孔１０である切れ目はランド２２だけでなくその下のフ
ィルム１をも貫通しており、切れ目１０の間にほぼ三角
形の片２３が形成されている。
【００２２】配線パターン３が片面上に印刷されている
コンタクトフィルム２０が、半導体集積回路素子５とそ
のソケット７との間に位置し、半導体集積回路素子５の
端子６がコンタクトフィルム２０のランド２２内に形成
された端子貫通孔１０を貫通し、さらにソケット７の挿
入孔８に挿入されて実装される。コンタクトフィルム２
０のランド２２と対応のプローブ接触部４とを結ぶ配線
パターン３は、他のランド２２を避けて通るように配線
されている。
コンタクトフィルム２０が、半導体集積回路素子５とそ
のソケット７との間に位置し、半導体集積回路素子５の
端子６がコンタクトフィルム２０のランド２２内に形成
された端子貫通孔１０を貫通し、さらにソケット７の挿
入孔８に挿入されて実装される。コンタクトフィルム２
０のランド２２と対応のプローブ接触部４とを結ぶ配線
パターン３は、他のランド２２を避けて通るように配線
されている。
【００２３】図３は半導体集積回路素子５の端子６がコ
ンタクトフィルム２０の端子貫通孔１０を貫通した状態
を示すランド２２の拡大図である。図においてランド２
２は、端子６が貫通する事により十字形の切れ目１０の
間の三角形の一片２３が下向きに湾曲して、湾曲部を形
成する、この時湾曲した片２３には上向きの弾性復元力
が働き、端子６と接触する力が増す。その結果端子６と
ランド２２の片２３との電気的接触が確実となるので信
頼性の高い電気的特性試験を行うことができる。
ンタクトフィルム２０の端子貫通孔１０を貫通した状態
を示すランド２２の拡大図である。図においてランド２
２は、端子６が貫通する事により十字形の切れ目１０の
間の三角形の一片２３が下向きに湾曲して、湾曲部を形
成する、この時湾曲した片２３には上向きの弾性復元力
が働き、端子６と接触する力が増す。その結果端子６と
ランド２２の片２３との電気的接触が確実となるので信
頼性の高い電気的特性試験を行うことができる。
【００２４】実施例２．図４はこの発明の半導体集積回
路素子試験用コンタクトフィルムの別の実施例を端子６
に用いた状態の断面図を示す。コンタクトフィルム２０
の切れ目で形成された端子貫通孔１０を持つランド２２
上には、端子貫通孔１０を覆って粘着性導電材料１２が
設けられている。そのため、半導体集積回路素子５の端
子６を端子貫通孔１０に通してソケット７に実装する
時、端子６とランド２２の湾曲した片２３とは端子貫通
孔１０上に設けられた粘着性導電材料１２により覆われ
てその間の電気的導通が確実になる。ここで、粘着性導
電材料１２の一つとしてクリーム半田等を用いれば、こ
れらが硬化する事により端子６と端子貫通孔１０との間
の導通状態が確実となり、またその導通状態が変化する
のを防止することが可能である。
路素子試験用コンタクトフィルムの別の実施例を端子６
に用いた状態の断面図を示す。コンタクトフィルム２０
の切れ目で形成された端子貫通孔１０を持つランド２２
上には、端子貫通孔１０を覆って粘着性導電材料１２が
設けられている。そのため、半導体集積回路素子５の端
子６を端子貫通孔１０に通してソケット７に実装する
時、端子６とランド２２の湾曲した片２３とは端子貫通
孔１０上に設けられた粘着性導電材料１２により覆われ
てその間の電気的導通が確実になる。ここで、粘着性導
電材料１２の一つとしてクリーム半田等を用いれば、こ
れらが硬化する事により端子６と端子貫通孔１０との間
の導通状態が確実となり、またその導通状態が変化する
のを防止することが可能である。
【００２５】また、コンタクトフィルム２０の使用前の
準備としては、予めフィルム１上の端子貫通孔１０上に
盛った粘着性導電材料１２を、セロハン等のカバーフィ
ルムにより覆い密閉するような処置をしておくことによ
り、未使用時の粘着性導電材料１２の硬化を防ぐことが
可能である。また、コンタクトフィルム２０を重ねたと
きに互いにくっついてしまわない。
準備としては、予めフィルム１上の端子貫通孔１０上に
盛った粘着性導電材料１２を、セロハン等のカバーフィ
ルムにより覆い密閉するような処置をしておくことによ
り、未使用時の粘着性導電材料１２の硬化を防ぐことが
可能である。また、コンタクトフィルム２０を重ねたと
きに互いにくっついてしまわない。
【００２６】実施例３．図５はこの発明の半導体集積回
路素子試験用コンタクトフィルムの更に別の実施例の平
面図を示す。コンタクトフィルム３０には半導体集積回
路素子５とほぼ同じ大きさの四角形のミシン目１１とそ
の角からフィルム１の４隅にのびるミシン目１３が設け
られている。また、ミシン目１３は配線パターン３を切
断しない様な断続的な切れ目により構成されている。図
示はしていないがその他の構成は図１ないし図３に示す
ものと同じである。
路素子試験用コンタクトフィルムの更に別の実施例の平
面図を示す。コンタクトフィルム３０には半導体集積回
路素子５とほぼ同じ大きさの四角形のミシン目１１とそ
の角からフィルム１の４隅にのびるミシン目１３が設け
られている。また、ミシン目１３は配線パターン３を切
断しない様な断続的な切れ目により構成されている。図
示はしていないがその他の構成は図１ないし図３に示す
ものと同じである。
【００２７】電気的特性試験終了後、フィルム１に予め
入れてあるミシン目１１および１３に沿って切断し半導
体集積回路素子５の直下の部分を残し、フィルム１の張
り出し部分１４を切除する。張り出し部分１４を切除す
ることで、周囲の他の電子回路を遮ることがなくなり、
またフィルムを挟むことにより発生する配線中のインピ
ーダンスの乱れや信号の反射等を低減することができ、
残されたフィルムを取り除くことなくそのまま回路基板
を使用することが可能である。
入れてあるミシン目１１および１３に沿って切断し半導
体集積回路素子５の直下の部分を残し、フィルム１の張
り出し部分１４を切除する。張り出し部分１４を切除す
ることで、周囲の他の電子回路を遮ることがなくなり、
またフィルムを挟むことにより発生する配線中のインピ
ーダンスの乱れや信号の反射等を低減することができ、
残されたフィルムを取り除くことなくそのまま回路基板
を使用することが可能である。
【００２８】図６に別の位置にミシン目１１および１３
を入れた例を示す。図に示す様に最も外側の端子貫通孔
１０に沿ってミシン目を入れておけば、フィルムの残置
部分１４をより少なくすることが可能である。
を入れた例を示す。図に示す様に最も外側の端子貫通孔
１０に沿ってミシン目を入れておけば、フィルムの残置
部分１４をより少なくすることが可能である。
【００２９】実施例４．最後に、図中には示していない
が、他の実施例として半導体集積回路素子試験用コンタ
クトフィルム２０が半導体集積回路素子用ソケットと回
路基板の間に位置する様に実装して、電気的特性試験を
する事も可能である。この試験に於いては、半導体集積
回路素子５とソケット７との間の導通試験を行うことが
できる。
が、他の実施例として半導体集積回路素子試験用コンタ
クトフィルム２０が半導体集積回路素子用ソケットと回
路基板の間に位置する様に実装して、電気的特性試験を
する事も可能である。この試験に於いては、半導体集積
回路素子５とソケット７との間の導通試験を行うことが
できる。
【００３０】
【発明の効果】請求項１の半導体集積回路素子試験用コ
ンタクトフィルムにおいては、半導体集積回路素子又は
ソケットの端子に対応して配列され、端子が貫通すべき
切れ目を有する端子貫通孔を備えた導電性のランドがフ
ィルム上に設けられているので、半導体集積回路素子又
はソケットの端子とフィルム上に設けられたランドとの
電気的接触が確実となり、信頼性の高い電気的特性試験
を行うことができる。
ンタクトフィルムにおいては、半導体集積回路素子又は
ソケットの端子に対応して配列され、端子が貫通すべき
切れ目を有する端子貫通孔を備えた導電性のランドがフ
ィルム上に設けられているので、半導体集積回路素子又
はソケットの端子とフィルム上に設けられたランドとの
電気的接触が確実となり、信頼性の高い電気的特性試験
を行うことができる。
【００３１】請求項２の半導体集積回路素子試験用コン
タクトフィルムにおいては、ランドに備わる端子貫通孔
上に粘着性導電材料を設けたので、端子が端子貫通孔を
貫通したとき粘着性導電材料がその接触部を覆い、端子
とランドの電気的接触がさらに確実となる。また粘着性
導電材料が硬化することで接触状態が振動等により変化
することを防止することができる。
タクトフィルムにおいては、ランドに備わる端子貫通孔
上に粘着性導電材料を設けたので、端子が端子貫通孔を
貫通したとき粘着性導電材料がその接触部を覆い、端子
とランドの電気的接触がさらに確実となる。また粘着性
導電材料が硬化することで接触状態が振動等により変化
することを防止することができる。
【００３２】請求項３の半導体集積回路素子試験用コン
タクトフィルムにおいては、粘着性導電材料の上にカバ
ーフィルムを設けてあるので、粘着性導電材料が使用前
に硬化するのを防ぎ、またコンタクトフィルムを重ねる
ことができる。
タクトフィルムにおいては、粘着性導電材料の上にカバ
ーフィルムを設けてあるので、粘着性導電材料が使用前
に硬化するのを防ぎ、またコンタクトフィルムを重ねる
ことができる。
【００３３】請求項４の半導体集積回路素子試験用コン
タクトフィルムにおいては、フィルムの所定位置にフィ
ルムの少なくとも一部を切除する為のミシン目が設けら
れているので、電気的特性試験終了後に半導体集積回路
素子をソケットから取り外すことなくフィルムの張り出
した部分を切除することが可能である。そのため、周辺
の電子部品を遮ることがなくなり、また残置されるフィ
ルムは小さくなるため端子付近で発生するインピーダン
スの乱れや反射は少なく、残置したままでも回路基板を
問題なく使用可能である。
タクトフィルムにおいては、フィルムの所定位置にフィ
ルムの少なくとも一部を切除する為のミシン目が設けら
れているので、電気的特性試験終了後に半導体集積回路
素子をソケットから取り外すことなくフィルムの張り出
した部分を切除することが可能である。そのため、周辺
の電子部品を遮ることがなくなり、また残置されるフィ
ルムは小さくなるため端子付近で発生するインピーダン
スの乱れや反射は少なく、残置したままでも回路基板を
問題なく使用可能である。
【図１】 この発明の実施例１の半導体集積回路素子試
験用コンタクトフィルムを半導体集積回路素子およびソ
ケットと共に示す概略斜視図である。
験用コンタクトフィルムを半導体集積回路素子およびソ
ケットと共に示す概略斜視図である。
【図２】 図１の半導体集積回路素子試験用コンタクト
フィルムのランド部の部分拡大図である。
フィルムのランド部の部分拡大図である。
【図３】 図１および図２の半導体集積回路素子試験用
コンタクトフィルムの端子貫通孔に端子を挿入した状態
を示す部分拡大図である。
コンタクトフィルムの端子貫通孔に端子を挿入した状態
を示す部分拡大図である。
【図４】 この発明の実施例２の半導体集積回路素子試
験用コンタクトフィルムの端子貫通孔に端子を挿入した
状態を示す部分拡大断面図である。
験用コンタクトフィルムの端子貫通孔に端子を挿入した
状態を示す部分拡大断面図である。
【図５】 この発明の実施例３の半導体集積回路素子試
験用コンタクトフィルムの概略平面図である。
験用コンタクトフィルムの概略平面図である。
【図６】 この発明の実施例３の半導体集積回路素子試
験用コンタクトフィルムのミシン目の変形例を示す部分
拡大図である。
験用コンタクトフィルムのミシン目の変形例を示す部分
拡大図である。
【図７】 従来の半導体集積回路素子試験用コンタクト
フィルムの平面図である。
フィルムの平面図である。
【図８】 従来の半導体集積回路素子試験用コンタクト
フィルムを半導体集積回路素子およびソケットと共に示
す図である。
フィルムを半導体集積回路素子およびソケットと共に示
す図である。
１ フィルム、３ 配線パターン、４ プローブ接触
部、５ 半導体集積回路素子、６ 端子、７ ソケッ
ト、１０ 端子貫通孔（切れ目）、１１，１３ ミシン
目、１２ 粘着性導電材料、１４ フィルムの張り出し
部分、１５ フィルムの残置部分、２２ ランド。
部、５ 半導体集積回路素子、６ 端子、７ ソケッ
ト、１０ 端子貫通孔（切れ目）、１１，１３ ミシン
目、１２ 粘着性導電材料、１４ フィルムの張り出し
部分、１５ フィルムの残置部分、２２ ランド。
Claims (4)
- 【請求項１】 多数の端子を有する半導体集積回路素子
とそのソケットとの間、又は、多数の端子を有するソケ
ットと回路基板との間に挟んで電気的特性試験時に使用
する半導体集積回路素子試験用コンタクトフィルムであ
って、可撓性で絶縁性のフィルムと、前記フィルム上に
設けられ、前記半導体集積回路素子又は前記ソケットの
端子に対応して配列され、前記端子が貫通すべき切れ目
を有する端子貫通孔を備えた導電性のランドと、前記フ
ィルム上面の前記半導体集積回路素子又は半導体集積回
路素子用ソケットの外周よりも外側の部分に設置された
プローブ接触部と、前記フィルム上に設けられ、前記ラ
ンドと前記プローブ接触部との間に延びた配線パターン
とを備えた半導体集積回路素子試験用コンタクトフィル
ム。 - 【請求項２】 前記ランドに備わる前記端子貫通孔上に
粘着性導電材料を設けた請求項１記載の半導体集積回路
素子試験用コンタクトフィルム。 - 【請求項３】 前記粘着性導電材料の上にカバーフィル
ムを設けた請求項２記載の半導体集積回路素子試験用コ
ンタクトフィルム。 - 【請求項４】 前記フィルムの所定位置に前記フィルム
の少なくとも一部を切除する為のミシン目が設けられた
請求項１ないし３のいずれかに記載の半導体集積回路素
子試験用コンタクトフィルム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6161523A JPH0831888A (ja) | 1994-07-13 | 1994-07-13 | 半導体集積回路素子試験用コンタクトフィルム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6161523A JPH0831888A (ja) | 1994-07-13 | 1994-07-13 | 半導体集積回路素子試験用コンタクトフィルム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831888A true JPH0831888A (ja) | 1996-02-02 |
Family
ID=15736708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6161523A Pending JPH0831888A (ja) | 1994-07-13 | 1994-07-13 | 半導体集積回路素子試験用コンタクトフィルム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831888A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6661247B2 (en) | 1997-09-19 | 2003-12-09 | Fujitsu Limited | Semiconductor testing device |
| JP2006155571A (ja) * | 2004-10-29 | 2006-06-15 | Lintec Corp | Ｉｃタグ |
| US20120001340A1 (en) * | 2010-06-30 | 2012-01-05 | General Electric Company | Method and system for alignment of integrated circuits |
-
1994
- 1994-07-13 JP JP6161523A patent/JPH0831888A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6661247B2 (en) | 1997-09-19 | 2003-12-09 | Fujitsu Limited | Semiconductor testing device |
| US7161370B2 (en) | 1997-09-19 | 2007-01-09 | Fujitsu Limited | Semiconductor testing device |
| JP2006155571A (ja) * | 2004-10-29 | 2006-06-15 | Lintec Corp | Ｉｃタグ |
| JP4675184B2 (ja) * | 2004-10-29 | 2011-04-20 | リンテック株式会社 | Ｉｃタグ |
| US20120001340A1 (en) * | 2010-06-30 | 2012-01-05 | General Electric Company | Method and system for alignment of integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100197314B1 (ko) | 매립된 테스트 회로 및 그 제조방법 | |
| US6777622B2 (en) | Wiring boards | |
| EP0013562B1 (en) | Method of making electronic packages | |
| JPH036626B2 (ja) | ||
| JPH10185954A (ja) | 検査用ヘッド | |
| US4963821A (en) | Probe and method for testing a populated circuit board | |
| JPH0831888A (ja) | 半導体集積回路素子試験用コンタクトフィルム | |
| JPH0638463B2 (ja) | 電子パッケージ | |
| JPH0451064B2 (ja) | ||
| JPH04312938A (ja) | フィルムキャリアテ−プ | |
| JP2600745Y2 (ja) | 集積回路の検査装置用治具 | |
| JP4486248B2 (ja) | プローブカード及びその製造方法 | |
| JPS5826544Y2 (ja) | フレキシブル印刷配線板 | |
| JPS6221016Y2 (ja) | ||
| JPH0740577B2 (ja) | プロ−ブカ−ド | |
| JP3837212B2 (ja) | 平板状被検査体のための検査用ヘッド | |
| JP2526672Y2 (ja) | プリント配線板 | |
| JPH0715116A (ja) | プリント配線基板 | |
| JP3680398B2 (ja) | プリント配線板 | |
| JP2778602B2 (ja) | 半田ブリッジの検出方法及び装置 | |
| JPH03175688A (ja) | プリント基板 | |
| JP2001343422A (ja) | Ｂｇａパッケージの波形観測用フィルム | |
| JP2001185829A (ja) | プリント配線基板 | |
| JPH04225600A (ja) | プリント板ユニットの動作試験器接続方法 | |
| JPH0822853A (ja) | ピンアサイメント変更用プリント基板 |