JPS6221016Y2 - - Google Patents
Info
- Publication number
- JPS6221016Y2 JPS6221016Y2 JP1980163055U JP16305580U JPS6221016Y2 JP S6221016 Y2 JPS6221016 Y2 JP S6221016Y2 JP 1980163055 U JP1980163055 U JP 1980163055U JP 16305580 U JP16305580 U JP 16305580U JP S6221016 Y2 JPS6221016 Y2 JP S6221016Y2
- Authority
- JP
- Japan
- Prior art keywords
- package
- external lead
- lead pins
- outside
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は、外部リードピンが2列以上配置さ
れ、実装後に電気的試験を可能ならしめたICパ
ツケージに関するものである。
れ、実装後に電気的試験を可能ならしめたICパ
ツケージに関するものである。
最近のICパツケージにおいて、集積回路の集
積度の向上に伴い、外部リードピンの数が増加す
る傾向にある。そしてICパツケージの大きさを
変えることなく外部リードピンの数を増加するた
めに、外部リードピンをICパツケージの外側周
辺のみならず、内側にも設けたものがある。
積度の向上に伴い、外部リードピンの数が増加す
る傾向にある。そしてICパツケージの大きさを
変えることなく外部リードピンの数を増加するた
めに、外部リードピンをICパツケージの外側周
辺のみならず、内側にも設けたものがある。
第1図及び第2図は、上記したような従来の
ICパツケージの側面図である。1はセラミツク
等の絶縁物よりなる集積回路チツプの収容部で、
内部に集積回路チツプ(図示せず)が搭載され、
蓋部4により封止されている。そして、内部の集
積回路チツプに導通する外部リードピン2,3
が、外側と内側に2列にわたつて、ICパツケー
ジの両側に設けられている。
ICパツケージの側面図である。1はセラミツク
等の絶縁物よりなる集積回路チツプの収容部で、
内部に集積回路チツプ(図示せず)が搭載され、
蓋部4により封止されている。そして、内部の集
積回路チツプに導通する外部リードピン2,3
が、外側と内側に2列にわたつて、ICパツケー
ジの両側に設けられている。
このようなICパツケージは、プリント配線基
板等に外部リードピン2,3を差込むことにより
実装される。そのような場合、内側に設けた外部
リードピン3は外部から露出されない状態とな
り、外部から電気的導通を行なうことができなく
なる。そのため実装後の電気的試験を行なうこと
ができないという欠点があつた。
板等に外部リードピン2,3を差込むことにより
実装される。そのような場合、内側に設けた外部
リードピン3は外部から露出されない状態とな
り、外部から電気的導通を行なうことができなく
なる。そのため実装後の電気的試験を行なうこと
ができないという欠点があつた。
本考案は、実装後においても、内側の外部リー
ドピン3に対して外部から電気的導通を行なうこ
とができるようにしたもので、その特徴は、集積
回路チツプを収容するICパツケージにおいて、
該ICパツケージの端部に内側と外側の2列の外
部リードピンを交互に配列し、該内側のリードピ
ンに導通する外部リードパターンが、該ICパツ
ケージの実装時に外部に露出される部分特にIC
パツケージの側面に設けられてなることにある。
ドピン3に対して外部から電気的導通を行なうこ
とができるようにしたもので、その特徴は、集積
回路チツプを収容するICパツケージにおいて、
該ICパツケージの端部に内側と外側の2列の外
部リードピンを交互に配列し、該内側のリードピ
ンに導通する外部リードパターンが、該ICパツ
ケージの実装時に外部に露出される部分特にIC
パツケージの側面に設けられてなることにある。
以下本考案の一実施例を図面に従つて詳細に説
明する。
明する。
第3図及び第4図は、本実施例の側面及び平面
図である。本実施例の他の側面図は第2図と同じ
である。本実施例では収容部1から外部リードピ
ン2,3が外側と内側にと2列に配置されてい
て、さらにそれら外部リードピン2,3にそれぞ
れ導通する外部リードパターン5,6がICパツ
ケージの収容部の側面に設けられている。収容部
1内の集積回路チツプは、収容部1の各層に設け
た周知の導電性の内部パターンを介して、外部リ
ードピン2,3に導通している。そしてさらに、
上記内部パターンを介して外部リードピン2,3
と外部リードパターン5,6とが導通している。
外部リードパターン5,6は、周知の材料で、周
知の製法により形成される導電性のパターンであ
る。
図である。本実施例の他の側面図は第2図と同じ
である。本実施例では収容部1から外部リードピ
ン2,3が外側と内側にと2列に配置されてい
て、さらにそれら外部リードピン2,3にそれぞ
れ導通する外部リードパターン5,6がICパツ
ケージの収容部の側面に設けられている。収容部
1内の集積回路チツプは、収容部1の各層に設け
た周知の導電性の内部パターンを介して、外部リ
ードピン2,3に導通している。そしてさらに、
上記内部パターンを介して外部リードピン2,3
と外部リードパターン5,6とが導通している。
外部リードパターン5,6は、周知の材料で、周
知の製法により形成される導電性のパターンであ
る。
本実施例では、外側の外部リードピン2と内側
の内部リードピン3とが、ICパツケージの側面
からみると第3図の如く交互に設けられ、それら
にそれぞれ導通する外部リードパターン5,6も
交互に設けられている。
の内部リードピン3とが、ICパツケージの側面
からみると第3図の如く交互に設けられ、それら
にそれぞれ導通する外部リードパターン5,6も
交互に設けられている。
この様な構造にすることにより、ICパツケー
ジを、プリント配線基板等に差し込んで実装した
後も、集積回路チツプ及び部リードピン2,3に
導通する外部リードパターン5,6が外部に露出
するので、それらを利用して電気的試験を行なう
ことができ、はなはだ有効である。しかも本実施
例の如き外部リードパターン5,6は周知の技術
により容易に形成することができるので、製造工
程が煩雑になることもない。
ジを、プリント配線基板等に差し込んで実装した
後も、集積回路チツプ及び部リードピン2,3に
導通する外部リードパターン5,6が外部に露出
するので、それらを利用して電気的試験を行なう
ことができ、はなはだ有効である。しかも本実施
例の如き外部リードパターン5,6は周知の技術
により容易に形成することができるので、製造工
程が煩雑になることもない。
以上説明した様に、本考案によれば2列以上の
外部リードピンを有するICパツケージの実装後
においても、電気的試験がきるので、ICの信頼
性を向上することができる。
外部リードピンを有するICパツケージの実装後
においても、電気的試験がきるので、ICの信頼
性を向上することができる。
第1,2図は従来のICパツケージの側面図、
第3,4図は本考案の一実施例の側面図及び平面
図である。 図中、1……収容部、2,3……外部リードピ
ン、4……蓋部、5,6……外部リードパター
ン。
第3,4図は本考案の一実施例の側面図及び平面
図である。 図中、1……収容部、2,3……外部リードピ
ン、4……蓋部、5,6……外部リードパター
ン。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 集積回路チツプを収容するICパツケージに
おいて、該ICパツケージの端部に内側と外側
の2列の外部リードピンを交互に配列し、該内
側のリードピンに導通する外部リードパターン
が、該ICパツケージの実装時に外部に露出さ
れる部分に設けられたことを特徴とするICパ
ツケージ。 (2) 該外部リードパターンが該ICパツケージの
側面に配置されてなることを特徴とする実用新
案登録請求の範囲第1項記載のICパツケー
ジ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1980163055U JPS6221016Y2 (ja) | 1980-11-14 | 1980-11-14 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1980163055U JPS6221016Y2 (ja) | 1980-11-14 | 1980-11-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5784755U JPS5784755U (ja) | 1982-05-25 |
JPS6221016Y2 true JPS6221016Y2 (ja) | 1987-05-28 |
Family
ID=29521863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1980163055U Expired JPS6221016Y2 (ja) | 1980-11-14 | 1980-11-14 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6221016Y2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8861768B2 (en) | 2003-08-12 | 2014-10-14 | 180S, Inc. | Ear warmer with a speaker system |
US9241517B2 (en) | 2000-12-29 | 2016-01-26 | 180S, Inc. | Ear protection device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58106854A (ja) * | 1981-12-18 | 1983-06-25 | Nec Corp | 集積回路 |
-
1980
- 1980-11-14 JP JP1980163055U patent/JPS6221016Y2/ja not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9241517B2 (en) | 2000-12-29 | 2016-01-26 | 180S, Inc. | Ear protection device |
US8861768B2 (en) | 2003-08-12 | 2014-10-14 | 180S, Inc. | Ear warmer with a speaker system |
Also Published As
Publication number | Publication date |
---|---|
JPS5784755U (ja) | 1982-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100223727B1 (ko) | 반도체 장치 | |
EP0333374B1 (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
US5275975A (en) | Method of making a relatively flat semiconductor package having a semiconductor chip encapsulated in molded material | |
JPH06268101A (ja) | 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板 | |
KR19990079702A (ko) | 노운 굿 다이 제조장치 | |
US6788547B2 (en) | Method of making electrical contact device | |
JPH01261849A (ja) | 半導体装置の製造方法 | |
JPS6221016Y2 (ja) | ||
KR960035997A (ko) | 반도체 패키지 및 그 제조방법 | |
JPH0917902A (ja) | チップ状半導体素子装着用の配線回路基板およびその製造方法 | |
JPS60254646A (ja) | 半導体装置 | |
JPS59225550A (ja) | 半導体装置 | |
JPS635235Y2 (ja) | ||
JPH03228356A (ja) | Icパッケージ | |
JPH021829Y2 (ja) | ||
JPH0336061Y2 (ja) | ||
JP2641912B2 (ja) | 格子配列形半導体素子パッケージ | |
JPH09307024A (ja) | チップキャリア | |
KR19980019655A (ko) | 칩 스케일 패키지 | |
JPH0533535B2 (ja) | ||
JP3024046B2 (ja) | 半導体パッケージ | |
JPS6015187Y2 (ja) | Icソケツト | |
JPS62134939A (ja) | 混成集積回路 | |
JPH03293739A (ja) | 半導体装置 | |
JPS6218042Y2 (ja) |