JPH08316480A - 高耐圧半導体素子 - Google Patents

Abstract

(57)【要約】 【課題】逆回復特性を改善できる高耐圧ダイオードを提
供すること。 【解決手段】第１導電型の第１の半導体層と、前記第１
の半導体層の第１の主面に選択的に形成された第２導電
型の第２の半導体層と、前記第１の半導体層の第２の主
面に形成された第１導電型の第３の半導体層と、前記第
２導電型の第２の半導体層上に設けられた第１の電極
と、前記第１導電型の第３の半導体層上に設けられた第
２の電極とを具備し、 前記第２の半導体層は注入効率
が比較的高い第１の領域と、注入効率が比較的低い第２
の領域とを含み、前記第１の領域は前記第２の領域によ
り取り囲まれ、前記第１の電極は少なくとも前記第１の
領域に接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高耐圧ダイオー
ド、ＩＧＢＴ、サイリスタなどの高耐圧半導体素子に関
する。

【０００２】

【従来の技術】図９は、従来の高耐圧素子の１つである
高耐圧ダイオード（第１の従来の高耐圧ダイオード）の
要部断面構造、ならびに同素子内の不純物濃度分布およ
びオン状態のキャリア濃度分布を示している。

【０００３】Ｎ^- 型シリコンからなる高抵抗のＮ^- 型ベ
ース層１の一方の面にはＰ⁺ 型アノード層２を介してア
ノード電極４が形成され、他方の面にはＮ⁺ 型カソード
層３を介してカソード電極５が形成されている。

【０００４】阻止電圧４５００Ｖ級の高耐圧ダイオード
の場合、各部の不純物濃度および寸法は、Ｎ^- 型ベース
層１は不純物濃度１．０×１０¹³〜１．８×１０¹³／ｃ
ｍ³、厚み４５０〜９００μｍ、Ｐ⁺ 型アノード層２お
よびＮ⁺ 型カソード層３は表面濃度１×１０¹⁹／ｃ
ｍ³ 、厚み１４〜７０μｍに設定される。

【０００５】このような高耐圧ダイオードにおいては、
１００Ａ／ｃｍ² 程度の電流でオン電圧約２．６Ｖが得
られる。高耐圧特性は接合終端部をベベル構造とするこ
とで達成されている。

【０００６】この種の構造の高耐圧ダイオードでは、高
注入状態においてＮ^- 型ベース層１内には多量のキャリ
アが蓄積している。そのキャリア分布は図９に示す通り
である。特に電子注入および正孔注入があるＮ⁺ 型カソ
ード層３およびＰ⁺ 型アノード層２の近傍で高いキャリ
ア濃度を示す。

【０００７】このように多量のキャリアが蓄積している
結果、逆バイアスを印加したオフ時には大きい逆回復電
流が流れる。例えば、上述した素子パラメータの場合、
逆方向印加電圧１０００Ｖ、電流変化率ｄｉ／ｄｔ＝−
２００Ａ／μｓ・ｃｍ² でオフした時に、１００Ａ／ｃ
ｍ² 程度の大きな逆回復電流が流れる。したがって、こ
の逆回復電流により大きい電力を消費し、発熱を生じ
る。これは、高速スイッチングを妨げる原因となる。

【０００８】高耐圧ダイオードの逆回復特性を改善する
方法として、Ｐ⁺ 型アノード層２の表面不純物濃度を下
げ、その厚みを薄くすることが有効であることは知られ
ている（例えば、IEEE TRANSACTIONS OF ELECTRON DEVI
CES. VOL-23, NO.8 pp.945-949, 1976, M,Naito et a
l., “High Curren t Characteristics of Asymmetrica
l P-i-N Diodes Having Low Foward Voltage Drop
s”）。

【０００９】これは、Ｐ⁺ 型アノード層２側の正孔注入
効率を下げることによって、逆回復時の初期に空乏層が
広がる接合付近のキャリアをオン状態で少なくしておく
ことができるためといわれる。

【００１０】しかしながら、Ｐ⁺ 型アノード層２の表面
濃度を下げることは、アノード電極４とのオーミックコ
ンタクトを十分に低くすることを困難にし、オン特性を
悪化させることになる。電力用として必要な良好なオー
ミックコンタクトをとるためには、Ｐ⁺ 型アノード層２
の表面濃度を１×１０¹⁹／ｃｍ³ 程度にすることが必要
である。

【００１１】また、Ｐ⁺ 型アノード層２の濃度を低くし
てしかも厚みを薄くすると、逆バイアス印加時にＰ⁺ 型
アノード層２内に伸びる空乏層がアノード電極４にまで
達する状態になり、十分な高耐圧特性が得られなくな
る。

【００１２】このような第１の従来の高耐圧ダイオード
の持つ問題を解決するために、他の高耐圧ダイオード
（第２の従来の高耐圧ダイオード）が提案された。図１
０（ａ）（ｂ）は、第２の従来の高耐圧ダイオードのア
ノード側平面図とそのＡ−Ａ´断面図である。

【００１３】高抵抗のＮ^- 型ベース層１の一方の面には
選択的に高濃度のＰ型のアノード層（エミッタ層）が拡
散形成されている。アノード層は、Ｎ^- 型ベース層１に
拡散形成されたＰ⁺ 型アノード層（Ｐ⁺ エミッタ層）本
体であるＰ⁺ 型層２₁ と、その表面部に拡散形成された
より高濃度のＰ⁺⁺型層２₂ により構成されている。

【００１４】また、Ｐ⁺⁺型層２₂ の中には、図１０
（ａ）に示すように。ストライプパターンを持った複数
本の高濃度のＮ⁺⁺型層６が拡散形成されている。そし
て、Ｐ⁺⁺型層２₂ およびＮ⁺⁺型層６に同時にコンタクト
するようにアノード電極４が形成されている。

【００１５】Ｐ⁺⁺型層２₂ は、アノード電極４がアノー
ド層に対して低抵抗のオーミックコンタクトを取るため
のコンタクト層である。また、Ｎ⁺⁺型層６は、アノード
層２からＮ^- 型ベース層１への正孔注入の面積を減少さ
せ、電子を排出するための電流ブロッキング層である。
したがって、Ｐ⁺⁺型層２₂ とＮ⁺⁺型層６は、低抵抗接触
と正孔注入量の兼ね合いで所定の面積比をもって互いに
分散した状態で形成される。

【００１６】一方、Ｎ^- 型ベース層１の他方の面には、
高濃度のＮ⁺ 型カソード層３が全面に形成され、これに
カソード電極５が形成されている。Ｎ^- 型ベース層１の
アノード側に露出する面は、酸化膜７で覆われている。

【００１７】より具体的な各部の不純物濃度および形状
の例を説明する。図１１は、この第２の従来例のダイオ
ードのアノード側のＰ⁺⁺型層２₂ とこれに隣接するＮ⁺⁺
型層６からなる基本構成部分の断面と、そのＡ−Ａ´断
面、Ｂ−Ｂ´断面の不純物濃度分布を示している。

【００１８】Ｎ^- 型ベース層１は厚さ４５０μｍ、不純
物濃度１×１０¹³／ｃｍ³ であり、Ｐ⁺ 型層２₁ は拡散
深さ１．５μｍ、表面濃度１×１０¹⁷／ｃｍ³ であり、
Ｐ⁺⁺型層２₂ は拡散深さ０．３μｍ、表面濃度１×１０
¹⁹／ｃｍ³ であり、Ｎ⁺⁺型層６は拡散深さ０．４μｍ、
表面濃度１×１０²⁰／ｃｍ³ であり、Ｎ⁺ 型カソード層
３は拡散深さ１５μｍ、表面濃度１×１０¹⁹／ｃｍ³ で
ある。

【００１９】Ｐ⁺ 型層２₁ のＮ⁺⁺型層６下の部分のシー
ト抵抗ρは、 ５００Ω／□＜ρ＜２００００Ω／□ の範囲に設定することが望ましい。

【００２０】交互にストライプ状に配列されるＮ⁺⁺型層
６の幅ｄ₁ と、Ｐ⁺⁺型層２₂ の幅ｄ₂ とは、ｄ₁ ≦ｄ₂
に設定されるが、この従来例ではｄ₁ ＝ｄ₂ である。ま
た、逆回復時の電流集中を考慮して、ｄ₁ ＜１５μｍに
設定することが望ましい。これにより、破壊耐量の向上
が図られる。

【００２１】図１１には、以上のような不純物濃度分布
および形状寸法に設定した高耐圧ダイオードのオン状態
（高注入状態）でのＮ^- 型ベース層１内でのキャリア濃
度分布が、第１の従来の高耐圧ダイオードのそれ（破
線）と共に示されている。

【００２２】この第２の従来の高耐圧ダイオードによれ
ば、アノード層が、従来に比べると低濃度のＰ⁺ 型層２
₁ を主体とし、かつアノード層からの正孔注入を抑制す
るブロッキング層としてＮ⁺⁺型層６を設けたことによっ
て、図１１に示すように高注入状態においては、Ｎ^- 型
ベース層１内でのキャリア濃度分布が、カソード側で１
×１０¹⁷／ｃｍ³ であるのに対して、アノード側ではこ
れより一桁以上少ない１×１０¹⁶／ｃｍ³ 程度になる。
このようにＮ^- 型ベース層１内でのアノード側でのキャ
リア濃度が少なくなる結果、逆回復特性が改善される。

【００２３】図１２は、この第２の従来の高耐圧ダイオ
ードの逆回復特性を第１の従来の高耐圧ダイオードと比
較して示している。これは電流密度１００Ａ／ｃｍ
² （オン電圧２．６Ｖ）で、印加電圧１０００Ｖ、ｄｉ
／ｄｔ＝−２００Ａ／μｓ・ｃｍ² での波形である。図
１２から、第２の従来の高耐圧ダイオードによれば、逆
回復電流を小さく保つことができ、逆回復特性を改善で
きることが分かる。

【００２４】ところで、アノード層内に注入ブロッキン
グ層としてＮ⁺⁺型層６を形成したことにより、逆回復時
に寄生トランジスタ効果が生じる可能性がある。これ
は、図１３に示すように、逆回復電流がアノード層のＰ
⁺ 型層２₁ 内を横方向に流れて、Ｐ⁺ 型層２₁ とＮ⁺⁺型
層６とから成る接合がビルトイン電圧（０．５Ｖ）以上
の順方向バイアスとなることにより発生する。したがっ
て、これを抑制することが必要である。

【００２５】Ｎ⁺⁺型層６直下のＰ⁺ 型層２₁ 中の横方向
電圧降下Ｖ_R の値は、Ｎ⁺⁺型層６直下のＰ⁺ 型層２₁ の
シート抵抗ρ_p+と、そこを流れる電流密度ｉと、Ｎ⁺⁺型
層６の幅ｄ₁ を用いて、 Ｖ_R ＝ρ_p+（ｉ／２）（ｄ₁ ² ／４） と表すことができる。この電圧Ｖ_R がビルトイン電圧
（０．５Ｖ）よりも小さければ、Ｎ⁺⁺Ｐ⁺ Ｎ^- Ｎ⁺ の寄
生トランジスタが動作することはなく、スイッチング損
失が低減される。

【００２６】寄生トランジスタの動作を防止するための
条件を、Ｎ⁺⁺型層６およびＰ⁺⁺型層２₂ の分散配置のあ
らゆる場合を想定してより一般化して説明すれば、次の
ようになる。

【００２７】素子に流れる電流の密度をｉ〔Ａ／ｃ
ｍ² 〕、Ｎ⁺⁺型層６直下のＰ⁺ 型層２₁のシート抵抗ρ
_p+（Ω／□）、Ｎ⁺⁺型層６の領域の点の集合をＡ
（ａ）、Ｎ⁺⁺型層６の領域とＰ⁺⁺型層２₂ の領域との境
界上の点の集合をＢ（ｂ）とする。

【００２８】このとき、任意の点ａからｂまでの距離を
ｄ_abとして、 Ｄ＝ｍａｘ．（ｍｉｎ ｄ_ab） を満たす距離Ｄ［ｃｍ］、およびＮ⁺⁺型層６とＰ⁺ 型層
２₁ と間の接合電圧Ｖｊ［Ｖ］としたとき、 Ｖｊ＞ρ_p+（ｉ／２）Ｄ² を満たせばよい。

【００２９】図１４は、以上の寄生トランジスタが動作
する条件をシート抵抗ρ_p+とＮ⁺⁺型層６の幅ｄ₁ との関
係で示したものである。アノード層のＰ⁺ 型層２₁ のシ
ート抵抗が２００００Ω／□の場合で、電流密度（電流
集中がある場合にはその最大電流値と同じ）が１００Ａ
／ｃｍ² であるとき、ｄ₁ ＝１５μｍで、Ｖｊ＝０．５
Ｖとなる。

【００３０】このことから、ｄ₁ ＜１５μｍとすること
が寄生トランジスタ効果を抑制するために必要である。
電流密度が２００Ａ／ｃｍ² のときは、ｄ₁ ＜７．５μ
ｍ、さらに電流密度が５００Ａ／ｃｍ² のときは、ｄ₁
＜３μｍとする。

【００３１】また、素子面積が小さく、電流集中が少な
いときは、ｄ₁ を比較的大きく選ぶことができる。一
方、素子面積が大きく、電流集中がある場合には、ｄ₁
は小さく、例えば、３μｍ以下に選ぶことが望ましい。

【００３２】このように改善された第２の従来の高耐圧
ダイオードにおいては、寄生トランジスタ効果を抑制す
るために、ｄ₁ を３μｍ以下と非常に小さな値に設定せ
ざるを得なかった。

【００３３】そのため、キャリアの蓄積量はＰ⁺⁺型層２
₂ の直下においても、Ｎ⁺⁺型層６の直下よりわずかに多
い程度にとどまり、電流密度が高くなると大きなオン電
圧が発生するという問題があった。

【００３４】したがって、第２の従来の高耐圧ダイオー
ドでは、オン特性の改善（例えば、オン電圧の低減）と
逆回復特性の改善（例えば、逆回復電流の低減）の両立
が困難であった。

【００３５】また、図１２に示したように、第１の従来
の高耐圧ダイオードと同じオン電圧に設定しようとする
と、キャリアライフタイムを大きくせざるを得ないの
で、逆回復の際に逆回復電流は小さいもの、テイル電流
が長い間流れて大きな電力損失を発生する問題があっ
た。

【００３６】図１５は、第１の従来の高耐圧ダイオード
を改良した第３の従来の高耐圧ダイオードの基本構成部
分の断面と、そのＡ−Ａ´断面、Ｂ−Ｂ´断面の不純物
濃度分布を示している。

【００３７】この第３の従来の高耐圧ダイオードでは、
第２の従来の高耐圧ダイオードでＮ⁺⁺型層６を形成した
部分に、表面不純物濃度を下げ、その厚みを薄くしたＰ
^- 型アノード層２₃ が拡散形成されている。

【００３８】具体的には、Ｐ⁺ 型アノード層２₁ は拡散
深さ５μｍ、表面濃度４×１０¹⁸／ｃｍ³ であり、Ｐ^-
型アノード層２₃ は拡散深さ１μｍ、表面濃度５×１０
¹⁵／ｃｍ³ である。また、Ｐ^- 型アノード層２₃ のシー
ト抵抗ρは、 ５００Ω／□＜ρ＜２００００Ω／□ の範囲に設定することが望ましい。

【００３９】交互にストライプ状に配列されるＰ^- 型ア
ノード層２₃ の幅ｄ₁ と、Ｐ⁺ 型アノード層２₁ の幅ｄ
₂ とはｄ₁ ≦ｄ₂ に設定されるが、具体的にこの第３の
従来の高耐圧ダイオードではｄ₁ ＝ｄ₂ である。

【００４０】図１５には、以上のような不純物濃度分布
および形状寸法に設定した高耐圧ダイオードのオン状態
（高注入状態）でのＡ−Ａ´断面、Ｂ−Ｂ´断面に沿っ
たＮ- 型ベース層１内でのキャリア濃度分布も示されて
いる。この第３の従来の高耐圧ダイオードにおいても、
アノード側でのキャリア濃度が少なくなっているので、
逆回復特性が改善される。

【００４１】ところで、Ｐ^- 型アノード層２₃ の幅ｄ₁
を大きくすると、第１の従来の高耐圧ダイオードで、Ｐ
^- 型アノード層２の表面濃度を下げた場合と同様に、Ｐ
^- 型アノード層２₃ 内部に空乏層が大きく広がり、逆バ
イアス印加時にリーク電流が大きくなる。

【００４２】図１６は、逆方向印加電圧とリーク電流電
流との関係をｄ₁ をパラメータとして示したものであ
る。ｄ₁ が小さな場合には、Ｐ⁺ 型アノード層２₁ から
広がる空乏層によりＰ^- 型アノード層２₃ がシールドさ
れるので、リーク電流は小さくなる。しかし、ｄ₁ ＝３
μｍになるとシールド効果が薄れリーク電流が増大して
しまう。

【００４３】このように第３の従来の高耐圧ダイオード
においても、逆バイアス印加時のリーク電流を減らすた
めに、ｄ₁ を３μｍ以下と非常に小さな値に設定せざる
を得なかった。

【００４４】しかしながら、ｄ₁ を小さくすると、第１
の従来例と同様なキャリアプロファイルとなり、逆回復
特性が改善されないという問題が生じる。したがって、
第３の従来の高耐圧ダイオードでも、オン特性の改善と
逆回復特性の改善の両立が困難であった。

【００４５】図１７は、第１の従来の高耐圧ダイオード
を改良した第４の従来の高耐圧ダイオードの基本構成部
分の断面と、そのＡ−Ａ´，Ｂ−Ｂ´断面の不純物濃度
分布とオン状態でのキャリア濃度分布を示している。

【００４６】この第４の従来の高耐圧ダイオードでは、
第２の従来の高耐圧ダイオードでＮ⁺⁺型層６を形成した
部分に、拡散層を形成せずにショットキーコンタクト８
を形成して電子電流だけが流れるようにしている。

【００４７】この第４の従来の高耐圧ダイオードにおい
ても、アノード側でのキャリア濃度が少なくなっている
ので逆回復特性が改善されるが、第３の従来の高耐圧ダ
イオードと同様に、ｄ₁ を大きくすると、逆バイアス印
加時にリーク電流が増大するという問題がある。

【００４８】しかしながら、ｄ₁ を小さくすると、この
場合も、第２の従来の高耐圧ダイオードの場合と同様
に、Ａ−Ａ‘断面のキャリア蓄積量はＢ−Ｂ’断面より
わずから多い程度にとどまるため、電流密度が高くなる
と、大きなオン電圧が発生するという問題が生じる。し
たがって、第４の従来の高耐圧ダイオードでも、オン特
性の改善と逆回復特性の改善の両立が困難であった。

【００４９】また、これら第３、第４の従来の高耐圧ダ
イオードにおいても、第１の従来の高耐圧ダイオードと
同じオン電圧に設定しようとすると、第２の従来の高耐
圧ダイオードの場合と同様に、キャリアライフタイムを
大きくせざるを得ないので、逆回復の際に逆回復電流は
小さいもの、テイル電流が長い間流れて大きな電力損失
を発生する問題が生じる。

【００５０】図６８は、従来の他の高耐圧ダイオードの
素子構造を示す断面図である。図中、４１は高抵抗のＮ
^- 型基板を示しており、Ｎ^- 型基板４１の表面にはＰ型
エミッタ層４２が形成され、このＰ型エミッタ層４２の
表面にはアノード電極４９が設けられたＰ⁺ 型コンタク
ト層４５が形成されている。一方、Ｎ^- 型基板４１の裏
面にはカソード電極５０が設けられたＮ⁺ 型エミッタ層
４３が形成されている。

【００５１】さらに、高耐圧特性を持たせるために、Ｎ
^- 型基板４１の表面にはＰ^--型リサーフ層４６がＰ型エ
ミッタ層４２に接して形成されている。また、Ｐ^--型リ
サーフ層４６の外側にはＮ⁺ 型ストッパー層４７が設け
られ、このＮ⁺ 型ストッパー層４７にはストッパ電極５
１が設けられている。なお、図中、４８は絶縁膜を示し
ている。

【００５２】しかしながら、このような従来の高耐圧ダ
イオードには以下のような問題がある。すなわち、順方
向通電状態において、急激に逆電圧を印加して阻止状態
に回復させようとすると、空乏層が広がる際に最も高電
界となるＰ型エミッタ層４２の端部のＤ点付近に素子周
辺部に存在していた残留キャリアが集中する。これによ
り、局所的にアバランシェ電流が流れて素子が破壊され
るなどの問題がある。

【００５３】

【発明が解決しようとする課題】上述の如く従来の高耐
圧ダイオードでは、高抵抗のＮ^- 型ベース層でのキャリ
ア蓄積に起因してオフ時に大きな逆回復電流が流れ、逆
回復特性が劣化するという問題があった。そこで、この
ような問題を解決するべく、種々の高耐圧ダイオードが
提案され、それなりの効果も期待できたが、いずれの高
耐圧ダイオードも逆回復特性およびオン特性の改善の両
立は困難であるという問題があった。

【００５４】また、従来の高耐圧ダイオードは、逆回復
時に素子周辺部に存在していた残留キャリアが、Ｐ型エ
ミッタ層の端部付近に集中し、局所的にアバランシェ電
流が流れて素子が破壊されるという問題があった。

【００５５】本発明は上記事情を考慮してなされたもの
で、オフ時の素子周辺部の残留キャリアによる破壊を回
避できる高耐圧半導体素子、ならびにオン電圧を低く抑
えながら逆方向特性の改善の図れる高耐圧半導体素子を
提供することを目的とする。

【００５６】

【課題を解決するための手段】上記目的を達成するため
に、本発明（請求項１）に係る高耐圧半導体素子は、第
１と第２の主面を有する第１導電型の第１の半導体層
と、前記第１の半導体層の前記第１の主面に選択的に形
成された第２導電型の第２の半導体層と、前記第１の半
導体層の前記第２の主面に形成された第１導電型の第３
の半導体層と、前記第２導電型の第２の半導体層上に設
けられた第１の電極と、前記第１導電型の第３の半導体
層上に設けられた第２の電極とを具備し、前記第２の半
導体層は注入効率が比較的高い第１の領域と、注入効率
が比較的低い第２の領域とを含み、前記第１の領域は前
記第２の領域により取り囲まれ、前記第１の電極は少な
くとも前記第１の領域に接続されていることを特徴とす
る。

【００５７】前記第１の電極が、前記第２の半導体層の
前記第１の領域と前記第２の領域の両方に接続されてい
てもよい。

【００５８】本発明（請求項１）に係る高耐圧半導体素
子は、第２導電型の第２の半導体層（エミッタ層）にお
いて、第１の領域と、この第１の領域を囲むとともに、
これに接するように第１導電型の第１の半導体層（ベー
ス層）の表面に形成され、かつ逆電圧印加時に完全空乏
化を起こさない、第１の領域よりも低濃度の第２の領域
とを有している。すなわち、通常の第２導電型エミッタ
層（本発明では第１の領域に相当）の周りに、それより
も低濃度の別の第２導電型エミッタ層（本発明の第２の
領域）を設けている。

【００５９】このため、順方向通電時における第２の領
域のキャリア注入は従来よりも少なくなり、順方向通電
時における第２導電型エミッタ層の端部付近、つまり、
第２の領域の端部付近のキャリア密度は従来よりも低く
なる。

【００６０】したがって、上記端部付近の残留キャリア
は低減されるので、逆回復時に第２導電型エミッタ層の
端部付近が最も高電界となっても、キャリア集中による
局所的なアバランシェ電流で素子が破壊されるという問
題は生じない。

【００６１】また、本発明（請求項２）に係わる高耐圧
半導体素子は、第１と第２の主面を有する第１導電型の
第１の半導体層と、前記第１の半導体層の前記第１の主
面に選択的に形成された第２導電型の第２の半導体層
と、前記第１の半導体層の前記第２の主面に選択的に形
成された注入効率が比較的高い第１導電型の第３の半導
体層と、前記第２導電型の第２の半導体層上に設けられ
た第１の電極と、前記第１導電型の第３の半導体層上に
設けられた第２の電極とを具備し、前記第３の半導体層
は前記第２の半導体層を前記第２の主面に投影した領域
に含まれることを特徴とする。

【００６２】本発明（請求項２）に係る高耐圧半導体素
子では、第２導電型の第２の半導体層（エミッタ層）の
端部が前記第１導電型の第３の半導体層（エミッタ層）
の端部より外側に形成されているので、順方向通電時に
おける第２導電型エミッタ層の端部付近のキャリア密度
は従来よりも低くなる。

【００６３】したがって、上記端部付近の残留キャリア
は低減されるので、逆回復時に第２導電型エミッタ層の
端部付近が最も高電界となっても、キャリア集中による
局所的なアバランシェ電流で素子が破壊されるという問
題は生じない。

【００６４】また、本発明（請求項３、４）に係わる高
耐圧半導体素子は、第１と第２の主面を有する第１導電
型の第１の半導体層と、前記第１の半導体層の前記第１
の主面に選択的に形成された第２導電型の第２の半導体
層と、前記第１の半導体層の前記第２の主面に形成され
た第１導電型の第３の半導体層と、前記第２導電型の第
２の半導体層上に設けられた第１の電極と、前記第１導
電型の第３の半導体層上に設けられた第２の電極とを具
備し、前記第２の半導体層は注入効率の比較的高い複数
の第１の領域と、周期構造の注入効率低下手段を有して
注入効率が比較的低い複数の第２の領域とを含み、前記
複数の第１の領域と前記複数の第２の領域とが交互に配
列されていることを特徴とする。

【００６５】前記第１の半導体層の前記第２の主面に、
前記第３の半導体層により取り囲まれるように形成され
た注入効率が比較的高い第１導電型の第４の半導体層を
さらに具備し、前記第４の半導体層は前記第２の半導体
層を前記第２の主面に投影した領域に含まれるようにし
てもよい。

【００６６】ここで、注入効率とは、第２導電型の第２
の半導体層（エミッタ層）から第１導電型の第１の半導
体層（ベース層）への、第２導電型エミッタ層の多数キ
ャリアと同極性のキャリアの注入効率をいう。

【００６７】また、注入効率低下手段とは、例えば、エ
ミッタ電流ブロッキング層、低濃度アノード層、ショッ
トキーコンタクトおよびこれらの組合わせである。

【００６８】また、第１の領域は第２の領域と同じ構造
でも良い。この場合、エミッタ注入効率を決定する寸法
等の調整によって、第１の領域よりも第２の領域の方が
エミッタ注入効率が低くなるようにする。

【００６９】また、第２の領域の大きさは、第１導電型
ベース層内の高注入状態でのキャリア拡散長の３倍以内
の大きさであることが望ましい。このようにすると、第
１の領域から注入されたキャリアが、第１導電型ベース
層内で広がりをもって流れるようになるので、オン電圧
の上昇を効果的に抑制できる。これは本発明者等が初め
て見出した事実である。

【００７０】ここで、第１の領域を大きくすることによ
り、第１の領域の中央部は第２の領域から離れるのでエ
ミッタ注入効率が高くなり、素子全体のエミッタ注入効
率は大きくなる。

【００７１】したがって、電流密度が高くなると、エミ
ッタ注入効率の高い第１の領域内にキャリアが蓄積する
ので、従来よりも低いオン電圧が得られ、オン特性が改
善される。

【００７２】また、このようにオン電圧を低くできるこ
とから、キャリアライフタイムを大きくする必要はない
ので、テイル電流が長い間流れて大きな電力損失が発生
する問題は生じない。

【００７３】第１の領域、第２の領域のサイズを大きく
することにより、逆回復時には、第１の領域と第２の領
域との間で電流の２次元的な再分布が起こり、逆回復電
流が小さく保たれるので、逆回復特性が改善される。

【００７４】また、本発明（請求項５）に係る高耐圧半
導体素子は、第１と第２の主面を有する第１導電型の第
１の半導体層と、前記第１の半導体層の前記第１の主面
に選択的に形成された第２導電型の第２の半導体層と、
前記第１の半導体層の前記第２の主面に形成された第１
導電型の第３の半導体層と、前記第２の半導体層上に選
択的に形成された第１の電極と、前記第３の半導体層上
に形成された第２の電極と、前記第２の半導体層の端部
領域の１部に、前記端部領域の電位を検出するために前
記第１の電極と隔離されて形成された第３の電極とを具
備することを特徴とする。

【００７５】本発明（請求項５）によれば、第２導電型
の第２の半導体層（エミッタ層）端部の電位を常時モニ
ターできるため、逆回復時の電流集中による電位上昇を
観測でき、これを主素子（例えばＩＧＢＴなど）のゲー
ト回路にフィードバックすることにより、逆回復の速さ
を制御し、ダイオードの破壊が防止できる。

【００７６】

【発明の実施の形態】以下、図面を参照しながら実施形
態を説明する。

【００７７】（第１の実施形態）図１は、本発明の第１
の実施形態に係る高耐圧ダイオードの素子構造を示す平
面図および断面図である。図１（ａ）はアノード側の平
面図、図１（ｂ）はそのＡ−Ａ´断面図である。また、
図２は、同高耐圧ダイオードの要部断面構造とオン状態
のキャリア濃度分布を示す図である。

【００７８】本実施形態の高耐圧ダイオードは、基本素
子構造として、第２の従来の高耐圧ダイオードのそれを
用いたものであり、図１０、図１１と対応する部分は同
じ符号を付してあり、詳細な説明は省略する。

【００７９】本実施形態では、図１に示すように、図２
（ａ）の基本構造を持つ高エミッタ注入効率の第１の注
入領域９（第１のエミッタ注入領域）と、図２（ｂ）の
基本構造が繰り返された低エミッタ注入効率の第２の注
入領域１０（第２のエミッタ注入領域）とが交互に配置
されている。

【００８０】第２の領域１０の中では寄生トランジスタ
が動作しないように、Ｎ⁺⁺層（電流ブロッキング層）６
の幅ｄ₁ を例えば３μｍ以下に設定している。第２の領
域１０の幅Ｗ₂ は、例えば、高注入状態でのＮ^- 型ベー
ス層１内のキャリア拡散長Ｌａが１３０μｍならば、そ
の３倍の３９０μｍより小さく選ぶとオン電圧の増加を
効果的に抑制することができる。

【００８１】本実施形態によれば、第１の領域９および
第２の領域１０の幅を相当な大きさに設定することがで
きるため、第１の領域９と第２の領域１０で蓄積される
キャリア濃度分布に図２（ｃ）で示すような大きな差が
生じる。

【００８２】すなわち、第１の領域９では、第１の従来
の高耐圧ダイオード（図９）と同様に、Ｎ^- 型ベース層
１内に多量のキャリアが蓄積され、第２の領域１０で
は、第２の従来の高耐圧ダイオード（図１１）と同様
に、Ｎ^- 型ベース層１内でのアノード側のキャリア濃度
が少なくなる。その結果、電流密度が高くなっても、第
１の領域９に蓄積されたキャリアにより十分に低いオン
電圧が実現できる。

【００８３】図３は、本実施形態の高耐圧ダイオードで
の逆回復特性を第１の従来の高耐圧ダイオード（第１の
従来例）および第２の従来の高耐圧ダイオード（第２の
従来例）と比較して示している。

【００８４】図３から、本実施形態によれば、第２の従
来例よりも逆回復電流（アノード電流）がゼロになるま
での時間が短くなり、また、第１の従来例よりも逆回復
電流のピーク値が小さくなることが分かる。これは、実
施形態のダイオードでは、逆回復時に第１の領域９と第
２の領域１０との間で電流の２次元的な再分布が起こる
からである。

【００８５】また、キャリアライフタイムを小さくして
もオン電圧を低くできるので、逆回復の際にテイル電流
が流れる時間を短くすることができ、電力損失を小さく
することができる。

【００８６】図４は、本実施形態の高耐圧ダイオードの
第２の領域１０の幅Ｗ₂ とＮ^- 型ベース層内のキャリア
拡散長Ｌａとオン電圧との関係を示す図である。図４に
示すように、第２の領域の幅Ｗ２が、高注入状態でのＮ
^- 型ベース層１内のキャリア拡散長Ｌａの３倍以内であ
れば、オン電圧の増加は見られない。したがって、オン
電圧の増加を抑制するためには、Ｗ₂ ／Ｌａ≦３に設定
するのが望ましい。

【００８７】図５は、本実施形態のダイオードの第２の
領域１０の中のアノード側パターンの例を示す図であ
る。これらのパターンのいずれを選ぶ場合にも、第２の
従来例の説明で述べたような条件を考慮して寄生トラン
ジスタの発生を抑制することが重要である。

【００８８】図１では、ストライプ状の第１の領域９と
第２の領域１０とを交互に配置したが、領域の形状およ
び配置パターンは種々変形することができる。図６で
は、第２の領域１０の中に矩形状の第１の領域９を配置
している。この他、これら領域の形は図５と同様にスト
ライプ状でも矩形状でも水玉状でもかまわない。

【００８９】また、図１や図６では接合終端付近の電流
密度を低減するために、ダイオード領域の端部には、エ
ミッタ注入効率の低い第２の領域１０を配置したが、こ
の配置の仕方も種々変更することができる。領域の寸
法、領域を配置する場合の間隔なども、素子特性の要請
によって変更することができる。

【００９０】また、これらの例では、第１の領域９に
は、図２（ａ）で示すような均一なＰ⁺ 型アノード層２
を形成したが、第１の領域９でも、図２（ｂ）で示すよ
うな基本構造を用いて、第２の領域１０よりも注入効率
が高くなるように、ｄ₁ ，ｄ₂の寸法を設定すれば、同
様の効果が得られる。

【００９１】その際に、接合終端部付近の電流密度を低
減するために、ダイオード領域の端部に配置する第２の
領域１０の注入効率をダイオード領域の中央部に配置す
る第２の領域１０のそれよりも低く設定すれば、ダイオ
ードの逆回復時の破壊耐量を高くすることができる。

【００９２】その他にも、第２の領域１０の基本構造を
持ち、ｄ₁ ，ｄ₂ の寸法を種々変えて３種類以上の注入
効率を持つ領域を設定し、これらの領域をそれらの寸
法、形状、配置パターンを種々変えて配置しても同様の
効果が得られ、さらに微妙な最適化を図ることができ
る。

【００９３】（第２の実施形態）図７は、本発明の第２
の実施形態に係る高耐圧ダイオードの素子構造を示す断
面図である。本実施形態の高耐圧ダイオードが第１の実
施形態のそれと異なる点は、アノード側のみならず、カ
ソード側にも第１の領域、第２の領域を設けたことにあ
る。

【００９４】すなわち、カソード層は、電子の注入効率
が高い第１の領域としてのＮ⁺ 型層３₁ およびこれより
高濃度の領域Ｎ⁺⁺型層３₂ と、Ｎ⁺⁺型層３₂ と交互に形
成され、電子の注入効率が低い第２の注入領域としての
Ｐ⁺⁺型層（電流ブロッキング層）１１とから構成されて
いる。

【００９５】本実施形態によれば、高注入状態でのＮ^-
型ベース層１内のキャリア濃度がアノード側、カソード
側共に従来より低くなるので、逆回復特性はより改善さ
れる。また、本実施形態では、図７に示すように、接合
終端領域のカソード側（図下側）表面には高エミッタ注
入効率の第１の領域はなく、低エミッタ注入効率の第２
の領域だけが配置されており、接合終端領域の電流密度
を低下させ、ダイオードの逆回復時の破壊耐量を高めて
いる。

【００９６】なお、本実施形態では、アノード側の低エ
ミッタ注入効率の第２の領域（正孔の注入効率が低い第
２の領域）は、カソード側の高エミッタ注入効率の第２
の領域（電子の注入効率が低い第２の領域）と対向する
ように形成されているが、この位置関係は種々変更する
ことができる。また、一方の面では第２の領域のみを形
成してもよいし、ダイオード領域端部に配置する第２の
領域１０の注入効率をダイオード流域の中央部に配置す
る第２の領域１０のそれよりも低く設定して、ダイオー
ドの逆回復時の破壊耐量を高くすることも可能である。

【００９７】（第３の実施形態）図８は、本発明の第３
の実施形態に係る逆導通型ＩＧＢＴの素子構造を断面図
である。本実施形態の逆導通型ＩＧＢＴは、大きく分け
て、ＩＧＢＴ領域と、逆導通ダイオード領域とに分かれ
ている。

【００９８】まず、ＩＧＢＴ領域について説明する。Ｎ
^- 型ベース層１の表面に選択的にＰ型層（Ｐベース層）
１２が形成され、その表面部にＮ⁺⁺型層（ソース層）１
３が形成されている。

【００９９】このＮ⁺⁺型層（ソース層）１３とＮ^- 型ベ
ース層１に挟まれた領域のＰ型層（Ｐベース層）１２上
にゲート絶縁膜１４を介してゲート電極１５が形成され
ている。Ｎ⁺⁺型層（ソース層）１３にかかるようにＰ型
層（Ｐベース層）１２の高濃度部分が拡散形成され、Ｉ
ＧＢＴのラッチアップ動作を防止している。Ｐ型層（Ｐ
ベース層）１２表面にはＰ⁺⁺型層２₂ が形成され、Ｎ⁺⁺
型層（ソース層）１３とともにソース電極１７にオーミ
ック接続されている。

【０１００】一方、Ｎ^- 型ベース層１の裏面には、Ｎ型
バッファ層２２が形成され、その中に選択的にＰ⁺ 型層
（ドレイン層）１６が形成されている。Ｎ型バッファ層
２２はドレイン電極１８にオーミック接続している。

【０１０１】本実施形態では、Ｐ⁺ 型層（ドレイン層）
１６の内部に第１の実施形態の高耐圧ダイオードのアノ
ード側表面に形成したのと同様の構造を採用している。
すなわち、Ｐ⁺ 型層（ドレイン層）１６内部には、その
表面部にＮ⁺⁺型層（電流ブロッキング層）６により注入
効率を下げた第２の領域１０と注入効率の高い第１の領
域９が形成されている。

【０１０２】本実施形態では、オン状態で主な電流経路
となるゲート電極１５の下に注入効率の高い第１の領域
９を配置し、それ以外の部分には注入効率の低い第２の
領域１０を配置することによって、余分なキャリア蓄積
を避けている。

【０１０３】次に逆導通ダイオード領域について以下に
説明する。Ｎ^- 型ベース層１の表面に選択的にＰ型層２
₁ が形成され、その表面部には注入効率を制御するため
の第１の領域および第２の領域が配置され、そして、こ
れら第１、第２の領域に逆導通ダイオードのアノード電
極４がオーミック接続されている。

【０１０４】また、Ｎ^- 型ベース層１の裏面に形成され
たＮ型バッファ層２２の表面にはＰ⁺⁺型層（電流ブロッ
キング層）１１によりエミッタ注入効率を下げた第２の
領域とエミッタ注入効率の高い第１の領域とが形成され
ている。これら第１、第２の領域にはＩＧＢＴのドレイ
ン電極１８がオーミック接続している。このＩＧＢＴの
ドレイン電極１８は逆導通ダイオードのカソード電極と
して働く。

【０１０５】また、ＩＧＢＴ領域と逆導通ダイオード領
域との間には、逆導通ダイオード領域の残留キャリアが
ＩＧＢＴ領域に拡散しないように、キャリア拡散長に比
べて十分に長い隔離領域が設けられている。

【０１０６】これにより、逆導通ダイオード電流が流れ
た直後に、ソース電極１７とドレイン電極１８との間に
印加される電圧の極性が反転しても、ＩＧＢＴのソース
電極１７から排出されるリーク電流を十分に低くでき
る。

【０１０７】隔離領域での耐圧低下を防止するために、
Ｐ^- 型層（リサーフ層）２０を形成して電界を緩和して
いる。また、接合終端領域にも同じ理由でＰ^- 型層（リ
サーフ）２０を形成して高耐圧を実現している。なお、
Ｎ⁺⁺型層２１は空乏層の伸びを止めるためのチャネルス
トッパ層である。

【０１０８】本実施形態によれば、ＩＧＢＴ領域ではド
レイン層からの正孔の注入が抑えられることにより、ド
レイン電極１８近傍のキャリア蓄積が低減されてターン
オフ特性が改善される。

【０１０９】また、逆導通ダイオード領域ではアノード
側、カソード側の注入効率を第１の領域および第２の領
域により自由に決められるので、ダイオード特性をＩＧ
ＢＴ特性とは独立して設定することができる。

【０１１０】一般に、半導体素子のキャリアライフタイ
ムを制御する電子線照射などの方法では、ＩＧＢＴ領域
と逆導通ダイオード領域のキャリアライフタイムを別々
に制御することは困難なので、注入効率をパターンで決
められる本発明の方法は複合化素子のそれぞれの素子の
特性を独立に最適化できるという意味で非常に有効な方
法である。

【０１１１】第１〜第３の実施形態では、第２の領域を
構成する基本構造として、図２（ｂ）の構造を用いてき
たが、これに代えて図１５、図１７の構造やそれらを変
形した構造を用いても同様の効果が得られる。

【０１１２】また、これらの実施形態の構造に重金属拡
散、電子線照射、プロトンやヘリウム照射などを組み合
わせて素子内部のキャリアライフタイムを変化させて、
さらに特性を向上させることも可能である。

【０１１３】また、本発明を逆導通ＩＧＢＴに適用した
実施形態で示したように、本発明のエミッタ構造（ダイ
オードのアノード構造）を種々の半導体素子のエミッタ
に適用すれば、ターンオフ損失（逆回復特性）とオン電
圧のトレードオフを改善することができる。

【０１１４】（第４の実施形態）図１８は、本発明の第
４の実施形態に係る高耐圧ダイオードの素子構造を示す
断面図である。なお、図６８の高耐圧ダイオードと対応
する部分には図６８と同一符号を付してあり、詳細な説
明は省略する。

【０１１５】本実施形態の特徴は、Ｐ型エミッタ層４２
の端部（破線）よりも内側にＮ⁺ 型エミッタ層４３の端
部が形成されていることにある。また、Ｎ⁺ 型エミッタ
層４３の端部の外側に形成されているＮ型バッファ層４
４は、逆電圧印加時に空乏層がカソード電極５０に達す
る（パンチスルー）のを防いでいる。

【０１１６】このような素子構造であれば、電流密度が
高い順方向通電時にはカソード側からの電子注入は主に
Ｎ⁺ 型エミッタ層４３からしかおこらないため、Ｐ型エ
ミッタ層４２の端部のＤ点付近のキャリア密度は低くな
る。

【０１１７】したがって、逆回復時にＤ点付近が最高電
界点となっても、キャリア集中による局所的なアバラン
シェ電流で素子が破壊されるという問題は生じない。な
お、Ｎ⁺ 型エミッタ層４３の端部とＰ型エミッタ層４２
の端部とが一致していても良い。

【０１１８】（第５の実施形態）図１９は、本発明の第
５の実施形態に係る高耐圧ダイオードの素子構造を示す
断面図である。本実施形態の高耐圧ダイオードが第４の
実施形態のそれと異なる点は、Ｐ^--型リサーフ層４６の
代わりに、Ｐ型ガードリング層５２を用いて、高耐圧特
性を持たせていることにある。本実施形態でも、Ｐ型エ
ミッタ層４２の端部のＤ点付近のキャリア密度が低くな
るので、先の実施形態と同様の効果が得られる。

【０１１９】（第６の実施形態）図２０は、本発明の第
６の実施形態に係る高耐圧ダイオードの素子構造を示す
断面図である。本実施形態の高耐圧ダイオードが第４の
実施形態のそれと異なる点は、Ｎ型バッファ層４４がな
いことにある。パンチスルーの心配のない厚いＮ^- 型層
（基板）４１を用いれば、このような構造の高耐圧ダイ
オードを問題なく実現できる。

【０１２０】（第７の実施形態）図２１は、本発明の第
７の実施形態に係る高耐圧ダイオードの素子構造を示す
断面図である。本実施形態の高耐圧ダイオードが第６の
実施形態のそれと異なる点は、Ｐ^--型リサーフ層４６の
代わりに、Ｐ型ガードリング層５２を用いて、高耐圧特
性を持たせていることにある。この実施例でも、Ｐ型エ
ミッタ層４２の端部Ｄ点付近のキャリア密度が低くなる
ので、先の実施例と同様な効果が得られる。

【０１２１】（第８の実施形態）図２２は、本発明の第
８の実施形態に係る高耐圧ダイオードの素子構造を示す
断面図である。本実施形態の高耐圧ダイオードが第４の
実施形態のそれと異なる点は、Ｎ型バッファ層４４の代
わりに、絶縁膜４８を用いてパンチスールーを防いでい
ることである。本実施形態でも、Ｐ型エミッタ層４２の
端部のＤ点付近のキャリア密度が低くなるので、先の実
施形態と同様な効果が得られる。

【０１２２】（第９の実施形態）図２３は、本発明の第
９の実施形態に係る高耐圧ダイオードの素子構造を示す
断面図である。本実施形態の高耐圧ダイオードが第５の
実施形態のそれと異なる点は、Ｐ^--型リサーフ層４６の
代わりに、Ｐ型ガードリング層５２を用いて高耐圧特性
を持たせている。本実施形態でも、Ｐ型エミッタ層４２
の端部のＤ点付近のキャリア密度が低くなるので、先の
実施形態と同様な効果がえられる。

【０１２３】（第１０の実施形態）図２４は、本発明の
第１０の実施形態に係る高耐圧ダイオードの素子構造を
示す断面図である。本実施形態の特徴は、第１のＰ型エ
ミッタ層４２とＰ^--型リサーフ層４６の間、つまり、第
１のＰ^- 型エミッタ層４２の周りに低濃度の第２のＰ^-
型エミッタ層５３を設けたことにある。

【０１２４】ここで、第２のＰ^- 型エミッタ層５３は逆
電圧印加時に完全空乏化しない範囲で濃度を低く抑えて
注入効率を下げている。ここがＰ^--型リサーフ層４６層
とは根本的に違う。

【０１２５】このような素子構造であれば、Ｐ^- 型エミ
ッタ層５３のキャリア注入が小さくなるため、順方向通
電時にＤ点付近のキャリア密度が低くなっている。した
がって、逆回復時にＤ点付近が最高電界点となっても、
キャリア集中による局所的なアバランシェ電流で素子が
破壊されるという問題は生じない。

【０１２６】（第１１の実施形態）図２５は、本発明の
第１１の実施形態に係る高耐圧ダイオードの素子構造を
示す断面図である。本実施形態の高耐圧ダイオードが第
１０の実施形態のそれと異なる点は、Ｐ^--型リサーフ層
４６の代わりに、Ｐ型ガードリング層５２を用いて、高
耐圧特性を持たせていることにある。本実施形態でも、
Ｐ型エミッタ層４２の端部のＤ点付近のキャリア密度が
低くなるので、先の実施形態と同様の効果が得られる。

【０１２７】（第１２の実施形態）図２６は、本発明の
第１２の実施形態に係る高耐圧ダイオードの素子構造を
示す断面図である。本実施形態の特徴は、Ｐ型エミッタ
層４２内の端部付近に電子排出用のＮ⁺ 層５４が形成さ
れていることにある。

【０１２８】このよう素子構造であれば、順方向通電時
にＤ点付近の電子がＮ⁺ 層５４から素子外に排出される
ため、この端部付近のキャリア密度が低くなる。したが
って、逆回復時にＤ点付近が最高電界点となっても、キ
ャリア集中による局所的なアバランシェ電流で素子が破
壊されるという問題は生じない。

【０１２９】（第１３の実施形態）図２７は、本発明の
第１３の実施形態に係る高耐圧ダイオードの素子構造を
示す断面図である。本実施形態の高耐圧ダイオードが第
１２の実施形態のそれと異なる点は、Ｐ^--型リサーフ層
４６の代わりに、Ｐ型ガードリング層５２を用いて、高
耐圧特性を持たせていることにある。本実施形態でも、
Ｐ型エミッタ層４２の端部付近のＤ点付近のキャリア密
度が低くなるので、先の実施形態と同様の効果が得られ
る。

【０１３０】（第１４の実施形態）図２８は、本発明の
第１４の実施形態に係る高耐圧ダイオードの素子構造を
示す断面図である。本実施形態は第１の実施形態と第１
０の実施形態とを組み合わせ例である。すなわち、本実
施形態の高耐圧ダイオードは、図１の高耐圧ダイオード
において、Ｐ型エミッタ層２₁ の周りにそれに接するよ
うに低濃度の別のＰ型エミッタ層４６を形成した構成に
なっている。

【０１３１】ここで、第１０の実施形態と同様に、Ｐ^-
型エミッタ層５３は逆電圧印加時に完全空乏化しない範
囲で濃度を低く抑えて注入効率を下げている。本実施形
態によれば、第１の実施形態の効果の他に、Ｐ- 型エミ
ッタ層５３を設けたことにより破壊耐量が高くなるとい
う効果が得られる。

【０１３２】（第１５の実施形態）図２９は、本発明の
第１５の実施形態に係る高耐圧ダイオードの素子構造を
示す断面図である。本実施形態は第１の実施形態と第４
の実施形態とを組み合わせた例である。すなわち、本実
施形態の高耐圧ダイオードは、図１の高耐圧ダイオード
において、Ｐ型エミッタ層２₁ の端部よりも内側にＮ型
エミッタ層３の端部が位置するようにしたものである。
なお、上記２つの端部の位置が一致していても良い。

【０１３３】本実施形態によれば、第１の実施形態の効
果に他に以下の効果が得られる。すなわち、Ｐ型エミッ
タ層２₁ の端部付近が最高電界点となっても、キャリア
集中が起こらないので、破壊耐量が向上するという効果
が得られる。

【０１３４】（第１６の実施形態）図３０は、本発明の
第１６の実施形態に係わる高耐圧ダイオードの断面図で
ある。この例では高耐圧特性を持たせるために、逆電圧
印加時に完全空乏化するように設計された電界緩和用の
Ｐ^--型リサーフ層４６を設けている。この構造の特徴
は、Ｐ型エミッタ層４２とＰ^--型リサーフ層４６の間
に、低注入効率のＰ^- 型エミッタ層５３を設け、かつア
ノード電極４９をＰ型エミッタ層４２のみにコンタクト
させて、Ｐ^- 型エミッタ層５３にはコンタクトさせてい
ないことである。

【０１３５】この構造においては、Ｐ^- 型エミッタ層５
３の低濃度化によるキャリア注入の低下とともに、この
Ｐ^- 型エミッタ層５３の横方向抵抗５７のためＤ点付近
でのキャリア注入が制限されるという２重の効果によっ
て、順方向通電時にＤ点付近のキャリア密度が低くなっ
ている。このため逆回復時にＤ点が最高電界点となって
もキャリアの集中が起こらず破壊に対して強い構造とな
る。

【０１３６】以上のようにしてこの実施形態によれば、
良好な順方向特性を維持しながら、破壊耐量の向上が可
能となる。

【０１３７】図３１は、本実施形態の第１の変形例の高
耐圧ダイオードの断面図である。この変形例では、Ｐ^--
型リサーフ層４６の代わりに電界緩和のためのＰ型ガー
ドリング層５２が設けられている以外は、上記実施形態
と同じである。

【０１３８】図３２は、本実施形態の第２の変形例に係
わる高耐圧ダイオードの素子構造を示す断面図である。
この変形例ではＰ^- 型エミッタ層５３がＰ型エミッタ層
４２を取り囲むように形成してある。この場合でも図３
０と同じ効果が得られる。

【０１３９】図３３は、本実施形態の第３の変形例の高
耐圧ダイオードの断面図である。この変形例では、Ｐ^--
型リサーフ層４６の代わりに電界緩和のためのＰ型ガー
ドリング層５２が設けられている以外は、上記第２の変
形例と同じである。

【０１４０】（第１７の実施形態）図３４は、本発明の
第１７の実施形態に係わる高耐圧ダイオードの断面図で
ある。この例では高耐圧特性を持たせるために、電界緩
和用のＰ^--型リサーフ層４６を設けている。この構造の
特徴は、Ｐ型エミッタ層４２内の周辺部表面に注入効率
調整用のＮ型層５６を設け、かつアノード電極４９をＰ
型エミッタ層４２のみにコンタクトさせていることであ
る。

【０１４１】この構造においては、注入効率調整用Ｎ型
層５６の拡散深さを調整することにより、Ｎ型層５６直
下のＰ型エミッタ層４２の不純物量を調整できるため、
キャリア注入効率の低下が可能となる。

【０１４２】またこの場合も、上記効果に加えＰ型エミ
ッタ層４２の横方向抵抗５７によりＤ点付近でのキャリ
ア注入が制限されるという２重の効果により、順方向通
電時にＤ点付近のキャリア密度が低くなっている。この
ため逆回復時にＤ点が最高電界点となってもキャリアの
集中がおこらず破壊に対して強い構造となる。なお、こ
のＮ型層５６は複数個並べて配置されていても構わな
い。

【０１４３】図３５は、本実施形態の変形例の高耐圧ダ
イオードの断面図である。この変形例では、Ｐ^--型リサ
ーフ層４６の代わりに電界緩和のためのＰ型ガードリン
グ層５２が設けられている以外は、上記実施形態と同じ
である。

【０１４４】（第１８の実施形態）図３６は、本発明の
第１８の実施形態に係わる高耐圧ダイオードの断面図で
ある。この例では高耐圧特性を持たせるために、電界緩
和用のＰ^--型リサーフ層４６を設けている。この構造の
特徴は、Ｐ型エミッタ層４２内の周辺部表面をＲＩＥな
どのプロセスにより一定量除去し、かつアノード電極４
９をＰ型エミッタ層４２のみにコンタクトさせているこ
とである。

【０１４５】この構造においては、表面除去部の深さを
調整することにより、除去部直下のＰ型エミッタ層４２
の不純物量を調整できるため、キャリア注入効率の低下
が可能となる。またこの場合も、上記効果に加えＰ型エ
ミッタ層４２の横方向抵抗５７によりＤ点付近でのキャ
リア注入が制限されるという２重の効果により、順方向
通電時にＤ点付近のキャリア密度が低くなっている。こ
のため逆回復時にＤ点が最高電界点となってもキャリア
の集中がおこらず破壊に対して強い構造となる。

【０１４６】図３７は、本実施形態の変形例の高耐圧ダ
イオードの断面図である。この変形例では、Ｐ^--型リサ
ーフ層４６の代わりに電界緩和のためのＰ型ガードリン
グ層５２が設けられている以外は、上記実施形態と同じ
である。

【０１４７】（第１９の実施形態）図３８は、本発明の
第１９の実施形態に係わる高耐圧ダイオードの断面図で
ある。この例では高耐圧特性を持たせるために、電界緩
和用のＰ^--型リサーフ層４６を設けている。この構造の
特徴は、素子周辺部のＰ型エミッタ層４２₁ を分離し、
かつアノード電極４９も分離してフィールドプレート電
極５８を設けたことである。この構造においては、分離
したことにより素子周辺部のＰ型エミッタ層４２₁ から
はキャリア注入が起こらないため、順方向時にＤ点付近
のキャリア密度が抑えられる。このため逆回復時にＤ点
が最高電界点になってもキャリアの集中が起こらず破壊
に対して強い構造となる。なお分離したことによってＥ
点の電界は強くなるが、この分離距離が短ければ影響の
ない範囲に抑えることができる。

【０１４８】図３９は、本実施形態の変形例の高耐圧ダ
イオードの断面図である。この変形例では、Ｐ^--型リサ
ーフ層４６の代わりに電界緩和のためのＰ型ガードリン
グ層５２が設けられている以外は、上記実施形態と同じ
である。

【０１４９】（第２０の実施形態）図４０は、本発明の
第２０の実施形態に係わる高耐圧ダイオードの断面図で
ある。この例では高耐圧特性を持たせるために、電界緩
和用のＰ^--型リサーフ層４６を設けている。

【０１５０】この構造の特徴は、図３８で分離したアノ
ード電極４９とフィールドプレート電極５８を高抵抗膜
（ポリシリコン膜等）５９で接続したことである。この
構造においては、高抵抗膜５９によってフィールドプレ
ート電極５８の電位がアノード電極４９と同電位に固定
されるためＥ点での電界強度が低下する。また、高抵抗
膜５９があることによって素子周辺部のＰ型エミッタ層
４２₁ からはキャリア注入が起こらないため、順方向時
にＤ点付近のキャリア密度が抑えられる。このため逆回
復時にＤ点が最高電界点になってもキャリアの集中が起
こらず破壊に対して強い構造となる。

【０１５１】図４１は、本実施形態の変形例の高耐圧ダ
イオードの断面図である。この変形例では、Ｐ^--型リサ
ーフ層４６の代わりに電界緩和のためのＰ型ガードリン
グ層５２が設けられている以外は、上記実施形態と同じ
である。

【０１５２】（第２１の実施形態）図４２は、本発明の
第２１の実施形態に係わる高耐圧ダイオードの断面図で
ある。この例では高耐圧特性を持たせるために、電界緩
和用のＰ^--型リサーフ層４６を設けている。

【０１５３】この構造の特徴は、Ｐ型エミッタ層４２の
端部（波線で示す）よりも内側にＮ⁺ 型エミッタ層４３
の端部が形成されていることである。その外側に形成さ
れているＮ型バッファ層４４は逆電圧印加時に空乏層が
カソード電極５０に達する（パンチスルー）のを防いで
いる。またＮ⁺ 型エミッタ層４３はＮ型バッファ層４３
よりも深く形成されている。

【０１５４】この構造においては、Ｎ⁺ 型エミッタ層４
３の端部がＰ型エミッタ層４２の端部よりも内側に設定
され、かつ深く形成されている。これにより、主電流が
Ｎ^-型基板４１を横切って流れる距離および電流広がり
を小さくでき、点Ｄの直下付近のＮ^- 型基板４１の厚み
が大きく採れる。従って点Ｄ付近では、逆回復時に空乏
層が大きく広がるので電界強度が低くなり、Ｎ型バッフ
ァ層４４によるキャリア注入量の低減との二重の効果に
より、高い破壊耐量が実現される。

【０１５５】図４３は、本実施形態の第１の変形例に係
わる高耐圧ダイオードの断面図である。この変形例で
は、Ｐ^--型リサーフ層４６の代わりに電界緩和のための
Ｐ型ガードリング層５２が設けられている以外は、上記
実施形態と同じである。

【０１５６】図４４は、本実施形態の第２の変形例に係
わる高耐圧ダイオードの構成を示す断面図である。図４
２と基本的には変わらないが、この例ではＮ型バッファ
層４４が省略されている。パンチスルーの心配がない厚
い基板であれば、この構造が可能である。図４５は、本
実施形態の第３の変形例に係わる高耐圧ダイオードの右
半分の断面図である。この変形例では、第２の変形例の
Ｐ^--型リサーフ層４６の代わりに電界緩和のためのＰ型
ガードリング層５２が設けられている以外は、第２の変
形例と同じである。

【０１５７】上記実施形態４ないし２１は、高耐圧ダイ
オードの素子構造を改良して逆回復時における破壊を防
止するものであった。これから説明する実施形態は、素
子内部の周辺で残留キャリアによる破壊が生じる前に、
その破壊の前兆を検出できる端子を備えた高耐圧ダイオ
ードに関するものである。本発明の骨子は、高耐圧ダイ
オードのＰ型エミッタ層周辺部の電位が電流集中により
上昇するのを検出し、これをＩＧＢＴなどの主素子のゲ
ート回路にフィードバックすることにより、逆回復の速
さを制御し、破壊を防止することにある。このために、
素子周辺部のＰ型エミッタ層上にアノード電極と分離し
た検出端子が具備される。

【０１５８】（第２２の実施形態）図４６は、本発明の
第２２の実施形態の高耐圧ダイオードの断面図である。
この実施形態では、高耐圧特性を持たせるために、逆電
圧印加時に完全空乏化するように設計された電界緩和用
Ｐ^--型リサーフ層４６が設けられている。

【０１５９】この構造における特徴は、Ｐ型エミッタ層
４２の端部にアノード電極４９とは独立した検出電極６
０を設けていることである。この構造においては、逆回
復時に電流集中が点Ｄ付近で起きると、集中した電流で
Ｐ型エミッタ層４２の横方向抵抗５７とで発生する電圧
降下を検出端子６０で検出することができ、電流集中が
起こったことがわかる。この信号を後述する使用法のよ
うに利用すれば、電流集中を回避しダイオードの破壊が
防止できる。

【０１６０】なお通常、静耐圧を向上するためにＰ^--型
リサーフ層４６上にある電極（フィールドプレート電
極）にはアノード電位を与えるが、この実施形態では検
出電極６０とアノード電極４９の電位差が大きくは違わ
ない場合を考えており、検出電極６０の電位で代用して
いる。

【０１６１】図４７は、本実施形態のダイオードの使用
例を示す回路図である。一般的には、本発明のダイオー
ドはインバータに利用されるが、説明の簡略化のために
図示したチョッパ回路で説明する。ダイオード７１と負
荷インダクタンス６９に循環電流７４が流れている状態
で、主素子７０をオンすることによってダイオード７１
の逆回復が始まる。

【０１６２】このときダイオード７１のＰ型エミッタ層
４２端部で電流集中が起こると、前述のメカニズムで検
出端子の電位が上昇する。この電位を検出し、絶縁増幅
器７２を介して主素子７０のゲート回路７３にフィード
バックして主素子のターンオンを止めてやれば電流集中
によるダイオード７１の破壊を防止することができる。

【０１６３】さらに、電流集中が起きたときには、その
程度（検出電極電位）に応じて主素子７０のゲート電圧
を連続的に変化させるようにシーケンスを組めば、逆回
復の速さを制御し、装置の動作は止めずにすませること
もできる。

【０１６４】図４８は、本実施形態の変形例の高耐圧ダ
イオードの断面図である。この例では、電界緩和のため
にＰ型ガードリング層５２が設けられている以外はＦＩ
Ｇ．４６と同じである。

【０１６５】（第２３の実施形態）図４９は、本発明の
第２３の実施形態の高耐圧ダイオードの断面図である。
この構造における特徴はＰ型エミッタ層４２とＰ^--型リ
サーフ層４６の間に、逆電圧印加時に完全空乏化しない
ように設計されたＰ^- 型エミッタ層５３が設けられてい
ることであり、それ以外は図４６と同じである。この構
造においては、Ｐ^-型エミッタ層５３の横方向抵抗５７
が大きいため電流集中の検出が容易に行える。

【０１６６】（第２４の実施形態）図５０は、本発明の
第２４の実施形態の高耐圧ダイオードの断面図である。
この構造における特徴はＰ型エミッタ層４２内の周辺部
表面に横方向抵抗５７調整用のＮ型層５６が設けられて
いることであり、それ以外は図４６と同じである。この
構造においては、Ｎ型層５６の拡散深さを調整すること
により、除去部直下のＰ型エミッタ層４２の横方向抵抗
５７を調整できるため、電流集中の検出感度が調整でき
る。

【０１６７】（第２５の実施形態）図５１は、本発明の
第２５の実施形態の高耐圧ダイオードの断面図である。
この構造における特徴は、Ｐ型エミッタ層４２内の周辺
部表面がＲＩＥなどによりに一定量除去されていること
であり、それ以外は図４６と同じである。この構造にお
いては、除去部の深さを調整することにより、除去部直
下のＰ型エミッタ層４２の横方向抵抗５７を調整できる
ため、電流集中の検出感度が調整できる。

【０１６８】（第２６の実施形態）図５２は、本発明の
第２６の実施形態の高耐圧ダイオードの断面図である。
この構造における特徴は、Ｐ型エミッタ層４２とＰ型層
６５の間に、Ｐ^- 型エミッタ層５３が設けられているこ
とであり、それ以外は図４６と同じである。この構造に
おいては、このＰ^- 型エミッタ層５３の横方向抵抗５７
が大きいため、電流集中の検出が容易に行える。

【０１６９】（第２７の実施形態）図５３は、本発明の
第２７の実施形態の高耐圧ダイオードの断面図である。
この構造における特徴は、Ｐ型エミッタ層４２とＰ型層
６５を完全分離し、抵抗性膜６７を介して電気的に接続
することであり、それ以外は図４６と同じである。この
構造においては、この抵抗性膜６７の抵抗により、電流
集中の検出が容易に行える。

【０１７０】実施形態２２から２７までは、検出電極６
０をフィールドプレート電極として用いる場合について
述べたが、これ以降は、アノード電極４９をフィールド
プレート電極として用いる場合について述べる。

【０１７１】（第２８の実施形態）図５４は、本発明の
第２８の実施形態の高耐圧ダイオードの平面図であり、
図中のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図を図５５
および図５６にそれぞれ示す。この構造における特徴
は、第２の絶縁膜６３で検出電極６０を覆うことにより
アノード電極４９をフィールドプレート電極として利用
し、検出電極６０の電位を観測するために第２のアノー
ド電極６１を１部開口していることであり、それ以外は
図４６と同じである。なお、参照番号６４は検出電極６
０の電位を測定するための取り出し電極である。

【０１７２】（第２９の実施形態）図５７、５８は、本
発明の第２９の実施形態の高耐圧ダイオードの断面図で
あり、図５４のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図
にそれぞれ相当する。この構造における特徴は、第２の
絶縁膜６３で検出電極６０を覆うことによりアノード電
極４９をフィールドプレート電極として利用し、検出電
極６０の電位を観測するために第２のアノード電極６１
を１部開口していることであり、それ以外は図４９と同
じである。

【０１７３】（第３０の実施形態）図５９、６０は、本
発明の第３０の実施形態の高耐圧ダイオードの断面図で
あり、図５４のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図
にそれぞれ相当する。この構造における特徴は、第２の
絶縁膜６３で検出電極６０を覆うことによりアノード電
極４９をフィールドプレート電極として利用し、検出電
極６０の電位を観測するために第２のアノード電極６１
を１部開口していることであり、それ以外は図５０と同
じである。

【０１７４】（第３１の実施形態）図６１、６２は、本
発明の第３１の実施形態の高耐圧ダイオードの断面図で
あり、図５４のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図
にそれぞれ相当する。この構造における特徴は、第２の
絶縁膜６３で検出電極６０を覆うことによりアノード電
極４９をフィールドプレート電極として利用し、検出電
極６０の電位を観測するために第２のアノード電極６１
を１部開口していることであり、それ以外は図５１と同
じである。

【０１７５】（第３２の実施形態）図６３、６４は、本
発明の第３２の実施形態の高耐圧ダイオードの断面図で
あり、図５４のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図
にそれぞれ相当する。この構造における特徴は、第２の
絶縁膜６３で検出電極６０を覆うことによりアノード電
極４９をフィールドプレート電極として利用し、検出電
極６０の電位を観測するために第２のアノード電極６１
を１部開口していることであり、それ以外は図５２と同
じである。

【０１７６】（第３３の実施形態）図６５、６６は、本
発明の第３３の実施形態の高耐圧ダイオードの断面図で
あり、図５４のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図
にそれぞれ相当する。この構造における特徴は、第２の
絶縁膜６３で検出電極６０を覆うことによりアノード電
極４９をフィールドプレート電極として利用し、検出電
極６０の電位を観測するために第２のアノード電極６１
を１部開口していることであり、それ以外は図５３と同
じである。

【０１７７】（第３４の実施形態）図６７は、本発明の
第３４の実施形態の高耐圧ダイオードの平面図である。
この構造における特徴は検出電極６０を分割し、それぞ
れの電位を測定できるようにしていることである。この
構造においては、局所的な電流集中が起きた場合にも感
度よく検出できるという利点がある。多くの場合電流集
中はコーナー部分で生じるため、実際に検出に使用する
箇所はコーナー部の４カ所だけとすることもできる。

【０１７８】なお、本発明は上述した実施形態に限定さ
れるものではない。例えば、上記実施形態では、主とし
て高耐圧ダイオードの場合について説明したが、本発明
は、該素子と同様のダイオード構造を有するサイリスタ
やバイポーラパワートランジスタやＩＧＢＴ等の他の高
耐圧半導体素子にも適用できる。

【０１７９】また、上記実施形態では、第１導電型をＮ
型、第２導電型をＰ型とした場合の実施形態であるが、
第１導電型をＰ型、第２導電型をＮ型としても良い。

【０１８０】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。

【０１８１】

【発明の効果】以上詳述したように本発明（請求項１）
によれば、第２導電型エミッタ層において、第１の領域
と、第１の領域を囲むとともに、これに接するように第
１導電型ベース層の表面に形成され、かつ逆電圧印加時
に完全空乏化を起こさない、第１の領域よりも低濃度の
第２の領域を設けることにより、上記端部付近の残留キ
ャリアを低減でき、破壊耐量や逆回復特性を改善され
る。

【０１８２】また、本発明（請求項２）によれば、第２
導電型エミッタ層の端部が前記第１導電型エミッタ層の
端部より外側に形成されているので、順方向通電時にお
ける第２導電型エミッタ層の端部付近のキャリア密度は
従来よりも低くなる。したがって、上記端部付近の残留
キャリアは低減されるので、逆回復時に第２導電型エミ
ッタ層の端部付近が最も高電界となっても、キャリア集
中による局所的なアバランシェ電流で素子が破壊される
という問題は生じない。

【０１８３】また、本発明（請求項３、４）によれば、
第１導電型ベース層内に、注入効率の比較的高い第１の
領域と、周期構造の注入効率低下手段を有し、注入効率
の比較的低い第２の領域とを具備した第２導電型のエミ
ッタ層を形成することにより、素子全体のエミッタ注入
効率が大きくなり、オン特性を改善できる。また、逆回
復時には、第１の領域と第２の領域との間で電流の２次
元的な再分布が起こり、逆回復電流が小さく保たれるの
で、逆回復特性が改善される。

【０１８４】また、本発明（請求項５）によれば、第２
導電型の第２の半導体層（エミッタ層）端部の電位を常
時モニターできるため、逆回復時の電流集中による電位
上昇を観測でき、これを主素子（例えばＩＧＢＴなど）
のゲート回路にフィードバックすることにより、逆回復
の速さを制御し、ダイオードの破壊が防止できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る高耐圧ダイオー
ドの平面図およびそのＡ−Ａ´断面図

【図２】図１の高耐圧ダイオードの要部断面構造とオン
状態のキャリア濃度分布を示す図

【図３】図１の高耐圧ダイオードの逆回復特性を第１の
従来の高耐圧ダイオードおよび第２の従来の高耐圧ダイ
オードと比較して示す図

【図４】図１の高耐圧ダイオードの第２の領域の幅とＮ
- 型ベース層内のキャリア拡散長とオン電圧との関係を
示す特性図

【図５】図１の高耐圧ダイオードの第２の領域のアノー
ド側パターンの例を示す平面図

【図６】図１の高耐圧ダイオードの第１の領域および第
２の領域の他の配置パターンを示す平面図

【図７】本発明の第２の実施形態に係る高耐圧ダイオー
ドの素子構造を示す断面図

【図８】本発明の第３の実施形態に係る逆導通型ＩＧＢ
Ｔの素子構造を断面図

【図９】第１の従来の高耐圧ダイオードの要部構造なら
びに同素子内の不純物濃度分布およびオン状態のキャリ
ア濃度分布を示す図

【図１０】第２の従来の高耐圧ダイオードの平面図およ
びそのＡ−Ａ´断面図

【図１１】図１０の高耐圧ダイオードの基本構成部分な
らびに同素子内の不純物濃度分布およびオン状態でのキ
ャリア濃度分布を示す図

【図１２】第２の従来の高耐圧ダイオードの逆回復特性
を第１の従来の高耐圧ダイオードと比較して示す図

【図１３】図１０の高耐圧ダイオードの寄生トランジス
タ効果を説明するための図

【図１４】図１０の高耐圧ダイオードの寄生トランジス
タ効果を抑制するために望ましいシート抵抗およびＮ⁺⁺
型層の幅の範囲を説明するための図

【図１５】第３の従来の高耐圧ダイオードの要部断面図
と同素子内のオン状態のキャリア濃度分布を示す図

【図１６】図１５の高耐圧ダイオードの逆方向印加電圧
とリーク電流電流との関係をｄ₁をパラメータとして示
す図

【図１７】第４の従来の高耐圧ダイオードの要部断面図
と同素子内のオン状態のキャリア濃度分布を示す図

【図１８】本発明の第４の実施形態に係る高耐圧ダイオ
ードの素子構造を示す断面図

【図１９】本発明の第５の実施形態に係る高耐圧ダイオ
ードの素子構造を示す断面図

【図２０】本発明の第６の実施形態に係る高耐圧ダイオ
ードの素子構造を示す断面図

【図２１】本発明の第７の実施形態に係る高耐圧ダイオ
ードの素子構造を示す断面図

【図２２】本発明の第８の実施形態に係る高耐圧ダイオ
ードの素子構造を示す断面図

【図２３】本発明の第９の実施形態に係る高耐圧ダイオ
ードの素子構造を示す断面図

【図２４】本発明の第１０の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図２５】本発明の第１１の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図２６】本発明の第１２の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図２７】本発明の第１３の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図２８】本発明の第１４の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図２９】本発明の第１５の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図３０】本発明の第１６の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図３１】本発明の第１６の実施形態の第１の変形例に
係る高耐圧ダイオードの素子構造を示す断面図

【図３２】本発明の第１６の実施形態の第２の変形例に
係る高耐圧ダイオードの素子構造を示す断面図

【図３３】本発明の第１６の実施形態の第３の変形例に
係る高耐圧ダイオードの素子構造を示す断面図

【図３４】本発明の第１７の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図３５】本発明の第１７の実施形態の変形例に係る高
耐圧ダイオードの素子構造を示す断面図

【図３６】本発明の第１８の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図３７】本発明の第１８の実施形態の変形例に係る高
耐圧ダイオードの素子構造を示す断面図

【図３８】本発明の第１９の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図３９】本発明の第１９の実施形態の変形例に係る高
耐圧ダイオードの素子構造を示す断面図

【図４０】本発明の第２０の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図４１】本発明の第２０の実施形態の変形例に係る高
耐圧ダイオードの素子構造を示す断面図

【図４２】本発明の第２１の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図４３】本発明の第２１の実施形態の第１の変形例に
係る高耐圧ダイオードの素子構造を示す断面図

【図４４】本発明の第２１の実施形態の第２の変形例に
係る高耐圧ダイオードの素子構造を示す断面図

【図４５】本発明の第２１の実施形態の第３の変形例に
係る高耐圧ダイオードの素子構造を示す断面図

【図４６】本発明の第２２の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図４７】本発明の高耐圧ダイオードの使用例を示す回
路図

【図４８】本発明の第２２の実施形態の変形例に係る高
耐圧ダイオードの素子構造を示す断面図

【図４９】本発明の第２３の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図５０】本発明の第２４の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図５１】本発明の第２５の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図５２】本発明の第２６の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図５３】本発明の第２７の実施形態に係る高耐圧ダイ
オードの素子構造を示す断面図

【図５４】本発明の第２８の実施形態に係る高耐圧ダイ
オードの平面図

【図５５】図５４のＡ−Ａ’線に沿った断面図

【図５６】図５４のＢ−Ｂ’線に沿った断面図

【図５７】本発明の第２９の実施形態に係る高耐圧ダイ
オードの素子構造を示す図で、図５４のＡ−Ａ’線の沿
った断面に相当する断面図

【図５８】本発明の第２９の実施形態に係る高耐圧ダイ
オードの素子構造を示す図で、図５４のＢ−Ｂ’線の沿
った断面に相当する断面図

【図５９】本発明の第３０の実施形態に係る高耐圧ダイ
オードの素子構造を示す図で、図５４のＡ−Ａ’線の沿
った断面に相当する断面図

【図６０】本発明の第３０の実施形態に係る高耐圧ダイ
オードの素子構造を示す図で、図５４のＢ−Ｂ’線の沿
った断面に相当する断面図

【図６１】本発明の第３１の実施形態に係る高耐圧ダイ
オードの素子構造を示す図で、図５４のＡ−Ａ’線の沿
った断面に相当する断面図

【図６２】本発明の第３１の実施形態に係る高耐圧ダイ
オードの素子構造を示す図で、図５４のＢ−Ｂ’線の沿
った断面に相当する断面図

【図６３】本発明の第３２の実施形態に係る高耐圧ダイ
オードの素子構造を示す図で、図５４のＡ−Ａ’線の沿
った断面に相当する断面図

【図６４】本発明の第３２の実施形態に係る高耐圧ダイ
オードの素子構造を示す図で、図５４のＢ−Ｂ’線の沿
った断面に相当する断面図

【図６５】本発明の第３３の実施形態に係る高耐圧ダイ
オードの素子構造を示す図で、図５４のＡ−Ａ’線の沿
った断面に相当する断面図

【図６６】本発明の第３３の実施形態に係る高耐圧ダイ
オードの素子構造を示す図で、図５４のＢ−Ｂ’線の沿
った断面に相当する断面図

【図６７】本発明の第３４の実施形態に係る高耐圧ダイ
オードの平面図

【図６８】従来の他の高耐圧ダイオードの素子構造を示
す断面図

【符号の説明】

１…Ｎ^- 型ベース層 ２…Ｐ⁺ 型エミッタ層（Ｐ⁺ 型アノード層） ２₁ …Ｐ⁺ 型層（Ｐ⁺ 型エミッタ層） ２₂ …Ｐ⁺⁺層（コンタクト層） ２₃ …Ｐ^- 型エミッタ層（Ｐ^- 型アノード層） ３…Ｎ⁺ 型カソード層 ３₁ …Ｎ⁺ 型層 ３₂ …Ｎ⁺⁺型層（コンタクト層） ４…アノード電極 ５…カソード電極 ６…Ｎ⁺⁺型層（電流ブロッキング層） ７…酸化膜 ８…ショットキーコンタクト ９…第１の領域（第１のエミッタ注入領域） １０…第２の領域（第２のエミッタ注入領域） １１…Ｐ⁺⁺型層（電流ブロッキング層） １２…Ｐ型層 １３…Ｎ⁺⁺型層（ソース層） １４…ゲート絶縁膜 １５…ゲート電極 １６…Ｐ⁺ 型層（ドレイン層） １７…ソース電極 １８…ドレイン電極 １９…電極 ２０…Ｐ^- 型層（リサーフ層） ２１…Ｎ⁺⁺型層（チャネルストッパ層） ２２…Ｎ型バッファ層 ２３…Ｎ⁺⁺型層（コンタクト層） ４１…Ｎ^- 型基板 ４２…Ｐ型エミッタ層 ４３…Ｎ⁺ 型エミッタ層 ４４…Ｎ型バッファ層 ４５…Ｐ⁺ 型コンタクト層 ４６…Ｐ^--型リサーフ層 ４７…Ｎ⁺ 型ストッパー層 ４８…絶縁膜 ４９…アノード電極 ５０…カソード電極 ５１…ストッパー電極 ５２…Ｐ型ガードリング層 ５３…第２のＰ^- 型エミッタ層 ５４…電子排出用Ｎ⁺ 型層 ５５…キャリア（電子）の流れ

Claims (5)

【特許請求の範囲】
1. 【請求項１】第１と第２の主面を有する第１導電型の第
   １の半導体層と、 前記第１の半導体層の前記第１の主面に選択的に形成さ
   れた第２導電型の第２の半導体層と、 前記第１の半導体層の前記第２の主面に形成された第１
   導電型の第３の半導体層と、 前記第２導電型の第２の半導体層上に設けられた第１の
   電極と、 前記第１導電型の第３の半導体層上に設けられた第２の
   電極とを具備し、 前記第２の半導体層は注入効率が比較的高い第１の領域
   と、注入効率が比較的低い第２の領域とを含み、前記第
   １の領域は前記第２の領域により取り囲まれ、前記第１
   の電極は少なくとも前記第１の領域に接続されているこ
   とを特徴とする高耐圧半導体素子。
2. 【請求項２】第１と第２の主面を有する第１導電型の第
   １の半導体層と、 前記第１の半導体層の前記第１の主面に選択的に形成さ
   れた第２導電型の第２の半導体層と、 前記第１の半導体層の前記第２の主面に選択的に形成さ
   れた注入効率が比較的高い第１導電型の第３の半導体層
   と、 前記第２導電型の第２の半導体層上に設けられた第１の
   電極と、 前記第１導電型の第３の半導体層上に設けられた第２の
   電極とを具備し、 前記第３の半導体層は前記第２の半導体層を前記第２の
   主面に投影した領域に含まれることを特徴とする高耐圧
   半導体素子。
3. 【請求項３】第１と第２の主面を有する第１導電型の第
   １の半導体層と、 前記第１の半導体層の前記第１の主面に選択的に形成さ
   れた第２導電型の第２の半導体層と、 前記第１の半導体層の前記第２の主面に形成された第１
   導電型の第３の半導体層と、 前記第２導電型の第２の半導体層上に設けられた第１の
   電極と、 前記第１導電型の第３の半導体層上に設けられた第２の
   電極とを具備し、 前記第２の半導体層は注入効率の比較的高い複数の第１
   の領域と、周期構造の注入効率低下手段を有して注入効
   率が比較的低い複数の第２の領域とを含み、前記複数の
   第１の領域と前記複数の第２の領域とが交互に配列され
   ていることを特徴とする高耐圧半導体素子。
4. 【請求項４】前記第１の半導体層の前記第２の主面に、
   前記第３の半導体層により取り囲まれるように形成され
   た注入効率が比較的高い第１導電型の第４の半導体層を
   さらに具備し、 前記第４の半導体層は前記第２の半導体層を前記第２の
   主面に投影した領域に含まれることを特徴とする請求項
   ３に記載の高耐圧半導体素子。
5. 【請求項５】第１と第２の主面を有する第１導電型の第
   １の半導体層と、 前記第１の半導体層の前記第１の主面に選択的に形成さ
   れた第２導電型の第２の半導体層と、 前記第１の半導体層の前記第２の主面に形成された第１
   導電型の第３の半導体層と、 前記第２の半導体層上に選択的に形成された第１の電極
   と、 前記第３の半導体層上に形成された第２の電極と、 前記第２の半導体層の端部領域の１部に、前記端部領域
   の電位を検出するために前記第１の電極と隔離されて形
   成された第３の電極と、を具備することを特徴とする高
   耐圧半導体素子。