JPH082972Y2 - 積層インダクタアレイ - Google Patents
積層インダクタアレイInfo
- Publication number
- JPH082972Y2 JPH082972Y2 JP7719091U JP7719091U JPH082972Y2 JP H082972 Y2 JPH082972 Y2 JP H082972Y2 JP 7719091 U JP7719091 U JP 7719091U JP 7719091 U JP7719091 U JP 7719091U JP H082972 Y2 JPH082972 Y2 JP H082972Y2
- Authority
- JP
- Japan
- Prior art keywords
- inductor array
- laminated
- coil
- coils
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、電気や磁気の干渉によ
り発生するノイズ、すなわちＥＭＩノイズ除去対策に用
いられる積層インダクタアレイに関し、特にリードピッ
チを狭くしてもコイル導体間に磁気誘導が生じにくいこ
とを特徴とする積層インダクタアレイに関する。
り発生するノイズ、すなわちＥＭＩノイズ除去対策に用
いられる積層インダクタアレイに関し、特にリードピッ
チを狭くしてもコイル導体間に磁気誘導が生じにくいこ
とを特徴とする積層インダクタアレイに関する。
【０００２】
【従来の技術】従来より、複合電子部品の一つとして積
層インダクタアレイが知られている。通常この積層イン
ダクタアレイとは、フェライト素地１の内部に、矩形状
に周回したらせん状のコイル６が内設され、該コイル６
の末端部とコイル末端部導出端面に形成された外部端子
電極５とが接続されてなる積層チップインダクタを（図
７、図８）、複数個集合させて一体化したものである
（図２）。また、積層インダクタアレイにおけるコイル
６は、隣接するものとの間に一定のピッチを有してお
り、このピッチと外部電極端子５のピッチ、すなわちリ
ードピッチとは互いに対応している（図９）。このよう
な積層インダクタアレイは、主として電子機器のノイズ
対策に用いられてきた。
層インダクタアレイが知られている。通常この積層イン
ダクタアレイとは、フェライト素地１の内部に、矩形状
に周回したらせん状のコイル６が内設され、該コイル６
の末端部とコイル末端部導出端面に形成された外部端子
電極５とが接続されてなる積層チップインダクタを（図
７、図８）、複数個集合させて一体化したものである
（図２）。また、積層インダクタアレイにおけるコイル
６は、隣接するものとの間に一定のピッチを有してお
り、このピッチと外部電極端子５のピッチ、すなわちリ
ードピッチとは互いに対応している（図９）。このよう
な積層インダクタアレイは、主として電子機器のノイズ
対策に用いられてきた。
【０００３】上記のような積層インダクタアレイは、一
般にグリーンシート上に、積層しスルーホール接続する
ことによってらせん状のコイルが構成される内部導体パ
ターンを形成し、そのシートを所定の構成で積層圧着
し、焼成した後コイル末端部導出端面に外部端子電極５
を形成することにより製造されてきた。
般にグリーンシート上に、積層しスルーホール接続する
ことによってらせん状のコイルが構成される内部導体パ
ターンを形成し、そのシートを所定の構成で積層圧着
し、焼成した後コイル末端部導出端面に外部端子電極５
を形成することにより製造されてきた。
【０００４】
【考案が解決しようとする課題】近年、電子機器の小型
化にともなって回路基板の配線ピッチが狭くなり、リー
ドピッチが狭い積層インダクタアレイが求められてい
た。しかしながら、従来の積層インダクタアレイによる
と、リードピッチを上記配線ピッチに合わせて狭くする
と、複数個並列に並べて内設したコイル同士の間隔が狭
くなり、隣接コイルが相互に干渉して磁気誘導を生じ、
これが電気信号となってノイズを発生する、いわゆるク
ロストーク現象が発生してしまっていた。クロストーク
現象が発生すると、複合電子部品の磁気特性を劣化さ
せ、電子機器の誤作動を引き起こす原因となる。そのた
め、クロストークを極力少なくすることが望ましいが、
これまで有効な方法は開発されていなかった。
化にともなって回路基板の配線ピッチが狭くなり、リー
ドピッチが狭い積層インダクタアレイが求められてい
た。しかしながら、従来の積層インダクタアレイによる
と、リードピッチを上記配線ピッチに合わせて狭くする
と、複数個並列に並べて内設したコイル同士の間隔が狭
くなり、隣接コイルが相互に干渉して磁気誘導を生じ、
これが電気信号となってノイズを発生する、いわゆるク
ロストーク現象が発生してしまっていた。クロストーク
現象が発生すると、複合電子部品の磁気特性を劣化さ
せ、電子機器の誤作動を引き起こす原因となる。そのた
め、クロストークを極力少なくすることが望ましいが、
これまで有効な方法は開発されていなかった。
【０００５】そこで本考案は、上記従来の技術の問題点
を解決し、リードピッチを狭くしても磁気特性が劣化し
ない複合電子部品を提供することを目的とする。
を解決し、リードピッチを狭くしても磁気特性が劣化し
ない複合電子部品を提供することを目的とする。
【０００６】
【課題を解決するための手段】本考案者等は、上記目的
を達成するために鋭意研究した結果、フェライト磁性体
内部に三角形状に周回させた複数個のコイルを、整然と
２列に並べ、三角形の頂点を交互に逆向きにしてジグザ
グ状に配置することにより、上記課題が解決されること
を見い出し、本考案を提供することができた。
を達成するために鋭意研究した結果、フェライト磁性体
内部に三角形状に周回させた複数個のコイルを、整然と
２列に並べ、三角形の頂点を交互に逆向きにしてジグザ
グ状に配置することにより、上記課題が解決されること
を見い出し、本考案を提供することができた。
【０００７】 すなわち、本考案は、板状の素地内部
に、らせん状に周回する導体コイルが複数個一定のピッ
チで配列されて内設され、各コイルが、外部端子電極に
それぞれ接続されてなる積層インダクタアレイであっ
て、上記コイル導体は、コイル軸心に直交する断面が三
角形となるようにらせん周回し、隣接するコイル同士は
それらの断面三角形の対応する頂点が互いに逆方向を向
き、かつ対向辺が平行となる態様で配置されていること
を特徴とする積層インダクタアレイを提供するものであ
る。
に、らせん状に周回する導体コイルが複数個一定のピッ
チで配列されて内設され、各コイルが、外部端子電極に
それぞれ接続されてなる積層インダクタアレイであっ
て、上記コイル導体は、コイル軸心に直交する断面が三
角形となるようにらせん周回し、隣接するコイル同士は
それらの断面三角形の対応する頂点が互いに逆方向を向
き、かつ対向辺が平行となる態様で配置されていること
を特徴とする積層インダクタアレイを提供するものであ
る。
【０００８】
【作用】本考案の積層インダクタアレイは、フェライト
素地の内部に三角形状に周回させた複数個のらせん状コ
イル導体を、該素地の幅方向に交互に少しずつずらし、
三角形の頂点が交互に逆向きになるようにジグザグ状に
配置させている。コイル導体をこのような形態でフェラ
イト素地に内設することにより、矩形状に周回するコイ
ル導体が並列に並べられて内設されている従来の複合電
子部品と同じリードピッチであっても、隣接コイル導体
間における磁気誘導が生じにくくなる。そのため、コイ
ル導体間のクロストークが減少し、磁気特性の劣化が防
止される。
素地の内部に三角形状に周回させた複数個のらせん状コ
イル導体を、該素地の幅方向に交互に少しずつずらし、
三角形の頂点が交互に逆向きになるようにジグザグ状に
配置させている。コイル導体をこのような形態でフェラ
イト素地に内設することにより、矩形状に周回するコイ
ル導体が並列に並べられて内設されている従来の複合電
子部品と同じリードピッチであっても、隣接コイル導体
間における磁気誘導が生じにくくなる。そのため、コイ
ル導体間のクロストークが減少し、磁気特性の劣化が防
止される。
【０００９】以下、実施例により本考案をさらに詳細に
説明する。しかし本考案の範囲は以下の実施例により制
限されるものではない。
説明する。しかし本考案の範囲は以下の実施例により制
限されるものではない。
【００１０】
【実施例】本考案の積層インダクタアレイを図１および
図３ないし図６を用いて以下に説明する。図１は本実施
例で製造した積層インダクタアレイの上面からの透視図
であり、図３は積層インンダクタアレイを構成する内部
電極パターンが形成されたグリーンシートを示す図であ
る。図４ないし図６は上記積層インダクタアレイの製造
工程を段階的に示す図であって、図４はインンダクタア
レイを構成する各種グリーンシートの積層態様を示す斜
視図、図５は図４の各種グリーンシートを積層および圧
着して得たインンダクタアレイ素体を示す斜視図、およ
び図６は図５の素体に外部端子電極を形成した態様を示
す斜視図である。
図３ないし図６を用いて以下に説明する。図１は本実施
例で製造した積層インダクタアレイの上面からの透視図
であり、図３は積層インンダクタアレイを構成する内部
電極パターンが形成されたグリーンシートを示す図であ
る。図４ないし図６は上記積層インダクタアレイの製造
工程を段階的に示す図であって、図４はインンダクタア
レイを構成する各種グリーンシートの積層態様を示す斜
視図、図５は図４の各種グリーンシートを積層および圧
着して得たインンダクタアレイ素体を示す斜視図、およ
び図６は図５の素体に外部端子電極を形成した態様を示
す斜視図である。
【００１１】本実施例では、積層インダクタアレイを次
のようにして製造した。まず、Ｆｅ2 Ｏ3 が46 mol％、
ＺｎＯが29 mol％、ＮｉＯが13 mol％、ＣｕＯが10 mol
％およびＭｎＯが２ mol％からなるフェライト材料を用
い、ドクターブレード法により厚さ 100μｍのグリーン
シート４を作製した。次いで作製したグリーンシート４
の所定位置にスルーホール３を開け、このシート上に銀
を主成分とする内部電極用導電ペーストを用い、図３
（ａ）ないし（ｅ）に示す内部導体パターン２を印刷し
た。
のようにして製造した。まず、Ｆｅ2 Ｏ3 が46 mol％、
ＺｎＯが29 mol％、ＮｉＯが13 mol％、ＣｕＯが10 mol
％およびＭｎＯが２ mol％からなるフェライト材料を用
い、ドクターブレード法により厚さ 100μｍのグリーン
シート４を作製した。次いで作製したグリーンシート４
の所定位置にスルーホール３を開け、このシート上に銀
を主成分とする内部電極用導電ペーストを用い、図３
（ａ）ないし（ｅ）に示す内部導体パターン２を印刷し
た。
【００１２】次に、これらグリーンシートを図４に示す
ような態様で積層した。すなわち、内部導体パターン２
およびスルーホール３が形成されていないグリーンシー
ト４を５枚積層し、その上に図３（ｅ）、（ｃ）、
（ｂ）、（ｄ）、（ｃ）、（ｂ）および（ａ）を順次積
層およびスルーホール接続し、最後に内部導体パターン
２およびスルーホール３が形成されていないグリーンシ
ート４を６枚積層した。積層後得られた積層体を圧着し
（図５）、 900℃で２時間焼成した。次いで、得られた
焼結体における内部導体パターンの末端部が導出された
端面に、銀を主成分とする外部端子電極用導電ペースト
を用いてライン状の外部端子電極５を塗布し（図６）、
700℃で焼付けを行った後、これら外部端子電極５にＮ
ｉメッキおよびＳｎメッキ処理を施し、図１に示すよう
に三角形状に周回するらせん状のコイルが、フェライト
素地１に内設された積層インダクタアレイを得た。
ような態様で積層した。すなわち、内部導体パターン２
およびスルーホール３が形成されていないグリーンシー
ト４を５枚積層し、その上に図３（ｅ）、（ｃ）、
（ｂ）、（ｄ）、（ｃ）、（ｂ）および（ａ）を順次積
層およびスルーホール接続し、最後に内部導体パターン
２およびスルーホール３が形成されていないグリーンシ
ート４を６枚積層した。積層後得られた積層体を圧着し
（図５）、 900℃で２時間焼成した。次いで、得られた
焼結体における内部導体パターンの末端部が導出された
端面に、銀を主成分とする外部端子電極用導電ペースト
を用いてライン状の外部端子電極５を塗布し（図６）、
700℃で焼付けを行った後、これら外部端子電極５にＮ
ｉメッキおよびＳｎメッキ処理を施し、図１に示すよう
に三角形状に周回するらせん状のコイルが、フェライト
素地１に内設された積層インダクタアレイを得た。
【００１３】上記のようにして製造した積層インダクタ
アレイを用い、隣接する内部導体パターン間におけるク
ロストークを測定したところ−26ｄＢと低く、隣接コイ
ル間で磁気誘導は生じていなかった。
アレイを用い、隣接する内部導体パターン間におけるク
ロストークを測定したところ−26ｄＢと低く、隣接コイ
ル間で磁気誘導は生じていなかった。
【００１４】
【比較例】本考案のインダクタアレイとの比較のため、
図２に示す形状のコイルを内設したこと以外は実施例と
同様にして従来のインダクタアレイを製造し、隣接する
内部導体パターン間におけるクロストークを測定したと
ころ−16ｄＢであり、隣接コイル間で磁気誘導が生じて
いた。
図２に示す形状のコイルを内設したこと以外は実施例と
同様にして従来のインダクタアレイを製造し、隣接する
内部導体パターン間におけるクロストークを測定したと
ころ−16ｄＢであり、隣接コイル間で磁気誘導が生じて
いた。
【００１５】
【考案の効果】本考案の積層インダクタアレイは、従来
品に比してリードピッチを狭くした際におけるコイル導
体間の磁気誘導が生じにくくなった。そのため、コイル
導体間のクロストークが減少し、磁気特性の劣化が防止
され、リードピッチの狭いインダクタアレイを提供する
ことができる。
品に比してリードピッチを狭くした際におけるコイル導
体間の磁気誘導が生じにくくなった。そのため、コイル
導体間のクロストークが減少し、磁気特性の劣化が防止
され、リードピッチの狭いインダクタアレイを提供する
ことができる。
【図１】 本考案の積層インダクタアレイの上面からの
透視平面図である。
透視平面図である。
【図２】 従来の積層インダクタアレイの上面からの透
視平面図である。
視平面図である。
【図３】図１の積層インダクタアレイを構成する内部導
体パターンが形成されたグリーンシートを示す平面図で
ある。
体パターンが形成されたグリーンシートを示す平面図で
ある。
【図４】図１の積層インダクタアレイの製造工程を段階
的に示す図であって、各種グリーンシートの積層態様を
示す斜視図である。
的に示す図であって、各種グリーンシートの積層態様を
示す斜視図である。
【図５】図４の各種グリーンシートを積層および圧着し
て得たインンダクタアレイ素体を示す斜視図である。
て得たインンダクタアレイ素体を示す斜視図である。
【図６】図５の素体に外部端子電極を形成した態様を示
す斜視図である。
す斜視図である。
【図７】フェライト素地内部に、矩形状に周回するらせ
ん状のコイルが１個内設された積層チップインダクタを
示す斜視図である。
ん状のコイルが１個内設された積層チップインダクタを
示す斜視図である。
【図８】図７の積層チップインダクタの模式図である。
【図９】積層インダクタアレイの模式図である。
１‥‥‥フェライト素地 ２‥‥‥内部導体パターン ３‥‥‥スルーホール ４‥‥‥グリーンシート ５‥‥‥外部端子電極 ６‥‥‥コイル
Claims (1)
- 【請求項１】 板状の素地内部に、らせん状に周回する
導体コイルが複数個一定のピッチで配列されて内設さ
れ、各コイルが、外部端子電極にそれぞれ接続されてな
る積層インダクタアレイであって、上記コイル導体は、
コイル軸心に直交する断面が三角形となるようにらせん
周回し、隣接するコイル同士はそれらの断面三角形の対
応する頂点が互いに逆方向を向き、かつ対向辺が平行と
なる態様で配置されていることを特徴とする積層インダ
クタアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7719091U JPH082972Y2 (ja) | 1991-08-30 | 1991-08-30 | 積層インダクタアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7719091U JPH082972Y2 (ja) | 1991-08-30 | 1991-08-30 | 積層インダクタアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521409U JPH0521409U (ja) | 1993-03-19 |
| JPH082972Y2 true JPH082972Y2 (ja) | 1996-01-29 |
Family
ID=13626901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7719091U Expired - Lifetime JPH082972Y2 (ja) | 1991-08-30 | 1991-08-30 | 積層インダクタアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH082972Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3371812B2 (ja) * | 1998-07-02 | 2003-01-27 | 株式会社村田製作所 | 積層型インダクタアレイ |
| KR100593930B1 (ko) * | 2005-02-04 | 2006-06-30 | 삼성전기주식회사 | 적층형 세라믹 커패시터 |
-
1991
- 1991-08-30 JP JP7719091U patent/JPH082972Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0521409U (ja) | 1993-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4803453A (en) | Laminated transformer | |
| JP2539367Y2 (ja) | 積層型電子部品 | |
| US7106161B2 (en) | Coil component | |
| US7696849B2 (en) | Electronic component | |
| US6483414B2 (en) | Method of manufacturing multilayer-type chip inductors | |
| US6590486B2 (en) | Multilayer inductor | |
| JP6458903B2 (ja) | 受動素子アレイおよびプリント配線板 | |
| JPH11251178A (ja) | ４端子型積層コンデンサ | |
| JPH0669057A (ja) | 積層チップインダクタの製造方法 | |
| JPH082972Y2 (ja) | 積層インダクタアレイ | |
| JP4368352B2 (ja) | 電磁遅延線のインダクタンス素子 | |
| JPS61256611A (ja) | 可変チツプ形インダクタの製造方法 | |
| JPH08264320A (ja) | チップインダクタ・アレイ | |
| JP3089832B2 (ja) | 複合インダクタ部品 | |
| JPH11186040A (ja) | 積層型ノイズフィルタ | |
| JP3329487B2 (ja) | 複合インダクタ部品 | |
| JPH07320936A (ja) | 積層形チップインダクタ | |
| JP4635430B2 (ja) | 積層コイル部品 | |
| JP2583746Y2 (ja) | 積層セラミック電子部品 | |
| JPH0521405U (ja) | Ｅｍｉノイズ除去部品アレイ | |
| JP3582256B2 (ja) | インピーダンス素子及びその製造方法 | |
| JPH07176430A (ja) | 積層インダクタとその製造方法 | |
| JP3109414B2 (ja) | チップアンテナの製造方法 | |
| JPH05326272A (ja) | 複合インダクタ部品 | |
| JPH05175060A (ja) | チップ型トランス及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960806 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |