JP3089832B2 - 複合インダクタ部品 - Google Patents
複合インダクタ部品Info
- Publication number
- JP3089832B2 JP3089832B2 JP04158780A JP15878092A JP3089832B2 JP 3089832 B2 JP3089832 B2 JP 3089832B2 JP 04158780 A JP04158780 A JP 04158780A JP 15878092 A JP15878092 A JP 15878092A JP 3089832 B2 JP3089832 B2 JP 3089832B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- ferrite
- composite
- laminate
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、インダクタ部品に関
し、詳しくは、フェライト積層体中に複数のインダクタ
部を配設してなる複合インダクタ部品に関する。
し、詳しくは、フェライト積層体中に複数のインダクタ
部を配設してなる複合インダクタ部品に関する。
【０００２】
【従来の技術】従来、コンピュータなどのＯＡ機器のイ
ンターフェースラインに使用されるノイズ除去インター
フェース（ノイズ除去フィルタ素子）として、例えば、
図４に示すような複合インダクタ部品が使用されてい
る。この複合インダクタ部品は、実装面積を小さくし
て、高密度実装を行うことができるように、複数のフェ
ライト層を積層してなるフェライト積層体５１の層間
に、帯状でまっすぐな内部電極（ストレート内部電極）
５２を複数個（この従来例では４個）配設するととも
に、フェライト積層体５１の外側に、各ストレート内部
電極５２と導通する複数の外部電極５３を配設すること
により形成された一体焼成型の複合インダクタ部品であ
る。
ンターフェースラインに使用されるノイズ除去インター
フェース（ノイズ除去フィルタ素子）として、例えば、
図４に示すような複合インダクタ部品が使用されてい
る。この複合インダクタ部品は、実装面積を小さくし
て、高密度実装を行うことができるように、複数のフェ
ライト層を積層してなるフェライト積層体５１の層間
に、帯状でまっすぐな内部電極（ストレート内部電極）
５２を複数個（この従来例では４個）配設するととも
に、フェライト積層体５１の外側に、各ストレート内部
電極５２と導通する複数の外部電極５３を配設すること
により形成された一体焼成型の複合インダクタ部品であ
る。
【０００３】
【発明が解決しようとする課題】しかし、上記従来の複
合インダクタ部品においては、フェライト積層体５１の
層間に配設された内部電極（ストレート内部電極）５２
が帯状でまっすぐな形状に形成されているため、高イン
ピーダンスを得ることができず、十分なノイズ除去効果
を得ることができないという問題点がある。
合インダクタ部品においては、フェライト積層体５１の
層間に配設された内部電極（ストレート内部電極）５２
が帯状でまっすぐな形状に形成されているため、高イン
ピーダンスを得ることができず、十分なノイズ除去効果
を得ることができないという問題点がある。
【０００４】この発明は、上記問題点を解決するもので
あり、小型化やそれによる実装（表面実装）の高密度化
を妨げることなく高インピーダンスを得ることが可能
で、優れたノイズ除去効果を有する複合インダクタ部品
を提供することを目的とするものである。
あり、小型化やそれによる実装（表面実装）の高密度化
を妨げることなく高インピーダンスを得ることが可能
で、優れたノイズ除去効果を有する複合インダクタ部品
を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、この発明の複合インダクタ部品は、フェライト層と
内部電極層を交互に積層し、各内部電極層を導通させる
ことにより、フェライト積層体の内部に複数のコイル形
状のインダクタ部を形成してなる複合インダクタ部品で
あって、互に隣り合う各インダクタ部がフェライト積層
体の内部の異なる２つの平面上に位置するように、複数
のインダクタ部を一つずつ交互に異なる平面上に配設
し、かつ、 互いに隣り合う各インダクタ部を、交互にフ
ェライト積層体の一方の側面側と他方の側面側に寄せて
配設するとともに、フェライト積層体の表面に、各イン
ダクタ部と導通する複数の外部電極を形成したことを特
徴とする。
に、この発明の複合インダクタ部品は、フェライト層と
内部電極層を交互に積層し、各内部電極層を導通させる
ことにより、フェライト積層体の内部に複数のコイル形
状のインダクタ部を形成してなる複合インダクタ部品で
あって、互に隣り合う各インダクタ部がフェライト積層
体の内部の異なる２つの平面上に位置するように、複数
のインダクタ部を一つずつ交互に異なる平面上に配設
し、かつ、 互いに隣り合う各インダクタ部を、交互にフ
ェライト積層体の一方の側面側と他方の側面側に寄せて
配設するとともに、フェライト積層体の表面に、各イン
ダクタ部と導通する複数の外部電極を形成したことを特
徴とする。
【０００６】
【作用】複数のインダクタ部は、互に隣り合う各インダ
クタ部がフェライト積層体の内部の異なる２つの平面上
に位置するように、複数のインダクタ部を一つずつ交互
に異なる平面上に配設するとともに、互いに隣り合う各
インダクタ部を、交互にフェライト積層体の一方の側面
側と他方の側面側に寄せて配設することにより、製品を
小型化して実装の高密度化を図ることが可能になる。ま
た、各インダクタ部がそれぞれコイル形状に形成されて
いるため、高インピーダンスを得ることができるととも
に、コイルの巻数を変えることによりインピーダンス特
性を調整することが可能であるため、設計の自由度が向
上してノイズを効果的に除去することができるようにな
る。
クタ部がフェライト積層体の内部の異なる２つの平面上
に位置するように、複数のインダクタ部を一つずつ交互
に異なる平面上に配設するとともに、互いに隣り合う各
インダクタ部を、交互にフェライト積層体の一方の側面
側と他方の側面側に寄せて配設することにより、製品を
小型化して実装の高密度化を図ることが可能になる。ま
た、各インダクタ部がそれぞれコイル形状に形成されて
いるため、高インピーダンスを得ることができるととも
に、コイルの巻数を変えることによりインピーダンス特
性を調整することが可能であるため、設計の自由度が向
上してノイズを効果的に除去することができるようにな
る。
【０００７】また、隣り合う各インダクタ部が異なる平
面上に位置し、かつ、互いに隣り合う各インダクタ部
が、交互にフェライト積層体の一方の側面側と他方の側
面側に寄せて配設されているため、同一平面の一直線上
に各インダクタ部を配設する場合に比べて、隣り合うイ
ンダクタ部間の距離を大きくとることが可能になり、隣
り合うコイルのうちの一方のコイルから発生する磁束
が、他方のコイルの内径側を通過することにより生じる
磁気結合や容量結合を抑制してクロストーク特性を向上
させ、ノイズや信号が他のインダクタ部に飛び移ること
を防止して信号伝達の信頼性を向上させることができ
る。
面上に位置し、かつ、互いに隣り合う各インダクタ部
が、交互にフェライト積層体の一方の側面側と他方の側
面側に寄せて配設されているため、同一平面の一直線上
に各インダクタ部を配設する場合に比べて、隣り合うイ
ンダクタ部間の距離を大きくとることが可能になり、隣
り合うコイルのうちの一方のコイルから発生する磁束
が、他方のコイルの内径側を通過することにより生じる
磁気結合や容量結合を抑制してクロストーク特性を向上
させ、ノイズや信号が他のインダクタ部に飛び移ること
を防止して信号伝達の信頼性を向上させることができ
る。
【０００８】
【実施例】以下、この発明の実施例を図に基づいて説明
する。図１はこの発明の一実施例にかかる複合インダク
タ部品を示す斜視図であり、図２はその製造方法を示す
分解斜視図、図３はこの発明の一実施例にかかる複合イ
ンダクタ部品のインダクタ部の位置関係を示す平面図で
ある。
する。図１はこの発明の一実施例にかかる複合インダク
タ部品を示す斜視図であり、図２はその製造方法を示す
分解斜視図、図３はこの発明の一実施例にかかる複合イ
ンダクタ部品のインダクタ部の位置関係を示す平面図で
ある。
【０００９】この実施例の複合インダクタ部品において
は、図１に示すように、内部電極層１２（図２）をコイ
ル形状に形成してなる複数個（この実施例では４個）の
インダクタ部２（２ａ，２ｂ）が、フェライト層１１，
２１（図２）を積層してなるフェライト積層体１の内部
に配設されており、フェライト積層体１の側面１ａ， １
ｂには、引出し電極部１３を介して上記の各インダクタ
部２（２ａ，２ｂ）と導通する複数の外部電極３が配設
されている。
は、図１に示すように、内部電極層１２（図２）をコイ
ル形状に形成してなる複数個（この実施例では４個）の
インダクタ部２（２ａ，２ｂ）が、フェライト層１１，
２１（図２）を積層してなるフェライト積層体１の内部
に配設されており、フェライト積層体１の側面１ａ， １
ｂには、引出し電極部１３を介して上記の各インダクタ
部２（２ａ，２ｂ）と導通する複数の外部電極３が配設
されている。
【００１０】そして、インダクタ部２は、互に隣り合う
各インダクタ部２ａ，２ｂが、フェライト積層体１の内
部の２つの互に異なる２つの平面上に位置するように、
一つずつ交互に異なる平面上に配設されている。また、
異なる２つの平面上に位置する、互いに隣り合う各イン
ダクタ部２ａ，２ｂは、交互にフェライト積層体１の一
方の側面１ａ側と他方の側面１ｂ側に寄せて配設されて
いる。なお、図１において、インダクタ部２ａは一方の
平面上に配設されたインダクタ部２を示しており、イン
ダクタ部２ｂは他方の平面上に配設されたインダクタ部
２を示している。
各インダクタ部２ａ，２ｂが、フェライト積層体１の内
部の２つの互に異なる２つの平面上に位置するように、
一つずつ交互に異なる平面上に配設されている。また、
異なる２つの平面上に位置する、互いに隣り合う各イン
ダクタ部２ａ，２ｂは、交互にフェライト積層体１の一
方の側面１ａ側と他方の側面１ｂ側に寄せて配設されて
いる。なお、図１において、インダクタ部２ａは一方の
平面上に配設されたインダクタ部２を示しており、イン
ダクタ部２ｂは他方の平面上に配設されたインダクタ部
２を示している。
【００１１】次に、この複合インダクタ部品の製造方法
を図２に基づいて説明する。まず、所定の位置にスルー
ホール１４が形成された複数のフェライトシート（フェ
ライト層）１１のインダクタ部２（２ａ）（図１）を形
成すべき位置に導体パターン（内部電極層）１２を配設
することにより、第１のフェライトシート群１１ａを形
成する。なお、フェライトシート群１１ａの導体パター
ン１２のうちの最上層及び最下層の導体パターン１２
ａ，１２ｂには、それぞれ引出し電極部１３が一体に形
成されている。
を図２に基づいて説明する。まず、所定の位置にスルー
ホール１４が形成された複数のフェライトシート（フェ
ライト層）１１のインダクタ部２（２ａ）（図１）を形
成すべき位置に導体パターン（内部電極層）１２を配設
することにより、第１のフェライトシート群１１ａを形
成する。なお、フェライトシート群１１ａの導体パター
ン１２のうちの最上層及び最下層の導体パターン１２
ａ，１２ｂには、それぞれ引出し電極部１３が一体に形
成されている。
【００１２】そして、同様の方法により、複数のフェラ
イトシート（フェライト層）２１の、インダクタ部２
（２ｂ）（図１）を形成すべき所定の位置に導体パター
ン（内部電極層）１２を配設することにより、第２のフ
ェライトシート群２１ａを形成する。なお、導体パター
ン（内部電極層）１２は、例えば、未焼成のフェライト
グリーンシートに所定のパターンになるように導電ペー
ストを印刷することにより形成することができる。
イトシート（フェライト層）２１の、インダクタ部２
（２ｂ）（図１）を形成すべき所定の位置に導体パター
ン（内部電極層）１２を配設することにより、第２のフ
ェライトシート群２１ａを形成する。なお、導体パター
ン（内部電極層）１２は、例えば、未焼成のフェライト
グリーンシートに所定のパターンになるように導電ペー
ストを印刷することにより形成することができる。
【００１３】そして、このようにして形成されたフェラ
イトシート群１１ａ，２１ａの間に導体パターンが形成
されていないフェライトシート１６を挿入するととも
に、さらに上下両面側から導体パターンが形成されてい
ないフェライトシート１５を積層して圧着し、各フェラ
イトシート１１，２１に形成された導体パターン１２を
スルーホール１４を介して接続することにより、全体で
所定の巻数（数ターン）となるようなコイルパターン
（インダクタ部）２（２ａ，２ｂ）を形成する。次に、
このようなユニットが複数個形成されたブロックを所定
の位置でカットして焼成を行う。
イトシート群１１ａ，２１ａの間に導体パターンが形成
されていないフェライトシート１６を挿入するととも
に、さらに上下両面側から導体パターンが形成されてい
ないフェライトシート１５を積層して圧着し、各フェラ
イトシート１１，２１に形成された導体パターン１２を
スルーホール１４を介して接続することにより、全体で
所定の巻数（数ターン）となるようなコイルパターン
（インダクタ部）２（２ａ，２ｂ）を形成する。次に、
このようなユニットが複数個形成されたブロックを所定
の位置でカットして焼成を行う。
【００１４】それから、焼成されたフェライト積層体１
の側面１ａ，１ｂに、上記引出し電極部１３を介してイ
ンダクタ部２（２ａ，２ｂ）と導通する複数の外部電極
３を形成することにより、図１に示すような複合インダ
クタ部品が形成される。なお、外部電極３は、例えば、
内部電極層１２を形成するのに用いたものと同一の、あ
るいは異なる導電ペーストを印刷して焼き付けることに
より形成することが可能であり、またメッキや蒸着など
の他の方法によって形成することも可能である。
の側面１ａ，１ｂに、上記引出し電極部１３を介してイ
ンダクタ部２（２ａ，２ｂ）と導通する複数の外部電極
３を形成することにより、図１に示すような複合インダ
クタ部品が形成される。なお、外部電極３は、例えば、
内部電極層１２を形成するのに用いたものと同一の、あ
るいは異なる導電ペーストを印刷して焼き付けることに
より形成することが可能であり、またメッキや蒸着など
の他の方法によって形成することも可能である。
【００１５】上記のようにして形成された複合インダク
タ部品は、複数のインダクタ部２（２ａ，２ｂ）が、隣
り合う各インダクタ部２（２ａ，２ｂ）が互に異なる平
面上に位置するように配設されているため、製品を小型
化して実装の高密度化を図ることができる。また、各イ
ンダクタ部２（２ａ，２ｂ）がそれぞれコイル形状に形
成されているため、高インピーダンスを得ることができ
るとともに、コイルの巻数を変えることによりインピー
ダンス特性を調整することができるため、ノイズを効果
的に除去することができる。
タ部品は、複数のインダクタ部２（２ａ，２ｂ）が、隣
り合う各インダクタ部２（２ａ，２ｂ）が互に異なる平
面上に位置するように配設されているため、製品を小型
化して実装の高密度化を図ることができる。また、各イ
ンダクタ部２（２ａ，２ｂ）がそれぞれコイル形状に形
成されているため、高インピーダンスを得ることができ
るとともに、コイルの巻数を変えることによりインピー
ダンス特性を調整することができるため、ノイズを効果
的に除去することができる。
【００１６】また、隣り合う各インダクタ部２（２ａ，
２ｂ）が異なる平面上に位置しているため、同一平面上
に各インダクタ部２（２ａ，２ｂ）を配設する場合に比
べて、隣り合うインダクタ部２（２ａ，２ｂ）間の距離
を大きくとることができるため、磁気結合や容量結合を
抑制してクロストーク特性を向上させ、ノイズや信号が
他のインダクタ部に飛び移ることを防止して信号伝達の
信頼性を向上させることができる。さらに、隣り合う各
インダクタ部２（２ａ，２ｂ）が異なる平面上に位置す
るばかりでなく、互いに隣り合う各インダクタ部２（２
ａ，２ｂ）が、交互にフェライト積層体１の一方の側面
１ａ側と他方の側面１ｂ側に寄せて配設されているた
め、隣り合うインダクタ部間の距離をさらに大きくとる
ことが可能になり、隣り合うコイルのうちの一方のコイ
ルから発生する磁束が、他方のコイルの内径側を通過す
ることにより生じる磁気結合や容量結合を抑制してクロ
ストーク特性を向上させ、ノイズや信号が他のインダク
タ部に飛び移ることを防止して信号伝達の信頼性を向上
させることができる。
２ｂ）が異なる平面上に位置しているため、同一平面上
に各インダクタ部２（２ａ，２ｂ）を配設する場合に比
べて、隣り合うインダクタ部２（２ａ，２ｂ）間の距離
を大きくとることができるため、磁気結合や容量結合を
抑制してクロストーク特性を向上させ、ノイズや信号が
他のインダクタ部に飛び移ることを防止して信号伝達の
信頼性を向上させることができる。さらに、隣り合う各
インダクタ部２（２ａ，２ｂ）が異なる平面上に位置す
るばかりでなく、互いに隣り合う各インダクタ部２（２
ａ，２ｂ）が、交互にフェライト積層体１の一方の側面
１ａ側と他方の側面１ｂ側に寄せて配設されているた
め、隣り合うインダクタ部間の距離をさらに大きくとる
ことが可能になり、隣り合うコイルのうちの一方のコイ
ルから発生する磁束が、他方のコイルの内径側を通過す
ることにより生じる磁気結合や容量結合を抑制してクロ
ストーク特性を向上させ、ノイズや信号が他のインダク
タ部に飛び移ることを防止して信号伝達の信頼性を向上
させることができる。
【００１７】なお、上記実施例においては、４個のイン
ダクタ部を配設した複合インダクタ部品について説明し
たが、配設するインダクタ部の数には特に制約はなく、
使用条件や用途などに応じてその数を増減することが可
能である。
ダクタ部を配設した複合インダクタ部品について説明し
たが、配設するインダクタ部の数には特に制約はなく、
使用条件や用途などに応じてその数を増減することが可
能である。
【００１８】また、インダクタ部を構成するコイルパタ
ーンの形状や巻数（ターン数）などについても特に制約
はなく、使用条件や用途などを考慮して好ましい形状や
巻数などを選択することができる。
ーンの形状や巻数（ターン数）などについても特に制約
はなく、使用条件や用途などを考慮して好ましい形状や
巻数などを選択することができる。
【００１９】また、フェライト層、内部電極層、外部電
極などを構成する材料や形状などについても、この発明
の効果を損わない範囲において種々の応用を加えること
が可能である。
極などを構成する材料や形状などについても、この発明
の効果を損わない範囲において種々の応用を加えること
が可能である。
【００２０】
【発明の効果】上述のように、この発明の複合インダク
タ部品は、互に隣り合う各インダクタ部がフェライト積
層体の内部の異なる２つの平面上に位置するように、複
数のインダクタ部を一つずつ交互に異なる平面上に配設
し、かつ、互いに隣り合う各インダクタ部を、交互にフ
ェライト積層体の一方の側面側と他方の側面側に寄せて
配設するとともに、フェライト積層体の表面に、各イン
ダクタ部と導通する複数の外部電極を形成するようにし
ているので、小型化やそれによる実装の高密度化を妨げ
ることなく高インピーダンス特性を得ることができると
ともに、コイルの巻数を変えることにより所望のインピ
ーダンス特性を引き出してノイズを効果的に除去するこ
とができる。
タ部品は、互に隣り合う各インダクタ部がフェライト積
層体の内部の異なる２つの平面上に位置するように、複
数のインダクタ部を一つずつ交互に異なる平面上に配設
し、かつ、互いに隣り合う各インダクタ部を、交互にフ
ェライト積層体の一方の側面側と他方の側面側に寄せて
配設するとともに、フェライト積層体の表面に、各イン
ダクタ部と導通する複数の外部電極を形成するようにし
ているので、小型化やそれによる実装の高密度化を妨げ
ることなく高インピーダンス特性を得ることができると
ともに、コイルの巻数を変えることにより所望のインピ
ーダンス特性を引き出してノイズを効果的に除去するこ
とができる。
【００２１】さらに、隣り合うインダクタ部間の距離を
大きくとることができるため、磁気結合や容量結合を抑
制して、クロストーク特性を向上させ、信号伝達の信頼
性を向上させることができる。
大きくとることができるため、磁気結合や容量結合を抑
制して、クロストーク特性を向上させ、信号伝達の信頼
性を向上させることができる。
【図１】この発明の一実施例にかかる複合インダクタ部
品を示す斜視図である。
品を示す斜視図である。
【図２】この発明の一実施例にかかる複合インダクタ部
品の製造方法を示す分解斜視図である。
品の製造方法を示す分解斜視図である。
【図３】この発明の一実施例にかかる複合インダクタ部
品のインダクタ部の位置関係を示す平面図である。
品のインダクタ部の位置関係を示す平面図である。
【図４】従来の複合インダクタ部品を示す斜視図であ
る。
る。
１ フェライト積層体１ａ フェライト積層体の一方の側面 １ｂ フェライト積層体の他方の側面 ２ インダクタ部 ２ａ 一方の平面上に形成されたインダクタ部 ２ｂ 他方の平面上に形成されたインダクタ部 ３ 外部電極 １１，２１ フェライト層（フェライトシート） １２ 内部電極層 １３ 引出し電極部
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01F 17/00,27/00,27/28 H01F 30/00,41/04
Claims (1)
- 【請求項１】フェライト層と内部電極層を交互に積層
し、各内部電極層を導通させることにより、フェライト
積層体の内部に複数のコイル形状のインダクタ部を形成
してなる複合インダクタ部品であって、 互に隣り合う各インダクタ部がフェライト積層体の内部
の異なる２つの平面上に位置するように、複数のインダ
クタ部を一つずつ交互に異なる平面上に配設し、かつ、 互いに隣り合う各インダクタ部を、交互にフェライト積
層体の一方の側面側と他方の側面側に寄せて 配設すると
ともに、 フェライト積層体の表面に、各インダクタ部と導通する
複数の外部電極を形成したことを特徴とする複合インダ
クタ部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04158780A JP3089832B2 (ja) | 1992-05-25 | 1992-05-25 | 複合インダクタ部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04158780A JP3089832B2 (ja) | 1992-05-25 | 1992-05-25 | 複合インダクタ部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05326271A JPH05326271A (ja) | 1993-12-10 |
| JP3089832B2 true JP3089832B2 (ja) | 2000-09-18 |
Family
ID=15679174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04158780A Expired - Lifetime JP3089832B2 (ja) | 1992-05-25 | 1992-05-25 | 複合インダクタ部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3089832B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0549886U (ja) * | 1991-12-05 | 1993-07-02 | 株式会社イナックス | 床の支持構造 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3650949B2 (ja) | 1997-07-04 | 2005-05-25 | 株式会社村田製作所 | 複合電子部品 |
| JP2000106312A (ja) * | 1998-09-29 | 2000-04-11 | Murata Mfg Co Ltd | 複合インダクタ素子 |
| JP3509058B2 (ja) | 1998-12-15 | 2004-03-22 | Ｔｄｋ株式会社 | 積層フェライトチップインダクタアレイ |
| JP2001023822A (ja) | 1999-07-07 | 2001-01-26 | Tdk Corp | 積層フェライトチップインダクタアレイおよびその製造方法 |
-
1992
- 1992-05-25 JP JP04158780A patent/JP3089832B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0549886U (ja) * | 1991-12-05 | 1993-07-02 | 株式会社イナックス | 床の支持構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05326271A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7046114B2 (en) | Laminated inductor | |
| US6294976B1 (en) | Complex electronic component having a plurality of devices formed side by side in a ceramic material | |
| US6157285A (en) | Laminated inductor | |
| US6590486B2 (en) | Multilayer inductor | |
| US6483414B2 (en) | Method of manufacturing multilayer-type chip inductors | |
| US6498555B1 (en) | Monolithic inductor | |
| KR100692281B1 (ko) | 칩 인덕터 및 그 제조 방법 | |
| US20020140539A1 (en) | Laminated impedance device | |
| US6498553B1 (en) | Laminated type inductor | |
| JP3545701B2 (ja) | コモンモードチョーク | |
| JP2002246244A (ja) | チョークコイル | |
| KR100304792B1 (ko) | 다층코일및그제조방법 | |
| JP2006339617A (ja) | 電子部品 | |
| JPH097835A (ja) | 積層ノイズ対策部品 | |
| WO2002073641A1 (fr) | Partie d'inductance et procede de production associe | |
| JP3488868B2 (ja) | 平面コイルおよび平面トランス | |
| JPH06224043A (ja) | 積層チップトランスとその製造方法 | |
| US6476690B1 (en) | Laminated LC component with rotationally symmetric capacitor electrodes | |
| JP3089832B2 (ja) | 複合インダクタ部品 | |
| JPH06333742A (ja) | 積層コイル | |
| JP3319449B2 (ja) | 積層インダクタ及びその製造方法 | |
| JP2003217935A (ja) | 積層インダクタアレイ | |
| JP3329487B2 (ja) | 複合インダクタ部品 | |
| JP2000260621A (ja) | 積層型コモンモードチョークコイル | |
| JPH03153011A (ja) | 積層トランス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |