JPH08264950A - 電子部品の実装体 - Google Patents

電子部品の実装体

Info

Publication number
JPH08264950A
JPH08264950A JP7067888A JP6788895A JPH08264950A JP H08264950 A JPH08264950 A JP H08264950A JP 7067888 A JP7067888 A JP 7067888A JP 6788895 A JP6788895 A JP 6788895A JP H08264950 A JPH08264950 A JP H08264950A
Authority
JP
Japan
Prior art keywords
board
substrate
mounting
terminals
ceramic multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7067888A
Other languages
English (en)
Inventor
Hideo Yamamura
英穂 山村
Haruhiko Matsuyama
治彦 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7067888A priority Critical patent/JPH08264950A/ja
Priority to PCT/JP1996/000800 priority patent/WO1996031100A1/ja
Publication of JPH08264950A publication Critical patent/JPH08264950A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 半導体素子の高密度実装構造を提供すること
を目的とする。 【構成】 セラミック多層配線基板２３の両面に半導体
素子１１を搭載する。多層配線基板２３の側面壁には、
その内部配線と導通を有する電極を設ける。そして、該
側面壁に設けた電極と、接続拡大基板８０上に設けられ
た電極とを、ＣＣＢ技術、すなわち、はんだボール８１
を用いて取り付ける。同時に、両基板を機械的に接合す
る。このようにして構成したモジュール７２を、バック
ボードにブックシェルフ型構造を採って搭載する。該搭
載は、接続拡大基板８０の裏面側に設けたピンを、バッ
クボード３３のコネクタ４７に挿入することで行う。 【効果】 実装密度が高い。また、接続拡大基板８０を
用いたことで、接続ピンを多数設けることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高速に動作する電子装
置の実装構造に関する。
【０００２】
【従来の技術】電子装置の留まるところのない進歩（例
えば、小形化、複雑化、大規模化、高速動作化）は、人
々により多くの恩恵を与えるものである。例えば、小形
化によって、設置面積の縮小、多数装置の設置、可搬、
携帯が実現した。また、複雑化、大規模化、高速動作化
によって、より多くの処理，複雑な処理が実現可能にな
った。また、このような処理能力の増大した処理能力は
使い勝手の向上にも振り向けられ、多数の人々が電子装
置を容易、便利に使えるようになりつつある。
【０００３】電子装置の実装の面から見ると、これらの
事項はいずれも、多数の電子回路をより高密度に集積す
ること、すなわち高密度実装によって可能となったもの
である。つまり、小形化は高密度実装の直接的な現れで
ある。大規模化は、より高密度な実装が可能になるがゆ
えに、より大規模な装置が実現可能となるものである。
複雑化は大規模化と同様なもの、あるいはより多彩な機
能が実現可能となることを表したものである。高速動作
化は、装置の小形化に起因して配線距離が短縮されるこ
とで、電気信号の伝播時間が短くなったために実現され
たものである。
【０００４】実装技術の変遷を振り返ると、ラグ端子接
続、片面プリント基板、両面プリント基板、多層プリン
ト基板と、時代とともに進歩を遂げながらより高密度な
実装が可能となって来た。この進歩は、トランジスタ、
ＩＣ、半導体素子といった電子素子の進歩と平行して行
なわれて来たことは広く知られるとおりである。
【０００５】これまでの高密度化を実現した実装技術と
しては、２つの重要なものがある。一つは古くから広く
知られたブックシェルフ型の実装構造であり、もう一つ
はセラミック多層配線基板による実装構造である。
【０００６】ブックシェルフ型の実装体は、プリント基
板の実装密度がセラミック多層配線基板よりも低いにも
かかわらず、ブックシェルフ型、すなわち、疑似３次元
の半導体素子配置を実現して、高密度配線、すなわち、
最大配線長の短縮を実現したものである。一方、セラミ
ック多層配線基板を用いた実装体は、半導体素子の配置
は平面的で、これを疑似３次元とした場合よりも最長の
半導体素子間の直線距離が遠いにもかかわらず、セラミ
ック多層配線基板それ自体が高密度実装を実現している
ために、全体として高密度な、すなわち、最大配線長の
短い電子回路実装を実現したものである。以下、両技術
について具体例を挙げて更に詳細に説明する。
【０００７】先ずブックシェルフ型の実装構造について
説明する。
【０００８】ブックシェルフ型の実装構造は、図２１に
示すとおり、半導体素子１０をプリント基板２０の上に
実装し、さらに該プリント基板２０を、コネクタ４０，
４１を介してバックボード３０に電気的に接続するとい
うものである。
【０００９】各プリント基板２０には、ガラスエポキシ
銅張積層板を用いる例が一般的である。昨今では、半導
体素子１０の端子間の配線をより多く収容するために、
スルーホールピッチ1.27mmといった微細配線構造や、10
層、18層といった多層のプリント基板構造が用いられて
いる。
【００１０】より多くの半導体素子１０をプリント基板
２０に搭載する技術としては、表面実装部品を用いた両
面実装技術がある。プリント基板２０の片面に64個の半
導体素子１０が搭載可能であるとすると、両面で合計12
8個の半導体素子１０が搭載可能である。プリント基板
２０を２０枚用いれば、合計2,560個の半導体素子１０
が収容可能である。
【００１１】コネクタ４０，４１、バックボード３０を
経由した配線は、異なるプリント基板２０上の半導体素
子１０間の結線のために用いられる。この配線の一例
を、図２２に示した。
【００１２】この装置上で最も離れた半導体素子（半導
体素子１０ａ−−半導体素子１０ｂ）間の配線、すなわ
ち、最大配線長Ｌの配線は、半導体素子１０ａ−−プリ
ント基板２０ａ上の配線（図２２（ｃ）において実線で
示す）−−バックボード３０上の配線（図２２（ａ）に
おいて実線で示す）−−プリント基板２０ｂ上の配線
（（図２２（ｃ）において破線で示す）−−半導体素子
１０ｂである。
【００１３】一般に電子回路の配線は、ｘ、ｙ直交配線
の組み合せで作られる。この最大配線長Ｌは、図中の寸
法Ｗ、寸法Ｄ、寸法Ｈの２倍の和、すなわちＬ＝Ｗ＋Ｄ
＋２Ｈになる。なお、寸法Ｗ、寸法Ｄ、寸法Ｈは、それ
ぞれ、この電子装置の概略の幅、長さ、高さである。
【００１４】寸法Ｗ＝４０ｃｍ、寸法Ｄ＝２５ｃｍ、寸
法Ｈ＝３５ｃｍである場合を想定すると、最大配線長Ｌ
＝１３５ｃｍとなる。なお、ここで想定した寸法Ｗ＝４
０ｃｍという具体値は、プリント基板２０を２ｃｍ間隔
で２０枚搭載するとの観点から決定したものである。同
様に、寸法Ｄ＝２５ｃｍ、寸法Ｈ＝３５ｃｍという具体
値は、外形寸法３ｃｍ×２ｃｍの半導体素子を、縦横８
個ずつ合計６４個を、数ｍｍの間隔をおいて搭載すると
の観点から想定されたものである。
【００１５】外形寸法３ｃｍ×２ｃｍの半導体素子と
は、クァッドフラットパッケージ（ＱＦＰ）タイプで
は、ピン数が１００本程度のものである。１枚のプリン
ト基板２０にこの半導体素子を１２８個搭載するには、
１枚のプリント基板２０に１２，８００本の半導体素子
端子を設けることになる。また、コネクタ４０として
２．５４ｍｍピッチ４列のものを用いた場合、寸法Ｄ＝
約２５ｃｍであるから、設置可能な端子数は約４００本
となる。
【００１６】以上のように図２１、図２２に示したブッ
クシェルフ型の実装構造では、プリント基板を２０枚搭
載し、最大配線長Ｌは約１３５ｃｍとなっている。そし
て、それぞれのプリント基板２０が、１２，８００本の
半導体素子端子と、約４００本のバックボード接続端子
とを備えることが可能となっている。
【００１７】次に、セラミック多層配線基板を用いた実
装構造を説明する。
【００１８】該実装構造については、例えば、「ハード
ウェア技術、実装遅延の削減と雑音の抑制を徹底追及
（日経エレクトロニクス、1990年12月10日号）」、「Ha
rdwareTechnology for HITACHI M-880 Processor Group
（IEEE Electronics Components and Technology Conf
erence 1991 Proceedings, 693〜703ページ）」等に記
載されている。
【００１９】セラミック多層配線基板を用いた実装構造
の一例を図２３、図２４、図２５に示した。該実装構造
は、図２３に示すとおり、半導体素子１１を搭載した複
数個のモジュール７０を、ピン４２とコネクタ４３とを
介してバックボード３１に搭載したものである。モジュ
ール７０は、複数個の半導体素子１１をセラミック多層
配線基板２１に搭載したものである。上述のピン４２
は、該セラミック多層配線基板２１の裏面に設けられて
いる。また、セラミック多層配線基板２１の半導体素子
側には、半導体素子１１の冷却用の水冷装置５０が設け
られている。
【００２０】セラミック多層配線基板２１は、その名の
とおり多層化されており、内部には微細な配線（例え
ば、スルーホールピッチ０．４５ｍｍ）が設けられてい
る。従って、多ピンの半導体素子を多数個搭載した場合
でも、半導体素子間の信号配線をこのセラミック多層配
線基板内に収容することが可能である。セラミック多層
配線基板には、アルミナ・セラミック、ムライト・セラ
ミック、ガラス・セラミック等さまざまな材質のものが
使われている。また、薄膜配線等を備えたものもある。
本明細書ではこれらを特に区別することなく全て”セラ
ミック多層配線基板”と総称する。
【００２１】図２３の例では、１つのモジュール７０
に、端子数約６００の半導体素子１１を３６個搭載して
いる。つまり、セラミック多層配線基板２１は、２１，
６００本の端子を備えている。また、バックボード２１
との接続のためのピンを約２，５００本備えている。該
ピンは、他のモジュール７０に収容されている半導体素
子１１との結線、また、電源給電等に使用される。
【００２２】バックボード３１は多層プリント基板であ
る。バックボード３１上にはこのモジュール７０が２０
個搭載されているから、電子装置全体では合計７２０個
の半導体素子が搭載されていることになる。
【００２３】モジュール７０の内部構造を図２４を用い
て説明する。
【００２４】モジュール７０は、セラミック多層配線基
板２１の片面に半導体素子１２を、他面にバックボード
接続用のピン４２が実装された構造となっている。
【００２５】セラミック多層配線基板２１への半導体素
子１１の搭載は、ＣＣＢ技術によってなされている。Ｃ
ＣＢ技術とは、はんだボール１４で接続を行なう技術で
あり、セラミック多層配線基板２１と、パッケージ１５
と、にはＣＣＢ接続用のはんだ付けパッドが２次元配列
で予め用意されている。このパッドすなわち端子が２次
元配列であるため、パッケージ１５が小型であるにもか
かわらず、ここから多数の端子を取り出して接続するこ
とが可能である。すなわち、セラミック多層配線基板の
実装密度が高い。図２４の例では、約１２ｍｍ角のパッ
ケージ１５上に、電極を０．４５ｍｍ間隔で並べること
で、約６００個の接続端子を得ている。パッケージ１５
と、その中のシリコンチップ等の半導体素子１２との接
続にもＣＣＢ接続技術を適用し、はんだボール１３によ
って接続が行われている。この接続には、電極間隔をよ
り狭くすることで、同数の端子を確保している。
【００２６】フィン構造６２、６３は、半導体素子１２
の発する熱を、封止板６１を介して、水冷装置５０に伝
えるものである。図では、水冷装置５０の断面に冷却水
が循環する穴が見えている。
【００２７】セラミック多層配線基板２１の下面には、
バックボード接続用のピン４２が２次元配列で設けられ
ている。図２４の例では、平面寸法が約１０ｃｍ角のセ
ラミック多層配線基板２１に、ピン４２を約２ｍｍ間隔
で配置することで、約２５００本のピン４２を得てい
る。
【００２８】図２５に、図２３のセラミック多層配線基
板の実装構造における最大配線長となる配線の経路例を
示す。ここでは、バックボード中の配線は、ｘ、ｙ直交
配線であるものとする。
【００２９】最大配線長Ｌは、下記式で表される。
【００３０】Ｌ＝Ｗ＋Ｄ＋２Ｈ Ｌ：最大配線長 Ｗ：バックボードの概略幅 Ｄ：バックボードの長さ Ｈ：セラミック多層配線基板とコネクタとの厚さの和 図２５の例（すなわち図２３の構造）では、約１０ｃｍ
角のセラミック多層配線基板が、約３ｃｍの間隔をあけ
て搭載されている。そして、各寸法は、寸法Ｗ＝約６５
ｃｍ、寸法Ｄ＝約５０ｃｍ、寸法Ｈ＝約１ｃｍであるた
め、最大配線長Ｌは約１１７ｃｍとなる。
【００３１】従って、図２３の高密度実装構造体は、約
２１，６００本の半導体素子端子と、約２，５００本の
バックボード接続端子と、を持つセラミック多層配線基
板が２０枚搭載されていて、最大配線長Ｌは約１１７ｃ
ｍとなっている。
【００３２】なお、図２３の例では、バックボードの寸
法は７０ｃｍ×５５ｃｍであり、その面積は３，８５０
平方ｃｍである。
【００３３】
【発明が解決しようとする課題】今後、電子装置の小形
化、複雑化、大規模化、高速動作化が進展し、実装技術
にさらなる高密度化が求められると、従来の技術では対
応し切れない。
【００３４】従来の実装構造のままでは、さらなる高密
度化は、使用する各プロセスの進歩に依存することにな
る。しかし、プロセスの進歩は一般的に時間がかかり、
電子装置に要求される進歩の速度には不十分となること
が予想される。ここで用いられた半導体素子端子の形成
技術、基板の配線の微細化、コネクタやピンの微細化、
などは、既に相当成熟した技術であり、今後の急速な進
歩は望み難いと予想される。
【００３５】本発明は、実装密度を飛躍的に高めた電子
部品の実装体およびこれを用いた電子装置を提供するこ
とを目的とする。
【００３６】
【課題を解決するための手段】本発明では、セラミック
多層配線基板の端面から接続を可能とする手段を提供す
ることにより、セラミック多層配線基板を用いながら、
半導体素子の疑似３次元配置、すなわち両面実装および
ブックシェルフ型構造を実現し、実装のさらなる高密度
化を達成した。
【００３７】本発明をより具体的に述べれば以下のとお
りである。
【００３８】本発明の第１の態様としては、電子部品
と、端子の設けられた部品搭載面を備え、該部品搭載面
に上記電子部品を搭載されたセラミック多層配線基板と
を有し、上記セラミック多層配線基板は、その側面にも
端子を有すること、を特徴とする電子部品の実装体が提
供される。
【００３９】本発明の第２の態様としては、端子の設け
られた部品搭載面を備えた第１基板と、一面側には連結
用端子を、また、他面側には該連結用端子と導通を有す
る実装用端子を、備えた第２基板と、を備え、上記第１
基板と上記第２基板とは、上記第１基板が上記第２基板
の上記連結用端子の設けられている側の面に垂直な状態
で、少なくとも機械的に接合されていることを特徴とす
る電子部品の実装体が提供される。
【００４０】上記第１基板は、上記部品搭載面に略垂直
な面にも連結用端子を備え、上記第１基板と上記第２基
板とは、互いの連結用端子を接続することで電気的に接
続されていることが好ましい。
【００４１】上記第１基板および上記第２基板はセラミ
ック多層配線基板であってもよい。
【００４２】上記第１基板の両面に搭載された電子部品
を更に有してもよい。
【００４３】上記第１基板と上記第２基板との接合部に
沿って配置され、且つ、上記第１基板及び第２基板に設
けられている所定の回路配線と電気的に接続された、導
電性の部材を備えていてもよい。
【００４４】上記第１基板の外周に沿って配置され、且
つ、上記第１基板及び第２基板に設けられている所定の
回路配線と電気的に接続された、導電性の部材を備えて
いてもよい。
【００４５】上記部材と電気的に接続された、上記第１
基板及び第２基板に設けられている回路配線は電源回路
であることが好ましい。
【００４６】本発明の第３の態様としては、上述の第１
の態様の実装体と、その表面に実装用端子を備えたバッ
クボードと、を有し、上記実装体は、上記基板側面に設
けられた端子をバックボードの上記実装用端子に接続さ
れ、且つ、上記バックボード上に立てられていること、
を特徴とする電子部品のブックシェルフ型の実装体が提
供される。
【００４７】本発明の第４の態様としては、上述の第２
の態様の実装体と、その表面に実装用端子を備えたバッ
クボードと、を有し、上記実装体は、上記第２基板の有
する実装用端子を上記バックボード上の実装用端子に接
続され、且つ、上記バックボード上に立てられているこ
と、を特徴とする電子部品のブックシェルフ型の実装体
が提供される。
【００４８】
【作用】第１及び第３の態様について説明する。
【００４９】セラミック多層配線基板の両面に電子部品
を搭載する。そして、該セラミック多層配線基板の側面
に設けた端子を、バックボード上の実装用端子に接続す
る。この場合、実装体をバックボード上に立てた状態と
する。
【００５０】本発明の第２及び第４の態様について説明
する。
【００５１】第１基板を、第２基板の上記連結用端子の
設けられている側の面に垂直な状態となるような状態
で、該第２基板に機械的に接合する。さらに、両基板間
の電気的接続は、第１基板の部品搭載面に略垂直な面に
設けられている連結用端子を、第２基板の実装用端子と
は反対側の面に設けられている連結用端子に接続するこ
とで行う。第１基板及び第２基板はともにセラミック製
の基板であるため、両者の間の機械的接続の強度は、十
分強くすることができる。第１基板の両面には電子部品
を搭載しておく。
【００５２】このようにして出来上がった実装体を、そ
の表面に実装用端子を備えたバックボードに立てた状態
で実装する。両者の間の電気的接続は、実装用端子を通
じて行う。
【００５３】第１基板とバックボードとの間に第２基板
を設けたことで、端子数を多い場合にも容易に対応でき
る。
【００５４】導電性の部材を、第１基板と第２基板との
接合部に沿って（あるいは、第１基板の外周に沿って）
配置し、これを第１基板及び第２基板の所定の回路配線
（例えば、電源回路）と電気的に接続する。該部材は、
基板内部の配線に比べて太くすることができるため、途
中の電圧効果を小さくすることができる。また、該部材
を第１基板の外周に沿って配置している場合には、第１
基板に搭載されている電子素子と該部材との距離が、第
１基板上における位置によらず（比較的）均一となる。
従って、各電子素子へ供給される電源電圧の差を小さく
することができる。さらには、これらの部材は、第１基
板と第２基板との機械的接合を補強する役割をも果たす
ことができる。
【００５５】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
【００５６】本発明の第１の実施例を説明する。
【００５７】第１の実施例は、半導体素子を直接搭載す
るモジュールを多層回路基板を用いて構成するととも
に、その多層回路基板の側壁面にバックボードとの接続
用の接続ピンを設けたことを最大の特徴とする。
【００５８】本実施例のモジュールを用いて構成したブ
ックシェルフ型の実装構造の概要を図１に示した。
【００５９】モジュール７１は、バックボード３２上に
設けられたコネクタ４６を介して、バックボード３２に
接続されている。モジュール７１が縦長の構造であるた
めに、全体としてブックシェルフ型の実装構造が実現さ
れている。モジュール７１の内部構造については後ほど
説明する。
【００６０】１枚のバックボード３２には、モジュール
７１が１０個搭載されている。１個のモジュール７１に
は、両面で、半導体素子が７２個搭載されている。従っ
て、バックボード１枚当たり合計７２０個の半導体素子
を搭載していることになる。これは、従来技術で述べた
例（図２３、図２４、図２５参照）と同数である。
【００６１】最大配線長Ｌは、図２からも明らかなとお
り、下記式で表される。
【００６２】Ｌ＝Ｗ＋Ｄ＋２Ｈ 本実施例では、セラミック多層配線基板２２の寸法は約
１０ｃｍ角、コネクタ４６の厚さは約５ｍｍである。寸
法Ｗは２２ｃｍ、寸法Ｈは１１ｃｍである。モジュール
７１は、約６ｃｍ間隔で実装しているため、寸法Ｄは約
２５ｃｍである。よって、本実施例における最大配線長
Ｌは６９ｃｍである。従来技術として述べた例では（図
２３、図２４、図２５参照）、最大配線長Ｌが１１７ｃ
ｍであった。従って、本実施例は従来に比べて配線長を
約４０％短縮することができた。これは、配線の伝播遅
延時間が従来の約０．６倍になることを意味するから、
動作速度はその逆数の１．７倍に高速化される。
【００６３】本実施例では、バックボード３２の平面寸
法は３０ｃｍ×２７ｃｍ、その占有面積は８１０平方ｃ
ｍである。従来技術として述べた例（図２３参照）で
は、占有面積が３，８５０平方ｃｍであった。従って、
本実施例では、占有面積が約５分の１にまで減少してい
る。
【００６４】本実施例のモジュール７１の詳細を図３、
図４を用いて説明する。
【００６５】モジュール７１は、セラミック多層配線基
板２２の両面に、ＣＣＢ技術を用いて半導体素子を搭載
した構成となっている。セラミック多層配線基板２２の
側壁面（すなわち、半導体素子などの部品が搭載される
面とは直角あるいは概略直角をなす面）には、同基板内
部の配線と電気的に接続されたピン４４が設けられてい
る。このピン４４は、バックボード３２あるいはその他
の外部回路に該モジュール７１を接続するための端子で
ある。なお、図１では、モジュールを片面ごとに被うカ
バー等を描いていたが、図３ではこれを省略して描いて
いる。
【００６６】本実施例で使用しているセラミック多層配
線基板２２の側面の寸法は８ｍｍ×１００ｍｍである。
ここでは約２ｍｍピッチで取り付けることで、合計２０
０本（＝４列×５０端子）のピン４４を設けている。
【００６７】ピン４４の取付け方を説明する。
【００６８】まず、多層セラミック回路基板２２の側面
に、乾式厚膜印刷技術を利用して、ろう付け端子４５を
形成する（図４参照）。具体的には、セラミック多層配
線基板の焼成後、側面をダイヤモンドカッターなどで切
断し、必要に応じて研磨することで、内部の配線の一部
の頭出しを行なう。この後、この頭出しされた配線上に
円形の導体ペーストを印刷し、これを焼成することで、
ろう付け端子４５が形成される。このろう付け端子４５
は、セラミック多層配線基板２２の内部配線と電気的に
接続されている。このろう付け端子４５に、別途用意し
たピンをろう付けすることで、図６に示したピン４４を
形成している。
【００６９】ろう付け端子４５の形成には、乾式厚膜印
刷技術の他、スパッタ技術、めっき技術、必要に応じて
エッチング技術、その他の技術が使用可能である。
【００７０】以上説明した第１の実施例においては、バ
ックボード３２等との接続を行うピン４４をセラミック
多層配線基板２２の側面に配置している。そのため、ブ
ックシェルフ型の実装構造およびセラミック多層配線基
板２２の両面実装が可能となり、従来に比べて２倍の実
装密度を実現することができた。半導体素子の個数が従
来と同等でよいのであれば、セラミック多層配線基板２
２の面積は半分、セラミック多層回路基板の平面寸法は
０．７倍で良い。そして、配線長も概略０．７倍とする
ことができる。配線遅延時間は０．７倍になるから、回
路の動作速度はその逆数の約１．５倍に高速化すること
が可能となる。
【００７１】特許請求の範囲においていう”第１基板”
とは、本実施例における該セラミック多層配線基板２２
に相当するものである。バックボードの備える”実装用
端子”とは、コネクタ４６中の端子に相当するものであ
る。
【００７２】本実施例と同様のブックシェルフ型構造を
採ることのできるモジュールは、図３に示したものには
限らない。モジュールの他の例を図５、図６に示した。
【００７３】図５に示したモジュール７１’は、放熱構
造を備えたことを特徴とするものである。他の点は、モ
ジュール７１（図３）と同じである。該モジュール７
１’に搭載される半導体素子１１には、熱伝導フィン６
３が取り付けられている。また、封止板６１にも、熱伝
導フィン６３と噛み合う熱伝導フィン６２が設けられて
いる。そして、これらを通じて半導体素子１１から伝え
られてきた熱は、水冷装置５０によって運び去られる構
造となっている。また、本例では、セラミック多層配線
基板２２、封止板６１、封止側板６６により、半導体素
子１１他が気密封止されている。
【００７４】図６に示したモジュール７１”は、モジュ
ール７１（図３）を片面実装としたものである。他の点
は、モジュール７１と同じである。片面実装の該モジュ
ール７１”を採用した場合でも、コネクタ４６の間隔を
狭くしておくことで、モジュール７１を採用した場合に
近い実装密度を得ることは可能である。
【００７５】本発明の第２の実施例を説明する。
【００７６】該第２の実施例は、半導体素子を直接搭載
するモジュールを多層回路基板の側壁面に接続拡大基板
を設け、該接続拡大基板上にバックボードとの接続用の
接続ピンを設けたことを最大の特徴とする。
【００７７】本実施例のモジュールを用いて構成したブ
ックシェルフ型の実装構造の概要を図７に示した。
【００７８】モジュール７２は、コネクタ４７を介して
バックボード３３に接続されている。モジュール７２が
縦長の構造であるために、ブックシェルフ型の実装構造
が実現されている。
【００７９】１枚のバックボード３３には、モジュール
７２が１０個搭載されている。１個のモジュール７２に
は、両面で、半導体素子１１が７２個搭載されている。
従って、バックボード１枚当たり合計７２０個の半導体
素子を搭載していることになる。これは、従来技術で述
べた例（図２３、図２４、図２５参照）と同数である。
【００８０】最大配線長Ｌは、図８からも明らかなとお
り、下記式で表される。
【００８１】Ｌ＝Ｗ＋Ｄ＋２Ｈになる。
【００８２】本実施例では、セラミック多層配線基板２
２の寸法は約１０ｃｍ角、コネクタ４７の厚さは約５ｍ
ｍある。寸法Ｗは２２ｃｍ、寸法Ｈは１１ｃｍである。
モジュール７２は約７ｃｍ間隔で実装しているため、寸
法Ｄは約３５ｃｍである。よって、本実施例における最
大配線長Ｌは７９ｃｍである。従って、本実施例は従来
に比べて配線長を約３３％短縮することができた。これ
は、配線の伝播遅延時間が従来の約０．６７倍になるこ
とを意味するから、動作速度はその逆数の１．５倍に高
速化される。
【００８３】また、この実施例で、バックボード３２の
平面寸法は４０ｃｍ×２７ｃｍであったので、占有面積
は１，０８０平方ｃｍであり、従来技術になる図３の実
装構造の３，８５０平方ｃｍに比較して、０．２８倍あ
るいは約３．５分の１に小形化した。
【００８４】本実施例におけるモジュール７２について
説明する。
【００８５】本実施例のモジュール７２は、図９に示す
とおり、セラミック多層配線基板２３の両面に各種部品
（例えば、半導体素子、水冷装置）を搭載している。ま
た、その側壁面には、該各種部品と電気的に接続された
接続ピン４４を備えた接続拡大基板８０を備えている。
既に述べたとおり、１個のモジュール７２に半導体素子
を７２個搭載している。
【００８６】セラミック多層配線基板２３の側面壁には
一部の内部配線２４と導通を有するはんだボール接続用
電極４５が設けられている（図１０参照）。また、接続
拡大基板８０は多層配線基板であり、その内部および表
面には、配線回路が設けられている。従って、セラミッ
ク多層配線基板２３と接続拡大基板８０との上述した電
気的な接続は、該側面壁における配線２４の露出部と接
続拡大基板８０表面の回路とを、はんだボール８１によ
ってを介して接合することでなされている（図１０参
照）。つまり、部品と接続ピン４４との電気的な接続
は、［部品−−はんだボール２６−−スルーホール２５
−−内部配線２４−−はんだボール接続用電極４５−−
はんだボール８１−−スルーホール８４−−配線８２−
−接続ピン４４］の経路でなされている。さらに、本実
施例では、接続拡大基板８０としてセラミックの基板を
用いている。これにより、該接続拡大基板８０とセラミ
ック多層配線基板２３との機械的な接続強度は、実用上
十分な値を容易に得られる。
【００８７】本実施例においては、多層セラミック配線
基板２３の側面に設けたはんだボール接続用電極４５
を、以下ののプロセスによって形成している。
セラミック多層配線基板の焼成、多層配線基板の側
面部において内部配線の一部を頭出し（ダイヤモンドカ
ッター等による基板の切断，研磨）、頭出しされた配
線上へ導体ペーストを円形に印刷、焼成。
【００８８】本実施例では、該はんだボール接続用電極
を０．４５ｍｍピッチで形成した。基板側面壁の寸法は
８ｍｍ×１００ｍｍであるため、該電極を１６列×２０
０個、つまり、合計３，２００個形成することができ
た。このように、はんだボールのピッチが細かいので、
セラミック多層配線基板の側面の面積が小さいにもかか
わらず、多数の接続点を得ることが可能となっている。
【００８９】一方、接続拡大基板８０下面に設ける接続
用ピン４４は、１．５ｍｍピッチで設けている。接続拡
大基板の平面寸法は６ｃｍ×１０ｃｍでああるため、４
０列×６６個、合計２，６４０本のピンを設けることが
できた。
【００９０】以上説明した第２の実施例においては、バ
ックボード等との接続を、接続拡大基板８０とピン４４
を介してセラミック多層配線基板の側面から行ってい
る。その結果、セラミック多層配線基板の両面実装が可
能となり、従来技術と比較して２倍の実装密度を実現す
ることができた。
【００９１】このように、第２実施例では、実装密度、
配線長、動作速度などに関して、第１の実施例と同様の
効果を得ることができた。つまり、半導体素子搭載数が
従来と同等でよいのであれば、セラミック多層配線基板
の面積は半分、セラミック基板の平面寸法は０．７倍で
良い。そして、配線長も概略０．７倍とすることができ
る。配線遅延時間は０．７倍になるから、回路の動作速
度はその逆数の約１．５倍に高速化することが可能とな
る。
【００９２】さらには、該第２の実施例では接続拡大基
板を用いたことで、第１の実施例に比べて、より多数の
接続ピンを設けることができる。
【００９３】なお、特許請求の範囲においていう”第２
基板”は、本実施例における接続拡大基板８０に相当す
る。第１基板の備える”連結用端子”とは、はんだボー
ル接続用電極４５に相当するものである。第２基板の備
える”連結用端子”とは、はんだボール８１によって該
はんだボール接続用電極４５と接続される端子部に相当
するものである。第２基板の備える”実装用端子”と
は、ピン４４に相当するものである。バックボードの備
える”実装用端子”とは、コネクタ４７に含まれている
端子に相当するものである。
【００９４】本実施例と同様のブックシェルフ型構造を
採ることのできるモジュールは、図９に示したものには
限らない。モジュールの他の例を図１２〜図２０に示し
た。
【００９５】図１２に示したモジュールは、図９のモジ
ュールを片面実装としたものである。接続拡大基板の寸
法が約半分であることを除けば、図１４のモジュールと
同じであり、本発明になる技術を用いてセラミック多層
配線基板の側面に接続拡大基板を介してピン４４を接続
している。
【００９６】図１３に示したモジュールは、冷却機構を
変更し、水冷装置の代りに空冷フィン６６を、ＬＳＩに
接続したものである。他の点は、図９と同様である。
【００９７】図１４に示したモジュールは、セラミック
多層配線基板２３と接続拡大基板８０との接続部の脇
に、棒９０を接合することで両者の接合を補強したもの
である。他の点は、基本的に図９のモジュールと同じで
ある。
【００９８】さらに、この例ではこの棒９０を金属で作
成することで、棒９０を大きな電源電流を流すための経
路として使用することができる。このような役割をも負
わせる場合には、棒９０は、スルーホールを介して、セ
ラミック多層配線基板２３と接続拡大基板８０との内部
配線に電気的に接続する。つまり、２本の棒９０のう
ち、一方はセラミック多層配線基板２３と接続拡大基板
８０との双方で接地配線に、他方は両基板の双方で電源
配線に接続する。なお、該接続は、本実施例でははんだ
で行っている。このような構成を採れば、電圧降下が小
さく、また、位置による電圧差の小さい電源給電を実現
することができる。
【００９９】図１５のモジュールは、Ｔ字形の金属板９
１によって、セラミック多層配線基板２３と接続拡大基
板８０との接合を補強した例である。
【０１００】該金属板９１も図１４における棒９０と同
様に、電源電流を流すための経路として用いることが可
能である。この場合、金属板９１は、セラミック多層配
線基板２３と接続拡大基板８０の側面を通じて各基板の
内部配線と電気的に接続することになる。そのため、該
金属板９１の接続においても、上記実施例と同様のプロ
セスによって、セラミック多層配線基板２３および接続
拡大基板８０の側面壁にははんだパッド（あるいは電
極）を設けている。
【０１０１】図１６に示したモジュールは、Ｌ字形の金
属板９２，９３を用いて、セラミック多層配線基板２３
と接続拡大基板８０との接合の補強を図ったものであ
る。これらは、セラミック多層配線基板２３等の左右側
面にそれぞれ１個ずつ設けられている。金属板９２，９
３のうち、１つは接地配線と、他は電源配線と接続して
いる。これにより他の例と同様に、電圧降下が小さく、
位置による電圧差の小さい電源給電を実現している。金
属板９２，９３と、基板内部の配線との接続は、セラミ
ック多層配線基板２３及び接続拡大基板８０の側面壁に
設けたパッドを通じて行っている。
【０１０２】図１７に示したモジュールは、図１６のモ
ジュールに加えて、金属板９６と端子９７とをさらに備
えたものである。
【０１０３】電源伝達経路用の金属番９６は、セラミッ
ク多層配線基板の左右に設けた金属板９２，９３と連結
されている。従って、これらの金属板９２，９３，９６
は、実質的には、セラミック多層配線基板２３を囲う”
コ”の字型の枠体を構成している。このようにすること
で、各半導体素子までの距離の差が小さくなり、電源電
圧の電圧差をさらに低減させることができる。
【０１０４】また、電源接続用の端子９７は、金属板９
２，９３の下端部に設けられている。電源電圧は、バッ
クボード他接続用ピンを介さずに、該端子９７を通じて
直接Ｌ字形の金属板９２，９３に供給することができ
る。これにより、信号の授受に用いることのできる接続
ピン４４の本数を増やすことができる。また、バックボ
ード上に電源バスバー９８を設置し、該電源バスバー９
８から直接電源電圧を取り込むことができる。そのた
め、接続ピン４４等による電圧降下、バックボード内電
源配線による電圧降下等を減らすことができる。さら
に、この電源接続端子９７を、図示のようにネジ９９等
で固定すれば、モジュールをバックボードに固定する役
割も果たす。
【０１０５】金属板９２，９３、金属板９６および端子
９７と、セラミック多層配線基板２３等との接続は、他
の例と同様、これらの側面壁を通じてなされている。
【０１０６】図１９、図２０に示したモジュールは、１
個の接続拡大基板８４に複数個のセラミック多層配線基
板２３を接続したものである。この場合、２つのセラミ
ック多層配線基板２３は、その側面壁に設けられたパッ
ド（あるいは、電極）を通じて、接続拡大基板８４に接
続される。
【０１０７】なお、図１８のモジュール構造は、図１４
と同一であり、図１９、図２０との対比のために用意し
た。
【０１０８】特許請求の範囲においていう”導電性の部
材”とは、上述の棒９０、金属板９１，９２，９３，９
６等に相当するものである。
【０１０９】以上述べた各種のモジュール構造は、いず
れも第２の実施例のバックボード等に実装することがで
きる。
【０１１０】以上説明した実施例によれば、セラミック
多層配線基板を使って、両面実装の疑似３次元実装が可
能になる。これにより、実装密度を２倍に高めることが
できた。また、最大配線長を０．７倍に、配線の伝播遅
延時間を０．７倍に短縮することができた。このため、
動作速度を最大１．５倍にすることができる。
【０１１１】また、本発明によれば、セラミック多層配
線基板を使って、ブックシェルフ型の、半導体素子を疑
似３次元配置とした、高密度実装構造の電子装置が可能
となった。これにより、装置面積が約５分の１の寸法に
小形化することができた。また、配線の伝播遅延時間を
０．６倍に短縮することができた。このため、動作速度
を最大１．７倍にすることができた。
【０１１２】このような小形化、高速化によって、より
複雑、より大規模な装置を実現することができる。この
ように、本発明は電子工業の発展に寄与するものであ
る。
【０１１３】本発明は、様々なタイプの半導体素子（例
えば、パッケージの有無、熱伝導フィンの有無、水冷機
構の有無）に適用可能である。また、セラミック多層配
線基板には薄膜配線のないものを使用したりしている
が、これらは個々の電子回路あるいは電子装置の設計上
の事項であり、本発明に内抱される。
【０１１４】また、補強板、棒などの材質や形状など
も、設計上の事項である。さらに、バックボード他との
接続に、いずれの実施例でもピンとコネクタを使った
が、はんだ付け、バットピン、はんだボール、エラスト
マや圧接その他の方法も使用することができる。これら
も設計上の事項であって、本発明に内抱される。
【０１１５】また、実施例１、２においては、モジュー
ルが縦長であったが、これも設計上の事項であって、縦
長である必要はない。事実、いかなる縦横幅寸法であっ
ても、本発明になる技術によってブックシェルフ型の実
装構造は実現されるから、いかなる縦横幅寸法でも本発
明に内包される。
【０１１６】本発明の本質は、セラミック多層配線基板
の側面から電気的な接続を可能とする機構を実現するこ
とにあり、また、この技術を利用して高密度実装のモジ
ュールを実現することにある。また、これらを概略平行
に配置する、いわゆるブックシェルフ型、あるいは、疑
似３次元構造を実現可能とすることにある。本発明はこ
の機構または構造を、全面的あるいは部分的に有する電
子装置に関するものである。
【０１１７】
【発明の効果】以上説明したとおり本発明によればセラ
ミック多層配線基板を使って、両面実装の疑似３次元実
装が可能である。これにより実装の高密度、最大配線
長、配線の伝播遅延時間の短縮、動作速度の向上を図る
ことができる。
【０１１８】さらに、この小形化、高速化の効果を利用
することで、より複雑、より大規模な装置を実現するこ
とができる。このように、本発明は電子工業の発展に寄
与するものである。
【図面の簡単な説明】
【図１】本発明の第１の実施例であるブックシェルフ型
実装構造を示す斜視図である。
【図２】図１に示したブックシェルフ構造の、（ａ）正
面図、（ｂ）上面図、（ｃ）側面図である。
【図３】モジュール７１の内部構造を示す模式図であ
る。
【図４】セラミック多層配線基板２３の側面壁に設けた
電極４５を示す斜視図である。
【図５】第１の実施例に適用可能な他のモジュール７
１’の内部構造を示す模式図である。
【図６】第１の実施例に適用可能な他のモジュール７
１”の内部構造を示す模式図である。
【図７】本発明の第２の実施例であるブックシェルフ型
実装構造を示す斜視図である。
【図８】図７に示したブックシェルフ構造を示す、
（ａ）正面図、（ｂ）上面図、（ｃ）側面図である。
【図９】モジュール７２の内部構造を示す模式図であ
る。
【図１０】セラミック多層配線基板２３と接続拡大基板
８０との接続構造を模式的に表した部分拡大図である。
【図１１】セラミック多層配線基板２３の側面壁および
該側面壁に設けた電極４５を示す斜視図である。
【図１２】第２の実施例に適用可能な他のモジュールの
内部構造を示す模式図である。
【図１３】第２の実施例に適用可能な他のモジュールの
内部構造を示す模式図である。
【図１４】第２の実施例に適用可能な他のモジュールを
示す、（ａ）側面図及び（ｂ）正面図である。
【図１５】第２の実施例に適用可能な他のモジュールを
示す、（ａ）側面図及び（ｂ）正面図である。
【図１６】第２の実施例に適用可能な他のモジュールを
示す、（ａ）側面図及び（ｂ）正面図である。
【図１７】第２の実施例に適用可能な他のモジュールを
示す、（ａ）側面図及び（ｂ）正面図である。
【図１８】モジュールの一例を示す側面図である。
【図１９】一の接続拡大基板に複数のセラミック多層配
線基板を取り付けたモジュールを示す側面図である。
【図２０】一の接続拡大基板に複数のセラミック多層配
線基板を取り付けたモジュールを示す側面図である。
【図２１】従来のブックシェルフ構造を示す斜視図であ
る。
【図２２】従来のブックシェルフ構造を示す、（ａ）正
面図、（ｂ）上面図、（ｃ）側面図である。
【図２３】セラミック多層配線基板を用いた、従来の高
密度実装構造を示す斜視図である。
【図２４】図２３に示した実装構造に適用されるモジュ
ールの内部構造を示す模式図である。
【図２５】図２３に示した高密度実装構造の、（ａ）正
面図、（ｂ）上面図である。
【符号の説明】
１０，１１…半導体素子 ２０…プリント基板、 ２１，２２，２３…セラミック多層配線基板 ２４，２５…セラミック多層配線基板内部の配線および
スルーホール ３０，３１，３２，３３…バックボード ４０，４１，４３，４６…コネクタ ４５…セラミック多層配線基板の側面の電極 ４２，４４…接続用のピン ５０，５１…水冷装置およびそのコネクタ ６１…封止板 ６２，６３…冷却用のフィン構造 ６４，６５…封止構造 ６６…空冷フィン ７０，７１，７２…モジュール ８０…接続拡大基板 ８１…セラミック多層配線基板と接続拡大基板との接続
用はんだボール ８２，８３…接続拡大基板内部の配線およびスルーホー
ル ９０…棒 ９１，９２，９３，９４，９５…金属板 ９７…端子 ９８…バスバー ９９…端子の固定用ネジ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】電子部品と、 端子の設けられた部品搭載面を備え、該部品搭載面に上
    記電子部品を搭載されたセラミック多層配線基板とを有
    し、 上記セラミック多層配線基板は、その側面にも端子を有
    すること、 を特徴とする電子部品の実装体。
  2. 【請求項２】端子の設けられた部品搭載面を備えた第１
    基板と、 一面側には連結用端子を、また、他面側には該連結用端
    子と導通を有する実装用端子を、備えた第２基板と、を
    備え、 上記第１基板と上記第２基板とは、上記第１基板が上記
    第２基板の上記連結用端子の設けられている側の面に垂
    直な状態で、少なくとも機械的に接合されていること、 を特徴とする電子部品の実装体。
  3. 【請求項３】上記第１基板は、上記部品搭載面に略垂直
    な面に連結用端子を備え、 上記第１基板と上記第２基板とは、互いの連結用端子を
    接続することで電気的に接続されていること、 を特徴とする請求項２記載の電子部品の実装体。
  4. 【請求項４】上記第１基板および上記第２基板はセラミ
    ック多層配線基板であること、 を特徴とする請求項３記載の電子部品の実装体。
  5. 【請求項５】上記第１基板の両面に搭載された電子部品
    を更に有すること、 を特徴とする請求項４記載の電子部品の実装体。
  6. 【請求項６】上記第１基板と上記第２基板との接合部に
    沿って配置され、且つ、上記第１基板及び第２基板に設
    けられている所定の回路配線と電気的に接続された、導
    電性の部材を備えたこと、 を特徴とする請求項２記載の電子部品の実装体。
  7. 【請求項７】上記第１基板の外周に沿って配置され、且
    つ、上記第１基板及び第２基板に設けられている所定の
    回路配線と電気的に接続された、導電性の部材を備えた
    こと、 を特徴とする請求項２記載の電子部品の実装体。
  8. 【請求項８】上記部材と電気的に接続された、上記第１
    基板及び第２基板に設けられている回路配線は電源回路
    であること、 を特徴とする請求項６または７記載の電子部品の実装
    体。
  9. 【請求項９】請求項１記載の電子部品の実装体と、 その表面に実装用端子を備えたバックボードと、を有
    し、 上記実装体は、上記基板側面に設けられた端子を上記バ
    ックボードの上記実装用端子に接続され、且つ、上記バ
    ックボード上に立てられていること、 を特徴とする電子部品のブックシェルフ型の実装体。
  10. 【請求項１０】請求項２記載の電子部品の実装体と、 その表面に実装用端子を備えたバックボードと、を有し
    上記実装体は、上記第２基板の有する実装用端子を上記
    バックボード上の実装用端子に接続され、且つ、上記バ
    ックボード上に立てられていること、 を特徴とする電子部品のブックシェルフ型の実装体。
JP7067888A 1995-03-27 1995-03-27 電子部品の実装体 Pending JPH08264950A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7067888A JPH08264950A (ja) 1995-03-27 1995-03-27 電子部品の実装体
PCT/JP1996/000800 WO1996031100A1 (fr) 1995-03-27 1996-03-27 Boitier de dispositif electronique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7067888A JPH08264950A (ja) 1995-03-27 1995-03-27 電子部品の実装体

Publications (1)

Publication Number Publication Date
JPH08264950A true JPH08264950A (ja) 1996-10-11

Family

ID=13357893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7067888A Pending JPH08264950A (ja) 1995-03-27 1995-03-27 電子部品の実装体

Country Status (2)

Country Link
JP (1) JPH08264950A (ja)
WO (1) WO1996031100A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284836A (ja) * 1997-04-08 1998-10-23 Hitachi Ltd セラミック一括積層配線基板及びその製造方法
JP2005259962A (ja) * 2004-03-11 2005-09-22 Fuji Electric Fa Components & Systems Co Ltd 整流回路の実装構造

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19801312A1 (de) * 1998-01-15 1999-07-22 Siemens Ag Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE19808986A1 (de) * 1998-03-03 1999-09-09 Siemens Ag Halbleiterbauelement mit mehreren Halbleiterchips

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4059849A (en) * 1974-12-16 1977-11-22 Westinghouse Electric Corporation Interconnected module
JPS61207093A (ja) * 1985-03-12 1986-09-13 三菱電機株式会社 セラミツクモジユ−ルの実装方法
JPS62260354A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
US5495397A (en) * 1993-04-27 1996-02-27 International Business Machines Corporation Three dimensional package and architecture for high performance computer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284836A (ja) * 1997-04-08 1998-10-23 Hitachi Ltd セラミック一括積層配線基板及びその製造方法
JP2005259962A (ja) * 2004-03-11 2005-09-22 Fuji Electric Fa Components & Systems Co Ltd 整流回路の実装構造

Also Published As

Publication number Publication date
WO1996031100A1 (fr) 1996-10-03

Similar Documents

Publication Publication Date Title
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
TWI618457B (zh) 利用有機支撐件於緊密及改良組合生產率之組合架構
JPH04229645A (ja) 電子回路パッケージ・モジュール
JPH09283695A (ja) 半導体実装構造
JP2002151648A (ja) 半導体モジュール
JP2004179232A (ja) 半導体装置及びその製造方法並びに電子機器
JP3925615B2 (ja) 半導体モジュール
US20020170901A1 (en) Equipotential fault tolerant integrated circuit heater
JP2009038112A (ja) プリント配線板構造および電子機器
Wessely et al. Electronic packaging in the 90s-a perspective from Europe
US20070169342A1 (en) Connection pad layouts
JP2000031617A (ja) メモリモジュールおよびその製造方法
US20110007482A1 (en) Printed circuit board unit and electronic device
US20040264148A1 (en) Method and system for fan fold packaging
JPH08264950A (ja) 電子部品の実装体
JPS61148706A (ja) フレキシブル・ケーブルを有するディスプレイ組立体
JP2000294725A (ja) 半導体装置
JPS60109296A (ja) 印刷配線基板の接続方法
JPH07297359A (ja) マルチチップモジュールとマルチチップモジュール用コネクタ
JP4016587B2 (ja) 電子部品及びその製造方法
JP2738232B2 (ja) プリント基板
JPH0629421A (ja) 電子部品搭載用基板
JP2001035964A (ja) 高密度ｉｃ実装構造
JP2003309354A (ja) プリント配線基板の接続方法及びプリント配線基板
JP2539101B2 (ja) プリント回路基板