JP2738232B2 - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JP2738232B2 JP2738232B2 JP4230661A JP23066192A JP2738232B2 JP 2738232 B2 JP2738232 B2 JP 2738232B2 JP 4230661 A JP4230661 A JP 4230661A JP 23066192 A JP23066192 A JP 23066192A JP 2738232 B2 JP2738232 B2 JP 2738232B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- printed circuit
- circuit board
- pad
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プリント基板の所定パ
ターン配線に接続し、プリント基板に対して入出力信号
の接続を行う入出力ピンを一面に立設配列して成るプリ
ント基板に関する。
ターン配線に接続し、プリント基板に対して入出力信号
の接続を行う入出力ピンを一面に立設配列して成るプリ
ント基板に関する。
【０００２】半導体素子を実装するプリント基板は、半
導体素子の小形化，高密度実装化が推進されるようにな
り、薄膜によるパターンを積層することで形成される多
層化基板が用いられるようになった。
導体素子の小形化，高密度実装化が推進されるようにな
り、薄膜によるパターンを積層することで形成される多
層化基板が用いられるようになった。
【０００３】
【従来の技術】従来は、図３の従来の説明図に示すよう
に形成されていた。図３の(a) は平面図,(b)は側面断面
図である。
に形成されていた。図３の(a) は平面図,(b)は側面断面
図である。
【０００４】図３の(a) に示すように、半導体素子など
の電子部品が実装されるプリント基板1 の所定面1Aには
複数の入出力ピン2 が配列され、入出力ピン2 にコネク
タなどが装着されることで外部からそれぞれの入出力ピ
ン2 に対して入出信号S1,S2,S3,S4 ・・の接続が行われ
る。
の電子部品が実装されるプリント基板1 の所定面1Aには
複数の入出力ピン2 が配列され、入出力ピン2 にコネク
タなどが装着されることで外部からそれぞれの入出力ピ
ン2 に対して入出信号S1,S2,S3,S4 ・・の接続が行われ
る。
【０００５】また、入出力ピン2 は、図３の(b) に示す
ように、所定面1Aに配列されたパッド12に半田付けなど
によって接合することで固着され、パッド12は接続ビア
11を介してパターン配線10に接続されるように形成され
ている。
ように、所定面1Aに配列されたパッド12に半田付けなど
によって接合することで固着され、パッド12は接続ビア
11を介してパターン配線10に接続されるように形成され
ている。
【０００６】したがって、入出力ピン2 に入出信号S1,S
2,S3,S4 ・・の接続が行われることでそれぞれのパター
ン配線10に入出信号S1,S2,S3,S4 ・・の伝播が行われる
ことになる。
2,S3,S4 ・・の接続が行われることでそれぞれのパター
ン配線10に入出信号S1,S2,S3,S4 ・・の伝播が行われる
ことになる。
【０００７】
【発明が解決しようとする課題】しかし、このような多
層化されたプリント基板1 に半導体素子などの電子部品
を実装する組立作業では、図３の(b) に示すA 部のよう
なパッド12に欠陥が生じると入出力ピン2 の接合が行わ
れなくなり、例えば、入出力ピン2 を介して伝播される
入出信号S3の接続が行われなくなる。
層化されたプリント基板1 に半導体素子などの電子部品
を実装する組立作業では、図３の(b) に示すA 部のよう
なパッド12に欠陥が生じると入出力ピン2 の接合が行わ
れなくなり、例えば、入出力ピン2 を介して伝播される
入出信号S3の接続が行われなくなる。
【０００８】したがって、このようなパッド12に欠陥が
生じた場合は、高価なプリント基板1 であっても、不良
品として破棄しなければならない問題を有していた。そ
こで、本発明では、プリント基板に於けるパッドの欠陥
による障害の修復を容易にすることで、不良品として破
棄することなく用いることができるようにすることを目
的とする。
生じた場合は、高価なプリント基板1 であっても、不良
品として破棄しなければならない問題を有していた。そ
こで、本発明では、プリント基板に於けるパッドの欠陥
による障害の修復を容易にすることで、不良品として破
棄することなく用いることができるようにすることを目
的とする。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図であり、図１に示すように、プリント基板１の所定パ
ターン配線10に接続しプリント基板１に対して入出力信
号Ｓの接続を行う入出力ピン２を、面1Aに立設配列して
成るプリント基板１において、各入出力ピン２が接続す
るパターン配線10に導通したパッド13を、前記立設部以
外の個所で同一の面1Aに設けたプリント基板１と、隣接
する複数個の入出力ピン２が貫通する互いに絶縁された
スルーホール５とスルーホール５の同一端面にこれと導
通する接続パッド６とを設けた中継チップ３と、配線７
と、から成り、パターン配線10と接続不良を生じた入出
力ピン２と隣接入出力ピン２とに、スルーホール５を挿
通させ、接続不良の入出力ピン２とそのスルーホール５
とを接続して、中継チップ４をプリント基板１の面1Aに
接して固定させ、該スルーホール５の接続パッド６と、
入出力ピン２の接続対応するパターン配線10に導通した
パッド13とを配線７にて接続が行われるように構成す
る。
図であり、図１に示すように、プリント基板１の所定パ
ターン配線10に接続しプリント基板１に対して入出力信
号Ｓの接続を行う入出力ピン２を、面1Aに立設配列して
成るプリント基板１において、各入出力ピン２が接続す
るパターン配線10に導通したパッド13を、前記立設部以
外の個所で同一の面1Aに設けたプリント基板１と、隣接
する複数個の入出力ピン２が貫通する互いに絶縁された
スルーホール５とスルーホール５の同一端面にこれと導
通する接続パッド６とを設けた中継チップ３と、配線７
と、から成り、パターン配線10と接続不良を生じた入出
力ピン２と隣接入出力ピン２とに、スルーホール５を挿
通させ、接続不良の入出力ピン２とそのスルーホール５
とを接続して、中継チップ４をプリント基板１の面1Aに
接して固定させ、該スルーホール５の接続パッド６と、
入出力ピン２の接続対応するパターン配線10に導通した
パッド13とを配線７にて接続が行われるように構成す
る。
【００１０】このように構成することによって前述の課
題は解決される。
題は解決される。
【００１１】
【作用】即ち、パターン配線10と接続不良となった入出
力ピン２とその隣接した入出力ピン２にスルーホール５
を挿通させて接続（例えば半田付け）させるので、中継
チップ３はプリント基板１に密着固定される。
力ピン２とその隣接した入出力ピン２にスルーホール５
を挿通させて接続（例えば半田付け）させるので、中継
チップ３はプリント基板１に密着固定される。
【００１２】そこで、接続不良の入出力ピン２と接続し
たスルーホール５の接続パッド６と、その入出力ピン２
が接続対応したパターン配線10に導通してプリント基板
１の面1Aに設けられた他のパッド13と、を配線７にて接
続するので、配線７を介して入出力ピン２と対応パター
ン配線10とが迂回接続されて修復されることになる。し
たがって、前述のようなパッド12に欠陥が生じても、中
継チップ３を固着し、配線７を接続することで不良品の
プリント基板１を修復することができ、破棄することが
避けられ、経済化が図れる。
たスルーホール５の接続パッド６と、その入出力ピン２
が接続対応したパターン配線10に導通してプリント基板
１の面1Aに設けられた他のパッド13と、を配線７にて接
続するので、配線７を介して入出力ピン２と対応パター
ン配線10とが迂回接続されて修復されることになる。し
たがって、前述のようなパッド12に欠陥が生じても、中
継チップ３を固着し、配線７を接続することで不良品の
プリント基板１を修復することができ、破棄することが
避けられ、経済化が図れる。
【００１３】
【実施例】以下本発明を図２を参考に詳細に説明する。
図２は本発明による一実施例の説明図で、(a)(b)は斜視
図,(c1) は中継チップの平面図,(c2) は中継チップの側
面断面図である。全図を通じて、同一符号は同一対象物
を示す。
図２は本発明による一実施例の説明図で、(a)(b)は斜視
図,(c1) は中継チップの平面図,(c2) は中継チップの側
面断面図である。全図を通じて、同一符号は同一対象物
を示す。
【００１４】図２の(a)(b)に示すように、プリント基板
１の所定面1Aに配列された接続不良の入出力ピン２とそ
の両隣の正常な入出力ピン２には、夫々スルーホール５
を挿通させて中継チップ３を接着剤15によってプリント
基板１に固着させ、接続不良の入出力ピン２を通したス
ルーホール５が入出力ピン２に半田14によって半田付け
接続され、その半田付けされたスルーホール５の接続パ
ッド６と、該接続不良の入出力ピン２と接続対応したパ
ターン配線10に導通した他のパッド13と、に配線７がボ
ンディングされることで接続が行われるように形成した
ものである。
１の所定面1Aに配列された接続不良の入出力ピン２とそ
の両隣の正常な入出力ピン２には、夫々スルーホール５
を挿通させて中継チップ３を接着剤15によってプリント
基板１に固着させ、接続不良の入出力ピン２を通したス
ルーホール５が入出力ピン２に半田14によって半田付け
接続され、その半田付けされたスルーホール５の接続パ
ッド６と、該接続不良の入出力ピン２と接続対応したパ
ターン配線10に導通した他のパッド13と、に配線７がボ
ンディングされることで接続が行われるように形成した
ものである。
【００１５】また、中継チップ3 は図２の(c1)(c2)に示
すように、絶縁材4 に入出力ピン2に挿入自在なスルー
ホール5 と、スルーホール5 に接続された接続パッド6
とが設けられている。
すように、絶縁材4 に入出力ピン2に挿入自在なスルー
ホール5 と、スルーホール5 に接続された接続パッド6
とが設けられている。
【００１６】この場合、接続パッド６はスルーホール５
間に形成され、特に、接続パッド６を配設するスペース
を設けることがないように、更に、所定のスルーホール
５には、複数の配線７の接続が行えるよう一つのスルー
ホール５に対して複数の接続パッド６が設けられるよう
に配慮されている。
間に形成され、特に、接続パッド６を配設するスペース
を設けることがないように、更に、所定のスルーホール
５には、複数の配線７の接続が行えるよう一つのスルー
ホール５に対して複数の接続パッド６が設けられるよう
に配慮されている。
【００１７】そこで、パッド12にＡ部に示す欠陥が生じ
た場合は、そのパッド12に接合すべき入出力ピン２を中
継チップ３のスルーホール５に挿通させ、中継チップ３
をプリント基板１の面1Aに接着剤15にて固着させる。 次
に、少なくとも接続不良の入出力ピン２を挿通させたス
ルーホール５とその入出力ピン２とを半田14によって接
合する。 しかる後、接続不良の入出力ピン２を接合させ
たスルーホール５の接続パッド６と、該接続不良の入出
力ピン２の接続対応するパターン配線10と導通したパッ
ド13との間に配線７のボンディング接続を行う。
た場合は、そのパッド12に接合すべき入出力ピン２を中
継チップ３のスルーホール５に挿通させ、中継チップ３
をプリント基板１の面1Aに接着剤15にて固着させる。 次
に、少なくとも接続不良の入出力ピン２を挿通させたス
ルーホール５とその入出力ピン２とを半田14によって接
合する。 しかる後、接続不良の入出力ピン２を接合させ
たスルーホール５の接続パッド６と、該接続不良の入出
力ピン２の接続対応するパターン配線10と導通したパッ
ド13との間に配線７のボンディング接続を行う。
【００１８】したがって、パッド12に欠陥が生じても、
配線７が接続されることで接続すべき所定の入出力信号
Ｓが所定パターン配線10に接続されるようにすることが
でき、不良品のプリント基板１を修復することで救済使
用することができる。
配線７が接続されることで接続すべき所定の入出力信号
Ｓが所定パターン配線10に接続されるようにすることが
でき、不良品のプリント基板１を修復することで救済使
用することができる。
【００１９】本発明の説明では、中継チップ3 には3 個
のスルーホール5 を設けることで図示されているが、特
にスルーホール5 を3 個に限定することではなく、2 個
以上であれば近接した入出力ピン2 に挿入することで中
継チップ3 を所定箇所に位置決めすることができるた
め、2 個以上であれば同等の効果を得ることができる。
のスルーホール5 を設けることで図示されているが、特
にスルーホール5 を3 個に限定することではなく、2 個
以上であれば近接した入出力ピン2 に挿入することで中
継チップ3 を所定箇所に位置決めすることができるた
め、2 個以上であれば同等の効果を得ることができる。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
接続不良が生じた入出力ピンに対しては、中継チップを
固着し、中継チップとパターン配線に設けた他のパッド
とを配線にて接続することで所定の入出力信号の接続を
容易に行うことができる。
接続不良が生じた入出力ピンに対しては、中継チップを
固着し、中継チップとパターン配線に設けた他のパッド
とを配線にて接続することで所定の入出力信号の接続を
容易に行うことができる。
【００２１】したがって、従来のようなパッドに欠陥が
生じることで破棄していたプリント基板を使用すること
ができ、経済化が図れ、実用的効果は大である。
生じることで破棄していたプリント基板を使用すること
ができ、経済化が図れ、実用的効果は大である。
【図１】 本発明の原理説明図
【図２】 本発明による一実施例の説明図
【図３】 従来の説明図
１ プリント基板 ２ 入出力ピン ３ 中継チップ ４ 絶縁材 ５ スルーホール ６ 接続パッド ７ 配線 1A 面10 パターン配線 11 接続ビア 12,13 パッド
Claims (1)
- 【請求項１】 プリント基板(1) の所定パターン配線(1
0)に接続し該プリント基板(1) に対して入出力信号(S)
の接続を行う入出力ピン(2) を、面(1A)に立設配列して
成るプリント基板(1) において、 各入出力ピン(2) が接続するパターン配線(10)に導通し
たパッド(13)を、前記立設部以外の個所で同一の面(1A)
に設けたプリント基板(1) と、 隣接する複数個の入出力ピン(2) が貫通する互いに絶縁
されたスルーホール(5) と、該スルーホール(5) の同一
端面にこれと導通する接続パッド(6) と、を設けた中継
チップ(3) と、 配線(7) と、から成り、 該パターン配線(10)と接続不良を生じた入出力ピン(2)
と隣接入出力ピン(2)とに、スルーホール(5) を挿通さ
せ、該接続不良の入出力ピン(2) とそのスルーホール
(5) とを接続して、中継チップ(3) をプリント基板(1)
の面(1A)に接して固定させ、該スルーホール（5)の接続
パッド(6) と、該入出力ピン(2) の接続対応するパター
ン配線(10)に導通したパッド(13)とを配線(7) にて接続
して成ることを特徴とするプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230661A JP2738232B2 (ja) | 1992-08-31 | 1992-08-31 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230661A JP2738232B2 (ja) | 1992-08-31 | 1992-08-31 | プリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685419A JPH0685419A (ja) | 1994-03-25 |
| JP2738232B2 true JP2738232B2 (ja) | 1998-04-08 |
Family
ID=16911313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4230661A Expired - Lifetime JP2738232B2 (ja) | 1992-08-31 | 1992-08-31 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738232B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319175B1 (ko) * | 1997-12-03 | 2002-04-22 | 마찌다 가쯔히꼬 | 전자 부품_ |
| US11647591B2 (en) * | 2021-06-10 | 2023-05-09 | International Business Machines Corporation | Compliant pin surface mount technology pad for rework |
-
1992
- 1992-08-31 JP JP4230661A patent/JP2738232B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685419A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4435740A (en) | Electric circuit packaging member | |
| US5717556A (en) | Printed-wiring board having plural parallel-connected interconnections | |
| JPH07193096A (ja) | 階段状多層相互接続装置 | |
| US4674811A (en) | Apparatus for connecting pin grid array devices to printed wiring boards | |
| US5184284A (en) | Method and apparatus for implementing engineering changes for integrated circuit module | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| JP2001196534A (ja) | 半導体装置および半導体モジュール | |
| JP2738232B2 (ja) | プリント基板 | |
| JPS61148706A (ja) | フレキシブル・ケーブルを有するディスプレイ組立体 | |
| US6570271B2 (en) | Apparatus for routing signals | |
| JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
| JP2837521B2 (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JP2000077798A (ja) | プリント配線板、半導体装置およびそれを用いた液晶表示装置 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JPH03142943A (ja) | 半導体装置とプリント配線板構造の組合せ | |
| JPH08191128A (ja) | 電子装置 | |
| JPH0828395B2 (ja) | フレキシブル回路基板および液晶表示装置 | |
| JPH05152703A (ja) | 混成集積回路装置 | |
| JP2581397B2 (ja) | 多ピン回路素子の取付／接続基板 | |
| JP2556412B2 (ja) | 半導体装置用回路基板 | |
| JP3404275B2 (ja) | 複数基板からなるモジュール及びその製造方法 | |
| JP3182943B2 (ja) | ハイブリッドｉｃ | |
| JPH06216477A (ja) | 配線基板及びこれを用いた電子回路装置 | |
| JPS62200788A (ja) | 多層プリント板 | |
| JPH11135716A (ja) | 半導体装置の積層構造およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971216 |